CN107871661A - 用于分割半导体装置的方法和半导体装置 - Google Patents

用于分割半导体装置的方法和半导体装置 Download PDF

Info

Publication number
CN107871661A
CN107871661A CN201710865895.9A CN201710865895A CN107871661A CN 107871661 A CN107871661 A CN 107871661A CN 201710865895 A CN201710865895 A CN 201710865895A CN 107871661 A CN107871661 A CN 107871661A
Authority
CN
China
Prior art keywords
nitrogen
semiconductor wafer
cut zone
incorporated
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710865895.9A
Other languages
English (en)
Other versions
CN107871661B (zh
Inventor
M·法齐内利
J·G·拉文
H-J·舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107871661A publication Critical patent/CN107871661A/zh
Application granted granted Critical
Publication of CN107871661B publication Critical patent/CN107871661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种用于分割半导体晶片的方法，包括将氢原子并入半导体晶片的至少分割区域。分割区域具有高于1·1015cm‑3的氮原子浓度。该方法还包括在半导体晶片的分割区域处分割半导体晶片。

Description

用于分割半导体装置的方法和半导体装置
技术领域
实施例涉及用于制造半导体装置的思想，尤其涉及用于分割半导体装置的方法和半导体装置。
背景技术
在半导体装置的制造过程中，可能需要将半导体晶片分成两个垂直部分，例如以用于制造绝缘体上硅(SOI)晶片。在一些系统中，可使用智能切割工艺，其可基于在半导体晶片的一区域内形成空穴，随后用于在加热步骤中垂直地分割晶片。为了形成空穴，在一些系统中，可能需要非常高剂量的质子辐射，这可导致高的工艺复杂度和高的加工成本。
发明内容
需要提供一种用于分割半导体晶片的改进的思想，从而能够以较小的复杂度和/或较低的成本来分割半导体晶片。
这种需求可以通过权利要求的主题来满足。
一些实施例涉及一种用于分割半导体晶片的方法。该方法包括将氢原子并入半导体晶片的至少分割区域。分割区域具有高于1·1015cm-3的氮原子浓度。该方法还包括在半导体晶片的分割区域处分割半导体晶片。
一些实施例涉及一种用于分割半导体晶片的方法。该方法包括将氢原子并入半导体晶片的至少分割区域。该方法还包括将氮原子并入半导体晶片的至少分割区域，以使得分割区域在并入氢原子后具有高于1·1015cm-3的氮原子浓度。该方法还包括在半导体晶片的分割区域处分割半导体晶片。
一些实施例涉及一种半导体装置，其包括半导体衬底，所述半导体衬底在离半导体衬底的表面1μm的距离处具有高于1·1015cm-3的氮原子浓度。
附图说明
下面将仅通过示例并参照附图来描述装置和/或方法的某些实施例，在附图中：
图1示出了用于分割半导体晶片的方法的流程图；
图2示出了用于分割半导体晶片的方法的流程图；以及
图3示出了半导体装置的示意性剖视图。
具体实施方式
现在将更充分地参照附图来描述各个示例的实施例，在附图中，例示了某些示例的实施例。在附图中，为了清楚起见，可以放大线条、层和/或区域的厚度。
因此，尽管示例的实施例能够具有各种修改和替代形式，但在附图中通过示例的方式示出其实施例，并且本文中将详细描述其实施例。然而，应当理解，并非旨在将示例的实施例限制为所公开的具体形式，但相反，示例的实施例将覆盖落入本公开内容的范围内的所有的修改、等同和替换形式。在对附图的描述中，相似的附图标记指代相似的或类似的元件。
将理解的是，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件或者可存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。应当以类似的方式来解释用于描述元件之间的关系的其它词语(例如，“位于……之间”与“直接位于……之间”的关系、“邻近”与“直接邻近”的关系等)。
本文所使用的术语仅用于描述具体实施例的目的，而并非旨在限制示例的实施例。如本文中所使用的，除非上下文另外明确指示，单数形式“一”、“一个”和“该”旨在也包括复数形式。将进一步理解的是，当在本文中使用术语“包括”、“包含”、“含有”和/或“具有”指定了存在所陈述的特征、整数、步骤、操作、元件和/或部件，但不排除出现或增加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的组。
除非另外定义，本文中所使用的所有术语(包括技术术语和科技术语)都具有与示例的实施例所属技术领域的普通技术人员通常理解的相同的含义。还将理解的是，术语(例如在通常所使用的词典中所定义的)应当被解释为具有与它们在相关领域的背景中的含义一致的含义。然而，如果本公开内容给予术语与普通技术人员通常理解的含义相偏离的特定含义，则在本文中给出该定义的特定背景中应当考虑该含义。
图1示出了用于分割半导体晶片的方法100的流程图。该方法包括将氢原子并入110半导体晶片的至少分割区域。分割区域具有高于1·1015cm-3(或高于2·1015cm-3，高于5·1015cm-3，高于8·1015cm-3，高于1·1016cm-3)的氮原子浓度。该方法还包括在半导体晶片的分割区域处分割120半导体晶片。
将氢原子并入具有高氮密度的分割区域可有助于产生用于随后分割半导体晶片的小空穴。例如，氮原子可降低或防止晶格空位的扩散，从而可在分割区域中获得高的空位密度，尽管相对较少的氢原子可被并入。以这种方式，可以以较小的复杂度和/或较低的成本来分割半导体晶片。
例如，分割区域可对应于半导体晶片的位于半导体晶片的上部部分与下部部分之间的垂直区域，在该垂直区域处，半导体晶片的上部部分和下部部分在分割120过程中分离。例如，分割区域可在半导体晶片的90％以上(或95％以上，98％以上)、例如在基本上整个半导体晶片上侧向地延伸。
例如，分割区域可定位于离半导体晶片的(前侧)表面100μm-200μm之间(或120μm-180μm之间，130μm-170μm之间)的深度处。例如，分割区域离半导体晶片的表面的(最小或平均)距离可大于50μm(或大于60μm，大于80μm，大于100μm，大于150μm，大于200μm)和/或分割区域离半导体晶片的表面的(最大或平均)距离可小于500μm(或小于400μm，小于350μm，小于300μm，小于250μm，小于200μm，小于150μm，小于130μm，小于80μm)。例如，该距离可在分割区域与半导体晶片的前侧表面(或半导体晶片的后侧表面)之间垂直地测得。例如，氢原子和/或氮原子所并入(所植入)处离并入氢原子或氢原子所通过的表面的深度可小于3μm(或小于1μm，小于500nm)。例如，半导体晶片在氮/氢植入后可通过外延沉积来加厚(半导体晶片的厚度可通过半导体材料的外延生长来增加)。
例如，分割区域的(平均)厚度可大于10nm(或大于20nm，大于30nm，大于40nm，大于50nm，大于80nm，大于100nm，大于200nm)。分割区域的(平均)厚度可小于500nm(或小于400nm，小于300nm，小于200nm，小于100nm，小于50nm)。
例如，半导体晶片的半导体材料的从半导体晶片的表面延伸至分割区域的部分中的至少一部分可以是外延生长的半导体材料。例如，半导体晶片的半导体材料的、从半导体晶片的半导体材料的表面延伸至分割区域的所述部分的至少70％(或至少80％，至少90％)可以是外延生长的半导体材料。例如，氢原子和氮原子中的至少一种可在半导体材料的外延沉积(在半导体晶片/半导体衬底上)的至少一部分之前(例如通过以氢离子或氮离子植入)并入。优选地，分割工艺所需的植入可在半导体材料外延沉积在半导体衬底上之前进行，以使得分割区域(区)的垂直延伸尺度不过大。例如，半导体晶片的表面(外延生长的半导体材料从该表面延伸至至少分割区域)可以是半导体晶片的前侧表面或半导体晶片的在分割120过程中结合有载体晶片的表面。
例如，氢原子的并入110可包括将氢原子以低于1·1016cm-2(或低于8·1015cm-2，低于5·1015cm-2，低于2·1015cm-2)的(平均)植入剂量(通过植入氢离子)植入至少分割区域。例如，氢原子的并入110可包括将氢原子以高于1·1015cm-2(或高于2·1015cm-2，高于5·1015cm-2的(平均)植入剂量植入至少分割区域。
附加地或替代性地，氢原子可通过使氢原子(例如先前植入的氢原子)扩散到至少分割区域中来并入。氢原子的扩散可在小于450℃(或小于400℃，小于350℃，小于300℃)的温度和/或大于200℃(或大于250℃，大于300℃)的温度进行。
替代性地，氢原子可通过对半导体晶片的氢等离子体处理来并入。例如，氢等离子体处理可在小于450℃(或小于400℃，小于350℃，小于300℃)的温度和/或大于200℃(或大于250℃，大于300℃)的温度进行。
例如，在氢原子并入后，分割区域内的氢原子的(平均)浓度可大于1·1018cm-3(或大于2·1018cm-3，大于5·1018cm-3，大于8·1018cm-3)，其高得足以能够分割半导体晶片。
例如，方法100还可包括：在并入110氢原子之前，将氮原子并入(例如在半导体材料的生长过程中通过植入、扩散或并入)半导体晶片的分割区域，以使得分割区域具有高于1·1015cm-3(或高于2·1015cm-3，高于5·1015cm-3，高于8·1015cm-3，高于1·1016cm-3)的氮原子浓度。并入氮原子可使得能够在氢原子的降低的植入剂量的情况下分割半导体晶片。
例如，氢原子和氮原子中的至少一种可通过以氢离子或氮离子植入而并入，其中，植入的氢原子或植入的氮原子在植入后的最大垂直分布位于分割区域中。植入可实现氢原子和氮原子的相应的目标浓度。植入氮原子和/或氢原子可提供形成由半导体晶片的随后回火引起的空穴所需的晶格空位。
例如，氮原子的并入可包括将氮原子(通过植入氮离子)植入至少分割区域。植入氮原子(离子)可在分割区域内实现较高的氮原子浓度，且在分割区域内形成晶格空位。氮原子可以以大于1·1014cm-2(或大于2·1014cm-2，大于5·1014cm-2，大于1·1015cm-2)的植入剂量来植入。氮原子可以以低于1·1016cm-2(或低于5·1015cm-2，低于1·1015cm-2，低于8·1014cm-2)的植入剂量来植入。
替代性地，氮原子可在半导体晶片的至少分割区域的外延生长过程中并入。例如，在至少分割区域的外延生长过程中，用于外延生长的气体源可包括氮基杂质。替代性地或附加地，氮原子可通过将氮原子扩散到至少分割区域中(内-扩散)来并入。例如，将氮原子扩散到至少分割区域中可包括将半导体晶片加热至高于900℃(或高于1000℃，高于1100℃)至少1小时(或至少3小时，至少5小时)。替代性地，将氮原子扩散到至少分割区域中可在半导体晶体棒的生长过程中实施。多个半导体晶片可从晶体棒获得。例如，根据用于半导体晶片的半导体材料，在氮原子的扩散之后，分割区域内的氮原子浓度可处于2·1015cm-3-9·1015cm-3之间，或4·1015cm-3-8·1015cm-3之间。
如果例如氮原子在外延生长过程中或通过扩散而并入，该方法还可包括将氦(化学符号He)、硅(Si)、氩(Ar)、氮(N)或氢(H)离子中的至少一种植入至少分割区域，例如以便获得形成空穴所需的晶格空位。
例如，在分割区域内形成晶格空位之后且在并入氢原子之前，半导体晶片的温度可低于300℃(或低于250℃，低于150℃)。例如，在分割区域内形成晶格空位到并入氢原子之间的整个时间上，半导体晶片的温度可低于300℃(或低于250℃，低于150℃)。较高的温度可导致退火(恢复)或晶格空位的扩散。
例如，分割区域内的晶格空位的(平均)浓度可以是分割区域之外的整个半导体晶片上的晶格空位的平均浓度的至少1050(或至少200％，至少500％，至少2000％，至少10000％，至少105％，至少106％，至少107％)。
例如，并入氢原子之后(和/或并入氮原子之后)，分割区域内的(最小或平均)晶格空位密度(浓度)在分割区域内可大于1·1017cm-3(或大于5·1017cm-3，大于1·1018cm-3，大于2·1018cm-3，大于5·1018cm-3)。较高的晶格空位密度能够在分割区域内形成足够数量的稳定的小空穴。例如，分割区域内的所有晶格空位的80％以上(或85％以上，90％以上，95％以上)可由于并入氮原子或氢原子而产生。高的氮原子浓度可降低形成晶格空位的团簇所需的晶格空位浓度，因为通过形成氮-晶格空位-复合物(nitrogen-lattice vacancy-complexes)可避免或减少晶格空位的扩散。
例如，该方法还可包括在分割半导体晶片之前将半导体晶片结合至载体晶片。例如，可将半导体晶片的前侧表面结合至载体晶片。替代性地，可将半导体晶片的背侧表面结合至载体晶片。例如，载体晶片可包括与半导体晶片相同的材料或不同的材料。例如，载体晶片的温度系数与半导体晶片的温度系数相比可小于20％(或小于15％，小于10％，小于5％)。
例如，半导体晶片的分割120可将半导体晶片沿着分割区域分割为从半导体晶片的前侧表面(分割之前)延伸至分割区域的第一垂直部分和从半导体晶片的背侧表面(分割之前)延伸至分割区域的第二垂直部分。
例如，半导体晶片可至少通过将半导体晶片加热至高于700℃(或高于800℃，高于900℃，高于1000℃，高于1100℃)的温度来分割，例如从而使得半导体晶片的半导体材料由于气泡在植入区内共同生长以及由于在那些气泡内形成支持破裂的SiHx-复合物(对于x＝1，2或更大而言)而断裂。例如，在分割过程中可将半导体晶片加热至低于1300℃的温度。
例如，半导体晶片的分割120可包括例如在半导体晶片的加热过程中在分割区域内形成空穴。该空穴可实现半导体晶片的分割。例如，空穴的形成可基于从释放的晶格空位形成晶格空位团簇。例如，半导体晶片的分割可包括在分割区域内在空穴的壁处形成硅氢-复合物(SiH-复合物)，从而加速分割。
附加地，可将外力施加于半导体晶片和/或载体晶片，以使得半导体晶片沿着分割区域分裂，因为分割区域中的晶键可被空穴削弱。
例如，方法100还可包括在分割120半导体晶片之后研磨和/或抛光半导体晶片的一部分。方法100可选地还可包括例如在研磨或抛光之后形成半导体晶片的所述部分的背侧金属化、背侧发射器和/或场停止(field stop)区。
该方法还可包括在分割120之前(例如在半导体晶片的前侧表面处)形成电气元件结构的掺杂区域。例如，电气元件结构例如可具有大于10V、例如大于100V、大于1000V的击穿电压。例如，电气元件结构可以是垂直电气元件结构，例如在垂直电气元件结构的导电状态或接通状态下能够实现通过半导体晶片的垂直电流流动的电气结构。例如，电气元件结构可以是功率半导体装置的电气元件结构。垂直电气元件结构可以是垂直二极管结构或垂直晶体管结构(例如金属-氧化物-半导体场效应晶体管或绝缘栅双极晶体管)。
例如，半导体晶片可包括多个半导体装置，或可用于形成多个半导体装置，例如关于图3所描述的半导体装置。
半导体晶片例如可以是硅晶片。替代性地，半导体晶片可以是带隙大于硅的带隙(1.1eV)的宽带隙半导体晶片。例如，半导体晶片可以是碳化硅(SiC)基半导体晶片，或砷化镓(GaAs)基半导体晶片，或氮化镓(GaN)基半导体晶片。
例如，垂直方向和层的垂直尺寸或厚度可正交于半导体晶片的前侧表面测得，且侧向方向和侧向尺寸可平行于半导体晶片的前侧表面测得。
半导体晶片的前侧(或前侧表面)可以是与半导体晶片的背侧相比而言用于实现更精细且更复杂的结构的一侧(或表面)，因为在例如已经在半导体晶片的一侧处形成结构的情况下，工艺参数(例如温度)和操作对于背侧而言可能是有限制的。
图2示出了用于分割半导体晶片的方法200的流程图。该方法可与关于图1所述的一个或多个示例类似地实施。方法200包括将氢原子并入110半导体晶片的至少分割区域。该方法还包括在并入氢原子之后将氮原子并入210半导体晶片的至少分割区域，从而使分割区域具有高于1·1015cm-3(或高于2·1015cm-3，高于5·1015cm-3，高于8·1015cm-3，高于1·1016cm-3)的氮原子浓度。该方法还包括在半导体晶片的分割区域处分割120半导体晶片。
将氢原子和氮原子并入分割区域可便于形成小空穴，以用于半导体晶片的随后分割。例如，氮原子可降低晶格空位的扩散，从而可在分割区域内获得高的空位密度，尽管可能并入了相对较少的氢原子。以这种方式，半导体晶片可以以降低的复杂度和/或低成本来分割。
例如，氢原子和氮原子中的至少一种可通过以氢离子或氮离子植入而并入，其中，植入的氢原子或植入的氮原子在植入后的最大垂直分布位于分割区域中。植入可实现氢原子和氮原子的相应的目标浓度。植入氮原子可提供形成由氢原子的并入和半导体晶片的随后回火而引起的空穴所需的晶格空位。
例如，氮原子可在外延生长过程中或通过扩散而并入。在该情况下，例如，该方法还可包括将氦(化学符号He)、硅(Si)和氩(Ar)(或氮(N)或氢(H))离子中的至少一种植入至少分割区域，例如以获得形成小空穴所需的晶格空位。例如，方法200可包括在分割区域内至少植入一次原子(通过植入相应的离子)，以在分割区域内获得晶格空位。
方法200的更多细节和方面连同所提出的思想或者以上或以下所描述的一个或更多个示例来阐释。该方法可包括与所提出的思想或者以上(例如图1)或以下(例如图3)所描述的一个或更多个示例相对应的一个或更多个附加的可选特征。
图3示出了半导体装置300的示意性剖视图。该半导体装置包括半导体衬底302，该半导体衬底302在离半导体衬底的表面至少1μm 304(或至少3μm，至少5μm)的距离处具有高于1·1015cm-3(或高于2·1015cm-3，高于5·1015cm-3，高于8·1015cm-3，高于1·1016cm-3)的氮原子浓度。
半导体衬底内的氢的浓度可来自形成半导体装置过程中的半导体晶片的分割。将氮原子并入分割区域可有助于形成小空穴，以用于半导体晶片的随后分割。例如，氮原子可降低晶格空位的扩散，从而可在分割区域内获得高的空位密度，尽管可能并入了相对较少的氢原子。以这种方式，半导体晶片可以以降低的复杂度和/或低成本来分割。
半导体衬底(例如半导体芯片)可以是形成半导体装置过程中所使用的半导体晶片、例如连同图1或2所描述的半导体晶片的一部分。
例如，与半导体衬底的具有高于1·1015cm-3(或高于2·1015cm-3，高于5·1015cm-3，高于8·1015cm-3，高于1·1016cm-3)的氮原子浓度的部分距离为1μm的半导体衬底的表面可对应于半导体衬底的背侧表面(或前侧表面)或半导体装置的背侧(或前侧)。例如，该半导体装置还可包括(直接)邻近半导体衬底的背侧表面定位的背侧金属化部分。
替代性地，与半导体衬底的具有高于1·1015cm-3(或高于2·1015cm-3，高于5·1015cm-3，高于8·1015cm-3，高于1·1016cm-3)的氮原子浓度的部分距离为(至少)1μm的半导体衬底的表面可对应于半导体衬底的前侧表面。
例如，氮原子浓度在与半导体衬底的表面距离为(至少)1μm处在半导体衬底的侧向延伸尺度的至少90％(或至少95％，至少98％)上可高于1·1015cm-3(或高于2·1015cm-3，高于5·1015cm-3，高于8·1015cm-3，高于1·1016cm-3)。
例如，半导体衬底的厚度可大于50μm(或大于60μm，大于80μm，大于100μm，大于150μm，大于200μm)。半导体衬底的厚度可小于500μm(或小于400μm，小于350μm，小于300μm，小于250μm，小于200μm，小于150μm)。
半导体装置300的半导体衬底可以是硅衬底。替代性地，半导体衬底可以是带隙大于硅的带隙(1.1eV)的宽带隙半导体衬底。例如，半导体衬底可以是碳化硅(SiC)基半导体衬底，或砷化镓(GaAs)基半导体衬底，或氮化镓(GaN)基半导体衬底。半导体衬底可以是半导体晶片(例如连同1或2所描述的半导体晶片)或半导体芯片。
例如，半导体装置300可包括(垂直)电气元件布置结构。例如，该半导体装置的垂直电气元件布置结构和/或整个半导体装置的击穿电压或阻断电压例如可大于10V，例如大于20V、大于50V。半导体装置300可以是功率半导体装置。功率半导体装置和/或功率半导体装置的垂直电气元件布置结构(例如晶体管布置结构/结构或二极管布置结构/结构)的击穿电压或阻断电压例如可大于10V(例如10V，20V或50V的击穿电压)，大于100V(例如200V，300V，400V或500V的击穿电压)或大于500V(例如600V，700V，800V或1000V的击穿电压)或大于1000V(例如1200V，1500V，1700V，2000V，3300V或6500V的击穿电压)。
半导体装置300的更多细节和方面连同所提出的思想或者以上或以下所描述的一个或更多个示例来阐释。半导体装置300可包括与所提出的思想或者以上(例如图1或2)或以下所描述的一个或更多个示例相对应的一个或更多个附加的可选特征。
各个实施例可实现用于以降低的工艺工作和降低的成本实施/实现分割半导体晶片的“智能切割(Smart Cut)”工艺。
在其他智能切割系统中，可应用高剂量质子辐射，从而在合适的随后回火之后在硅内引起气泡，并(例如，在将植入的晶片晶片结合在载体晶片上之后)实现晶片的位于包括硅气泡的区域之上和之下的部分的分割。在其他系统中，可要求多倍于/数倍于1.E+16每平方厘米/cm2的很高的质子辐射剂量。
至少一些实施例可基于使用氮植入来生成智能切割工艺所需的(晶格)空位，因为植入的(并入的)氮原子可由于它们与氢相比更大的质量而提供高的空位密度，且可防止空位在植入过程中从植入区域明显扩散和/或与填隙再结合(例如可防止空位在植入过程中从植入明显扩散开和/或与填隙再结合)。该效果可通过氮原子结合空位的更好能力而引起，因而防止它们扩散/因而防止它们产生扩散。
在随后的回火过程中，结合的空位可被释放并可形成空位团簇，从而可作为用于“空穴”的成核中心。由于这可(显著地)增加空位密度，因而智能切割工艺(使用内-扩散或氢原子的植入)可以以(显著地)降低的氢植入剂量来施加。在临界空位密度以上，可形成稳定的空穴；并入的氢可通过在内部空穴壁处硅氢-复合物(化学符号：SiH)的发展而充当用于分割半导体晶片的加速器。例如用于其他系统中的质子植入可形成相对较少的空位，且可要求相对较高的剂量，直至达到空穴的充分大小和密度来实现分割工艺。使用质子植入，晶格内的缺陷级联(defect cascade)可较不普遍(和/或强度较低)，从而可产生相对较少的可导致稳定空穴的高阶空位反应。氮的存在可补偿该效应，从而由氢引起的晶体损伤可更有效地转换成与空穴的发展有关的更高复杂度(higher-complexity)的缺陷。
该效应例如可在实验中显示，其中，将氢原子以(相对)较低的剂量植入具有显著不同的氮浓度(例如，量级)的硅晶片中。已经显示出，在较高的氮浓度/氮的浓度下，空位复合物的发展(显著地)增加/变强，从而可以以显著地降低的(氢的)植入剂量来应用智能切割工艺。在初步实验中，显示出在空位复合物的发展效率上的2倍的增加。
与所形成的空穴组合地，分割工艺可能需要的氢原子可例如在250℃-400℃的温度下使用氢等离子体处理或使用氢原子的植入而并入，从而可通过随后的回火(例如，250℃-400℃的温度范围中)而重排列。与使用质子植入来并入相比，分割所需的空位的最小浓度在氢内-扩散的情况下可(显著地)降低，因为通过内-扩散可实现(显著地)更高的氢浓度。
替代性地或附加地，氮原子可在外延沉积过程中通过(内-)扩散或通过并入而并入；在该情况下，空位可需要通过植入工艺(例如，氢，或者在氢被内-扩散的情况下，氮，氦，硅，氩或其他离子)来形成。内-扩散可在晶片级在高于1000℃或1200℃的工艺温度进行，或可替代性地在(专用的)智能切割工艺之前直接实施到晶体棒中。例如，晶体棒可由具有增加的氮浓度的熔化物来拉出，例如，通过内-扩散或通过硝酸盐(例如，氧化氮(NOx)，硝酸(HNO3))的添加，氮在之前与熔化物混合/将氮预先添加至熔化物。
至少一些实施例可实现复杂度更低的智能切割工艺，这通过并入充分浓度(优选以高于2·1015cm-3的浓度，特别是高于5·1015cm-3的浓度)的氮原子，并通过随后氢原子的内-扩散或植入和内-扩散而形成充分高的空位浓度来实现。至少一些实施例可基于氮植入(优选具有>1014，且特别是>5·1014每平方厘米/cm2的剂量)和通过植入和/或内-扩散而并入氢的组合方式。
示例的实施例还可以提供具有用于执行以上方法中的一种方法的程序代码的计算机程序，计算机程序在计算机或处理器上执行。本领域技术人员将容易认识到，可以由经编程的计算机来执行以上所描述的各个方法的动作。在本文中，某些示例的实施例还旨在覆盖程序储存设备，例如，数字数据储存介质，其是机器或计算机可读的并对指令的机器可执行的或计算机可执行的程序进行编码，其中，指令执行以上所描述的方法的动作中的某些或全部动作。程序储存设备可例如是数字存储器、磁储存介质(比如磁盘和磁带)、硬盘驱动器或者光可读的数字数据储存介质。其他示例的实施例还旨在覆盖被编程为执行以上所描述的方法或(场)可编程逻辑阵列((F)PLA)或(场)可编程栅阵列((F)PGA)、被编程为执行以上所描述的方法的动作的计算机。
说明书和附图仅仅例示了本公开内容的原理。因此，将意识到，本领域技术人员将能够想出尽管在本文中未明确描述或示出、但体现了本公开内容的原理的各种布置，这些布置也被包括在本公开内容的精神和范围内。此外，本文中所记载的所有示例主要明确旨在仅用于教学的目的，以辅助读者理解本公开内容的原理和发明人为了促进技术而贡献的概念，并且将被解释为并非是对这些具体记载的示例和情形的限制。此外，记载了本公开内容的原理、方面、以及实施例的本文中的所有陈述及其特定示例旨在包含其等同形式。
本领域技术人员应当意识到，本文中的任何框图表示体现了本公开内容的原理的例示性电路的概念视图。类似地，将意识到，任何流程图表、流程图、状态转换图、伪码、等等表示可以实质上在计算机可读介质中表示并且由计算机或处理器如此执行的各个过程，而不管是否明确示出了这样的计算机或处理器。
此外，所附权利要求由此被并入具体实施方式中，其中每个权利要求都可以代表其自身作为单独的实施例。尽管每个权利要求都可以代表其自身作为单独的实施例，但应当指出，虽然从属权利要求可以在权利要求书中指代与一个或多个其它权利要求的特定组合，但其它实施例也可以包括从属权利要求与每个其它从属权利要求或独立权利要求的主题的组合。除非阐述了特定的组合是不想要的，本文中提出了这些组合。此外，旨在还将权利要求的特征包括到任何其它独立权利要求，即使并未直接使该权利要求从属于该独立权利要求。
还应当指出，在说明书或权利要求书中所公开的方法可以由具有用于执行这些方法的相应动作中的每个动作的装置的设备来实现。
此外，应当理解，在说明书或权利要求书中所公开的多个动作或功能的公开内容可以不被解释为在特定顺序内。因此，除非由于技术原因，这些动作或功能是不可互换的，多个动作或功能的公开内容将不会把它们限制到具体顺序。此外，在某些实施例中，单个动作可以包括或者可以被分解成多个子动作。除非明确排除，这些子动作可以被包括在该单个动作的公开内容中或者是该公开内容的部分。

Claims (21)

1.一种用于分割半导体晶片的方法(100)，该方法包括：
将氢原子并入(110)到半导体晶片的至少分割区域，其中，分割区域具有高于1·1015cm-3的氮原子浓度；和
在半导体晶片的分割区域处分割(120)半导体晶片。
2.根据权利要求1所述的方法，其中，所述方法还包括将氮原子并入半导体晶片的分割区域，以使得分割区域具有高于1·1015cm-3的氮原子浓度。
3.根据前述权利要求中任一项所述的方法，其中，氮原子在半导体晶片的至少分割区域的外延生长过程中并入。
4.一种用于分割半导体晶片的方法(200)，该方法包括：
将氢原子并入(110)半导体晶片的至少分割区域；
在并入氢原子后，将氮原子并入(210)半导体晶片的至少分割区域，以使得分割区域具有高于1·1015cm-3的氮原子浓度；和
在半导体晶片的分割区域处分割(120)半导体晶片。
5.根据权利要求2、4中任一项所述的方法，其中，氢原子和氮原子中的至少一种通过以氢离子或氮离子植入而并入，其中，植入的氢原子或植入的氮原子在植入后的最大垂直分布位于分割区域中。
6.根据权利要求2、4、5中任一项所述的方法，其中，氮原子的并入包括将氮原子植入至少分割区域，其中，氮原子以大于1·1014cm-2的植入剂量来植入。
7.根据前述权利要求中任一项所述的方法，其中，氮原子通过使氮原子扩散到至少分割区域中来并入。
8.根据前述权利要求中任一项所述的方法，其中，该方法还包括将氦、硅和氩离子中的至少一种植入至少分割区域。
9.根据前述权利要求中任一项所述的方法，其中，氢原子的并入(110)包括将氢原子以低于1·1016cm-2的植入剂量植入至少分割区域。
10.根据前述权利要求中任一项所述的方法，其中，通过使氢原子扩散到至少分割区域中或通过对半导体晶片的氢等离子体处理来并入(110)氢原子。
11.根据前述权利要求中任一项所述的方法，其中，并入氢原子后，分割区域中的晶格空位密度在分割区域中大于1·1017cm-3。
12.根据前述权利要求中任一项所述的方法，其中，在分割区域中产生晶格空位之后且在并入氢原子之前，半导体晶片的温度低于300℃。
13.根据权利要求2-12中任一项所述的方法，其中，分割区域中的所有晶格空位中的80％以上由并入氮原子或氢原子引起。
14.根据前述权利要求中任一项所述的方法，其中，分割区域离半导体晶片的表面的距离大于50μm。
15.根据前述权利要求中任一项所述的方法，其中，所述方法还包括在分割之前形成电气元件结构的掺杂区域。
16.根据权利要求15所述的半导体装置，其中，所述电气元件结构具有大于10V的击穿电压。
17.根据前述权利要求中任一项所述的方法，其中，半导体晶片至少通过将半导体晶片加热至高于700℃的温度而被分割。
18.根据前述权利要求中任一项所述的方法，其中，半导体晶片的从半导体晶片的表面延伸至分割区域的部分中的至少一部分是外延生长的半导体材料。
19.根据权利要求18所述的方法，其中，氢原子和氮原子中的至少一种在半导体材料的外延沉积的至少一部分之前并入。
20.一种半导体装置(300)，包括：
半导体衬底，其在离半导体衬底的表面1μm的距离处具有高于1·1015cm-3的氮原子浓度。
21.根据权利要求20所述的半导体装置，其中，所述半导体衬底在半导体衬底的侧向延伸尺度的至少90％上在离半导体衬底的表面至少1μm的距离处具有高于1·1015cm-3的氮原子浓度。
CN201710865895.9A 2016-09-22 2017-09-22 用于分割半导体装置的方法和半导体装置 Active CN107871661B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016117921.3 2016-09-22
DE102016117921.3A DE102016117921A1 (de) 2016-09-22 2016-09-22 Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement

Publications (2)

Publication Number Publication Date
CN107871661A true CN107871661A (zh) 2018-04-03
CN107871661B CN107871661B (zh) 2021-10-12

Family

ID=61302299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710865895.9A Active CN107871661B (zh) 2016-09-22 2017-09-22 用于分割半导体装置的方法和半导体装置

Country Status (3)

Country Link
US (2) US10325809B2 (zh)
CN (1) CN107871661B (zh)
DE (1) DE102016117921A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020119953A1 (de) * 2020-07-29 2022-02-03 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
US11264395B1 (en) 2020-09-21 2022-03-01 Micron Technology, Inc. Vertical transistor, integrated circuitry, method of forming a vertical transistor, and method of forming integrated circuitry
US11777011B2 (en) 2020-09-21 2023-10-03 Micron Technology, Inc. Integrated circuitry, method used in the fabrication of a vertical transistor, and method used in the fabrication of integrated circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093053A1 (en) * 1999-03-19 2002-07-18 Chan Kevin K. Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
CN101013667A (zh) * 2006-02-02 2007-08-08 硅电子股份公司 半导体层结构以及用于制备半导体层结构的方法
US20110201176A1 (en) * 2009-08-07 2011-08-18 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US7470600B2 (en) 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
JP2008178886A (ja) * 2007-01-23 2008-08-07 Disco Abrasive Syst Ltd 製品情報の刻印方法
KR101219358B1 (ko) 2011-07-26 2013-01-21 삼성코닝정밀소재 주식회사 기판 분리 방법 및 이를 이용한 접합기판 제조방법
US11721547B2 (en) 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US20160343604A1 (en) * 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093053A1 (en) * 1999-03-19 2002-07-18 Chan Kevin K. Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques
CN101013667A (zh) * 2006-02-02 2007-08-08 硅电子股份公司 半导体层结构以及用于制备半导体层结构的方法
US20110201176A1 (en) * 2009-08-07 2011-08-18 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process

Also Published As

Publication number Publication date
US20180082898A1 (en) 2018-03-22
CN107871661B (zh) 2021-10-12
US20190221481A1 (en) 2019-07-18
DE102016117921A1 (de) 2018-03-22
US10325809B2 (en) 2019-06-18

Similar Documents

Publication Publication Date Title
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6428945B2 (ja) 半導体装置および半導体装置の製造方法
JP6477897B2 (ja) 半導体装置および半導体装置の製造方法
US7728409B2 (en) Semiconductor device and method of manufacturing the same
JP5671867B2 (ja) 半導体装置およびその製造方法
JP5580045B2 (ja) 半絶縁エピタキシー上の炭化ケイ素および関連ワイドバンドギャップトランジスタ
US20070013000A1 (en) Semiconductor device and manufacturing method of the same, and non-isolated DC/DC converter
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
TW201503369A (zh) 超接合半導體裝置之製造方法
JPWO2016051970A1 (ja) 半導体装置および半導体装置の製造方法
JP2008091853A (ja) 半導体装置およびその製造方法
JP2009542005A5 (zh)
CN115241270A (zh) 针对碳化硅超结功率装置的有源区设计
CN107112370B (zh) 半导体装置及其制造方法
CN107871661A (zh) 用于分割半导体装置的方法和半导体装置
JP6080024B2 (ja) バイポーラ半導体素子内の電荷キャリア寿命の調整
WO2018016208A1 (ja) 半導体装置及びその製造方法
CN107039253A (zh) 用于处理硅晶圆的方法
TWI553708B (zh) Semiconductor device manufacturing method and semiconductor device
CN104979161A (zh) 半导体器件的制作方法及ti-igbt的制作方法
CN110582851B (zh) 半导体装置
CN106257630B (zh) 射频rf ldmos器件的制造方法
US20220254887A1 (en) Method for manufacturing a grid
US10580653B2 (en) Method of forming a semiconductor device
CN113412536A (zh) 制作宽带隙半导体器件时高能量植入期间掩蔽的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant