JP6080024B2 - バイポーラ半導体素子内の電荷キャリア寿命の調整 - Google Patents

バイポーラ半導体素子内の電荷キャリア寿命の調整 Download PDF

Info

Publication number
JP6080024B2
JP6080024B2 JP2015157852A JP2015157852A JP6080024B2 JP 6080024 B2 JP6080024 B2 JP 6080024B2 JP 2015157852 A JP2015157852 A JP 2015157852A JP 2015157852 A JP2015157852 A JP 2015157852A JP 6080024 B2 JP6080024 B2 JP 6080024B2
Authority
JP
Japan
Prior art keywords
recombination center
semiconductor body
region
atoms
recombination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015157852A
Other languages
English (en)
Other versions
JP2016042574A (ja
Inventor
ゲーアハルト シュミット，
ゲーアハルト シュミット，
マリオ バルジック，
マリオ バルジック，
ヨーゼフ−ゲオルク バウアー，
ヨーゼフ−ゲオルク バウアー，
オリヴァー ハンベル，
オリヴァー ハンベル，
ハンス ミロニヒ，
ハンス ミロニヒ，
ヴェルナー シュスターレダー，
ヴェルナー シュスターレダー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2016042574A publication Critical patent/JP2016042574A/ja
Application granted granted Critical
Publication of JP6080024B2 publication Critical patent/JP6080024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66401—Thyristors with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、一般的には電荷キャリア寿命を調整することに関し、具体的にはバイポーラ電力用半導体素子中の少数電荷キャリア寿命を調整することに関する。
例えば、電力用ダイオード、電力ＩＧＢＴ、または電力サイリスタなどのバイポーラ電力用半導体素子は、第１の導電型（ドーピング型）の第１のエミッタ領域と、第２の導電型の第２のエミッタ領域と、第１の導電型のベース領域（しばしばドリフト領域と呼ばれる）とを含む。通常、ベース領域は第１と第２のエミッタ領域のそれぞれより低いドーピング濃度を有する。
バイポーラ電力用半導体素子は、２つの異なる動作状態、すなわち導通状態（オン状態）と遮断状態（オフ状態）で動作させることができる。導通状態では、第１のエミッタ領域がベース領域中に第１の導電型の電荷キャリアを注入し、第２のエミッタ領域はベース領域中に第２の導電型の電荷キャリアを注入する。第１と第２のエミッタによりベース領域中に注入されたこれらの電荷キャリアはベース領域内に電荷キャリアプラズマを形成する。
バイポーラ電力用半導体素子が導通状態から遮断状態へ切り替わると、これらの電荷キャリアはベース領域から除去される。導通状態から遮断状態への過渡期に発生する損失は、半導体素子が導通状態から遮断状態へ切り替わり始める前にどのくらいの電荷キャリアがベース領域内に存在するかに依存し、電荷キャリアの量が多ければ多いほど損失は大きい。基本的に、電荷キャリアの数は、電荷キャリア寿命（特には、少数電荷キャリアが再結合するのにかかる平均時間である少数電荷キャリア寿命）を調整することにより調整され得る。少数電荷キャリア寿命が短ければ短いほど（すなわち、少数電荷キャリアが再結合するのが速ければ速いほど）、導通状態から遮断状態へ切り替わる時点でのベース領域内の電荷キャリアの量は少ない。しかし、導通状態のバイポーラ電力用半導体素子内で発生する損失である伝導損は電荷キャリア寿命が低下すると増加する。
バイポーラ電力用半導体素子が導通状態から遮断状態へ切り替わると、ベース領域と第２のエミッタ領域間のｐｎ接合から始まる空乏領域がベース領域内に拡大する。これにより、電荷キャリアプラズマを形成する電荷キャリアがベース領域から除去される（これは逆回復として知られる）。逆回復中、第１と第２のエミッタ領域間に流れる逆回復電流が存在する。このような逆回復電流はベース領域からの電荷キャリアの除去により生じる。この電流は最終的に、電荷キャリアが除去または再結合されると零まで低下する。零になる傾向があるこの逆回復電流の傾きは構成部品の「ソフトネス（ｓｏｆｔｎｅｓｓ）」を定義する。傾きが急峻になればなるほど、半導体素子の逆回復動作（スイッチング動作）はより「ソフト」でなくなる。しかし、急峻な傾きは半導体素子に接続される寄生インダクタンスにおいて電圧オバーシュートを引き起こし得るおよび／または半導体素子が採用される回路において振動またはリンギングを引き起こし得るので、ソフトな動作が望ましい。
ソフトな逆回復動作は、スイッチング過程の終わりに近づくにつれて空乏化されるようなベース領域の当該領域内に「電荷キャリア貯蔵層（ｃｈａｒｇｅ ｃａｒｒｉｅｒ ｒｅｓｅｒｖｏｉｒ）」を有することにより得られる。この電荷キャリア貯蔵層は、逆回復電流の零への低下をソフトにするように、スイッチング過程の終わりに近づくにつれて逆回復電流を供給する。このような「電荷キャリア貯蔵層」は、逆回復処理の終わりに近づくにつれて空乏化されるようなベース領域の当該領域内に長い電荷キャリア寿命を有することにより得られる。
したがって、低スイッチング損失とソフトスイッチング動作とを有するためにバイポーラ半導体素子内の電荷キャリア寿命を好適に調整する必要がある。
一実施形態は方法に関する。本方法は、第１の面を介し半導体ボディ中に再結合中心原子を注入する工程と、注入された再結合中心原子を第１の拡散処理中に半導体ボディ内に拡散させる工程とを含む。
別の実施形態は半導体素子に関する。本半導体素子は、第１の面と第２の面とを有する半導体ボディと、第１の面と第２の面間の領域内の再結合中心とを含み、半導体ボディの垂直方向の再結合中心のプロファイルは第１と第２の面のそれぞれから離れたところにある最小値と、少なくとも１つの最大値とを含む。少なくとも１つの最大値と最小値との比は２００未満である。
次に実施例について添付図面を参照して説明する。添付図面はいくつかの原理を説明するために役立ち、したがってこれらの基本原理を理解するための必要な態様だけが説明される。添付図面は原寸に比例しない。添付図面では、同じ参照符号は同様な特徴を示す。
電荷キャリア寿命を調整するために半導体ボディ内に再結合中心を生成する方法の一実施形態を示す。 電荷キャリア寿命を調整するために半導体ボディ内に再結合中心を生成する方法の一実施形態を示す。 異なるプロセスパラメータに基づき得られた半導体ボディ内の再結合中心の分布の２つの実施形態を示す。 拡散温度に対するシリコン（Ｓｉ）中の白金（Ｐｔ）の溶解度限界を示す。 図１Ａと１Ｂに示した方法の変形を示す。 半導体ボディの一方の面の領域内の再結合中心濃度を低減する一実施形態を示す。 半導体ボディの一方の面の領域内の再結合中心濃度を低減する一実施形態を示す。 図５Ａと５Ｂを参照して説明した方法に基づき得られた半導体ボディ内の再結合中心分布を示す。 半導体ボディの一方の面の領域内にドーパント原子を供給する方法の一実施形態を示す。 半導体ボディの一方の面の領域内にドーパント原子を供給する方法の一実施形態を示す。 半導体ボディの一方の面の領域内にドーパント原子を供給する方法の別の実施形態を示す。 半導体ボディの一方の面の領域内にドーパント原子を供給する方法の別の実施形態を示す。 図４Ｂに示す半導体ボディに基づくダイオードの一実施形態を示す。 様々な処理により得られた６つの異なるダイオードの順方向電圧を示す。 ダイオードの一実施形態の順方向電圧の温度依存性を示す。 ダイオードの別の実施形態の順方向電圧の温度依存性を示す。 ダイオード内に同量の再結合中心を生じる再結合中心原子の注入ドーズ量および対応する拡散温度を示す。 異なる処理シーケンスにより半導体ボディ内に得られた白金濃度を示す。 図１Ａと１Ｂに示した方法の変形を示す。 内部領域と縁領域を有する半導体ボディ内に実現されたダイオードの一実施形態を示す。 レーザアニーリング処理中の半導体ボディの垂直断面図を示す。 異なる方法により得られた３つのドープ領域のドーピングプロファイルを示す。
以下の詳細な説明では、添付図面を参照する。添付図面は、本明細書の一部をなし、本発明が実施され得る特定の実施形態を一例として示す。特に明記しない限り本明細書で説明する様々な実施形態の特徴は互いに組み合わせられ得るということを理解すべきである。
図１Ａと１Ｂは、電荷キャリア寿命を調整するために半導体ボディ１００内に再結合中心を生成する方法の一実施形態を概略的に示す。特に、本方法は、半導体ボディ１００内の少数電荷キャリア寿命を調整することに関する。半導体ボディ１００は、第１の面１０１と、第１の面１０１の反対側にある第２の面１０２とを含む。図１Ａと１Ｂは、本方法の異なる工程中の半導体ボディ１００の一部分の垂直断面図を示す。
半導体ボディ１００は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ガリウム砒素（ＧａＡｓ）などの従来型半導体材料を含み得る。図１Ａと１Ｂは１つの半導体ボディ１００の一部分だけを示すが、図１Ａと１Ｂを参照して説明される処理工程および以下の本明細書の他の図面を参照して説明される処理工程は、半導体ウェハの一部分である複数の半導体ボディへ同時に適用され得る。すなわち、これらの処理工程は、複数の半導体ボディを含む半導体ウェハへ適用され得、半導体ウェハは製造工程の終わりに複数の半導体ボディ（ダイ）にさらに分割され得る。別の実施形態によると、１つのウェハはただ１つの半導体ボディを含む（からなる）。
半導体ボディは例えばｎ型基本ドーピングなどの基本ドーピングを含み得る。例えば、この基本ドーピングのドーピング濃度は１Ｅ１３ｃｍ−３〜１Ｅ１４ｃｍ−３特には１Ｅ１２ｃｍ−３〜５Ｅ１５ｃｍ−３である。基本ドーピングを生じるドーパント原子は例えばリン（Ｐ）原子である。
図１Ａを参照すると、本方法は第１の面１０１を介し半導体ボディ１００中に再結合中心原子を注入する工程を含む。再結合中心原子を注入する工程は、第１の面１０１全体にわたって再結合中心を注入する工程を含み得る。以下に本明細書で図１５を参照して説明される別の実施形態によると、再結合中心原子を注入する工程は、再結合中心原子が第１の面１０１の一部分に注入されるのを防止するようにこれらの部分を覆う注入用マスクを使用する工程を含む。一実施形態によると、再結合中心を注入する工程は第１の面１０１中に直接再結合中心を注入する工程を含む。別の実施形態によると、再結合中心原子は散乱層２００（破線で図示）を通して注入される。散乱層は第１の面１０１上に形成されてもよいし（図示のように）、第１の面１０１から離れていてもよい（図示せず）。一実施形態によると、散乱層２００は例えば酸化珪素（ＳｉＯ２）などの酸化物を含む。散乱層２００の厚さは１０ナノメートル（ｎｍ）〜５０ナノメートル（ｎｍ）であり得る。
一実施形態によると、再結合中心原子は、貴金属原子、例えば白金（Ｐｔ）原子、金（Ａｕ）原子、パラジウム（Ｐｄ）原子のうちの少なくとも１つを含む。再結合中心原子が半導体ボディ１００中にどれくらい深く注入されるかは注入エネルギーに依存する。一実施形態によると、注入エネルギーは１０ＫｅＶ〜２００ＫｅＶ特には１２０ＫｅＶ〜１８０ＫｅＶから選択される。図１Ａにおいて、参照符号１１０により標記された破線は注入範囲の端を示す。すなわち、破線は、再結合中心原子が第１の面１０１から半導体ボディ１００中へどれくらい深く注入されるかを示す。注入範囲の端１１０と第１の面１０１との距離は、注入エネルギーに依存し、注入エネルギーが増加すると増加する。一実施形態によると、注入ドーズ量は１Ｅ１１ｃｍ−２〜１Ｅ１４ｃｍ−２特には５Ｅ１１ｃｍ−２〜５Ｅ１３ｃｍ−２である。
図１Ｂを参照すると、本方法はさらに、注入再結合中心原子を半導体ボディ１００内に拡散させる第１の拡散処理を含む。この拡散処理中、再結合中心原子は第２の面１０２の方向および第１の面１０１の方向の注入範囲の端を越えて拡散する。さらに、拡散処理中、再結合中心原子は、電荷キャリアの再結合中心として働き得るように、（単結晶）半導体ボディ１００の空孔を占拠することにより置換位置上の結晶格子中へ取り込まれる。これについて、さらに以下に詳細に説明する。
第１の拡散処理後の再結合中心原子の分布は、注入ドーズ量、拡散温度、第１の拡散処理時間などのプロセスパラメータに依存する。一実施形態によると、拡散温度は６５０℃〜９５０℃であり、第１の拡散処理時間は１時間〜２時間である。拡散温度は第１の拡散処理中ほぼ一定であり得る。別の実施形態によると、拡散温度は第１の拡散処理中に変化する。
図２は、第１の拡散処理後の半導体ボディ１００内の再結合中心原子の分布の２つの実施例を示す。図２は、半導体ボディ１００の垂直方向ｘに対する再結合中心原子の分布を示す。図２を参照すると、再結合中心原子の分布は基本的にＵ字状である。すなわち、第１の拡散処理後、第１の面１０１（図２中の垂直方向位置０に対応する）に再結合中心原子濃度の第１の最大値が存在し、第２の面１０２（図２中の垂直方向位置ｄに対応する）に再結合中心原子の第２の最大値が存在し、第１と第２の面１０１、１０２から離れたところに最小値が存在する。第１の面１０１における第１の最大値の再結合中心原子濃度と第２の面１０２における第２の最大値の再結合中心原子濃度はほぼ同じであり得る。
図２は、半導体ボディ１００内の活性再結合中心原子の分布を示す。「活性再結合中心原子」は、半導体ボディ１００内で電荷キャリアの再結合中心として働き得るように、半導体ボディ１００の結晶格子内に取り込まれる再結合中心原子である。注入再結合中心原子のうちのいくつが活性化されるかは拡散処理中の温度に主に依存する。これについて２つの実施例を参照して説明する。これらの実施例のそれぞれでは、白金（Ｐｔ）原子が５００マイクロメートル（μｍ）の厚さｄを有するシリコン（Ｓｉ）半導体ボディ中へ注入される。注入ドーズ量ＤＰｔは両実施例では５Ｅ１２ｃｍ−２である。２つの実施例では、拡散処理中の拡散パラメータは以下の通りである。
実施例１
温度：８００℃
持続時間：２時間
実施例２
温度：９００℃
持続時間：２時間
すなわち、２つの実施例は、拡散処理時間と注入ドーズ量などの他のパラメータが同一であるが拡散温度だけが異なる。
第１の実施例（実施例１）において得られた再結合中心原子（Ｐｔ原子）の分布は図２に示す分布曲線２０１により表され、第２の実施例（実施例２）において得られた再結合中心原子の分布は図２に示す曲線３０２により表される。第１の実施例では、第１と第２の面１０１、１０２の領域内の活性化再結合中心原子の最大濃度は第２の実施例のものより高い。第１の実施例の最大濃度ＮＥ１は約１Ｅ１４ｃｍ−３、第２の実施例の最大濃度ＮＥ２は約５Ｅ１４ｃｍ−３である。第１と第２の面１０１、１０２における再結合中心原子のこれらの最大濃度ＮＥ１、ＮＥ２は以下では表面濃度と呼ばれる。
図２は、対数目盛上の再結合中心原子の分布を示す。図２からわかるように、第２の実施例の活性化再結合中心原子の量（曲線３０２を参照）は第１の実施例のものより著しく多い（曲線３０２を参照）。第１の実施例の低い拡散温度（８００℃）では注入再結合中心原子の約１３％だけが活性化され、第２の実施例の高い拡散温度（９００℃）では注入再結合中心原子のほぼすべて（１００％）が活性化される。したがって、拡散温度は、図１Ａと１Ｂを参照して説明した方法における活性化再結合中心原子の分布に著しい影響を及ぼす。
図２を参照すると、拡散温度は活性化される再結合中心原子の量に影響を及ぼすだけでなく、分布のプロファイルにも影響を及ぼす。高い温度（図２における曲線３０２を参照）では、Ｕ字状プロファイルはより浅い。すなわち、高い拡散温度の結果として、表面濃度と最小濃度との比は、低い拡散温度における第１の実施例のものより小さい。すなわち、ＮＥ２／ＮＭ２＜ＮＥ１／ＮＭ１、ここで、ＮＭ２は第２の実施例における最小再結合中心濃度であり、ＮＭ１は第１の実施例における最小再結合中心濃度である。
第２の実施例では、表面濃度は所謂溶解度限界未満である。「溶解度限界」は、温度に依存し、再結合中心原子が半導体ボディの表面上の層から半導体ボディ内へ拡散される従来の処理を採用する際に活性化され得る再結合中心原子の最大量を定義する。以下にさらに説明されるように、図１Ａと１Ｂを参照して説明した方法は、溶解度限界よりさらに高い再結合中心の濃度を実現できるようにする。
図３は、温度に対するシリコン（Ｓｉ）中の白金（Ｐｔ）の溶解度限界を概略的に示す。図３を参照すると、溶解度は拡散温度が増加すると増加する。（図３に示すような）白金の場合、溶解度は７００℃における約１．０Ｅ１３ｃｍ−３から１，０００℃における約５．０Ｅ１６ｃｍ−３まで増加する。図３を参照すると、８００℃における溶解度限界は約１．０Ｅ１４ｃｍ−３であり、９００℃では約２．０Ｅ１５ｃｍ−３である。したがって、先に説明した第２の実施例では、表面濃度は溶解度限界未満である。
半導体ボディ中へ再結合中心原子を導入する従来の方法では、例えば白金シリサイドなどの金属−半導体合金が半導体ボディの一方の面上に形成され、金属原子（白金原子）がこの合金から半導体ボディ中へ拡散する。この従来の処理では、表面濃度は溶解度限界に対応する。しかし、これは、比較的高い表面濃度の再結合中心原子を有する半導体ボディに基づく半導体素子のソフトスイッチング動作を得るという観点からは、問題を生じ得る。これについては以下に本明細書でさらに詳細に説明する。したがって、図１Ａと１Ｂを参照して説明した方法に基づき、再結合中心原子のより低い表面濃度と再結合中心原子分布のより浅いＵ字状プロファイルとを得ることができる。
図２を参照すると、第１と第２の面１０１、１０２における表面濃度はほぼ同じである。すなわち、第１の面１０１を通して注入される再結合中心原子は、第１の拡散処理中に第１の面１０１と第２の面１０２へ拡散する。したがって、再結合中心原子の分布は、再結合中心原子が第１の面１０１を通して注入されるか第２の面１０２を通して注入されるかには極めて無関係である。図４に示す一実施形態を参照すると、再結合中心原子は第１の面１０１の代わりに第２の面１０２を通して注入される。この方法で得られる再結合中心原子の分布は図２に示す分布にほぼ対応する。
別の実施形態（図示せず）によると、再結合中心原子は第１の面１０１と第２の面１０２の両方を通して注入される。すなわち、全体注入ドーズ量のうちの第１の部分は第１の面１０１を通して注入され、第２の部分は第２の面１０２を通して注入される。
上述のように、活性化再結合中心原子（以下では、簡潔に再結合中心と呼ばれる）は、電荷キャリアの再結合を促進し、したがって電荷キャリア寿命に影響を及ぼす。特に、再結合中心は半導体ボディ内の少数電荷キャリア寿命に影響を及ぼす。図２に示すような再結合中心の分布は、第１と第２の面１０１、１０２近くの領域内により短い電荷キャリア寿命を、第１と第２の面１０１、１０２間の中央の領域内により長い電荷キャリア寿命を生じ得る。しかし、一方の面の領域内に、第１の拡散処理後に得られる電荷キャリア寿命より短い電荷キャリア寿命を有することが望ましいバイポーラ半導体素子が存在する。すなわち、一方の面の領域内に、半導体ボディの中央の電荷キャリア寿命に対応する電荷キャリア寿命または半導体ボディの中央の電荷キャリア寿命未満の電荷キャリア寿命を有することが望ましいかもしれない。これは、図５Ａと５Ｂを参照して説明される別の工程を適用することにより得られる。
説明目的のために、第１の面１０１の領域内の電荷キャリア寿命を増加することが望ましいと仮定する。但し、これは単に一例である。第２の面１０２の領域内の電荷キャリア寿命を増加することも可能である。この場合、図５Ａと５Ｂを参照して説明される第１の面１０１に適用される工程を第２の面１０２に適用する必要がある。
図５Ａを参照すると、本方法は，第１の面１０１近くのまたはそれに隣接する半導体ボディ１００内にドープ半導体領域１１を形成する工程を含む。このドープ半導体領域１１はドーパント原子を含む。一実施形態によると、半導体ボディ１００は、ドープ領域１１を生成する前に例えばｎドーピングなどのドーピング型の基本ドーピングを有し、ドープ領域１１のドーピング型は基本ドーピングのドーピング型に対応する。一実施形態によると、ドープ領域１１はｎ型領域であり、ドーパント原子はリン（Ｐ）原子である。ドープ領域１１の最大ドーピング濃度は例えば１Ｅ１９ｃｍ−３〜１Ｅ２１ｃｍ−３である。ドープ領域１１を形成する工程は、ドープ領域１１が形成される領域中へドーパント原子を導入する工程と導入されたドーパント原子を活性化する工程とを含む。ドーパント原子を導入する工程は、注入処理と拡散処理のうちの少なくとも１つを含み得る。これは、以下に本明細書でさらに詳細に説明される。ドーパント原子を活性化する工程は、半導体ボディの結晶格子中へドーパント原子を取り込む工程を含む。結晶格子中へ取り込まれたドーパント原子は結晶格子内にストレスを生じる。
図５Ｂを参照すると、第２の拡散処理中の温度と結晶格子内のストレスは、自己格子間原子をドープ領域１１内に形成させドープ領域１１から半導体ボディ１００中のさらに深くまで（すなわち、基本ドーピングを有する半導体ボディ１００の領域中へ）自己格子間原子を拡散させる。第２の拡散処理中の温度は、例えば５００℃〜第１の拡散処理温度である。第２の拡散処理時間は例えば１時間〜２時間である。再結合中心原子は、ドープ領域１１が生成される前または後に半導体ボディ中へ導入され得るが、いずれの場合も、第２の拡散処理前に導入される。
半導体ボディ中のさらに深く拡散する自己格子間原子は、自己格子間原子が拡散する領域内で再結合中心の濃度がキックアウト（ｋｉｃｋ−ｏｕｔ）により（すなわち、再結合中心原子を、置換位置から再結合中心原子が移動可能な格子間原子格子位置へ移動することにより）低減されるように、活性化再結合中心原子（再結合中心）を置換するので、再結合中心原子は高ドープ層によりゲッタリングされ得る。これは、ドーパント原子がリン原子である場合、リンの拡散ゲッタリング（ＰＤＧ）と呼ばれることがある。このゲッタリング処理の結果を、図５Ａと５Ｂを参照して説明した処理工程後の半導体ボディ１００内の再結合中心の濃度を示す図６に概略的に示す。
図６を参照すると、再結合中心の濃度は、ドープ領域１１内で、および自己格子間原子が第２の拡散処理中に拡散する領域内のドープ領域１１の外でほぼ０である。ここでｄ１は第１の面１０１から見たドープ領域１１の深さを示す。図６において、ｄ２は再結合中心の濃度がほぼ零である領域の深さ（第１の面１０１から見た）を示す、ここでｄ２＞ｄ１。一実施形態によると、ｄ２は０．２ｄ未満である。ここで、ｄは半導体ボディの厚さである。
さらに、ドープ領域１１に隣接する領域では、再結合中心の濃度は半導体ボディの中央の最小濃度にほぼ対応し得る。すなわち、ドープ領域１１に隣接する領域内の再結合中心の濃度は第２の拡散処理後の同領域内のものより低い。
ドープ領域１１を生成する様々な方法がある。２つの実施形態について、図７Ａと７Ｂと図８Ａと８Ｂを参照して以下に説明する。図７Ａと７Ｂを参照すると、ドープ領域１１を生成する工程は、第１の面１０１を通して半導体ボディ１００中にドーパント原子を注入する工程（図７Ａを参照）と、ドープ領域１１を形成するように活性化処理中に注入ドーパント原子を活性化する工程と（図７Ｂを参照）とを含む。活性化処理は、少なくとも第１の面１０１の領域内の半導体ボディ１００をアニールする工程を含み得る。アニール工程は、所定の活性化のための時間の間、８００℃から１１００℃（特には、９００℃から９５０℃）の範囲から選択された温度まで半導体ボディを加熱する工程を含み得る。一実施形態によると、温度は９００℃〜９５０℃であり、この持続時間は３０分〜１２０分である。
図８Ａと８Ｂを参照すると、ドープ半導体領域１１を生成する工程は、第１の面１０１上にガス性ドーパント源からドーパント原子含有層を蒸着する工程と、この層から第１の面１０１を介し半導体ボディ１００内にドーパント原子を拡散させる工程とを含み得る。図８Ａでは、蒸着ドーパント原子を含む層２２０が概略的に示される。一実施形態によると、ドーパント原子はリン（Ｐ）原子であり、層２２０はリンガラス層であり、ガス性ドーパント源はＰＨ３とＰＯＣｌ３のうちの１つである。例えば、拡散処理中の温度は８００℃〜１１００℃である。この方法では、別の拡散処理が任意選択である。蒸着処理中の温度は、ドーパント原子が既に半導体ボディ１００の中へ拡散し、蒸着処理中に活性化されるように拡散処理中の温度と同じ範囲（すなわち８００℃〜１０００℃）である。「図５Ａと５Ｂを参照して説明した工程はドープ領域１１に隣接する領域内の再結合中心の濃度を効果的に低減するのに好適である」ということは、様々な半導体ボディに基づき生成されたバイポーラダイオードの順方向電圧を測定することにより、すなわち図１Ａと１Ｂを参照して説明した注入と第１の拡散処理だけを受けた半導体ボディに基づき、および図５Ｂを参照して説明した第２の拡散処理を追加的に受けた半導体ボディに基づき、実験的に実証することができる。
図９は、図５Ｂに示す半導体ボディに基づくそして図６に示すような再結合中心の分布を有するバイポーラダイオードの一実施形態に示す。図９を参照すると、バイポーラダイオードは第１の面１０１に隣接する第１のエミッタ領域を含む。この第１のエミッタ領域はドープ領域１１により形成される。バイポーラダイオードはさらに、第２の面１０２に隣接する第２のエミッタ領域１２と、第１のエミッタ領域１１と第２のエミッタ領域１２を分離するベース領域１３とを含む。第２のエミッタ領域１２は、第１のエミッタ領域１１のドーピング型と相補的なドーピング型でかつベース領域１３より高いドーピング濃度を有する。ベース領域１３のドーピング濃度は半導体ボディ１００の基本ドーピングに対応し得る。任意選択的に、バイポーラダイオードはさらに、ベース領域１３内に第１のエミッタ領域１１と同じドーピング型でかつ高ドープな電界停止領域１４を含む。一実施形態によると、電界停止領域１４は第１のエミッタ領域１１に隣接する。別の実施形態（図示せず）を参照すると、電界停止領域１４は第１のエミッタ領域１１から離れている。
図９を参照すると、バイポーラダイオードはさらに、第１のエミッタ領域１１へ接続される第１の負荷端子２１と第２のエミッタ領域１２へ接続される第２の負荷端子２２とを含む。説明目的のために、第１のエミッタ領域１１がｎドープであり、第２のエミッタ領域１２がＰドープであると仮定する。この場合、第１の負荷端子２１はバイポーラダイオードの陰極端子であり第２の負荷端子２２は陽極端子である。さらに、ベース領域１３は、ｐｎ接合１５が第２のエミッタ領域１２とベース領域１３間に形成されように第１のエミッタ領域１１と同じドーピング型を有すると仮定する。
第１と第２の負荷端子２１、２２間に印加される電圧に依存して、バイポーラダイオードは導通（導通モードで）または遮断（遮断モードで）する。バイポーラダイオードは、第１と第２の負荷端子２１、２２間に印加される電圧がｐｎ接合１５を順バイアスする極性を有すると、導通し、第１と第２の負荷端子２１、２２間に印加される電圧がｐｎ接合１５を逆バイアスする極性を有すると、遮断する。
バイポーラダイオードが導通中に、第２のエミッタ領域１１はベース領域１３中に第１のタイプの電荷キャリアを注入する。第２のエミッタ領域１２はベース領域１３中に第１のタイプと相補的な第２のタイプの電荷キャリアを注入する。第１のタイプの電荷キャリアは第１のエミッタ領域１１がｎドープの場合電子であり、第２の電荷キャリアは第２のエミッタ領域１２がＰドープの場合正孔である。第１と第２のエミッタ領域１１、１２によりベース領域１３中に注入される電荷キャリアはベース領域１３内に電荷キャリアプラズマを形成する。
バイポーラダイオードが導通モードから遮断モードへ切り替わると、ベース領域１３内のｐｎ接合１５から始まる空間電荷領域（空乏領域）が拡大する。ベース領域１３内で拡大するこの空乏領域はベース領域１３から電荷キャリアプラズマを除去させ、電流は、電荷キャリアプラズマがベース領域１３から完全に除去されるまでバイポーラダイオード中を流れる。
バイポーラダイオードが導通している場合の電荷キャリアプラズマ中の電荷キャリアの量は、ベース領域１３内の少数電荷キャリア寿命を調整することにより調整され得る。上述のように、少数電荷キャリア寿命はベース領域１３内に再結合中心を供給することにより調整され得る。基本的に、再結合中心の濃度が高くなればなるほど少数電荷キャリア寿命は短くなり、電荷キャリアプラズマ中の電荷キャリアの量は少なくなる。したがって、電荷キャリアプラズマ中の電荷キャリアの量が少なくなればなるほど、バイポーラダイオードが導通モードから遮断モードへ切り替わると発生する損失である逆回復損失は小さくなる。電荷キャリアプラズマ中の電荷キャリアの量が多ければ多いほど、電荷キャリアプラズマがベース領域１３から除去されるまでの時間は長くなり、バイポーラダイオードが導通モードから遮断モードへ切り替わる際に電流がバイポーラダイオードを流れる時間は長くなる。
逆回復過程の終わりに、すなわち、電荷キャリアプラズマがベース領域１３から除去される過程の終わりに、バイポーラダイオードを通る電流は零になる。バイポーラダイオードを通る電流の突然の変化はバイポーラダイオードへ接続される回路（図示せず）内のインダクタンスにおける電圧ピークを生じ得るので、逆回復過程の終わりに電流が「ソフトに」零となることが望ましいかもしれない。これは、逆回復過程の終わりに近づくにつれて空乏化されるようなベース領域１２の当該領域内の少数電荷キャリア寿命を好適に調整することにより実現され得る。図９に示すバイポーラダイオードでは、これらの領域は、ｐｎ接合１５から離れかつ第１のエミッタ領域１１と電界停止領域１４のそれぞれの近くの領域である。特に、電荷キャリア寿命は、逆回復過程の終わりに近づくにつれて空乏化されるようなベース領域１３の当該領域内の電荷キャリア寿命が少数電荷キャリア寿命に対応するように、またはｐｎ接合１５近くでありかつ逆回復過程の最初に空乏化される領域内の少数電荷キャリア寿命より長くなるように、調整される。
図６を参照すると、図１Ａと１Ｂと図５Ａと５Ｂを参照して説明した方法は電荷キャリア寿命に関するこれらの要件を満足する半導体ボディをもたらす。これは、異なるやり方で処理された半導体ボディに基づくバイポーラダイオードの６つの試料を生成することにより実証された。バイポーラダイオードの次の特徴は試料の各々で同一であった。
Figure 0006080024
個々の試料は、再結合中心を生成する（少数電荷キャリア寿命を調整する）観点から、異なった。６つの試料のうちの４つ（試料１〜４）では白金原子が図１Ａと１Ｂを参照して説明したように注入され拡散され、一方、６つの試料のうちの２つ（試料５〜６）では白金原子は従来のやり方で白金シリサイドから拡散された。さらに、６つの試料のうちの３つ（試料２、４、６）では第２の拡散処理は図５Ａと５Ｂを参照して説明したように行われ、一方、他の３つの試料（試料１、３、５）では第２の拡散処理は省略された。試料６の場合、白金シリサイドが第２の拡散処理前に除去された。
個々の半導体ボディ内に再結合中心を生成する詳細について以下に要約する。
試料１
Figure 0006080024
試料２
Figure 0006080024
試料３
Figure 0006080024
試料４
Figure 0006080024
試料５
Figure 0006080024
試料６
Figure 0006080024
半導体ボディ内に（特には、ベース領域１３内に）形成された再結合中心は少数電荷キャリア寿命を低減するだけでなくバイポーラダイオードの順方向電圧ＶＦも増加する。「順方向電圧」は、バイポーラダイオードが導通モードである場合にバイポーラダイオード中を流れる定格電流における第１と第２の負荷端子２１、２２間の電圧である。
上に説明した試料１〜６によるダイオードでは、順方向電圧は１００Ａの定格電流において測定された。これらの測定で得られた順方向電圧を図１０に示す。白金原子の注入ドーズ量だけが異なる試料１と３について得られた結果を参照すると、より高い注入ドーズ量、したがって再結合中心のより高い濃度はより高い順方向電圧をもたらす（試料３の順方向電圧は試料１の順方向電圧より高い）。同じことは、注入ドーズ量だけが異なる試料２と４から分かる（試料４の順方向電圧は試料２の順方向電圧より高い）。さらに、試料２の順方向電圧は試料１の順方向電圧より低く、試料１と２は、図５Ａと５Ｂを参照して説明したように第２の拡散処理が試料２において行われたという点だけが異なる。これは、「第２の拡散処理は、自己格子間原子がドープ領域１１から拡散するような領域内のベース領域１３内の再結合中心の低減をもたらす」ということを強く示す。同じ結果は、第２の拡散処理が試料４において行われたという点だけが異なる試料３と４を比較することにより分かる。試料４について得られた順方向電圧ＶＦは試料３について得られた順方向電圧ＶＦより低い。
従来の処理（すなわち試料５〜６の処理）では順方向電圧間の有意差は無いということが観測された。これは、従来の処理では半導体ボディの表面近くの再結合中心の濃度が非常に高いので第２の拡散処理により再結合中心の有意な減少が生じ得ないということを強く示す。
したがって、再結合中心の表面濃度が溶解度限界未満であれば、再結合中心の濃度は、自己格子間原子をドープ領域１１から半導体ボディ中深く拡散させることにより効果的に低減され得る。溶解度限界未満の再結合中心濃度は、再結合中心原子を合金から拡散する代わりに再結合中心原子を半導体ボディ中へ注入することにより得られる。特に、再結合中心原子を注入する工程は、注入再結合中心原子のすべて（１００％）が所定温度で活性化されるように再結合中心原子を注入ドーズ量で注入する工程を含み得る。この温度は、例えば７００℃〜１０００℃、特には７５０℃〜９５０℃である。
さらに、再結合中心原子を注入および拡散する処理においてプロセスパラメータを好適に調整することにより、順方向電圧の温度係数を調整し得る。これは、図１１〜図１３を参照して以下に説明される。
図１１は、例えば２５℃などの第１の温度Ｔ１と例えば１２５℃などの第２の温度Ｔ２での例示的バイポーラダイオードの順方向電圧ＶＦおよび対応する順電流ＩＦを示す。図１１からわかるように、順方向電圧ＶＦは順方向電流ＩＦが増加すると増加する。順方向電流ＩＦは例えば、バイポーラダイオードと直列に接続された負荷（図示せず）によりバイポーラダイオードを介し駆動される電流である。順方向電圧ＶＦと順方向電流ＩＦとの関係は温度に依存する。すなわち、異なる温度では、順方向電圧ＶＦは順方向電流が増加すると異なるやり方で増加する。一般的には、順方向電圧ＶＦは正の温度係数を有することが望ましい。「正の温度係数」は、定格電流以下の順方向電流ＩＦにおいて温度が高くなればなるほど順方向電圧ＶＦが大きくなることを意味する。「正の温度係数」はまた、所与の順方向電圧ＶＦにおいて温度が高くなればなるほど順方向電流ＩＦが小さくなるということを意味する。
例えば、バイポーラダイオードの正の温度係数はいくつかのバイポーラダイオードが並列に接続された回路用途において有益である。バイポーラダイオードの各々が正の温度係数を有し、これらのバイポーラダイオードのうちの１つの温度が他のバイポーラダイオードの温度より高ければ、より高い温度を有するバイポーラダイオードを通る電流は低下する。これは、より高い温度を有するバイポーラダイオード内で消費される電力が低下することによりこのバイポーラダイオードの温度のさらなる増加を打ち消すという効果がある。負の温度係数のバイポーラダイオードの場合、１つのバイポーラダイオードのより高い温度はこのバイポーラダイオードを通る電流の増加をもたらし、より高い温度を有するバイポーラダイオード内で消費される電力の増加をもたらし、このバイポーラダイオードの温度をさらに増加させ、バイポーラダイオードを最終的に損傷または破壊させるであろう。
図１１に示す実施例では、順方向電圧ＶＦは温度安定動作点より高い動作点では正の温度係数を有する。各動作点は、一温度における順方向電圧ＶＦおよび対応する順方向電流ＩＦにより定義される。温度安定動作点は順方向電圧ＶＦ０および対応する順方向電流ＩＦ０により定義され、この動作点では順方向電圧ＶＦは温度と無関係である。この温度安定動作点ＶＦ０（ＩＦ０）未満の動作点では、温度係数は若干負である。
図１２は、順方向電圧ＶＦが負の温度係数を有する実施例を示す。この実施例では、順方向電圧ＶＦ毎に、順方向電流ＩＦは温度が増加すると増加する。
いくつかの実験は、順方向電圧ＶＦの温度振る舞いがｐｎ接合１５近くのベース領域１３内の再結合中心の濃度に依存するということを示した。これについて以下に説明する。
先に説明した従来の処理では、再結合中心の濃度は、再結合中心が合金から半導体ボディ内に拡散する温度を変更することだけにより変更され得る。この従来の処理では、表面濃度は常に溶解度限界に対応する。図９を参照して説明した電力用ダイオードなどの電力用ダイオードでは、ｐｎ接合１５は通常、表面近くに存在する。すなわち、ｐｎ接合１５から最も近い表面までの距離は通常、半導体ボディ１００の厚さの２％未満である。例えば、４．５ＫｅＶの電圧遮断能力を有する（シリコン）電力用ダイオードでは、半導体ボディの厚さｄは約５００マイクロメートルであり、ｐｎ接合から第２の面１０２までの距離は半導体ボディの厚さの１．２％である僅か約６マイクロメートルである。したがって、ｐｎ接合の領域内の再結合中心の濃度は表面濃度にほぼ対応すると考えられる。
上述のように、ベース領域１３内の再結合中心の全体量は順方向電圧に影響を与え、順方向電圧ＶＦは再結合中心の全体量が増加すると増加する。従来の処理では、電荷キャリアの量としたがって定格電流における順方向電圧は温度だけにより調整され得る。しかし、いくつかの実験は、従来の処理で再結合中心を生成することで順方向電圧の若干負の温度係数をもたらすということを示した。
従来方法では、ベース領域内の再結合中心の全体量を調整するために変更され得る１つのパラメータだけが存在するが、一方、図１Ａと１Ｂを参照して説明した方法は、変更され得る２つのパラメータ（すなわち、第１の拡散処理中の再結合中心原子の注入ドーズ量と温度）を含む。これについて、図１３を参照して以下に説明する。
図１３は、バイポーラダイオードのベース領域１３内に所定量の再結合中心を得るために第１の拡散処理中の再結合中心原子の注入ドーズ量と当該温度とを示す曲線を示す。この所定量の再結合中心は定格電流における所定順方向電圧に対応する。図１３に示す曲線は次のパラメータを有するバイポーラダイオードに基づいた。
Figure 0006080024
定格電流、例えば１００Ａにおいて、このバイポーラダイオードは、再結合中心が生成されない場合約１．８Ｖの順方向電圧ＶＦを有する。再結合中心を生成することで順方向電圧ＶＦを増加させる。図１３に示す曲線の基礎となる実験では、再結合中心は、定格電流における順方向電圧ＶＦが約２．８Ｖとなる程度にベース領域内に生成された。この実施例では、半導体ボディ１００はシリコン（Ｓｉ）を含み、再結合中心原子は白金（Ｐｔ）原子である。
以下では、特定量の再結合中心（特定の順方向電圧ＶＦ）を生じる再結合中心の注入ドーズ量と第１の拡散処理の当該温度をパラメータ対と呼ぶ。図１３では、同じ順方向電圧（この実施例では約２．８Ｖ）を生じるパラメータ対は同図に示す曲線により表される。図１３を参照すると、ベース領域内に同じ量の再結合中心を生じる複数のパラメータ対が存在する。拡散温度は、注入ドーズ量が下がると増加する。すなわち、より低い注入ドーズ量では、所望量の再結合中心原子を活性化するためにより高い温度が必要とされる。換言すれば、より高い注入ドーズ量では、当該温度は、注入再結合中心原子の一部が低注入ドーズ量におけるよりもベース領域内で活性化されるように、低い。この実験では、注入ドーズ量は１Ｅ１２ｃｍ−２〜１Ｅ１３ｃｍ−２で変更され、約７５０℃〜約８１５℃の温度変動をもたらした。図１３中の破線は、順方向電圧ＶＦが約２．８Ｖとなる程度に再結合中心原子を拡散し活性化するために従来の処理において必要とされる温度（約７９５℃）を表す。
測定は、標準的処理により生成されたダイオードの順方向電圧ＶＦが負の温度係数（ＴＣ：ｔｅｍｐｅｒａｔｕｒｅ ｃｏｅｆｆｉｃｉｅｎｔ）を有するということを示した。同じことは、従来の処理温度より高い第１の拡散温度と比較的低い注入ドーズ量で生成されたダイオードに当てはまる。しかし、例えば８５０℃未満（特には７９０℃未満）の温度などのより低い温度と例えば３Ｅ１２ｃｍ−２より高いドーズ量などの高注入ドーズ量では、順方向電圧の正の温度係数（ＴＣ）が検知された。これについて考えられる１つの理由を以下に説明する。
半導体ボディ１００中への再結合中心原子の注入は注入損傷（所謂点欠陥）を生じる。これらの欠陥は主に、再結合中心原子が注入される表面の領域で発生し、これらの欠陥の濃度は注入ドーズ量が増加すると増加する。上の説明を参照すると、再結合中心原子は第１の面１０１または第２の面１０２を介し半導体ボディ１００中へ注入され得る。しかし、第１の拡散処理では、これらの欠陥は半導体ボディ１００内に急速に拡散するので、点欠陥は注入表面（イオンが注入される面）の領域だけでなく対向面の領域内で発見され得る。したがって、図４と図９を参照して説明した実施形態を参照すると、第２のエミッタ領域１２内の点欠陥もまた、第２の面１０２に対向する第１の面１０１中へ再結合中心原子を注入する工程により生成され得る。
これらの点欠陥は、白金が半導体ボディ１００の結晶格子中へ実質的に取り込まれるようにする。特に、これらの点欠陥は、第１の拡散処理の温度の溶解度限界（例えば、７９０℃以上の温度の溶解度限界）を越える第１と第２の面１０１、１０２の領域内に一定濃度の取り込み（活性化）白金原子を生じ得る。「第１と第２の面１０１、１０２の領域内」はこれらの第１と第２の面１０２近くの領域内を意味する。すなわち、例えば、それぞれの面１０１、１０２から始まる５００ナノメートル〜１マイクロメートルの幅を有する領域内。例えば、図９に示すようなバイポーラダイオードでは、第２の面の領域内（すなわち第２のエミッタ１２の領域内）の高白金濃度は第２のエミッタ１２の効率を低減するので、所与の（定格）電流では第２のエミッタ１２の両端の電圧降下は動作温度が増加すると増加する。これは正の温度係数を生じるが、第２のエミッタ１２の両端の電圧降下の増加は、ベース領域１３とベース領域１３内の再結合中心原子の濃度とにより主に定義される順方向電圧を著しく増加しない。
図１３に関する上記説明は次のように要約され得る。図１３を参照すると、順方向電圧ＶＦはほぼ同じである、すなわち、ベース領域（図９の１３）のドーピング濃度は、注入ドーズ量が増加するが第１の拡散処理の温度は低下しない場合ほぼ同じである。しかし、より高い濃度の注入欠陥（これらは表面１０１、１０２の領域内で恐らく塊になる）に関連するより高い注入ドーズ量は、表面１０１、１０２の領域内に、拡散処理の温度の溶解度限界を越える濃度の再結合中心を生じ得る。これらの高濃度はしいては、ベース領域１３のドーピング型と相補的なドーピング型を有するエミッタ（図９中の第２のエミッタ１２）の効率を低下させ、したがって正の温度係数をもたらす。
第１の温度（拡散）処理に晒される注入再結合中心原子は第１の温度処理の温度の溶解度限界より高い再結合中心原子の濃度を生じ得るということが実験により実証された。これらの実験のうちの１つの結果を図１４に示す。この実験では、白金原子は７９０℃の拡散温度の従来の拡散処理に従って半導体ボディ中へ拡散された。これにより得られた表面濃度は図１４の破線で示される（図１４の「標準７９０℃」と標記されたグラフを参照）。さらに、この実験では、白金原子は、白金原子を注入し従来の処理と同じ温度（すなわ７９０℃）で注入原子を拡散させることにより同等半導体ボディ中に導入された。半導体ボディ（すなわち本明細書で説明した実施形態におけるベース領域に対応する領域）の内部領域において再結合中心原子の濃度が両方の処理においてほぼ同じとなるように、注入ドーズ量は選択された。図１４を参照すると、著しく高い白金濃度は、拡散だけでなく注入および拡散により得られる。表面における白金濃度は従来の処理では約２Ｅ１４ｃｍ−３（７９０℃の溶解度限界に対応する）であるが、注入および拡散処理では約３Ｅ１５ｃｍ−３である。
図１Ａを参照して説明した注入処理は、再結合中心原子が第１の面１０１全体にわたって半導体ボディ１００中へ注入されるように行われ得る。この場合、第１の拡散処理後、図２に示すような再結合中心濃度の垂直方向変動が有り得る。すなわち、再結合中心の濃度は、第１の面に垂直な方向である半導体ボディ１００の垂直方向で変化し得る。しかし、第１の面１０１に平行な方向である横方向では、再結合中心濃度の変動はほぼ零である。
図１５に示す一実施形態によると、再結合中心原子は注入用マスク３００を使用して半導体ボディ１００の第１の面１０１中へ注入される。注入用マスクは、第１の面１０１の一部を覆い、注入用マスク３００により覆われる第１の面１０１の領域内に再結合中心原子が注入されるのを防ぐ。この処理では、再結合中心濃度の横方向変動が得られる。特に、注入用マスク３００下には第１の拡散処理後に再結合中心の濃度がほぼ零である半導体ボディ１００の領域が存在し得る。第１の拡散処理では、注入再結合中心原子は半導体ボディ１００の垂直方向だけでなく横方向にも拡散する。しかし、横方向の最大拡散距離は拡散処理に関与する熱予算により（すなわち第１の拡散処理中の温度と持続時間により）ほぼ調整され得る。一実施形態によると、熱予算は横方向の拡散幅が半導体ボディの厚さｄにほぼ対応するように選択される。したがって、注入用マスク３００の大きさに依存して、再結合中心が生成されない半導体ボディ１００内の領域が存在し得る。一実施形態によると、温度処理はＲＴＡ（高速熱アニーリング：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理である。
図１５において、点線は第１の拡散処理後の状況を概略的に示す。点線は、第１の拡散処理中に再結合中心原子が注入範囲の端から拡散する半導体ボディ１００の領域１２１と、再結合中心原子が注入も拡散されない領域１２２との境界を表す。
再結合中心原子のこのような横方向変動は多種多様の半導体素子において利用され得る。例えば、本方法は、ほぼ半導体素子の縁領域においてだけ再結合中心を調整するために使用され得る。これについて図１６を参照して説明する。
図１６は、半導体ボディ１００内に集積化されるバイポーラダイオードの垂直方向断面図を示す。半導体ボディは、第１と第２のエミッタ領域１１、１２とベース領域１３が配置される内部領域１３１と、内部領域１３１を囲む縁領域１３２とを含む。縁領域１３２は（図１６に示すように）半導体ボディの縁面に隣接し得る。しかし、別の実施形態によると、縁領域１３２は、能動素子領域（エミッタ領域１１、１２）を有する内部領域１３１を、同じ半導体ボディ内に集積化される他の素子から分離する。一実施形態によると、図１４を参照して説明した方法は縁領域１３２内に再結合中心を生成するために使用される。この実施形態では、再結合中心原子は、内部領域１３１を覆い、縁領域を未被覆のままにする注入用マスク３００により、第１の面１０１または第２の面１０２を介し半導体ボディ１００中へ注入される。このような注入用マスクは図１６の第２の面１０２上に概略的に示される。注入処理においては、散乱層（図１５に示さず）を使用し得る。注入処理後、注入再結合中心原子は、縁領域内に再結合中心を生成するように半導体ボディ１００内に（実質的には縁領域１３２内に）拡散する。注入ドーズ量、注入エネルギー、拡散温度などのプロセスパラメータは、先に説明したパラメータに対応し得る。
図１Ａと１Ｂと図１５を参照して説明した方法は組み合わせられ得るということに注意すべきである。すなわち、図１Ａと１Ｂを参照して説明した方法は半導体ボディ１００全体にわたって再結合中心を生成するために使用され得、一方図１４を参照して説明した方法は半導体ボディ１００の選択領域内に再結合中心を追加的に生成するために使用され得る。
図１５を参照して説明した方法は、半導体素子の縁領域内に再結合中心を生成するために使用されることに限定されなく、半導体ボディの他の領域を省略するが半導体ボディのいくつかの領域内に再結合中心を選択的に生成することが望ましい各場合に使用され得る。例えば、ＩＧＢＴとダイオードが１つの半導体ボディ内に集積化され、再結合中心はダイオードを含む領域においてだけ生成される。
上記を参照すると、ドープ領域１１を形成する工程は、９５０℃を越える温度の３０分〜１００分間の注入および／または拡散処理を含み得る。再結合中心原子が第１の拡散処理中に注入および拡散された後、第１の拡散処理の温度範囲より高い温度が、数分より長い比較的長い時間半導体ボディ１００へ印加されたとすれば、ほぼすべての再結合中心原子は上に説明したゲッタリング効果により除去されるだろう。すなわち、これら高温では、自己格子間原子は半導体ボディ１００内奥深く拡散し、結晶格子の置換位置において再結合中心原子を置換するだろう。これらの自己格子間原子は、最終的にドープ領域１１を形成するドーパント原子の導入から生じる。これを防止するために、ドープ領域１１は、再結合中心原子を注入する前および第１の拡散処理前に形成され得る。第１の拡散処理中に５００℃と最高温度の間の温度を含み得、ドープ領域１１近くの再結合中心濃度を低下するために使用され得る任意選択的第２の拡散処理が、ドープ領域を形成後および第１の拡散処理後に行われ得る。
別の実施形態によると、ドープ領域１１は再結合中心原子の注入および第１の拡散処理後であるが任意選択的第２の拡散処理前に形成される。再結合中心原子を注入する前にドープ領域１１を形成する処理と第１の拡散処理とは、図７Ａを参照して説明したように第１の面１０１中へドーパント原子を注入する工程と、注入ドーパント原子を活性化するためのレーザアニーリングとＲＴＡ（高速熱アニーリング）処理のうちの１つとを含み得る。
レーザアニーリング処理は、第１の面１０１の領域内の半導体材料が溶解しその後再結晶化し、再結晶中に導入ドーパント原子が結晶格子中へ取り込まれ活性化されるように、第１の面１０１の領域内の半導体ボディをレーザパルスにより加熱する工程を含む。この方法により得られるドープ領域１１のドーピング濃度はほぼ均質であり、ドーピングレベルは注入処理中に導入されるドーパントドーズ量とドープ領域１１の深さに依存する。ドープ領域の「深さ」は、ドープ領域１１が第１の面１０１から半導体ボディ１００中へ延びる寸法である。例えば、ドーパントドーズ量は１Ｅ１５ｃｍ−２から１Ｅ１６ｃｍ−２の範囲から選択される。ドープ領域１１の深さは例えば４００ナノメートルから１０００ナノメートル（＝１マイクロメートル）の範囲内である。例えばドーパントドーズ量が４Ｅ１５ｃｍ−２そしてエミッタの深さが４００ナノメートルであれば、導入ドーパント原子の１００％が活性化されれば１Ｅ２２ｃｍ−３（＝４Ｅ１５ｃｍ−２／４Ｅ−７ｃｍ）のドープ領域１１のドーピング濃度が生じ得る。しかし、レーザアニーリング処理の特定タイプに依存して、導入ドーパント原子の３０％〜８０％だけが電気的に活性状態になり得る。
ドープ領域１１の深さは、レーザアニーリング処理中のレーザ光の波長とレーザエネルギーを好適に選択することにより調整され得る。レーザエネルギーが第１の面１０１近くの領域において吸収されるように、比較的短い波長を有するレーザ光が使用され得る。一実施形態によると、半導体ボディ１００はシリコンを含み、レーザ光の波長は３００ナノメートルから３５０ナノメートルの範囲から選択される。レーザエネルギーは例えば３Ｊ／ｃｍ２から４Ｊ／ｃｍ２の範囲から選択される。前述のレーザ光の比較的短い波長は、レーザエネルギーが、第１の面１０１から半導体ボディ中へ２０ナノメートル〜３０ナノメートル延びる領域内でほぼ吸収されるようにする。半導体ボディ１００が溶解して再結晶化する領域は２０〜３０ナノメートルより深く延びるが、３００ナノメートル〜５００ナノメートル延び得る。レーザ光はレーザパルスで第１の面１０１へ印加され、それらのレーザパルスの持続時間は、半導体ボディが数１００ナノ秒（ｎｓ）未満の間に溶解しその後再結晶化するように選択され得る。一実施形態によると、第１の面１０１の領域内の半導体ボディは３００ナノ秒未満の間に溶解されその後再結晶化する。例えば、一レーザパルスの持続時間は約１５０ｎｓである。レーザアニーリング処理は第１の面１０１へ複数のレーザパルスを印加する工程を含み得る。これらのレーザパルスのそれぞれは、第１の面１０１の所望の領域が溶解され再結晶するまで第１の面１０１の別の部分へ向けられる。個々の部分は若干重畳し得る。レーザをこのように動作させることはスティッチ（ｓｔｉｔｃｈｅｄ）モードと呼ばれる。この所望の領域は完全な第１の面１０１を含んでもよいし、第１の面１０１の一部分だけを含んでもよい。
レーザアニーリング処理では、半導体ボディ１００の表面領域は、前に導入された再結合中心の拡散またはゲッタリングがこの期間内にほぼ発生し得ないような短時間の間に加熱される。半導体ボディ１００の「表面領域」は、半導体ボディ１００の第１の面１０１に隣接する領域である。
一実施形態によると、レーザアニーリング処理は、第１の面１０１上に反射防止被覆（ＡＲＣ）層３００を形成する工程と、レーザアニーリング処理中にレーザ光をこのＡＲＣ層３００へ向ける工程とを含む。これは図１７に概略的に示される。
図１７は、ドーパント原子の導入後でかつレーザアニーリング処理前の半導体ボディ１００の垂直方向断面図を示す。参照符号１１’は、第１の面に隣接する半導体ボディ１００の領域（その中にドーパント原子が導入され、ドープ領域１１を形成するようにレーザアニーリング処理により溶解される領域）を示す。ＡＲＣ層３００は、第１の面１０１におけるレーザ光の反射を回避するまたは少なくとも低下することによりレーザアニーリング処理の効率を高めるのを助ける。これは反射による損失を低下し、表面領域内で消費されるレーザエネルギーの量を増加する。
一実施形態によると、ＡＲＣ層３００は酸化珪素（ＳｉＯ２）層と窒化シリコン（Ｓｉ３Ｎ４）層のうちの１つを含む。ＡＲＣ層３００の使用は、ＡＲＣ層３００が使用されない方法よりも溶解ゾーン（半導体ボディが溶解されるゾーン）を第１の面１０１からさらに深く延びるようにし得る。これについて、図１８を参照して以下に説明する。
図１８は、３つの異なる方法により得られたドープ領域１１内のドーピング濃度を示す。図１８において、曲線４０１はＡＲＣ層３００無しのレーザアニーリング処理により得られたドーピングプロファイルを表し、曲線４０２は酸化珪素ＡＲＣ層３００を使用するレーザアニーリング処理により得られたドーピングプロファイルを比較のために表し、曲線４０３は図７Ａと７Ｂを参照して説明したように注入および拡散処理により得られたドーピングプロファイルを表す。図１８に示す曲線４０１〜４０３は３つの異なる実験に基づき、注入ドーズ量はこれらの３つの実験のそれぞれで同じだった。上記を参照すると、注入ドーズ量は１Ｅ１５ｃｍ−２〜１Ｅ１６ｃｍ−２の範囲から選択され得る。図１８に示すドーピングプロファイルの基礎となる実験では、ドーパントドーズ量は約５Ｅ１５ｃｍ−２であった。異なるドーピングプロファイル４０１〜４０３に従ってドーピング濃度を積分することにより、活性化ドーパント原子の全体数は３つの場合の各々でほぼ同じであるということが示される。この特定の実施形態ではドーピング濃度の積分はいずれの場合も約２Ｅ１５ｃｍ−２であるので、この場合、注入ドーパント原子の約４０％が活性化された。
図１８からわかるように、ＡＲＣ層を有するレーザアニーリング処理（曲線４０２）により得られたドープ領域１１は、ＡＲＣ層無しのレーザアニーリング処理（曲線４０１）により得られたドープ領域１１より半導体ボディ１００中へより深く延びる。レーザアニーリング処理（曲線４０１、４０２）は注入および拡散処理（曲線４０３）より鮮明なドーピングプロファイルを生じる。さらに、レーザアニーリング処理により形成されたドープ領域１１は、注入および拡散処理により得られたドープ領域１１ほど半導体ボディ１００中へ深く延びない。第１の面１０１のドープ領域１１のドーピング濃度である表面濃度は３つの方法の各々でほぼ同じである。
レーザアニーリング処理の代案としてのＲＴＡ処理は、第１の面１０１を５秒〜５分の活性化時間の間、８００℃〜１０５０℃（特には、９００℃〜９５０℃）の範囲から選択された温度まで加熱する工程を含み得る。特に、活性化時間は１０秒〜３分から選択される。第１の面１０１を加熱する工程は、ランプおよびレーザのうちの１つにより第１の面１０１を加熱する工程を含み得る。比較的短い活性化時間のおかげで、再結合中心の拡散またはゲッタリングを大いに防止することができる。
一実施形態によると、本方法は、半導体ボディ１００内に再結合中心を形成した後に、第１と第２の面１０１、１０２のうちの少なくとも１つにおいて半導体材料の層を除去することにより半導体ボディ１００の厚さを低減する工程を含む。半導体材料を除去する工程は、エッチング処理、機械研磨処理、または化学機械研磨処理（ＣＭＰ）のうちの少なくとも１つを含み得る。図２を参照すると、先に説明した方法のうちの１つに従って再結合中心を形成することで、第１と第２の面１０１、１０２近くに再結合中心濃度の最大値を生じる。すなわち、再結合中心濃度は第１と第２の面１０１、１０２に向かって増加する。第１および／または第２の面１０１、１０２において半導体材料を除去することにより、半導体ボディ１００の再結合中心濃度の最大値が存在する部分が除去される。これにより、半導体ボディ１００内の再結合中心のより均質な分布を得ることができる。一実施形態によると、除去する半導体材料の厚さは２００ナノメートル〜２マイクロメートル（特には、５００ナノメートル〜１マイクロメートル）の範囲から選択される。このような材料層は第１と第２の面１０１、１０２のうちの一方だけにおいて除去されてもよいし、両面１０１、１０２において除去されてもよい。
半導体ボディ１００内に再結合中心を形成した後にドープ領域１１を形成する工程は、いくつかのやり方で有益となり得る。第１に、再結合中心のより均質な分布を得るために第１と第２の面１０１、１０２のうちの少なくとも一方において半導体材料を除去できるようにする。第２に、再結合中心の生成へのドープ領域１１の触媒効果を防止することができる。いくつかの実験は、「再結合中心原子を導入し活性化する時点でのドープ領域１１の存在は第１の面１０１における再結合中心原子の偏析と集積とを生じる」という仮説をもたらした。これは、素子の順方向電圧に悪影響を及ぼし得る。第３に、再結合中心原子は、ドープ領域１１からドーパント原子との対複合体を形成し得る。例えば、再結合中心原子が白金原子であり、ドープ領域１１内のドーパント原子がリン原子であれば、所謂リン−白金対が形成され得る。それらの対複合体（ｐａｉｒ ｃｏｍｐｌｅｘ）の存在は順方向電圧に影響を与え得る（特には、順方向電圧を低減する）。対複合体の偏析と形成は難解であるので、偏析および／または対複合体を予測することは不可能ではないにしても、順方向電圧の予測不可能な変動を生じ得る。すなわち、同じ処理により形成された素子群が順方向電圧の大きな標準偏差を呈示し得る。
図９を参照すると、半導体素子は電界停止領域１４を含み得る、電界停止領域１４は、（図示のように）ドープ領域１１に隣接してもよいし、ドープ領域１１から離間されもよい。電界停止領域を形成する工程は、第１の面１０１を介し陽子（水素イオン）を注入する工程と、２２０℃〜５００℃の３０分〜１０時間のアニーリング処理とを含み得る。アニーリング処理では、ｎドーピング複合体は、陽子が注入された領域内に形成される。これらのｎドーピング複合体は水素誘発ドナー（ｈｙｄｒｏｇｅｎ ｉｎｄｕｃｅｄ ｄｏｎｏｒ）と呼ばれる。このアニーリング処理中の温度は第１の拡散処理および第２の拡散処理中の温度より低いので、電界停止領域はこれらの拡散処理後に形成され得る。一実施形態によると、電界停止領域１４は１Ｅ１５ｃｍ−３の最大ドーピング濃度を有するように形成される。
図９に示す半導体素子はダイオードであるが、本明細書において上に説明した方法はダイオードを製造する工程に使用されることに限定されない。さらに、ベース領域１３と、ドープ領域１１と、任意選択的電界停止領域１４と、少なくともベース領域内の再結合中心とを有するデバイス構造は、任意のタイプのバイポーラ素子に使用され得る。これらの別のバイポーラ素子の例としては限定しないが、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）特にＲＣ（逆導通）ＩＧＢＴとＧＴＯ（ゲートターンオフ）サイリスタとが挙げられる。
本明細書で前に説明した方法により、半導体ボディ１００の垂直方向ｘの再結合中心原子の比較的均質な濃度を得ることができる。比較的均質ということは、「第１と第２の面１０１、１０２のうちの一方の領域内の最大濃度ＮＥと半導体ボディ１００の中央の最小濃度ＮＭとの比が２００未満、１００未満、５０未満、またはさらに１０未満、すなわちＮＥ／ＮＭ＜２００、ＮＥ／ＮＭ＜１００、ＮＥ／ＮＭ＜５０、またはＮＥ／ＮＭ＜１０である」ということを意味する。図２と図６を参照すると、半導体ボディ１００は、他の最大値がＰＤＧにより除去される一方で、２つの最大値（図２参照）（各面１０１、１０２の領域内に１つずつ）または１つの最大値だけ（図６参照）（すなわち一方の面の領域内に）含み得る。２つの最大値が存在する場合、ＮＥは２つの最大値のうちのより大きな一方の濃度を示す。「半導体ボディ１００の中央の」最小値は、ＰＤＧ処理により影響を受けた領域から離れたところの最小値である。一実施形態によると、中央の最小値は、面１０１、１０２の各々から０．２ｄ以上離れている。一実施形態によると、最小値は第１と第２の面１０１、１０２のうちの一方から０．３ｄ〜０．７ｄの範囲の領域内に存在する。ここで、ｄは半導体ボディ１００の厚さを示す。任意選択的薄層化処理が存在すればｄは薄層化処理後の厚さを示す。
本発明の様々な例示的な実施形態が開示されたが、本発明の精神および範囲を逸脱することなく本発明の利点のいくつかを実現することになる様々な変更と修正を行うことができることは当業者に明白となる。同じ機能を行う他の構成要素が適切に代用され得ることは当業者にとって明白となる。特定の図を参照して説明した特徴が他の図の特徴と組み合わせられ得るということは、このことが明示的に述べられなかった場合においても、留意すべきである。さらに、本発明の方法は、適切なプロセッサ命令を使用するすべてのソフトウェア実装、または同じ結果を実現するためにハードウェア論理とソフトウェア論理の組み合わせを利用する混成実施のいずれかにおいて達成され得る。本発明概念に対するこのような修正は、添付の特許請求の範囲によりカバーされるように意図されている。
「真下」、「下方」、「下の」、「上方」、「上の」などの空間的相対語は、第２の要素に対する一要素の位置決めについて説明するための説明の容易さのために使用される。これらの用語は、図面に描写されたものとは異なる配向に加え、素子の異なる配向を包含するように意図されている。さらに、「第１」、「第２」などの用語もまた、様々な構成要素、領域、部分などを説明するために使用され、制限することを意図していない。同様な用語は本明細書を通して同様な構成要素を指す。
本明細書で使用されるように、用語「有する」「含有する」、「からなる」、「含む」などは、上述の要素または特徴の存在を示す開放型用語であり、追加要素または特徴を排除するものではない。単数形式の冠詞は文脈が明確に指示しない限り単数の物だけでなく複数の物を含むように意図されている。
上記範囲の変形と応用とを考慮に入れて、本発明はこれまでの記載内容により制限されないしまた添付図面により制限されないということを理解すべきである。むしろ、本発明は以下の特許請求範囲とそれらの法的等価物によってのみ限定される。
１１ 第１のエミッタ領域
１１’ 第１の面に隣接する半導体ボディ１００の領域
１２ 第２のエミッタ領域
１３ ベース領域
１４ 電界停止領域
１５ ｐｎ接合
２１ 第１の負荷端子
２２ 第２の負荷端子
１００ 半導体ボディ
１０１ 第１の面
１０２ 第２の面
１１０ 注入範囲の端
１２１ 再結合中心原子が拡散する領域
１２２ 再結合中心原子が注入もされなく拡散もしない領域
１３１ 内部領域
１３２ 縁領域
２００ 散乱層
３００ 注入用マスク
４０１，４０２ レーザアニーリング処理の曲線
４０３ 注入および拡散処理の曲線
ｄ 半導体ボディの厚さ
ｄ１ 第１のエミッタ領域の深さ
ｄ２ 第２のエミッタ領域の深さ
ＤＰｔ Ｐｔ注入ドーズ量
ＩＦ 順方向電流
ＩＦ０ 安定順方向電流
ＮＥ 最大結合中心濃度
ＮＭ 最小結合中心濃度
ＮＥ１ 第１の試料の最大結合中心濃度
ＮＥ２ 第２の試料の最大結合中心濃度
ＮＭ１ 第１の試料の最小結合中心濃度
ＮＭ２ 第２の試料の最大結合中心濃度
Ｔ１，Ｔ２ 温度
ＴＣ 温度係数
ＶＦ 順方向電圧
ＶＦ０ 安定順方向電圧
ｘ 垂直方向

Claims (26)

  1. 第１の面を介し半導体ボディ中に再結合中心原子を注入する工程と、
    前記注入された再結合中心原子を第１の拡散処理中に前記半導体ボディ内に拡散させる工程とを含み、
    前記再結合中心原子を拡散させる工程によって、前記第１の面と前記第１の面の反対側にある第２の面の一方に隣接する領域内の前記再結合中心原子の濃度が前記第１の拡散処理の温度において溶解度限界を越える、
    方法。
  2. 前記再結合中心原子は貴金属原子を含む、請求項１に記載の方法。
  3. 前記再結合中心原子は白金（Ｐｔ）原子、金（Ａｕ）原子、パラジウム（Ｐｄ）からなる群から選択される、請求項２に記載の方法。
  4. 前記再結合中心原子を注入する工程は１Ｅ１１ｃｍ−２〜１Ｅ１４ｃｍ−２の注入ドーズ量で再結合中心原子を注入する工程を含む、請求項１に記載の方法。
  5. 前記再結合中心原子を注入する工程は５Ｅ１１ｃｍ−２〜５Ｅ１２ｃｍ−２の注入ドーズ量で再結合中心原子を注入する工程を含む、請求項４に記載の方法。
  6. 前記第１の拡散処理は１時間〜２時間の間、６５０℃〜９５０℃の温度まで前記半導体ボディを加熱する工程を含む、請求項１に記載の方法。
  7. 前記第１の面と前記第１の面の反対側にある前記第２の面の一方に隣接する前記半導体ボディ内にドープ領域を形成する工程、をさらに含む請求項１に記載の方法。
  8. 前記ドープ領域を形成する工程から生じた格子間原子を、第２の拡散処理中に前記第１の面と前記第２の面の一方から離れて前記半導体ボディ内に拡散させる工程をさらに含む請求項７に記載の方法。
  9. 前記第２の拡散処理は前記第１の拡散処理中に１時間から２時間の間、５００℃〜最大温度まで前記半導体ボディを加熱する工程を含む、請求項８に記載の方法。
  10. 前記ドープ領域は前記再結合中心原子を注入する前に形成される、請求項７に記載の方法。
  11. 前記ドープ領域は前記再結合中心原子の注入後形成される、請求項７に記載の方法。
  12. 前記ドープ領域を形成する工程は、
    前記第１と第２の面の前記一方の中へドーパント原子を導入する工程と、
    ドーパント原子がレーザアニーリング処理により導入された、前記半導体ボディの部分を溶解する工程とを含む、請求項１１に記載の方法。
  13. 前記レーザアニーリング処理は前記第１と第２の面の前記一方の上に反射防止膜層を形成する工程を含む、請求項１２に記載の方法。
  14. 前記反射防止膜層は酸化珪素と窒化シリコンのうちの少なくとも１つを含む、請求項１３に記載の方法。
  15. 前記ドーパント原子を導入する工程はドーパント原子を注入する工程を含む、請求項１２に記載の方法。
  16. 前記ドープ領域を形成する工程は、
    前記第１と第２の面の前記一方の中へドーパント原子を導入する工程と、
    ドーパント原子がＲＴＡ処理により導入された少なくとも前記半導体ボディの部分をアニールする工程とを含む、請求項１１に記載の方法。
  17. 前記ドーパント原子を供給する工程は、前記第１の面と前記第２の面の前記一方を介し前記半導体ボディ中へドーパント原子を注入する工程を含む、請求項１６に記載の方法。
  18. 前記再結合中心原子を注入する工程は散乱層を通して前記再結合中心原子を注入する工程を含む、請求項１に記載の方法。
  19. 前記散乱層は前記第１の面上の酸化物層である、請求項１８に記載の方法。
  20. 前記酸化物層は１０ナノメートル〜２０ナノメートルの厚さを含む、請求項１９に記載の方法。
  21. 前記半導体ボディは第１の導電型の基本ドーピングを含み、前記ドープ領域は前記第１の導電型の領域である、請求項７に記載の方法。
  22. 前記第１の導電型はｎ型である、請求項２１に記載の方法。
  23. 前記ドープ領域はリン（Ｐ）原子を含む、請求項２２に記載の方法。
  24. 前記再結合中心原子を注入する工程は前記第１の面全体にわたって前記半導体ボディ中へ前記再結合中心原子を注入する工程を含む、請求項１に記載の方法。
  25. 前記再結合中心原子を注入する工程は、注入用マスクを使用して前記再結合中心原子を注入する工程であって、前記注入用マスクが前記第１の面の部分を覆うとともに前記注入用マスクにより覆われた前記第１の面の当該部分中へ再結合中心原子が注入されるのを防止する工程を含む、請求項１に記載の方法。
  26. 前記第１の拡散処理の温度は８５０℃〜７５０℃の範囲から選択され、注入ドーズ量は３Ｅ１２ｃｍ−２〜１Ｅ１３ｃｍ−２の範囲から選択される、請求項１に記載の方法。
JP2015157852A 2014-08-14 2015-08-10 バイポーラ半導体素子内の電荷キャリア寿命の調整 Active JP6080024B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/459,391 2014-08-14
US14/459,391 US9209027B1 (en) 2014-08-14 2014-08-14 Adjusting the charge carrier lifetime in a bipolar semiconductor device
DE102015112265.0 2015-07-28
DE102015112265.0A DE102015112265A1 (de) 2014-08-14 2015-07-28 Einstellen der Ladungsträgerlebensdauer in einem bipolaren Halbleiterbauelement

Publications (2)

Publication Number Publication Date
JP2016042574A JP2016042574A (ja) 2016-03-31
JP6080024B2 true JP6080024B2 (ja) 2017-02-15

Family

ID=54708377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015157852A Active JP6080024B2 (ja) 2014-08-14 2015-08-10 バイポーラ半導体素子内の電荷キャリア寿命の調整

Country Status (4)

Country Link
US (1) US9209027B1 (ja)
JP (1) JP6080024B2 (ja)
CN (1) CN105374884B (ja)
DE (1) DE102015112265A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2996152B1 (en) * 2014-09-15 2017-03-15 ABB Schweiz AG High frequency power diode and method for manufacturing the same
DE102016125316B4 (de) * 2016-12-22 2021-07-22 Infineon Technologies Austria Ag Herstellen von rekombinationszentren in einem halbleiterbauelement
CN110556291B (zh) * 2018-05-30 2021-12-14 中芯国际集成电路制造(上海)有限公司 外延层及n型鳍式场效应晶体管的制备方法
CN110660658B (zh) * 2018-06-28 2022-02-18 上海先进半导体制造有限公司 Vdmos及其制造方法
CN111106012B (zh) * 2019-12-20 2022-05-17 电子科技大学 一种实现半导体器件局域寿命控制的方法
DE102022107595A1 (de) 2022-03-30 2023-10-05 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2341311C3 (de) 1973-08-16 1981-07-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Einstellen der Lebensdauer von Ladungsträgern in Halbleiterkörpern
JPS57177529A (en) * 1981-04-24 1982-11-01 Toshiba Corp Manufacture of semiconductor device
JPS5834982A (ja) * 1981-08-27 1983-03-01 Toyo Electric Mfg Co Ltd 高速ダイオ−ド
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
EP0694960B1 (en) 1994-07-25 2002-07-03 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Process for the localized reduction of the lifetime of charge carriers
GB9509301D0 (en) 1995-05-06 1995-06-28 Atomic Energy Authority Uk An improved process for the production of semi-conductor devices
DE19543922A1 (de) 1995-11-24 1997-05-28 Siemens Ag Verfahren zum Herabsetzen der Trägerspeicherladung in Halbleiterbauelementen
JP3951677B2 (ja) * 2001-11-16 2007-08-01 サンケン電気株式会社 半導体素子
GB0130018D0 (en) * 2001-12-15 2002-02-06 Koninkl Philips Electronics Nv Semiconductor devices and their manufacture
JP4193993B2 (ja) * 2005-01-14 2008-12-10 日本インター株式会社 Ｊｂｓおよびその製造方法
DE102005009000B4 (de) * 2005-02-28 2009-04-02 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
JP5333241B2 (ja) * 2010-01-08 2013-11-06 富士電機株式会社 半導体装置の製造方法
US8710620B2 (en) 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
US20140374882A1 (en) * 2013-06-21 2014-12-25 Infineon Technologies Austria Ag Semiconductor Device with Recombination Centers and Method of Manufacturing

Also Published As

Publication number Publication date
CN105374884B (zh) 2019-03-29
DE102015112265A1 (de) 2016-02-18
JP2016042574A (ja) 2016-03-31
US9209027B1 (en) 2015-12-08
CN105374884A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
JP6080024B2 (ja) バイポーラ半導体素子内の電荷キャリア寿命の調整
US10867790B2 (en) Semiconductor device and method for manufacturing the same
JP4571099B2 (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
JP5594336B2 (ja) 半導体装置およびその製造方法
JP6037012B2 (ja) 半導体装置および半導体装置の製造方法
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5733417B2 (ja) 半導体装置および半導体装置の製造方法
US7842590B2 (en) Method for manufacturing a semiconductor substrate including laser annealing
JP6111572B2 (ja) 半導体装置および半導体装置の製造方法
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
JP6281642B2 (ja) 半導体装置および半導体装置の製造方法
JP6519649B2 (ja) 半導体装置及びその製造方法
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
US10892168B2 (en) Semiconductor device and method for forming a semiconductor device
WO2016080288A1 (ja) 炭化珪素半導体装置の製造方法
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
US9349799B2 (en) Adjusting the charge carrier lifetime in a bipolar semiconductor device
JP6220002B2 (ja) ２種類のエミッタ領域を有するエミッタを備えるバイポーラトランジスタデバイス
TW201306254A (zh) 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法
JP2011109090A (ja) ファストリカバリーダイオード
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
CN111599863A (zh) 具有场电极和改进的雪崩击穿行为的晶体管
JP4088011B2 (ja) 半導体装置及びその製造方法
JP6961088B2 (ja) 半導体装置及び半導体装置の製造方法
KR101415878B1 (ko) 고전압 초고속 회복 에피다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170104

R150 Certificate of patent or registration of utility model

Ref document number: 6080024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250