KR20100124334A - 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법 - Google Patents

질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법 Download PDF

Info

Publication number
KR20100124334A
KR20100124334A KR1020107023128A KR20107023128A KR20100124334A KR 20100124334 A KR20100124334 A KR 20100124334A KR 1020107023128 A KR1020107023128 A KR 1020107023128A KR 20107023128 A KR20107023128 A KR 20107023128A KR 20100124334 A KR20100124334 A KR 20100124334A
Authority
KR
South Korea
Prior art keywords
layer
single crystal
thickness
nitride
seed layer
Prior art date
Application number
KR1020107023128A
Other languages
English (en)
Other versions
KR101186032B1 (ko
Inventor
하첸 라레쉐
Original Assignee
피코기가 인터내셔널
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피코기가 인터내셔널 filed Critical 피코기가 인터내셔널
Publication of KR20100124334A publication Critical patent/KR20100124334A/ko
Application granted granted Critical
Publication of KR101186032B1 publication Critical patent/KR101186032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은, AlxGa1 - xN(여기서 0≤x≤0.3)의 조성을 갖는 질화물의 무균열 단결정 층(5)을 기판(1)상에 제조하여 이 층에서 인장 응력을 생성할 수 있는 방법에 관한 것이며, 이 방법은 다음의 단계를 포함한다: a) 기판(1)상에 핵형성 층(2)을 형성하는 단계, b) 핵형성 층(2)상에 단결정 중간 층(3)을 형성하는 단계, c) 중간 층(3)상에 단결정 시드 층(4)을 형성하는 단계, d) 시드 층(4)상에 AlxGa1 - xN 질화물의 단결정 층을 형성하는 단계. 이 방법은, - 중간 층(3)의 소재가 질화알루미늄갈륨이고; - 시드 층(4)의 소재가 0%와 10% 사이의 붕소 함유량을 갖는 AIBN 혼합물이고; - 시드 층(4)의 두께와 중간 층(3)의 두께 사이의 비가 0.05와 1 사이이며; - 시드 층(4)을 형성하는 온도가, 상기 AlxGa1 - xN 질화물의 무균열 단결정 층(5)을 형성하는 온도보다 50℃ 내지 150℃ 더 높은 것을 특징으로 한다.

Description

질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법{METHOD FOR MANUFACTURING A LAYER OF GALLIUM NITRIDE OR GALLIUM AND ALUMINUM NITRIDE}
본 발명은, 편평하고 무균열이며(crack-free) AlxGa1 - xN(여기서 x는 0과 0.3 사이임)의 조성을 갖는 질화물의 단결정 층을 기판상에 형성하여 질화물 층에 인장 응력(tensile stress)을 생성할 수 있는 분야에 관한 것이다.
이러한 구조물은 전자, 광학, 광전자 또는 광기전 응용에 사용되어, 광기전 소자, 전자발광 다이오드, 쇼트키 다이오드, 레이저, 광 검출기, MEMS(Micro Electro Mechanical System), 정류기 및 HEMT(High Electron Mobility Transistor) 또는 MOS(Metal Oxide Semiconductor Transistor) 트랜지스터와 같은 전계 효과 트랜지스터를 형성한다.
질화갈륨(GaN) 호모에피택시(homoepitaxy)는 순수한 GaN 기판의 부재로 인해 현재까지 달성할 수 없다. 그러므로 헤테로에피택시(heteroepitaxy), 즉 상이한 성질의 기판상의 성장에 의존하여 GaN 층을 성장시키는 것이 필요하다.
이를 위해, 실리콘이나 실리콘 카바이드와 같은 기판이, GaN과 격자 파라미터가 약간 다르기 때문에, 특히 주목할 만하다.
그러나 그러한 기판은, 실질적으로는 질화갈륨의 열팽창 계수(CTE: Coefficient of Thermal Expansion) 미만인 열팽창 계수를 나타내어, 에피택시 후 냉각 동안에, 인장 응력이 질화갈륨 층에 생성되는 단점을 나타낸다.
질화갈륨 층이 더 두꺼울수록, 응력은 더 커진다. 응력이 특정한 임계치를 초과할 때, 소재는 균열을 형성하며 이완하게 된다.
균열은 층 내의 미세한 손상, 즉 층 표면에 나타나, 전자 장치 제조에 사용할 수 없게 하는 단절(discontinuities)이다.
무균열 질화갈륨 단결정 층을 기판에 제조하여 이 층에 인장 응력을 생성하게 될 방법은 WO01/95380에 알려져 있다.
도 1을 참조하면, 이 방법은 기판(10) 상에 다음의 층을 연속해서 형성하는 단계로 구성된다:
- 핵형성(nucleation) 층(20) 또는 버퍼 층,
- GaN의 제 1 층(30),
- 질화갈륨의 격자 파라미터보다 더 작은 격자 파라미터를 갖는 소재로 되어 있고, 100nm와 300nm 사이의 두께를 나타내는 단결정 중간 층(40),
- GaN의 두꺼운 층(50).
중간 층(40)의 기능은 질화갈륨의 성장을 위한 시드 층이 되는 것이다. 사실, 질화갈륨은, 이것이 형성되는 층의 소재의 격자 파라미터에 부합한다.
더 낮은 격자 파라미터로 인해, 중간 층(40)은, 퇴적 온도에서, 위에 놓인 질화갈륨 층(50)에 압축 응력을 가한다.
이 압축 응력은, GaN과 기판 사이의 열 팽창 계수 차이로 인해, 냉각 동안에 GaN에서 생긴 인장 응력을 상쇄한다.
종래기술에 따라, 중간 층(40)은, 양호한 품질 및 응력의 GaN 층의 에피택시(epitaxy)를 가능케 하기 위해 양호한 결정성을 나타내야 한다. GaN이 계면에서 이완하지 않도록, 실제로, 중간 층과 GaN 층의 계면이 완전히 편평한 것이 중요하다.
이 방법으로 인해 따라서 지금까지 대략 3㎛에 도달할 수 있는 두께의 층이 실리콘 기판상에 제조될 수 있다.
그러나 GaN이 성장할 수 있는 두께는, 성장하는 동안에, 이것이 디스로케이션(dislocation)을 형성함으로 인해 부분적으로 이완하기 때문에, 제한된 상태이다.
따라서 본 발명의 제 1 목적은, 종래기술에서 달성할 수 있는 것보다 훨씬 더 두꺼운 질화갈륨 층을 형성할 수 있게 하는 것이다. 전형적으로, 균열 없이도 2㎛보다 크고, 7㎛ 이상에 도달할 수 있는 두께와, 바람직하게는 5.109cm- 2미만의 디스로케이션 레벨을 갖는 층을 달성하고자 한다.
게다가, 층의 두께가 더 커질수록, 구조물의 상부면에서의 더 큰 오목 곡률(concave curvature)을 관찰하게 된다. GaN 층의 인장 응력은 사실 실리콘 기판의 오목 변형(concave deformation)을 야기한다. 이 현상은 웨이퍼 직경이 클수록 더욱 인지할 수 있다. 이제, 이러한 편평도의 결여는, 전자 또는 광전자 소자를 제조할 때 후속한 기술적 프로세서에서 극복할 수 없는 것으로 드러날 수 도 있는 문제이다.
따라서, 본 발명의 다른 목적은 형성한 질화갈륨의 두꺼운 층의 편평도를 개선하는 것이다.
본 발명에 따라, AlxGa1 - xN(여기서 0≤x≤0.3)의 조성을 갖는 무균열 단결정 질화물 층을 기판상에 제조하여 이 층에서 인장 응력을 생성할 수 있는 방법이 제공되며, 이 방법은 다음의 단계를 포함한다:
a) 기판상에 핵형성 층을 형성하는 단계,
b) 핵형성 층상에 단결정 중간 층을 형성하는 단계,
c) 중간 층상에 단결정 시드 층을 형성하는 단계,
d) 시드 층상에 AlxGa1 - xN 질화물의 단결정 층을 형성하는 단계.
이 방법은:
- 중간 층의 소재가 질화알루미늄갈륨이고;
- 시드 층의 소재가 0%와 10%의 붕소 함유량을 갖는 AIBN 혼합물이고;
- 시드 층의 두께와 중간 층의 두께 사이의 비가 0.05와 1 사이이며;
- 시드 층을 형성하는 온도가, 상기 무균열 단결정 AlxGa1 - xN 질화물 층을 형성하는 온도보다 50℃ 내지 150℃ 더 높은 것을 특징으로 한다.
무균열 단결정 AlxGa1 - xN 질화물 층의 두께는 따라서 800nm와 7㎛ 사이일 수 있다.
본 발명의 다른 특히 유리한 특징에 따라:
- 중간 층의 두께는 250nm이상이고;
- 중간 층은 1%와 35% 사이, 바람직하게는 6%와 30% 사이의 알루미늄 함유량을 나타내며;
- 기판은 실리콘, 다이아몬드 또는 실리콘 카바이드로 되어 있고;
- 시드 층의 두께와 중간 층의 두께 사이의 비는 0.2와 0.35 사이이고;
- 시드 층의 두께는 30nm와 250nm 사이이며;
- 분자빔 에피택시로 시드 층을 형성하는 온도가 무균열 단결정 질화물 층을 형성하는 온도보다 80℃ 더 높다.
다른 목적은 AlxGa1 - xN(여기서 0≤x≤0.3)의 조성을 가진 무균열 단결정 질화물 층과 기판을 포함하여 이 층에서 인장 응력을 생성할 수 있는 구조물에 관한 것이며, 상기 구조물은 연속해서:
- 상기 기판;
- 핵형성 층;
- 단결정 중간 층;
- 단결정 시드 층;
- 상기 질화물의 단결정 층을 포함하고,
이 구조물은:
- 시드 층이, 0%와 10% 사이의 붕소 함유량을 갖는 AIBN 혼합물이고;
- 시드 층이 주위 온도에서 80% 미만의 이완율(relaxation rate)을 나타내는 것을 특징으로 한다.
무균열 단결정 AlxGa1 - xN 질화물 층의 두께는 이때 800nm와 7㎛ 사이일 수 있다.
본 발명의 다른 바람직한 특징에 따라:
- 중간 층은 질화알루미늄갈륨이고, 1%와 35% 사이, 바람직하게는 6%와 30% 사이의 알루미늄 함유량을 나타내고;
- 시드 층의 두께와 중간 층의 두께 사이의 비는 0.05와 1 사이, 바람직하게는 0.2와 0.35 사이이고;
- 중간 층의 두께는 250nm 이상이고;
- 시드 층의 두께는 30nm와 250nm 사이이고;
- 기판은 실리콘, 다이아몬드 또는 실리콘 카바이드로 되어 있으며;
- 시드 층의, 주위 온도에서의 이완율은 50%와 75% 사이이다.
특정한 실시예에 따라, 무균열 단결정 질화물 층은 3% 내지 5%의 알루미늄을 포함하며, 상기 구조물은 연속해서 상기 층 상에서:
- 5nm 내지 100nm 두께의, GaN으로 된 채널 층, 및
- AlGaN, AlInN 및 BGaN 중에서 선택된 소재로 된 장벽 층을 포함한다.
본 발명의 다른 실시예에 따라, 상기 구조물은 연속해서, 상기 무균열 단결정 질화물 층 상에서:
- ScN 채널 층, 및
- AlGaN, AlInN 및 BGaN 중에서 선택된 소재로 된 장벽 층을 포함한다.
다른 변형에 따라, 무균열 단결정 층은 질화갈륨으로 되어 있고, 상기 구조물은, 상기 층상에서, AlGaN, AlInN 및 BGaN 중에서 선택된 소재로 된 장벽 층을 포함한다.
본 발명은 또한, 앞서 기재한 구조물을 포함하는, 광기전 소자, 전자발광 다이오드, 쇼트키 다이오드, 레이저, 광 검출기 또는 MEMS와 같은 장치에 관한 것이다.
마지막으로, 본 발명은, 앞서 기재한 구조물을 포함하는 전계 효과 트랜지스터에 응용된다.
본 발명에 의하면, 편평하고 무균열이며 AlxGa1 - xN(여기서 x는 0과 0.3 사이임)의 조성을 갖는 질화물 단결정 층을 기판상에 형성하여 질화물 층에 인장 응력을 생성할 수 있다.
본 발명의 다른 특징 및 장점은, 첨부한 도면을 참조하여, 다음의 상세한 설명으로부터 드러나게 될 것이다.
도 1은 종래기술에 따라 질화갈륨 무균열 층을 포함하는 구조물을 도시한다.
도 2는 본 발명에 따른 구조물을 개략적으로 예시한다.
도 3은 본 발명의 구조물로 구성된 전자 장치를 도시한다.
도 4는 본 발명에 따른 전자 장치의 다른 구성을 예시한다.
질화갈륨의 무균열 단결정 층을 포함하는 구조물을 기판상에 제조하여 인장 응력을 생성할 수 있는 방법을 이제 상세하게 기재할 것이다.
이 구조물을 구성하는 상이한 단결정 층을 형성하는 단계는 에피택시에 의해 실행한다. 본 명세서에서, 따라서 "퇴적"이나 "성장"은 단결정 층을 에피택시에 의해 형성하는 것을 지칭하는 것으로 이해해야 한다.
본 발명은 분자빔 에피택시(MBE: Molecular Beam Epitaxy), 유기금속 증기상 에피택시(OMVPE: OrganoMetallic Vapor Phase Epitaxy), 또는 심지어 LPCVD(Low Pressure Chemical Vapor Deposition)나 HVPE(Hydride Vapor Phase Epitaxy)와 같은 모든 타입의 에피택시에 응용되며, 이들 에피택시는 당업자에게 잘 알려져 있다.
기판(1)은, GaN 층에서 인장 응력을 초래할 수 있는, 예컨대 실리콘, 다이아몬드 또는 실리콘 카바이드와 같은 단결정 소재로 되어 있다.
이 기판(1)상에, 기판의 격자 파라미터와 GaN의 격자 파라미터 사이의 중간에 있는 격자 파라미터를 갖는 소재로 된 핵형성 층(2)이 형성된다. 특히 유리한 방식으로, 핵형성 층은 대략 40nm의 두께를 갖는 AlN으로 되어 있다. 기판 소재와의 격자 파라미터 불일치로 인해, 이 층은 큰 결정성을 나타내지는 못한다.
소위 "중간 층"이라는 단결정 층(3)이 이후 핵형성 층(2)상에 성장한다.
단결정 시드 층(4)이 이후 중간 층(3) 상에 성장한다. 시드 층의 소재는 전형적으로는 AlN이다.
마지막으로, 단결정 질화갈륨 층(5)이 성장하며, 그 두께는 100nm 내지 7㎛로 변하며, 바람직하게는 800nm 내지 7㎛로 변한다.
이들 여러 성장 단계 동안, 구조물은 동일한 에피택시의 지지를 받을 수 있으며, 파라미터(종의 성질, 온도)는 성장할 소재에 따라 수정한다. 그럼에도, 필요에 따라, 여러 종류의 장비에서 상이한 소재의 에피택시로 진행할 수 있다.
상이한 소재의 여러 층을 퇴적하여 핵형성 층(2)을 형성할 수 있다. 따라서 예컨대 점진적인 조성(gradual composition)을 포함하는 층을 형성하여 지지의 격자 파라미터와 위에 놓인 중간 층(3)의 격자 파라미터 사이에서 격자 파라미터를 전개시킬 수 있는 것이 유리하다. 이로 인해, 더 두꺼울 수 있고 그에 따라 더 양호한 결정성을 가질 수 있는 중간 층(3)과의 격자 불일치를 낮추게 된다.
중간 층(3)의 소재는 전형적으로, 시드 층(4)의 압축을 유도할 수 있는 열 합금 AlGaN이며, 여기서 알루미늄의 비율은 1%와 35% 사이이며, 바람직하게는 6%보다 더 크고/거나 30% 미만이다.
AlGaN 중간 층(3)에서 바람직한 최대 알루미늄 함유량은 소재의 원하는 결정 균일성(homogeneity)(즉, 모든 면에서 동일한 알루미늄 및 갈륨 함유량)과 양호한 결정도를 보장하는 그 퇴적 온도 사이의 절충을 통해 선택한다.
사실, 중간 층(3)의 알루미늄 함유량이 커질수록, 퇴적 온도는 (알루미늄이 없는 GaN 층의 퇴적 온도에 비해) 더 높아야 하고, AlN의 퇴적 온도에 더 가까워야 하며, AlN은 초 내화성의 소재이다(일반적으로 AlN 퇴적에 사용하는 온도는 대략 1350℃이다).
그러나 매우 휘발성이 있는 갈륨 원소의 존재로 인해 이것의 증발 위험 없이도 그렇게 높은 온도에 도달하지 못한다.
따라서 양호한 결정도에 적절한 퇴적 온도와 충분한 결정 균일성을 유지하기 위해, 알루미늄 함유량은 바람직하게는 35% 미만이다. 매우 양호한 결정성을 얻기 위해, 알루미늄 함유량은 현재의 기술 수준에서 대략 20%이어야 한다.
중간 층(3)의 두께는 바람직하게는 250nm보다 더 크다.
실리콘 기판(1), AlN 핵형성 층(2)과 함께, AlGaN 중간 층(3)의 두께는 600nm에 도달할 수 있다. 다른 한편, 600nm의 두께를 넘으면, 기판(1)과 중간 층(3) 사이의 CTE 차이에 의해 부과되는 응력은 구조물을 냉각시킬 때 중간 층에 균열을 생성시킬 위험이 있게 한다.
AlGaN의 중간 층(3)에서 더 적은 응력을 초래하는 SiC 기판(1) 및 AlN 핵형성 층(2)과 함께, 층(3)은 균열을 생성하지 않고 2㎛에 도달할 수 있다.
AlGaN 중간 층(3)의 효과는 여러 가지이다.
첫째, 그 격자 파라미터는 아래에 놓인 핵형성 층(2)의 AlN과 위에 놓인 시드 층(4)의 AlN의 격자 파라미터에 가깝다-종래기술에 사용된 GaN의 격자 파라미터보다 더 가깝다. 이러한 격자 파라미터의 약간의 차이로 인해, 이 층에서 디스로케이션 양은 감소하게 된다.
게다가, 알루미늄의 존재는, 특히 알루미늄 함유량이 6%보다 클 때, 중간 층(3)을 강화시키며, 이것은 AlN 시드 층(4)에 의해 부과되는 후방 응력에 GaN보다 더 잘 견딘다. 사실, GaN은 고온에서 깨지기 쉽고, 위에 놓인 AlN이 부과하는 응력의 영향 하에서 갈륨의 익스오디퓨젼(exodiffusion)에 의해 파괴되는 경향이 있다.
앞의 견해의 결과는, 중간 층(3)을 열화시키지 않고도 시드 층(4)의 퇴적 온도를 높일 수 있으며, 이로 인해 시드 층(4)의 소재의 더 양호한 결정성을 얻을 수 있다는 것이다. 이 시드 층(4)의 퇴적 온도는 기판이 열화하는 온도에 의해 동일하게 제한된다. 실리콘인 경우, 온도 제한치는 대략 1300℃이다.
마지막으로, 중간 층(3)의 두께가 250nm를 초과할 때, 이러한 층으로 인해, 시드 층(4)이 퇴적될 표면에서 결정성이 양호하게 되며, 이는 이것이 디스로케이션이 충족되어 서로 상쇄하게 하기 때문이다. 그 결과로 더 매끄러운 AlGaN/AlN 계면을 얻으며, 이것은 AlN의 수도모픽(pseudomorphic) 성장을 촉진한다. 이완과 동시에 3D 성장(즉, 섬 형태)의 확률은, 원자에 더 자유를 제공하여 재배치하고 이완된 결정을 형성하는 거친 계면과 관련하여 감소한다.
역으로, 250nm 미만 두께의 중간 층(3)은 매끄러운 계면을 얻도록 충분한 결정도에 도달하지 못하게 하며, 이것은 시드 층(4)의 소재에서 높은 수준의 불량(defectiveness)을 초래한다.
층(3 및 4)은, 0.05와 1 사이, 바람직하게는 0.2와 0.35 사이에서 시드 층(4)의 두께와 중간 층(3)의 두께 사이의 비를 준수해야 한다.
층의 이러한 두께 비는 시드 층(4)에서 양호한 응력을 유지하는데 필요하다. 사실, 중간 층(3)은 시드 층(4)에 응력을 부과하기 위해 이 층(4)의 두께에 매치하는 두께를 가져야 한다는 점은 쉽게 이해할 수 있다.
시드 층(4)의 두께는 바람직하게는 30nm와 250nm 사이이다.
게다가, AlN 시드 층(4)의 퇴적 온도는 위에 놓인 GaN 층(5)의 퇴적 온도보다 50℃ 내지 150℃ 더 높다. 전형적으로, AlN은 대략 920℃의 온도에서 퇴적되는데 반해, GaN은 대략 800℃에서 퇴적될 것이다.
MBE에 의하면, GaN은 종래에는 750℃와 830℃ 사이에서 퇴적되며, AlN은 80℃ 내지 150℃ 더 높은 온도에서 형성된다. 그러나 80℃ 차이 미만이면, 시드 층의 이완율은 덜 만족스럽게 된다.
OMVPE에 의하면, AlN은 예컨대 1050℃와 1200℃ 사이의 온도에서 퇴적되며, GaN은 950℃와 1100℃ 사이에서 퇴적된다. 이 기술에 의하면, 퇴적 온도 차이는 50℃까지 감소할 수 있어, GaN의 층(5)에서 생성된 응력에 대한 원하는 영향을 얻을 수 있다.
상술한 바와 같이, 아래에 놓인 중간 층(3)이 온도에 더 잘 견디는 소재로 되어 있으므로, 그렇게 높은 온도에서 시드 층(4)의 성장을 실행할 수 있다.
그러나 예컨대 8%와 같이, AlGaN 층(3)에서 알루미늄 함유량이 더 낮을수록, 그 열 저항은 더 낮아지고 층(4)의 퇴적 온도와 GaN 층(5)의 퇴적 온도 사이의 상당한 차이는 더 커져서, AlGaN 소재의 해리(dissociation)를 초래할 수 있다. 이 경우, 120℃ 미만의 차이를 유지하는 것이 바람직할 것이다.
이 방법의 이러한 특정 조건은 여러 가지 장점이 있다.
첫째, 시드 층(4)의 높은 퇴적 온도는 그 결정도를 개선한다.
게다가, 시드 층(4)의 성장 온도 미만인 온도에서 두꺼운 층(5)의 GaN을 퇴적함으로써, 시드 층의 격자 파라미터를 압축한다. AlN 층의 이러한 더 작은 격자 파라미터는, 두 개의 소재가 동일한 온도에서 퇴적되었을 경우보다 GaN의 두꺼운 층(5)에서 더 큰 압축 응력을 가능케 한다.
결과적으로, AlN 시드 층은 주위 온도에서 80% 미만, 바람직하게는 50%와 75% 사이의 이완율을 나타낸다. 이완율은 이완된 상태에서 압축된 AlN의 격자 파라미터와 AlN의 격자 파라미터 사이의 비를 지칭하는 것으로 이해하면 된다. 압축은 층의 표면에 평행한 평면(x, y)을 따라 일어남을 명시해 둔다.
이 방법을 종래기술에 비교하면, 시드 층(4)은 그에 따라 더 압축된다. 그러나 AlGaN의 중간 층(3)의 사용으로 인해, 매우 양호한 결정성의 시드 층(4)을 얻게 되며, 이로 인해 위에 놓인 질화갈륨 층은 계면에서 이완을 제한함으로써 압축할 수 있게 된다.
그 결과 GaN 층(5)에 훨씬 더 큰 압축 응력을 얻게 되며, 이로 인해, 주위 온도로 복귀하게 된 구조물에 균열을 형성하지도 곡률을 초래하지도 않고도, 이 층의 두께를 증가시킬 수 있다.
80%미만의 이완율을 나타내는 AlN 시드 층을 얻는 것이 본 발명을 제조하는데 핵심적인 조건인 경우, 본 발명은 그러한 층을 얻기 위해 앞서 기술한 특정 방법으로 제한되지 않는다는 점을 명시해 둔다. 본 발명의 범주에서 벗어나지 않고, 위에 놓인 시드 층에서 80%미만의 이완율을 생성하도록 결정된 퇴적 조건으로, AlGaN의 소재와 다른 소재로 된 중간 층의 사용을 상상할 수 있다.
최종 구조물의 곡률이 주위 온도에서 두꺼운 층(5)의 잔류 응력에 직접 연관되었으므로, 본 발명은, 기판에 의해 GaN 상에 부과된 인장 응력을 상쇄할 수 있고, 따라서 구조물의 응력과 바우(bow)를 감소시킨다. 본 발명은 특히 4 또는 6인치(10.16 또는 15.24cm) 직경에서 30㎛ 미만 및 바람직하게는 10㎛ 미만의 곡률이 되게 한다.
게다가, 본 발명은 질화갈륨 층을 제조하는 것에 제한되기보다는 더 일반적으로 질화갈륨알루미늄 층을 제조하는 것에 응용된다.
따라서 GaN 층(5)의 제조를 위해 동일한 파라메트릭(parametric) 프로세스를 유지하면서, 이 층에서 30%까지의 알루미늄을 포함할 수 있다.
층(5)의 조성은 화학식(AlxGa1 - xN)(여기서 x는 0과 0.3 사이임)으로 표현될 수 있다.
20% 알루미늄을 포함하는 GaN 층(5)의 성장은, 균열이 없이도 800℃ 온도로, 예컨대 3㎛ 두께로 달성된다.
게다가, 또한 본 발명에 필요한 이러한 층의 속성 및 효과를 유지하면서도, AlN 시드 층(4)(시드 층(4)은 이 경우 화학식(Al1 - xBxN)(여기서 x는 0과 0.1 사이임)으로 표현되는 조성을 갖는다)에 10%까지의 붕소를 포함할 수 있다.
예컨대, BN 소재의 격자 파라미터가 AlN의 격자 파라미터 미만임에 따라, 10%의 B(또는 x=0.1)를 포함하고, AlGaN에서 중간 층(3) 상에 퇴적되는 층(4)은 GaN 층(5)을 더 압축한다.
BN 소재가 AlN과 같은 초 내화성 소재이므로, Al1 - xBxN은, GaN 층(5)의 퇴적 온도와 동일한 차이를 허용하면서도, 고온에서 매우 양호한 결정도로 퇴적할 수 있다.
알루미늄을 함유한 중간 층을 사용한 덕분에, AlN 시드 층에서 더 큰 압축 응력을 얻는 것은, 소재의 결정 구조물에서 코히어런스 평면(coherence planes)의 존재로 설명할 수 있을 것이다. 이들 코히어런스 평면은 해당 계면의 양 측면 상의 소재의 격자 파라미터의 멀티플(multiples) 또는 하모닉(harmonics)에 해당한다.
이러한 응력은 각 격자 레벨에 인가되기보다는 두 개의 이웃한 코히어런스 평면 사이에 분포한다.
GaN과 비교하여, 더 낮은 격자 파라미터를 나타내는 AlGaN은 위에 놓인 시드 층(4)의 AlN의 격자 파라미터가 상이한 코히어런스 평면에 의해 압축되게 할 것이다.
사실, 중간 층(3)과 시드 층(4) 사이의 계면에서 간단한 격자 매치가 없을 수 있지만, 계면의 양 측면 상에서 두 개의 코히어런스 평면, 즉 격자 파라미터의 멀티플 사이의 매치가 있을 수 있다.
예컨대, 이완된 상태에서, GaN으로 된 중간 층(3)의 격자 파라미터는 3.185Å인 반면, AlN으로 된 시드 층(4)의 격자 파라미터는 3.11Å이다.
결국, 계면의 양 측면 상에서, 두 개의 코히어런스 평면 사이에 97개의 GaN 결정 격자와 100개의 AlN 결정 격자가 있었다는 점을 가정하면, 모든 AlN 격자 사이에 분포되는 2Å의 잔류 응력이 남아 있고, 이것은 그에 따라 매우 적게 압축된다.
AlGaN으로 된 중간 층(3)으로, 코히어런스 평면은, 시드 층(4)의 각 AlN 격자에 인가되는 잔류 응력이 상당히 커지도록, 즉 20%보다 더 커지게 된다.
실험 결과
GaN 층은 균열 없이 적어도 3㎛ 두께만큼 성장할 수 있고, 퇴적 후 최종 구조물은 5.109cm- 2미만의 GaN 디스로케이션 레벨로 4 및 6인치의 직경 상에 대략 6㎛의 바우를 나타낸다.
이러한 결과는 후술할 방법을 실행하여 얻게 된다.
실리콘 기판(1)상에, AlN 핵형성 층(2)을 900℃에서 40nm 두께로 퇴적한다.
그 후 8% 알루미늄을 포함하는 AlGaN의 중간 층(3)을 800℃에서 300nm 두께로 퇴적한다.
AlN 시드 층(4)은, 180nm 층을 얻을 때까지 920℃에서 퇴적한다. 이 층은 전형적으로 주위 온도에서 70%의 이완율을 갖는다.
GaN의 5㎛ 두께 층(5)은 그 후 균열 없이 1㎛/h의 성장률로 780℃에서 퇴적한다.
변형에 따라, AlGaN 중간 층(3)은 또한 15%의 알루미늄 함유량으로 500nm의 두께를 나타낼 수 있는 반면, AlN 시드 층(4)은 150nm의 두께를 나타내어 시드 층(4)에서 매우 양호한 응력을 유지한다.
당업자는, 800℃에서 AlGaN의 중간 층(3) 퇴적에 이어 920℃에 도달하기 위해 AlN 시드 층(4)의 퇴적 동안에 온도 램프(ramp)를 실시할 수도 있다.
전자 장치 제조에 응용
본 발명은, 광기전 소자, 전자발광 다이오드, 쇼트키 다이오드, 레이저, 광 검출기, MEMS, HEMT 타입 전계 효과 트랜지스터나 예컨대 정류기 또는 MOS 트랜지스터와 같이, 고주파수나 고전력으로 동작하는 장치나 전기 또는 전자발광 장치의 제조에 유리하게 응용할 수 있다.
도 3을 참조하면, 전계 효과 트랜지스터는 전형적으로 GaN 층(5)으로부터- 이것이 에피택시되었던 구조물상에 -형성되며, GaN 층(5)은 예컨대 AlGaN으로 된 장벽 층(6)으로 덮여있다.
GaN 층(5)과 AlGaN 층(6) 사이의 계면은 이종접합을 구성하며, 여기서 GaN은 AlGaN의 금지대 미만의 금지대를 갖는다.
GaN 층(5)의 상부는, 계면 아래에서, 전자의 2차원 가스가 순환할 수 있는 채널(미도시함)의 경계를 정한다.
이제, 제 2 이종접합, 즉 중간 층(3)과 시드 층(4) 사이의 이종접합이 이 장치의 구조물에 존재한다.
이러한 제 2 이종접합은 전자를 잘 구속할 수 있는 포텐셜 웰을 구성하여, 포텐셜 용량성 효과를 만든다.
이 전자 장치에서, 중간 층(3)이- 배경기술에서 언급한 종래기술에서처럼 GaN이 아니라 -AlGaN으로 되어 있다는 점으로 인해, 이 제 2 이종접합의 크기는 감소하게 되어, 포텐셜 용량성 효과를 제한한다.
HEMT 타입 트랜지스터(도 3에 예시함)의 경우, 전자 장치는 적어도 하나의 오믹 접촉 전극(8a)과 하나의 쇼트키 접촉 전극(8b)을 또한 포함하며, 오믹 접촉 전극(8a)은 장벽 층(6)상에 바람직하게는 퇴적되는데 반해, 쇼트키 접촉 전극은 장벽 층상에 형성한 외피 층(9)상에 퇴적된다. 오믹 접촉 전극은 두 개이며 소스 및 드래인 전극이라 한다.
그러한 트랜지스터의 형성의 제 1 예에 따라, 20%의 알루미늄 함유량을 가진 AlGaN으로 된 중간 층(3)과 65%의 이완율을 가진 800Å 두께의 시드 층(4)을 SiC 기판상에 형성한다.
GaN 층(5)은 이 후 HEMT 트랜지스터를 형성하는 경우에, 1.5㎛ 두께로 균열을 형성하지 않고 퇴적된다.
도 4에 예시한 변형에 따라, 본 발명은 전계 효과 트랜지스터에 응용할 수 있고, 여기서 구조물의 소재는 전술한 구조물의 소재와는 상이한 조성을 나타낸다.
예컨대, 층(5)은 3% 내지 5% 알루미늄의 AlGaN으로 되어있고, 1.8㎛과 2.2㎛ 사이의 두께를 나타낸다.
5nm와 100nm 사이의 두께를 갖는 GaN 채널 층(7)을 AlGaN으로 된 장벽 층(6)과 층(5) 사이에 삽입하고, 채널 층(7)의 GaN과 장벽 층(6)의 AlGaN 사이의 금지대 차이로 인해, 이종접합에서 포텐셜 웰(potential well)이 형성될 수 있고, 여기서 전자의 2차원 가스가 순환할 수 있다.
장벽 층(6)은 유리하게는 20% 내지 70%의 알루미늄을 포함하며, 5nm 내지 30nm의 두께를 나타낸다.
장벽 층(6)의 알루미늄 함유량이 크게 될 때(예컨대, 30%를 초과), 이 층에서 알루미늄의 균일성을 제어하기가 어렵게 된다.
장벽 층(6)은 이 경우, 원하는 두께 및 III족 원소 함유량에 도달할 때까지, 얇은 질화알루미늄 층(낮은 갈륨 함유량을 포함할 수 있음)과 얇은 질화갈륨 층(낮은 알루미늄 함유량을 포함할 수 있음)을 교대로 배치하여 형성한다. 이러한 타입의 얇은 층의 교대로 배치 또는 스태킹(stacking)은 당업자에게는 명칭 "초합금(superalloy)" 또는 "초격자(superlattice)"로 알려져 있다.
대안적으로, 전술한 구조물상에서, 즉 GaN으로 되어 있는 경우에는 층(5) 상에 직접 또는 층(5)이 알루미늄을 포함하는 경우에는 이전에 층(5)에 형성한 채널 층(7) 상에 AlInN으로 된 장벽 층(6)을 제조하는 것이 또한 유리하다.
사실, AlInN 소재는 매우 큰 대역차를 나타낸다. 따라서 이것은, GaN 및 층(5)과, 또는 적절한 경우 채널 층(7)과의 이종접합에 딥 웰을 조장한다.
더나아가, 이 소재는 AlGaN보다 훨씬 더 큰 "자발적인(spontaneous)" 압전계를 나타낸다.
이러한 자발적인 압전계는 소재의 성질에 의존하며, 구조물의 총 압전계에 참여하며, 압전계는 장벽 소재에서 응력에 의해 "야기된다".
따라서 AlInN의 자발적인 압전계가 큼에 따라, 총 압전계를 높이기 위해 소재를 제약할 필요는 없다. 이것은 이완된 상태에서 퇴적될 수 있고, AlGaN 응력에서 전자 가스 밀도에 대해 장벽(6)과 동일한 효과를 갖는다. 이완된 상태에서의 성장으로 인해, 결정 결함 형성은 제한되게 되어, 우수한 품질의 결정 계면을 조장하고 누설 전류의 형성을 막는다.
AlInN을 GaN 층(5) 상에 또는, 적절한 경우 GaN 채널 층(7) 상에 퇴적하는 것의 다른 장점은, AlInN에서 인듐 함유량에 따라, 이 소재가 GaN과 매치되는 격자일 수 있다는 점이다. 예컨대, 18% 인듐을 포함하는 AlInN은 이완된 GaN의 격자 파라미터를 갖는다. GaN이 AlGaN 층(3) 상에서 압축될 때, 그 격자 파라미터는 감소하며, 결국, AlInN의 인듐 함유량을 감소시켜 격자 매칭을 유지하는 것이 쉬워진다.
다른 장점은, AlInN 소재가 큰 레벨의 n 타입 도핑으로 쉽게 준비할 수 있다는 점이다. 이 소재는 이 경우 전자를 저장하고 2차원 전자 가스 밀도를 높이는데 사용할 수 있다.
바람직하게, 전계 효과 트랜지스터는 5% 내지 25% 인듐을 포함하는 AlInN의 장벽(6)으로 제조할 것이다. 이 층은 초합금으로 형성할 수 있다.
또한, 예컨대 15% 내지 30% 붕소를 포함하는 BGaN으로 된 장벽 층(6)을 GaN 층(5) 상에 또는, 적절한 경우 GaN 채널 층(7) 상에 형성할 수 있다. 이 소재의 장점은, BN의 격자 파라미터가 AlN 및 GaN의 격자 파라미터 미만이어서, 장벽 층(6)의 소재를 더 압축하게 된다는 점이다.
결국, 장벽 층의 응력이 더 커짐에 따라, 유도된 압전계도 커지며 전자 가스는 더 조밀해 진다.
장벽 층(6)의 두께는 이 후, 표준 두께의 GaN 상의 AlGaN에 의해 획득한 것과 동일한, 유도된 압전계를 허용하면서도, 얇게 할 수 있다. 구조물의 표면과 전자 채널 사이의 거리는 더 작아지고, 전자 가스 제어는 개선된다.
다른 대안은 AlxGa1 - xN 층(5) 상에 ScN의 채널 층(7)을 퇴적하는 단계로 구성된다. 이러한 이성분계(binary) 소재는 삼성분계(ternary) 소재보다 더 쉽게 형성되며, 이로 인해 매우 양호한 결정성과 균일한 소재를 얻게 된다. 그 격자 파라미터는 GaN(0.1%미만의 격자 불일치)의 격자 파라미터에 매우 가까우며, GaN 층(5) 상의 그 성장은 결정 결함의 형성을 제한하여 양호한 결정 계면을 가능케 한다.
이 계면은, 층(5 및 7)의 소재가 이성분계이고, 원자의 확산이 제한되며 계가 균일하므로 더욱더 개선된다. 이러한 효과는, 이성분계 소재로 된 스페이서 층을 예컨대 AlN으로 된 장벽(6)과 채널 층(7) 사이에 삽입하는 경우, 더 개선된다.
층(5)이 알루미늄을 함유할 경우, 층(7)의 ScN 소재는 격자 파라미터 차이로 인해 제약을 받으며, 이것은 2차원 가스 전자의 이동성을 증가시킨다.
이 소재의 대역차는 2.3eV이어서, GaN/ScN 및 ScN/AlGaN 계면에서 생성된 계에 특히 적절하게 된다.
이 채널(7)의 두께는 5nm 내지 100nm일 수 있고, 장벽(6)의 소재는 적절한 이종접합을 얻도록 선택된다. 이 소재는 예컨대 AlGaN, BGaN 및 AlInN이다.
1: 기판 2: 핵형성 층
3: 단결정 층 4: 단결정 시드 층
5: 단결정 질화갈륨 층 6: 장벽 층
7: 채널 층 8a: 오믹 접촉 전극
8b: 쇼트키 접촉 전극 9: 외피 층

Claims (17)

  1. AlxGa1 - xN(여기서 0≤x≤0.3)의 조성을 갖는 질화물의 무균열 단결정 층(5)을 기판(1)상에 제조하여 상기 층에서 인장 응력을 생성할 수 있는 방법으로서, 상기 방법은 다음의 단계:
    a) 상기 기판(1)상에 핵형성(nucleation) 층(2)을 형성하는 단계,
    b) 상기 핵형성 층(2)상에 단결정 중간 층(3)을 형성하는 단계,
    c) 상기 중간 층(3)상에 단결정 시드 층(4)을 형성하는 단계,
    d) 상기 시드 층(4)상에 상기 AlxGa1 - xN 질화물의 단결정 층(5)을 형성하는 단계를 포함하되,
    - 상기 중간 층(3)의 소재가 질화알루미늄갈륨(aluminum and gallium nitride)이고;
    - 상기 시드 층(4)의 소재가 0%와 10% 사이의 붕소 함유량을 갖는 AIBN 혼합물이고;
    - 상기 시드 층(4)의 두께와 상기 중간 층(3)의 두께 사이의 비가 0.05와 1 사이이며;
    - 상기 시드 층(4)을 형성하는 온도가, 상기 AlxGa1 - xN의 무균열 단결정 층(5)을 형성하는 온도보다 50℃ 내지 150℃ 더 높은 것을 특징으로 하는, 방법.
  2. 청구항 1에 있어서, 상기 AlxGa1 - xN 질화물의 무균열 단결정 층(5)의 두께는 800nm와 7㎛사이인 것을 특징으로 하는, 방법.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 중간 층(3)의 두께는 250nm이상인 것을 특징으로 하는, 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서, 상기 중간 층(3)은 1%와 35% 사이, 바람직하게는 6%와 30% 사이의 알루미늄 함유량을 나타내는 것을 특징으로 하는, 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 시드 층(4)의 두께와 상기 중간 층(3)의 두께 사이의 비는 0.2와 0.35 사이인 것을 특징으로 하는, 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서, 상기 시드 층(4)을 분자빔 에피택시에 의해 형성하는 온도는 상기 무균열 단결정 질화물 층(5)을 형성하는 온도보다 80℃ 더 높은 것을 특징으로 하는, 방법.
  7. AlxGa1 - xN(여기서 0≤x≤0.3)의 조성을 갖는 질화물의 무균열 단결정 층(5)과 기판(1)을 포함하여 상기 층에서 인장 응력을 생성할 수 있는 구조물로서, 상기 구조물은 연속해서:
    - 상기 기판(1);
    - 핵형성 층(2);
    - 단결정 중간 층(3);
    - 단결정 시드 층(4);
    - 상기 질화물의 단결정 층(5)을 포함하되,
    - 상기 시드 층(4)이, 0%와 10% 사이의 붕소 함유량을 갖는 AIBN 혼합물이고;
    - 상기 시드 층(4)이 주위 온도에서 80%미만의 이완율(relaxation rate)을 나타내는 것을 특징으로 하는, 구조물.
  8. 청구항 7에 있어서, 상기 AlxGa1 - xN 질화물의 무균열 단결정 층(5)의 두께는 800nm와 7㎛ 사이인 것을 특징으로 하는, 구조물.
  9. 청구항 7 또는 청구항 8에 있어서, 상기 중간 층(3)은 질화알루미늄갈륨으로 되어 있고, 1%와 35% 사이, 바람직하게는 6%와 30% 사이의 알루미늄 함유량을 나타내는, 구조물.
  10. 청구항 7 내지 청구항 9 중 어느 한 항에 있어서, 상기 시드 층(4)의 두께와 상기 중간 층(3)의 두께 사이의 비가 0.05와 1 사이, 바람직하게는 0.2와 0.35 사이인 것을 특징으로 하는, 구조물.
  11. 청구항 7 내지 청구항 10 중 어느 한 항에 있어서, 상기 중간 층(3)의 두께는 250nm 이상이고, 상기 시드 층(4)의 두께는 30nm와 250nm 사이인 것을 특징으로 하는, 구조물.
  12. 청구항 7 내지 청구항 11 중 어느 한 항에 있어서, 상기 시드 층(4)의 주위 온도에서의 이완율은 50%와 75% 사이인 것을 특징으로 하는, 구조물.
  13. 청구항 7 내지 청구항 12 중 어느 한 항에 있어서, 상기 질화물의 무균열 단결정 층(5)은 3% 내지 5%의 알루미늄을 포함하고, 상기 구조물은 연속해서, 상기 층(5)상에서:
    - 5nm 내지 100nm 두께의, GaN으로 된 채널 층(7), 및
    - AlGaN, AlInN 및 BGaN 중에서 선택된 소재로 된 장벽 층(6)을 포함하는 것을 특징으로 하는, 구조물.
  14. 청구항 7 내지 청구항 12 중 어느 한 항에 있어서, 상기 구조물은 연속해서, 상기 질화물의 무균열 단결정 층(5)상에서:
    - ScN의 채널 층(7), 및
    - AlGaN, AlInN 및 BGaN 중에서 선택된 소재로 된 장벽 층(6)을 포함하는 것을 특징으로 하는, 구조물.
  15. 청구항 7 내지 청구항 12 중 어느 한 항에 있어서, 상기 무균열 단결정 층(5)은 질화갈륨으로 되어 있고, 상기 구조물은, 상기 층(5)상에서, AlGaN, AlInN 및 BGaN 중에서 선택된 소재로 된 장벽 층(6)을 포함하는 것을 특징으로 하는, 구조물.
  16. 광기전 소자, 전자발광 다이오드, 쇼트키 다이오드, 레이저, 광 검출기, 또는 MEMS와 같은 장치로서,
    청구항 7 내지 청구항 12 중 어느 한 항에 기재된 구조물을 포함하는 것을 특징으로 하는, 장치.
  17. 청구항 7 내지 청구항 15 중 어느 한 항에 기재된 구조물을 포함하는 것을 특징으로 하는 전계 효과 트랜지스터.
KR1020107023128A 2008-03-25 2009-03-11 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법 KR101186032B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR08/51891 2008-03-25
FR0851891A FR2929445B1 (fr) 2008-03-25 2008-03-25 Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
PCT/EP2009/052881 WO2009118244A1 (en) 2008-03-25 2009-03-11 Method for manufacturing a layer of gallium nitride or gallium and aluminum nitride

Publications (2)

Publication Number Publication Date
KR20100124334A true KR20100124334A (ko) 2010-11-26
KR101186032B1 KR101186032B1 (ko) 2012-09-25

Family

ID=40298702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107023128A KR101186032B1 (ko) 2008-03-25 2009-03-11 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법

Country Status (7)

Country Link
US (2) US8093077B2 (ko)
EP (1) EP2269212A1 (ko)
JP (1) JP2011515861A (ko)
KR (1) KR101186032B1 (ko)
CN (1) CN101978470B (ko)
FR (1) FR2929445B1 (ko)
WO (1) WO2009118244A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150129804A (ko) * 2013-03-14 2015-11-20 헥사테크, 인크. 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
WO2012176411A1 (ja) * 2011-06-24 2012-12-27 住友化学株式会社 トランジスタ用半導体基板、トランジスタ及びトランジスタ用半導体基板の製造方法
FR2977260B1 (fr) * 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
JP2013149732A (ja) * 2012-01-18 2013-08-01 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタおよびその製造方法
EP3182460A1 (en) * 2015-12-18 2017-06-21 IMEC vzw Method of fabricating an enhancement mode group iii-nitride hemt device and a group iii-nitride structure fabricated thereof
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
WO2018089579A2 (en) * 2016-11-10 2018-05-17 The Goverment of the United States of America, as represented by the Secretary of the Navy Scandium-containing iii-n etch-stop layers for selective etching of iii-nitrides and related materials
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
WO2019077420A1 (en) * 2017-10-19 2019-04-25 King Abdullah University Of Science And Technology HIGH-ELECTRON MOBILITY TRANSISTOR HAVING AN INTERMEDIATE BORON NITRIDE ALLOY LAYER AND METHOD FOR PRODUCING THE SAME
CN110791805A (zh) * 2019-10-31 2020-02-14 中国电子科技集团公司第十三研究所 一种衬底、外延片及其生长方法
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
CN111477536A (zh) * 2020-03-31 2020-07-31 华为技术有限公司 一种半导体外延结构及半导体器件
CN111334781A (zh) * 2020-04-20 2020-06-26 哈尔滨科友半导体产业装备与技术研究院有限公司 一种氮化铝晶体生长所用的大尺寸复合籽晶及其制备方法
CN116936339A (zh) 2022-04-22 2023-10-24 环球晶圆股份有限公司 半导体结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
GB2343294A (en) * 1998-10-31 2000-05-03 Sharp Kk Lattice-matched semiconductor devices
GB2350721A (en) * 1999-08-24 2000-12-06 Arima Optoelectronics Corp Growing semiconductor layers
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4332720B2 (ja) * 2003-11-28 2009-09-16 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150129804A (ko) * 2013-03-14 2015-11-20 헥사테크, 인크. 단결정 알루미늄 질화물 기판을 포함하는 전력 반도체 장치들

Also Published As

Publication number Publication date
CN101978470A (zh) 2011-02-16
CN101978470B (zh) 2013-03-20
US8093077B2 (en) 2012-01-10
FR2929445A1 (fr) 2009-10-02
EP2269212A1 (en) 2011-01-05
US20110012128A1 (en) 2011-01-20
JP2011515861A (ja) 2011-05-19
WO2009118244A1 (en) 2009-10-01
FR2929445B1 (fr) 2010-05-21
US8283673B2 (en) 2012-10-09
KR101186032B1 (ko) 2012-09-25
US20120074427A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
KR101186032B1 (ko) 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법
US7767307B2 (en) Preparation method of a coating of gallium nitride
US8785943B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP5456783B2 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
CN102246291B (zh) 应变改造复合半导体基片和其形成方法
EP3105795A1 (en) Iii-n semiconductor layer on si substrate
EP2946402A1 (en) Ain/gan layers grown on reo/silicon
US20140246679A1 (en) III-N MATERIAL GROWN ON ErAlN BUFFER ON Si SUBSTRATE
US8541771B2 (en) Semiconductor device and method of manufacturing the same
US20150294857A1 (en) Composite substrate, semiconductor device including the same, and method of manufacturing the same
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
CN113196450A (zh) 用于制造生长衬底的方法
Li et al. Metalorganic chemical vapour deposition (MOCVD) growth of GaN on foundry compatible 200 mm Si
GB2425653A (en) Manufacture of group III-nitride semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 7