CN101978470B - 氮化镓或氮化铝镓层的制造方法 - Google Patents

氮化镓或氮化铝镓层的制造方法 Download PDF

Info

Publication number
CN101978470B
CN101978470B CN200980109974.0A CN200980109974A CN101978470B CN 101978470 B CN101978470 B CN 101978470B CN 200980109974 A CN200980109974 A CN 200980109974A CN 101978470 B CN101978470 B CN 101978470B
Authority
CN
China
Prior art keywords
layer
thickness
nitride
single crystalline
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980109974.0A
Other languages
English (en)
Other versions
CN101978470A (zh
Inventor
H·拉尔彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Electronics Co.
Soitec SA
Original Assignee
PICOGIGA INTERNAT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PICOGIGA INTERNAT filed Critical PICOGIGA INTERNAT
Publication of CN101978470A publication Critical patent/CN101978470A/zh
Application granted granted Critical
Publication of CN101978470B publication Critical patent/CN101978470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Abstract

本发明涉及一种在基底(1)上制造组成为AlxGa1-xN，其中0≤x≤0.3的氮化物的无裂纹单晶层(5)从而可在层中产生拉伸应力的方法，所述方法包括如下步骤：a)在基底(1)上形成成核层(2)，b)在成核层(2)上形成单晶中间层(3)，c)在中间层(3)上形成单晶种子层(4)，d)在种子层(4)上形成AlxGa1-xN氮化物的单晶层(5)。该方法的特征在于：中间层(3)的材料为氮化铝镓；种子层(4)的材料为AlBN化合物，其中硼含量为0至10％；种子层(4)的厚度与中间层(3)的厚度比为0.05至1；形成种子层(4)的温度比形成所述AlxGa1-xN氮化物的无裂纹单晶层(5)的温度高50至150℃。

Description

氮化镓或氮化铝镓层的制造方法
技术领域
本发明涉及在基底上形成组成为AlxGa1-xN(其中x为0至0.3)的氮化物的平滑且无裂纹单晶层从而在氮化物的层中产生拉伸应力的领域。
然后将这些结构用于电子学、光学、光电子学或光伏应用中以形成光伏元件、场致发光二极管、肖特基二极管、激光器、光学探测器、MEMS(“微机电系统”)、整流器和场效应晶体管如HEMT(“高电子迁移率晶体管”)或MOS(“金属氧化物半导体晶体管”)晶体管。
背景技术
迄今为止，由于缺少天然GaN基底而不能获得氮化镓(GaN)同质外延。因此必须利用异质外延(即在不同性质的基底上的生长)而生长GaN层。
为此，诸如硅或碳化硅的基底由于其与GaN在晶格参数上略有不同而特别明显。
但是，这种基底存在其热膨胀系数(CTE)显著低于氮化镓的热膨胀系数的缺点，以致在外延后的冷却过程中，在氮化镓层中产生拉伸应力。
氮化镓层越厚，应力越大。当应力超过特定阈值时，材料由于形成裂纹而趋于松弛。
裂纹是层中的宏观损伤，也即在层的表面上出现间断，使其无法用于制造电子器件。
WO 01/95380中公开了一种在基底上制造无裂纹氮化镓单晶层从而可在层中产生拉伸应力的方法。
参见图1，该方法包括在基底10上依次形成：
-成核层20或缓冲层
-GaN的第一层30
晶格参数小于氮化镓的晶格参数的材料的单晶中间层40，其厚度为100至300纳米
-GaN的厚层50。
中间层40的作用是作为种子层用于氮化镓的生长。氮化镓实际上符合该层材料的晶格参数，其中氮化镓在该层上形成。
由于中间层40的较低的晶格参数，其在沉积温度下对上覆氮化镓层50施加压缩应力。
由于GaN与基底的热膨胀系数的不同，该压缩应力抵消了冷却过程中在GaN中产生的拉伸应力。
根据现有技术，中间层40必须表现出良好的结晶质量以使得优质且受压的GaN层能够外延。这样GaN不会在界面松弛，实际上重要的是中间层与GaN层之间的界面是完全平滑的。
因此该方法使得能够在硅基底上制造迄今为止可达到大约3微米厚度的层。
但是，GaN可生长的厚度仍是有限的，因为在生长过程中，GaN由于形成位错而部分松弛。超过特定厚度，GaN层再次处于拉伸状态，并且在冷却过程中可能开裂。
因此，本发明的第一个目的是使得能够形成比在现有技术中可获得的那些甚至更厚的氮化镓层。通常，旨在获得厚度大于2微米的层，其可达到7微米或更多，且不出现开裂，优选地位错水平小于5.109cm-2。
此外，层厚度增加越多，在结构的上表面观察到的凹曲度越大。在GaN层中的拉伸应力实际上在硅基底中导致凹变形。晶片直径越大，该现象越明显。目前，平滑度不足成为制造电子或光电子元件时后续工艺流程无法解决的难题。
因此，本发明的另一目的是改进形成的氮化镓厚层的平滑度。
发明内容
根据本发明，提出在基底上制造组成为AlxGa1-xN，其中0≤x≤0.3的无裂纹单晶氮化物层从而可在层中产生拉伸应力的方法，所述方法包括如下步骤：
a)在基底上形成成核层，
b)在成核层上形成单晶中间层，
c)在中间层上形成单晶种子层，
d)在种子层上形成AlxGa1-xN氮化物的单晶层。
该方法的特征在于：
-中间层材料为氮化铝镓；
-种子层材料为AlBN化合物，其中硼含量为0至10％；
-种子层的厚度与中间层的厚度比为0.05至1；
-形成种子层的温度比形成所述无裂纹单晶AlxGa1-xN氮化物层的温度高50至150℃。
无裂纹单晶AlxGa1-xN氮化物层的厚度因而可以为800纳米至7微米。
根据本发明的其它特别有利的特征：
-中间层的厚度等于或大于250纳米；
-中间层的铝含量为1至35％，优选6％至30％；
-基底材料为硅、金刚石或碳化硅；
-种子层的厚度与中间层的厚度比为0.2至0.35；
-种子层的厚度为30至250纳米；
-通过分子束外延形成种子层的温度比形成无裂纹单晶氮化物层的温度高80℃。
本发明的另一目的是一种包括组成为AlxGa1-xN(其中0≤x≤0.3)的无裂纹单晶氮化物层和基底的结构，该结构可在层中产生拉伸应力，所述结构依次包括：
-所述基底；
-成核层；
-单晶中间层；
-单晶种子层；
-所述氮化物的单晶层，
该结构的特征在于：
-种子层为AlBN化合物，其中硼含量为0至10％；
-种子层在环境温度下表现出80％以下的松弛速率。
无裂纹单晶AlxGa1-xN氮化物层的厚度因此可以为800纳米至7微米。
根据本发明的其它优选特征：
-中间层材料为氮化铝镓，且其铝含量为1至35％，优选6至30％；
-种子层的厚度与中间层的厚度比为0.05至1，优选0.2至0.35；
-中间层的厚度等于或大于250纳米；
-种子层的厚度为30至250纳米；
-基底材料为硅、金刚石或碳化硅；
-种子层在环境温度下的松弛速率为50至75％。
根据一个特定的具体实施方案，无裂纹单晶氮化物层包含3至5％的铝，且所述结构在所述层上依次包括：
-厚度为5至100纳米的GaN的通道层，和
-选自AlGaN、AlInN或BGaN材料的阻挡层。
根据本发明的另一具体实施方案，所述结构在无裂纹单晶氮化物层上依次包括：
-ScN的通道层，以及
-选自AlGaN、AlInN或BGaN材料的阻挡层。
根据另一变体，无裂纹单晶层的材料为氮化镓，且所述结构在所述层上包括选自AlGaN、AlInN或BGaN材料的阻挡层。
本发明还涉及诸如光伏元件、场致发光二极管、肖特基二极管、激光器、光学探测器或MEMS的器件，所述器件包括如上所述的结构。
最后，本发明还应用于场效应晶体管，所述场效应晶体管包括如上所述的结构。
附图说明
本发明的其它特征和优点详见下文描述，并参照附图，其中：
-图1显示了现有技术中的一种包括氮化镓的无裂纹层的结构，
-图2示意说明了本发明的一种结构，
-图3显示了由本发明的结构构造的一种电子器件，
-图4说明了根据本发明的电子器件的另一种结构。
具体实施方式
现在详细描述在基底上制造包括氮化镓的无裂纹单晶层的结构从而可产生拉伸应力的方法。
形成构成该结构的不同单晶层的步骤通过外延实现。在本文中，“沉积”或“生长”应该理解为是指通过外延形成单晶层。
需要特别说明的是，本发明适用于所有类型的外延，例如分子束外延(MBE)、有机金属蒸汽相外延(OMVPE)，或者甚至LPCVD(低压化学气相沉积(LPCVD)或HVPE(氢化物蒸汽相外延)，这些都是本领域技术人员公知的。
基底1为可以在例如硅、金刚石或碳化硅的GaN层中引起拉伸应力的单晶材料。
在该基底1上，形成成核层2，该层材料的晶格参数介于基底的晶格参数与GaN的晶格参数之间。在一个特别有利的方式中，成核层为AlN材料，其厚度为大约40纳米。由于该层的晶格参数与基底的材料不匹配，该层的结晶质量不高。
接着在成核层2上生长单晶层3，即所谓的“中间层”。
然后在中间层3上生长单晶种子层4。种子层的材料通常为AlN。
最后，生长单晶氮化镓层5，其厚度可以为100纳米至7微米，优选800纳米至7微米。
在这些不同的生长步骤中，结构可保持相同的外延支持(epitaxysupport)，其中参数(物种的性质、温度)根据生长材料的不同而改变。尽管如此，可根据需要在装置的数个部分(several pieces ofequipment)进行不同材料的外延。
有可能通过沉积不同材料的数层而形成成核层2。因此有利地例如形成包括渐变组成的层，以使得能够形成介于基体(support)的晶格参数与上覆中间层3的晶格参数之间的晶格参数。这使得与较厚中间层3材料的晶格不匹配度较低，因而具有较好的结晶质量。
中间层3的材料通常为三元合金AlGaN(这能够引起种子层4的压缩)，其中铝的比例为1至35％，优选6％以上和/或30％以下。
在AlGaN中间层3中优选的最大铝含量是在所需的材料结晶均匀性(即在每个点的铝和镓含量相同)与为确保良好结晶度的沉积温度之间的折衷选择。
实际上，中间层3的铝含量越高，沉积温度应该越高(相比于无铝的GaN层的沉积温度)，且越接近AlN的沉积温度，所述AlN为极耐火材料(用于AlN沉积的温度为大约1350℃)。
但是极易挥发的镓元素的存在并不允许达到那么高的温度，以避免存在镓蒸发的风险。
因此，为保持足够的结晶均匀性和适合获得良好结晶度的沉积温度，优选的铝含量为35％以下。为获得很好的结晶质量，在当前技术水平下的铝含量应该为大约20％。
中间层3的厚度优选为250纳米以上。
对于硅的基底1，AlN的成核层2，AlGaN的中间层3的厚度可以达到600纳米。另一方面，当超过600纳米厚度时，由于基底1与中间层3之间的CTE差别而施加的应力致使当冷却基底时中间层存在产生裂纹的风险。
对于SiC的基底1(在AlGaN的中间层3中引起较小应力)，和AlN的成核层2，层3可达到2微米而无裂纹产生。
AlGaN的中间层3的作用是多重的。
首先，其晶格参数接近(相比于现有技术中所使用的GaN的晶格参数更接近)位于其下的成核层2的AlN的晶格参数以及上覆种子层4的AlN的晶格参数。晶格参数的该微小差别使得该层中的位错数量下降。
此外，铝的存在增强了中间层3，特别是当铝含量为6％以上时，其相比于GaN更好地抵抗了由AlN种子层4施加的反向应力。实际上，GaN在高温时易碎，且在上覆AlN所施加的应力的作用下因镓的外向扩散而趋于破碎。
该点的后果在于可以提高种子层4的沉积温度而不会降解中间层3，从而使得种子层4可以获得更好的结晶质量。所述种子层4的沉积温度同样受到基底降解温度的限制。对于硅而言，温度极限为1300℃或大约1300℃。
最后，当中间层3的厚度为250纳米以上时，该层使得在种子层4待沉积的表面上具有更好的结晶质量，这是因为其允许位错相互适应并抵消(meet and cancel each other out)。结果得到促进AlN假生长的较光滑的AlGaN/AlN界面。与松弛同义的三维生长(即以岛的形式)的可能性降低，这与粗糙界面有关，所述粗糙界面向原子提供更多的自由以使原子自身重排并形成松弛的晶体。
反之，厚度为250纳米以下的中间层3不能达到足够的结晶度以获得光滑的界面，这导致种子层4的材料中存在高度缺陷。
层3和4必须考虑种子层4的厚度与中间层3的厚度比为0.05至1，优选0.2至0.35。
所述层的该厚度比对于在种子层4中保持良好的应力来说是必要的。实际上，很容易理解的是中间层3必须具有与种子层4匹配的厚度以在其中施加应力。
种子层4的厚度优选为30至250纳米。
此外，AlN种子层4的沉积温度比上覆GaN层5的沉积温度高50至150℃。通常，AlN在大约920℃下沉积，而GaN在大约800℃下沉积。
通过MBE，GaN通常在750至830℃之间沉积，AlN在80至150℃的较高温度下形成。但是当相差低于80℃时，种子层的松弛速率不太令人满意。
通过OMVPE，AlN例如在1050至1200℃的温度下沉积，GaN在950至1100℃的温度下沉积。通过该技术，沉积温度差可降低至至多50℃，以使得在GaN的层5中产生的应力获得合意的效果。
如上所解释，种子层4的生长可在高温下进行，因为位于其下的中间层3的材料具有更好的抗温能力。
但是，在AlGaN层3中的铝含量越低(例如8％)，其耐热性越低，层4的沉积温度与GaN层5的沉积温度之间的显著性差异越大，这会导致AlGaN材料的分解。此时，优选保持120℃以下的温度差。
所述方法的这些特定条件表现出多个优点。
首先，种子层4的高沉积温度改进了其结晶度。
此外，通过在小于种子层4的生长温度下沉积GaN厚层5，使种子层的晶格参数受到压缩。相比于两种材料在相同的温度下沉积的情况，AlN层的该较小晶格参数能够在GaN厚层5中产生更大的压缩应力。
结果为AlN种子层在环境温度下表现出的80％以下，优选50至75％的松弛速率。松弛速率应该理解为是指压缩的AlN的晶格参数与处于松弛状态的AlN的晶格参数之间的比值。需要特别说明的是，压缩沿着与层的表面平行的平面(x，y)发生。
与现有技术中的方法相比，种子层4因此存在更多压缩。但是，使用AlGaN中间层3使得种子层4能够获得很好的结晶质量，这能够使得上覆层氮化镓因界面上有限的松弛而被压缩。
结果为在GaN的层5中产生甚至更大的压缩应力，这能够使得该层的厚度增加但不会形成裂纹或者不会在已返回至环境温度的结构中导致弯曲。
需要特别说明的是，如果获得具有80％以下的松弛速率的AlN种子层是制备本发明的必要条件，则本发明不限于如前所述的特定方法以获得这样层。因此可以想像，在不脱离本发明范围的情况下，使用非AlGaN材料的中间层，并确定沉积条件以在上覆种子层中产生80％以下的松弛速率。
最终结构的曲度与在环境温度下厚层5中的残余应力直接相关，本发明由于能够使得基材施加在GaN上的拉伸应力被抵消，因此降低了结构的应力和弓度(bow)。本发明特别地允许在直径4或6英寸时曲度(curvatures)为30微米以下，优选地为10微米以下。
此外，本发明不限于制造氮化镓层，而是更通常地应用于制造氮化铝镓层。
因此有可能在GaN的层5中引入至多30％铝，同时在制造层时保持相同的参数处理。
通过表达式AlxGa1-xN配制层5的组合物，其中x为0至0.3。
包含20％铝的GaN的层5的生长例如达到3微米的厚度，其无裂纹，温度为800℃。
此外，也可在AlN种子层4中引入至多10％的硼(种子层4因而具有由式Al1-xBxN表示的组成，其中x为0至0.1)，同时保持了该层的性能和作用(对本发明是必须的)。
例如，由于BN材料的晶格参数比AlN的晶格参数小，包含10％的B(或x＝0.1)并沉积在AlGaN中间层3上的层4进一步压缩GaN层5。
由于BN材料像AlN一样是极耐火材料，Al1-xBxN在高温下沉积并具有很好的结晶度，同时允许与GaN的层5的沉积温度具有相同的差别。
由于使用包含铝的中间层，在AlN种子层中获得较高压缩应力看起来可以通过在材料的结晶结构中存在共格平面(coherence planes)加以解释。这些共格平面对应于所考虑的界面的两个面上的材料的晶格参数的倍数(multiples)或谐波(harmonics)。
应力并不施加在每个晶格的水平上，而是分布在两个邻近的共格平面之间。
与GaN相比，具有较低晶格参数的AlGaN允许上覆种子层4的AlN的晶格参数受到不同共格平面的压缩。
实际上，在中间层3与种子层4之间的界面上不存在简单的晶格匹配，而是在界面两侧上的两个共格平面，多个晶格参数间的匹配。
例如，在松弛状态下，GaN中间层3的晶格参数为
Figure BPA00001229462100091
而AlN种子层4的晶格参数为
因此，通过假设在界面的两个面上在两个共格平面之间存在GaN的97个晶格和AlN的100个晶格，则剩余分布在所有AlN晶格之间的
Figure BPA00001229462100093
的残余应力，其因此略微受到压缩。
对于AlGaN的中间层3，共格平面使得施加在种子层4的每个AlN晶格的残余应力明显较大，即大于20％。
实验结果
GaN层可生长至少3微米厚而无裂纹，沉积后的最终结构在4和6英寸的直径上表现出大约6微米的弓度，且GaN中的位错水平为5.109cm-2以下。
通过实施如下所述的方法获得这些结果。
在硅基材1上，在900℃下沉积AlN成核层2，厚度超过40纳米。
接着，在800℃下沉积包含8％铝的AlGaN的中间层3，厚度超过300纳米。
在920℃下沉积AlN种子层4直至获得180纳米的层。该层在环境温度下通常具有70％的松弛速率。
然后在780℃下，以1微米/小时的生长速率沉积GaN的5微米的厚层5，无裂纹产生。
根据一个变体，AlGaN的中间层3也表现出500纳米的厚度，其中铝含量为15％，而AlN种子层4表现出150纳米的厚度从而在种子层4中保持非常良好的应力。
本领域技术人员还可以在AlN种子层4的沉积过程中进行升温从而在800℃下沉积AlGaN的中间层3之后达到920℃。
应用于制造电子器件
本发明可有利地用于制造在高频或高功率下操作的电子或场致发光器件，例如光伏元件、场致发光二极管、肖特基二极管、激光器、光学探测器、MEMS、HEMT型场效应晶体管或者例如蒸馏器或MOS晶体管。
参见图3，场效应晶体管通常由GaN的层5形成(在其外延的结构上)，GaN层5被例如AlGaN的阻挡层6覆盖。
GaN层5与AlGaN层6之间的界面构成异质结，其中GaN具有比AlGaN小的禁带。
GaN层5的上部(在界面下)界定了通道(未示出)，其中电子的二维气体可以流通。
现在，第二异质结存在于该器件的结构中，即在中间层3与种子层4之间的异质结。
该第二异质结构成可以限制电子的势阱，并潜在地产生电容效应。
在该电子器件中，中间层3的材料为AlGaN的事实(而不是如在背景技术所引用的现有技术中的GaN)，使得该第二异质结的尺寸可被减小，由此限制潜在电容效应。
在HEMT型晶体管的情况下(如图3所示)，电子器件也包括至少一个欧姆接触电极8a和一个肖特基接触电极8b，欧姆接触电极8a优选沉积在阻挡层6上，而肖特基接触电极沉积在形成于阻挡层之上的表面层9上。欧姆接触电极的数目为2个，它们被称为源极和漏极。
根据形成这种晶体管的第一个实例，在SiC基材上形成铝含量为20％的AlGaN中间层3和松弛速率为65％的
Figure BPA00001229462100101
厚度的种子层4。
然后沉积超过1.5微米厚度的无裂纹形成的GaN层5，从而形成HEMT晶体管。
根据一个变体，如图4所示，本发明可应用于场效应晶体管，其中结构的材料表现出与上述结构的那些材料不同的组成。
例如，层5的材料为含3至5％铝的AlGaN，且厚度为1.8至2.2微米。
然后将厚度例如为5至100纳米的GaN的通道层7插入层5和AlGaN阻挡层6之间，通道层7的GaN与阻挡层6的AlGaN之间的禁带差使得能够在异质结处形成势阱，其中电子的二维气体可流通。
阻挡层6有利地包含20至70％的铝，其厚度为5至30纳米。
当阻挡层6中的铝含量变高(例如超过30％)时，难以控制在层中铝的均匀性。
然后有利地通过交替薄层氮化铝(其可包含低含量的镓)和薄层氮化镓(其可包含低含量的铝)直至达到所需的厚度和第III族元素含量而形成阻挡层6。薄层的这类交替或堆积是本领域技术人员公知的，称为“超合金”或“超晶格”。
可替代地，还有利的是在之前所述结构上制备AlInN材料的阻挡层6，如果其为GaN材料，则直接在层5上，或者，如果后者包含铝，则在预先形成于层5之上的通道层7上。
实际上，AlInN材料具有非常大的带隙。它因此促进了GaN和层5，或者在适当情况下，通道层7在异质结处的深阱。
此外，该材料表现出比AlGaN大得多的“自发的”压电场。
该自发的压电场(取决于材料的性质)参与构成所述结构的总压电场，其中压电场受到阻挡材料中的应力“诱导”。
因此，由于AlInN的自发的压电场较大，没必要限制材料以增加总压电场。其可在松弛状态下沉积，并且与处于AlGaN应力中的阻挡6具有相同的对电子气密度的影响。在松弛状态下的生长使得晶体缺陷的形成受到限制，促进了结晶界面的质量，并防止形成漏电流。
在GaN层5上，或者在适当情况下，在GaN通道层7上沉积AlInN的另一优点在于取决于AlInN中的铟含量，该材料可与GaN晶格匹配。例如，包含18％铟的AlInN具有松弛GaN的晶格参数。当GaN在AlGaN的层3上处于受压状态时，其晶格参数降低，因此，易于降低AlInN的铟含量以保存晶格匹配。
另一优点在于易于制备具有高水平n型掺杂的AlInN材料。该材料因此可用于保留电子并增加二维电子气的密度。
优选地，由包含5至25％铟的AlInN的阻挡6制造场效应晶体管。该层可以由超合金形成。
还可能的是在GaN的层5上，或者在适当情况下，在GaN的通道层7上形成包含例如15至30％硼的BGaN的阻挡层6。该材料的优点在于BN的晶格参数小于AlN和GaN的晶格参数，由此使得阻挡层6的材料被进一步压缩。
结果，由于阻挡层中的应力较大，诱导的压电场也较大，且电子气较稠密。
当允许诱导的压电场与由具有标准厚度的GaN上的AlGaN所产生的压电场相同时，可使阻挡层6的厚度变薄。该结构的表面与电子通道之间的距离下降，因而改进了电子气控制。
另一替代方式为在AlxGa1-xN的层5上沉积ScN的通道层7。该二元材料比三元材料更易于形成，由此可获得很好的结晶质量和均匀的材料。其晶格参数非常接近GaN(晶格不匹配为0.1％以下)的晶格参数，其在GaN的层5上的生长限制了晶体缺陷的形成，并能够获得良好的结晶界面。
当层5和7的材料为二元的，元素的扩散受到限制且所述场为均匀时，可进一步改善该界面。如果将在二元材料中的分隔层插入通道层7与例如AlN材料的阻挡6之间，则可进一步改善该效果。
当层5包含铝时，由于晶格参数的差异(其增加了二维气体电子的迁移率)，层7的ScN材料受到限制。
该材料的带隙为2.3eV，这使其特别适合在GaN/ScN和ScN/AlGaN界面产生的场。
该通道7的厚度可以为5至100纳米，选择阻挡6的材料以获得合适的异质结。该材料例如为AlGaN、BGaN和AlInN。

Claims (18)

1.一种在基底(1)上制造组成为AlxGa1-xN，其中0≤x≤0.3的氮化物的无裂纹单晶层(5)从而可在所述无裂纹单晶层中产生拉伸应力的方法，所述方法包括如下步骤：
a)在基底(1)上形成成核层(2)，
b)在成核层(2)上形成单晶中间层(3)，
c)在中间层(3)上形成单晶种子层(4)，
d)在种子层(4)上形成AlxGa1-xN氮化物的单晶层(5)，
其特征在于：
-中间层(3)的材料为氮化铝镓；
-种子层(4)的材料为AlBN化合物，其中硼含量为0至10％；
-种子层(4)的厚度与中间层(3)的厚度比为0.05至1；
-形成种子层(4)的温度比形成所述AlxGa1-xN的无裂纹单晶层(5)的温度高50至150℃。
2.根据权利要求1所述的方法，其特征在于AlxGa1-xN氮化物的无裂纹单晶层(5)的厚度为800内米至7微米。
3.根据权利要求1或2所述的方法，其特征在于中间层(3)的铝含量为1至35％。
4.根据权利要求1或2所述的方法，其特征在于中间层(3)的铝含量为6％至30％。
5.根据权利要求1或2所述的方法，其特征在于通过分子束外延形成种子层(4)的温度比形成无裂纹单晶氮化物层(5)的温度高80℃。
6.一种可在所述无裂纹单晶层中产生拉伸应力的包括组成为AlxGa1-xN，其中0≤x≤0.3的氮化物的无裂纹单晶层(5)和基底(1)的结构，所述结构依次包括：
-所述基底(1)；
-成核层(2)；
-单晶中间层(3)；
-单晶种子层(4)；
-所述氮化物的单晶层(5)，
所述结构的特征在于：
-种子层(4)为AlBN化合物，其中硼含量为0至10％；
-种子层(4)在环境温度下表现出80％以下的松弛率。
7.根据权利要求6所述的结构，其特征在于AlxGa1-xN氮化物的无裂纹单晶层(5)的厚度为800内米至7微米。
8.根据权利要求6或7所述的结构，其特征在于中间层(3)的材料为氮化铝镓，且其中铝含量为1至35％。
9.根据权利要求8所述的结构，其特征在于中间层(3)的材料为氮化铝镓，且其中铝含量为6至30％。
10.根据权利要求6或7所述的结构，其特征在于种子层(4)的厚度与中间层(3)的厚度比为0.05至1。
11.根据权利要求10所述的结构，其特征在于种子层(4)的厚度与中间层(3)的厚度比为0.2至0.35。
12.根据权利要求6或7所述的结构，其特征在于中间层(3)的厚度等于或大于250纳米，且种子层(4)的厚度为30至250纳米。
13.根据权利要求6或7所述的结构，其特征在于种子层(4)在环境温度下的松弛率为50至75％。
14.根据权利要求6或7所述的结构，其特征在于氮化物的无裂纹单晶层(5)包含3至5％的铝，且所述结构在所述无裂纹单晶层(5)上依次包括：-GaN的通道层(7)，其厚度为5至100纳米，以及
-选自AlGaN、AlInN或BGaN材料的阻挡层(6)。
15.根据权利要求6或7所述的结构，其特征在于所述结构在氮化物的无裂纹单晶层(5)上依次包括：
-ScN的通道层(7)，
-选自AlGaN、AlInN或BGaN材料的阻挡层(6)。
16.根据权利要求6或7所述的结构，其特征在于无裂纹单晶层(5)的材料为氮化镓，且所述结构包括在所述无裂纹单晶层(5)上包括选自AlGaN、AlInN或BGaN材料的阻挡层(6)。
17.一种器件，其为光伏元件、场致发光二极管、肖特基二极管、激光器、光学探测器或MEMS，其特征在于所述器件包括如权利要求6至13中任一项所述的结构。
18.一种场效应晶体管，其特征在于所述晶体管包括如权利要求6至16中任一项所述的结构。
CN200980109974.0A 2008-03-25 2009-03-11 氮化镓或氮化铝镓层的制造方法 Active CN101978470B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0851891A FR2929445B1 (fr) 2008-03-25 2008-03-25 Procede de fabrication d'une couche de nitrure de gallium ou de nitrure de gallium et d'aluminium
FR08/51891 2008-03-25
PCT/EP2009/052881 WO2009118244A1 (en) 2008-03-25 2009-03-11 Method for manufacturing a layer of gallium nitride or gallium and aluminum nitride

Publications (2)

Publication Number Publication Date
CN101978470A CN101978470A (zh) 2011-02-16
CN101978470B true CN101978470B (zh) 2013-03-20

Family

ID=40298702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980109974.0A Active CN101978470B (zh) 2008-03-25 2009-03-11 氮化镓或氮化铝镓层的制造方法

Country Status (7)

Country Link
US (2) US8093077B2 (zh)
EP (1) EP2269212A1 (zh)
JP (1) JP2011515861A (zh)
KR (1) KR101186032B1 (zh)
CN (1) CN101978470B (zh)
FR (1) FR2929445B1 (zh)
WO (1) WO2009118244A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010027411A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Halbleiterbauelement, Substrat und Verfahren zur Herstellung einer Halbleiterschichtenfolge
WO2012176411A1 (ja) * 2011-06-24 2012-12-27 住友化学株式会社 トランジスタ用半導体基板、トランジスタ及びトランジスタ用半導体基板の製造方法
FR2977260B1 (fr) * 2011-06-30 2013-07-19 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
JP2013149732A (ja) * 2012-01-18 2013-08-01 Mitsubishi Electric Corp へテロ接合電界効果型トランジスタおよびその製造方法
JP2016520992A (ja) * 2013-03-14 2016-07-14 ヘクサテック，インコーポレイテッド 窒化アルミニウム単結晶基板を組込んだパワー半導体デバイス
EP3182460A1 (en) * 2015-12-18 2017-06-21 IMEC vzw Method of fabricating an enhancement mode group iii-nitride hemt device and a group iii-nitride structure fabricated thereof
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US10283597B2 (en) * 2016-11-10 2019-05-07 The United States Of America, As Represented By The Secretary Of The Navy Scandium-containing III-N etch-stop layers for selective etching of III-nitrides and related materials
US10128107B1 (en) * 2017-08-31 2018-11-13 Rfhic Corporation Wafers having III-Nitride and diamond layers
WO2019077420A1 (en) * 2017-10-19 2019-04-25 King Abdullah University Of Science And Technology HIGH-ELECTRON MOBILITY TRANSISTOR HAVING AN INTERMEDIATE BORON NITRIDE ALLOY LAYER AND METHOD FOR PRODUCING THE SAME
CN110791805A (zh) * 2019-10-31 2020-02-14 中国电子科技集团公司第十三研究所 一种衬底、外延片及其生长方法
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
CN111477536A (zh) * 2020-03-31 2020-07-31 华为技术有限公司 一种半导体外延结构及半导体器件
CN111334781A (zh) * 2020-04-20 2020-06-26 哈尔滨科友半导体产业装备与技术研究院有限公司 一种氮化铝晶体生长所用的大尺寸复合籽晶及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436365A (zh) * 2000-06-09 2003-08-13 法国国家科学研究中心 氮化镓层的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3505405B2 (ja) * 1998-10-22 2004-03-08 三洋電機株式会社 半導体素子及びその製造方法
GB2343294A (en) * 1998-10-31 2000-05-03 Sharp Kk Lattice-matched semiconductor devices
GB2350721A (en) * 1999-08-24 2000-12-06 Arima Optoelectronics Corp Growing semiconductor layers
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4332720B2 (ja) * 2003-11-28 2009-09-16 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436365A (zh) * 2000-06-09 2003-08-13 法国国家科学研究中心 氮化镓层的制备方法

Also Published As

Publication number Publication date
WO2009118244A1 (en) 2009-10-01
US20120074427A1 (en) 2012-03-29
FR2929445A1 (fr) 2009-10-02
US20110012128A1 (en) 2011-01-20
FR2929445B1 (fr) 2010-05-21
US8283673B2 (en) 2012-10-09
US8093077B2 (en) 2012-01-10
KR20100124334A (ko) 2010-11-26
EP2269212A1 (en) 2011-01-05
KR101186032B1 (ko) 2012-09-25
CN101978470A (zh) 2011-02-16
JP2011515861A (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
CN101978470B (zh) 氮化镓或氮化铝镓层的制造方法
US7767307B2 (en) Preparation method of a coating of gallium nitride
US8475588B2 (en) Wafer structure and epitaxial growth method for growing the same
KR100744933B1 (ko) 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
US8828768B2 (en) Method for producing a light-emitting diode
EP2615628B1 (en) Method of growing nitride semiconductor layer
KR100728533B1 (ko) 질화갈륨 단결정 후막 및 이의 제조방법
US20080315255A1 (en) Thermal Expansion Transition Buffer Layer for Gallium Nitride on Silicon
GB2485418A (en) GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations
CN106206258B (zh) 在硅衬底上形成GaN层的方法以及GaN衬底
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
US9685589B2 (en) Optoelectronic component with a layer structure
US9236249B2 (en) III-N material grown on REN epitaxial buffer on Si substrate
US8541771B2 (en) Semiconductor device and method of manufacturing the same
US7023025B2 (en) Crystal growth method of nitride semiconductor
CN107408492A (zh) 用于制作基于第iii族元素氮化物的钝化半导体结构的方法以及这样的结构
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
KR101041659B1 (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
KR101681279B1 (ko) 질화물 박막 및 그 제조방법
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
Sun et al. Stress evolution influenced by oxide charges on GaN metal–organic chemical vapor deposition on silicon-on-insulator substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUTAIKE INC.

Free format text: FORMER OWNER: SOITEC SPECIALTY ELECTRONICS S. A. S

Effective date: 20150618

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: SOITEC SPECIALTY ELECTRONICS S. A. S

Free format text: FORMER NAME: PICOGIGA INTERNATIONAL SAS

CP01 Change in the name or title of a patent holder

Address after: French Benin

Patentee after: Tektronix Electronics Co.

Address before: French Benin

Patentee before: PICOGIGA INTERNATIONAL

TR01 Transfer of patent right

Effective date of registration: 20150618

Address after: French Bernini

Patentee after: SOITEC

Address before: French Benin

Patentee before: Tektronix Electronics Co.