CN107408492A - 用于制作基于第iii族元素氮化物的钝化半导体结构的方法以及这样的结构 - Google Patents

用于制作基于第iii族元素氮化物的钝化半导体结构的方法以及这样的结构 Download PDF

Info

Publication number
CN107408492A
CN107408492A CN201680013729.XA CN201680013729A CN107408492A CN 107408492 A CN107408492 A CN 107408492A CN 201680013729 A CN201680013729 A CN 201680013729A CN 107408492 A CN107408492 A CN 107408492A
Authority
CN
China
Prior art keywords
layer
passivation
crystallizing layer
group element
iii group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680013729.XA
Other languages
English (en)
Other versions
CN107408492B (zh
Inventor
F·西蒙德
E·傅雷斯奈特
J·迈西斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Publication of CN107408492A publication Critical patent/CN107408492A/zh
Application granted granted Critical
Publication of CN107408492B publication Critical patent/CN107408492B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及用于制作半导体结构的方法，其特征在于，该方法包括沉积连续地覆盖基于第III族元素氮化物的层的整个表面的钝化结晶层的步骤(201)，所述钝化结晶层由含有硅原子和氮原子流的前体沉积，由与基于第III族元素氮化物的层的表面结合并且以周期性布置被布置的硅原子构成，使得通过电子沿方向[1‑100]的掠入射衍射获得的所述钝化结晶层的衍射图像包括：中心线(0，0)与整数阶线(0，‑1)之间的两个非整数阶衍射线(0，‑1/3)和(0，‑2/3)；以及中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。

Description

用于制作基于第III族元素氮化物的钝化半导体结构的方法 以及这样的结构
技术领域
本发明涉及用于制作基于第III族元素氮化物的半导体结构的方法以及一种这样的半导体结构。
背景技术
基于元素周期表的第III族元素氮化物的半导体材料－诸如基于氮化镓GaN的材料－在电子和光电子领域中占据越来越重要的地位，特别是用于制作电致发光二极管。
用于在例如硅或蓝宝石的衬底上制作基于诸如氮化镓GaN的第III族元素氮化物的半导体结构的现有方法通常导致与主衬底与基于第III族元素氮化物的半导体材料之间的晶格参数差相关的众多的长串位错密度。在基于第III族元素氮化物的半导体材料形成发光器件的半导体结构的情况下，由于长串位错增加泄漏电流并且使这些发光器件的发光效率劣化，因此这些长串位错是特别不利的。
三维外延技术－诸如ELO(横向超速外延)、从纳米柱的悬挂式外延生长、抗表面活性物质的添加、生长条件的修改－证明了它们在减少基于第III族元素氮化物的半导体材料中的长串位错密度方面的效率。这些技术用于减少长串位错密度的技术包括引发三维生长的模式(通过岛)，从而有利于岛的聚结以获得二维氮化镓GaN层。
用于减少长串位错密度的流行的原位技术在于在GaN层下面插入氮化硅SiN中间层。更准确地说，氮化硅SiNx层原位沉积在第III族元素氮化物层上，然后，氮化镓GaN层沉积在氮化硅SiNx层上。这种技术已经证明了其在减少常规c面GaN的长串位错密度方面的效率，而且对于半非极性取向也是有效的。
已知基于硅和氨的表面处理导致形成用作纳米掩模的纳米多孔氮化硅SiNx层，从而使得能够引发GaN的三维生长模式。在氮化硅SiNx所在的区域中，GaN的生长被抑制。另一方面，生长发生在纳米孔中，也就是说，在纳米掩模的开口中。后者的密度和尺寸由氮化硅SiNx的沉积时间控制，并且，它们在表面上的分布是随机的。
例如，以下文件涉及这些主题：
·Sakai等人的文章“A New Method of Reducing Dislocation Density in GaNLayer Grown on Sapphire Substrate by MOVPE”,J.Cryst.Growth,221,334(2000)；
·S.Tanaka等人的文章“Anti-Surfactant in III-Nitride Epitaxy–QuantumDot Formation and Dislocation Termination”,Jap.J.Appl.Phys.,39,L83 1(2000)；
·F.Yun等人的文章“Efficacy of single and double SiNx interlayers ondefect reduction in GaN overlayers grown by organometallic vapor-phaseepitaxy”，J.Appl.Phys.,98,123502(2005)；
·专利申请DE10151092A1；
·专利申请WO2007/133603A2。
最近，特别是在T.Markurt等人的文章“Blocking Growth by ElectricallyActive Subsurface Layer:T he Effects of Si as an Antisurfactant in the Growthof GaN”,Physical Review Letters 110,036103(2013)中，已经表明，这种类型的处理也可能导致形成称为31/2×31/2R30°的结晶结构。在这篇文章中，制作结晶层以获得部分被覆盖的表面的方式，具有或多或少的大的未被覆盖的区域被称为“开口”，并且，该层被称为“纳米多孔”。
在氮化镓GaN层的沉积步骤中，外延生长的氮化镓优先在纳米多孔层的开口中生长以形成岛。一旦形成岛，生长参数被调整，使得氮化镓GaN横向发展，以覆盖被SiNx覆盖的区域，并且聚结以形成氮化镓GaN层(3D生长)。接下来继续进行氮化镓层的生长，直到得到期望的氮化镓GaN厚度(2D生长)。氮化镓GaN的聚结厚度被定义为在插入SiNx层之后获得完全聚结的GaN层所需的厚度。
读者将理解，表面处理的持续时间的增加以及由此导致的沉积的SiNx的量的增加，具有增加SiNx层的覆盖率并因此降低氮化镓GaN岛的密度的作用，这使得能够减少长串位错密度。另一方面，氮化镓GaN岛的密度越低，则获得聚结所需的氮化镓GaN的厚度越大。因此，为了使这种方法在工业上可用，确定SiNx层的最佳覆盖率是特别有利的。
此外，用于在衬底上制作基于GaN的器件的现有方法通常包括沉积可以是例如用于硅衬底的氮化铝AlN的缓冲层的第一步骤，该第一步骤后跟随有在氮化铝AlN缓冲层上沉积氮化铝镓AlGaN层的步骤。接下来可以在AlN或AlGaN层上沉积纳米掩模。其他方法提供使用蓝宝石衬底和在低温下沉积GaN层作为缓冲层，在这种情况下，在GaN缓冲层上沉积纳米掩模。
使用SiNx的纳米掩模的所述生长技术的缺点涉及氧化反应可能发生在未被SiNx层覆盖的缓冲层的表面上。值得注意的是，在由衬底、缓冲层和SiNx层构成的支撑体暴露于空气的情况下，缓冲层可能在开口处氧化。因此，在现有技术的方法中，上面的(或最终的)氮化镓GaN层在其形成之后立即在SiNx层上形成，而在在其上面沉积氮化镓层之前不可能存放支撑体。
该技术的另一个缺点涉及这样的事实，即不存在使得能够限定纳米多孔SiNx层的沉积步骤的最佳持续时间的手段。与开口的尺寸及其密度相关联的最佳持续时间随着用于生长的起始衬底、用于生长的反应器的类型以及诸如前体气体的浓度等的其它参数而变化。开口的尺寸及其密度是不可测量的量，因此，只能通过实施连续的试验以经验方式获得纳米多孔SiNx层的沉积步骤的最佳持续时间的确定，这些试验必须每次修改生长参数(即衬底、反应器等)中的一个时被重复，这是耗时的，并且特别是不能实施一般方法，也就是说，不能适用一般方式。
本发明的目的是提供一种能够克服上述缺点中的至少一个的方法。
发明内容
为此，本发明提供一种用于制作形成基于第III族元素氮化物的结构的支撑体的钝化半导体结构的方法，其中，该方法包括：
－沉积连续地覆盖半导体结构的基于第III族元素氮化物的层的整个表面的钝化结晶层的步骤，所述钝化结晶层由含有硅原子和氮原子流的前体沉积，并且，所述钝化结晶层由与基于第III族元素氮化物的层的表面结合并且以周期性布置被布置的硅和氮原子构成，使得通过电子沿方向[1-100]的掠入射衍射获得的所述钝化结晶层的衍射图像包括：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)，
－中止钝化结晶层的沉积并获得形成基于第III族元素氮化物的结构的支撑体的钝化半导体结构。
沉积覆盖半导体结构的基于第III族元素氮化物的层的整个表面的结晶层使得能够完全钝化该基于第III族元素氮化物的层的表面，并由此防止后者的任何氧化反应。这使得能够在沉积基于第III族元素氮化物的半导体结构的添加层之前存放被钝化结晶层覆盖的半导体结构。
并且，覆盖整个表面的结晶层的沉积使得可以免去基于纳米孔SiNx层的沉积步骤的现有技术的方法的开发和优化的经验阶段，特别是纳米孔的最佳尺寸以及纳米孔的最佳密度的确定。
并且，沉积基于硅的钝化结晶层的步骤使得能够稍后在其上面生长结晶层，例如，基于第III族元素氮化物的层，而覆盖基于第III族元素氮化物的层的非晶纳米孔层不能够进行这种稍后的生长。描述的衍射图像对应于关于基于第III族元素氮化物的层的晶格网络旋转30°的六方周期性布置，以及晶格参数为基于第III族元素氮化物的层的晶格网络的晶格参数的倍，从而使得能够有利于结晶层的这种稍后生长。
以下，可以理解，当层A被描述为处于层B上时，所述层可直接处于层B上，或者，可位于层B之上并且通过一个或更多个中间层与所述层B分开。
还应理解，当层A被描述为处于层B上时，所述层可覆盖层B的整个表面或者所述层B的一部分。
优选根据本发明的器件的非限制性方面如下：
－钝化结晶层与基于第III族元素氮化物的层具有外延关系；
－通过电子沿方向[1-210]的掠入射衍射获得的所述钝化结晶层的衍射图像包括在其间没有非整数阶线的中心线(0，0)与整数阶线(0，-1)和(0，1)；
－所述钝化结晶层包含与基于第III族元素氮化物的层的表面结合并且以关于第III族元素氮化物层的晶格网络旋转30°的六方周期性布置和为基于第III族元素氮化物的层的晶格网络的晶格参数的倍的晶格参数布置的原子；
－沉积钝化结晶层的步骤包含超真空沉积；
－沉积钝化结晶层的步骤包含通过分子束外延的沉积；
－本方法包括在沉积钝化结晶层的步骤期间通过电子沿方向[1-100]的掠入射衍射以获得所述钝化结晶层的衍射图像来测量钝化结晶层的覆盖率的步骤，其中，沉积钝化结晶层的步骤的持续时间是通过电子沿着方向[1-100]的衍射获得的钝化结晶层的衍射图像的至少一个非整数阶衍射线的强度的函数；
－沿着方向[1-100]结晶层的衍射图像包含：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)，
当所述非整数阶线的发光强度最大时，沉积钝化结晶层的步骤中止；
－沉积钝化结晶层的步骤包含气相沉积；
－沉积钝化结晶层的步骤包含通过金属有机气相外延的沉积；
－钝化结晶层呈现小于的厚度；
－本方法包括在衬底上形成缓冲层的步骤，所述缓冲层包含在其上沉积有钝化结晶层的基于第III族元素氮化物的层；
－缓冲层在其形成结束时具有10～200nm的厚度；
－衬底基于硅，并且，形成缓冲层的步骤包含沉积氮化铝AlN层；
－形成缓冲层的步骤包含在氮化铝层上沉积氮化镓铝AlGaN层。
本发明还涉及形成基于第III族元素氮化物的结构的支撑体的钝化半导体结构，所述半导体结构包含基于第III族元素氮化物的层，该层的整个表面完全被钝化结晶层覆盖，该钝化结晶层包含与表面结合并且以周期性布置被布置的硅和氮原子，使得通过电子沿方向[1-100]的掠入射衍射获得的所述钝化结晶层的衍射图像包括：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。
优选根据本发明的结构的非限制性方面如下：
－钝化结晶层与基于第III族元素氮化物的层具有外延关系；
－通过电子沿方向[1-210]的掠入射衍射获得的所述钝化结晶层的衍射图像包括在其间没有非整数阶线的中心线(0，0)与整数阶线(0，-1)和(0，1)；
－所述钝化结晶层包含与基于第III族元素氮化物的层的表面结合并且以关于第III族元素氮化物层的晶格网络旋转30°的六方周期性布置来布置的原子，晶格参数为基于第III族元素氮化物的层的晶格网络的晶格参数的倍；
－钝化结晶层呈现小于的厚度；
－基于第III族元素氮化物的层为自支撑层；
－该结构包括衬底和衬底上的缓冲层，缓冲层构成整个表面被钝化结晶层连续覆盖的基于第III族元素氮化物的层；
－缓冲层呈现10～200nm的厚度；
－衬底基于硅，并且，缓冲层包含氮化铝AlN层和氮化铝AlN层上的氮化镓铝AlGaN层；
－该结构包含基于蓝宝石Al2O3、硅Si、绝缘体上硅SOI、碳化硅SiC、氮化铝AlN、氧化锌ZnO或砷化镓GaAs的衬底。
附图说明
根据本发明的方法和相关产品的其它优点和特征将从作为非限制性示例给出的几个替代实施例的描述以及附图变得更清楚，其中：
－图1示出了用于制作基于第III族元素氮化物的半导体结构的方法的实例；
－图2示意性地示出了通过实现图1所示的方法获得的产品的示例；
－图3和图4分别示出了根据本发明的钝化结晶层的结晶方向[1-100]和[1-210]的两个衍射图像；
－图5示出了具有方山结构的支撑体；
－图6示出了具有沉箱结构的支撑体；以及
－图7示出了代表在沉积结晶层期间的衍射图像的非整数阶线的强度随时间的变化的曲线。
在不同的图中，相同的附图标记表示相似的要素。
具体实施方式
本发明涉及通过覆盖半导体结构的基于第III族元素氮化物的层的整个表面的钝化结晶层来钝化半导体结构。该钝化结晶层与在其上面进行沉积的基于第III族元素氮化物的层具有外延关系。该钝化结晶层由硅和氮原子沉积于所述表面上，并且，呈现与基于第III族元素氮化物的层的表面结合并且以周期性布置被布置的硅和氮原子，使得通过电子沿方向[1-100]的掠入射衍射获得的所述钝化结晶层的衍射图像包括：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。
所述衍射图像对应于关于基于第III族元素氮化物的层的晶格网络旋转30°的六方周期性布置，晶格参数为基于第III族元素氮化物的层的晶格参数的√3倍。
基于第III族元素氮化物的层可以为被称为块体衬底的厚层(模板)或自支撑层，在这种情况下，它构成半导体结构。基于第III族元素氮化物的半导体结构可因此为GaN、AlN等的厚层或GaN、AlN等的块体衬底，或者，替代性地为外延结构(或“外延片”)。
它也可以被衬底和缓冲层支撑。以下参照该构成进行描述。因此，它可例如呈现高电子迁移率晶体管(HEMT)的电致发光二极管的配置。
在图1中，示出根据本发明的方法的替代性实施例。该方法包括以下步骤：
－在衬底上形成100缓冲层，所述层包含基于第III族元素氮化物的层；
－在缓冲层上沉积201钝化结晶层。
衬底
为了制作半导体结构，使用实现不同的沉积步骤的衬底10。
使用的衬底10可以为蓝宝石Al2O3、硅Si、碳化硅SiC、氮化铝AlN、氧化锌ZnO或砷化镓GaAs。在一个实施例中，衬底是硅。
与使用蓝宝石衬底相比，使用硅衬底具有大量的优点，值得注意的是：
－硅衬底比蓝宝石衬底便宜；
－硅衬底的尺寸(通常最多12英寸，即30.48cm)大于蓝宝石衬底的尺寸(通常最多6英寸，即15.24cm)；因此可以通过使用硅衬底制作更大表面积的氮化镓GaN层；
－在使用硅衬底的情况下，与蓝宝石衬底的情况相比，在氮化镓GaN层的生长之后，组件的制作的不同的生长后步骤(抛光后表面，转印正面，衬底去除等)更简单且更便宜。
因此，使用硅衬底使得可以例如以低制作成本生产电致发光二极管(LED)，这在照明领域可能是特别有利的。
有利地，衬底10可以是包括图5所示的具有升高平台形状(其尺寸可以从10×10μm到400×400μm变化)并且通过蚀刻包围平台的衬底的表面获得的方山结构11，或者是替代性包括图6所示的箱结构的构图衬底，其中，在这种情况下由AlN和AlGaN制成的基于第III族元素氮化物的缓冲层20以及完全覆盖它的钝化层位于设置在衬底10中的凹部12中。可以有利地使用用于产生图案的另一种方法，诸如例如通过由电介质材料制成的掩模来对表面进行局部掩蔽。
使用这种构图衬底使得可以限制在衬底10上外延生长的氮化镓层的裂纹，并由此增加可以沉积在衬底10上而不产生裂缝的氮化镓GaN的临界厚度。
例如，可以通过使用包括200×200μm的方山结构的衬底制造5μm厚的无裂纹氮化镓GaN层，而使用非结构化的衬底仅使得可以制作1μm厚的无裂纹镓氮化物GaN层。
形成缓冲层
本方法包括形成100缓冲层20的步骤，该缓冲层20的上层然后构成上面沉积钝化结晶层31的基于第III族元素氮化物的层。该缓冲层可以包括氮化铝AlN、氮化铝镓AlGaN、氮化铝镓硼AlGaBN、AlN/AlGaN的叠层、逐渐的AlGaN、氧化锌ZnO、氮化硼BN或替代性的碳化硅SiC的层。然而，在所有情况下，缓冲层具有基于第III族元素氮化物的上层，例如氮化铝AlN、氮化铝镓AlGaN。
在本实例的情况下，该形成步骤100包括氮化铝AlN层21的沉积110。形成包含氮化铝AlN层21的缓冲层20使得可以提高稍后沉积的氮化镓GaN层的质量
例如，当使用的衬底10是硅Si衬底时，由于镓Ga和硅Si在高温下的高化学反应性，氮化镓GaN在硅Si上的直接生长是非常困难的。
包括氮化铝AlN层21的缓冲层20的形成使得可以克服这些困难，并由此提高稍后外延生长的氮化镓GaN层的质量。
缓冲层20可以具有10nm～500nm、优选50nm～200nm的厚度。厚度大于200nm的缓冲层使得可以获得缓冲层20的良好的结晶质量，并由此改善稍后外延生长的第III族元素氮化物层的质量。
根据本发明的完全覆盖缓冲层的钝化结晶层使得，即使缓冲层的结晶质量不是最大也可以确保稍后外延生长的第III族元素氮化物层的良好结晶质量。因此，缓冲层20不必达到大于200nm的厚度。因此，优选地，缓冲层20具有10～200nm或者甚至50～100nm的厚度。
将缓冲层20的厚度限制在200nm以下的事实有利地使得可以减少本方法的持续时间，氮化铝AlN层21的生长时间相对较长。另一个优点是，使用完全被钝化结晶层覆盖的不太厚的缓冲层20，因此由钝化结晶层解决的该缓冲层中的位错问题均被更加迅速地解决，这防止位错传播和导致位错。
形成100缓冲层20的步骤还可以包括在氮化铝AlN层21上沉积氮化铝镓AlGaN层22的任选步骤。这使得可以获得氮化铝AlN和氮化铝镓AlGaN的复合缓冲层20。氮化铝镓AlGaN层22使得可以减少在其上沉积钝化结晶层的层的位错密度。
有利地，缓冲层20的厚度、由此氮化铝AlN和氮化铝镓AlGaN的层21、22的厚度的总和可以为10nm～500nm、优选为50～200nm，具有例如以下分布：
－25～100nm的氮化铝AlN，
－25～400nm的氮化铝镓AlGaN。
这使得有可能减少缓冲层生长的持续时间，同时，关于氮化铝和氮化镓铝层的沉积，受益于多个优点。
优选地，缓冲层的表面，也就是说，将要沉积钝化结晶层的基于第III族元素氮化物的层的表面，尽可能平滑地形成。
为此，有利的是，在分子束外延反应器中，在硅原子流和氮原子流(例如，氨NH3分子)下，在低于950℃的温度下实施缓冲层20的表面处理。在这样做时，表面不劣化并保持平滑。
沉积钝化结晶层
本方法包括在缓冲层20上沉积201钝化结晶层31的步骤。钝化结晶层31与缓冲层20具有外延关系。
钝化结晶层31的沉积例如是通过将缓冲层20的表面暴露于含有硅原子的前体而获得的。含有硅原子的前体可以是例如硅烷SiH4、二硅烷Si2H6或三甲基硅烷SiH(CH3)3。也可以通过将硅原子与由例如氨分子NH3获得的氮原子流组合，实施沉积。
沉积钝化结晶层31的步骤对应于导致沉积于缓冲层20的表面上的原子的表面重建的表面处理。
事实上，在缓冲层20的表面暴露于硅Si原子和氮原子之后，通过建立关于上面沉积有原子的基于第III族元素氮化物的层的晶格网络旋转30°的六方周期性布置，这些原子与缓冲层的表面结合，具有为基于第III族元素氮化物的层的倍的晶格参数。
可以通过电子衍射技术测量这种表面重建的形成，并且，可以通过记录该表面重建的特定衍射线的强度来量化表面的覆盖率。电子的衍射是用于物质研究的技术，该技术在于用电子轰击样品并观察所得到的衍射图像。
可以在本发明的范围内用于研究沉积阶段期间的结晶层的结构的电子衍射技术的实例是反射高能电子衍射(RHEED)，它是使得可以确定超真空环境下的表面的结晶结构的技术。
值得注意的是，RHEED技术使得可以确定表面重建、测量生长速率并定性评估表面的平整度。RHEED装置由电子枪组成，该电子枪使得可以产生聚焦在表面上的10～50keV能量的单能电子束。与电子相关的波长为的量级。束以1到2度的角度以掠入射到达表面。在这种配置中，电子与表面的相互作用被限制在几个原子平面。由表面原子反射和衍射的电子被收集在荧光屏上，从而使得可以可视化相应的衍射图案，并且，可以通过使用CCD照相机将该图案数字化。作者为Ayahiko Ichimiya和Philip I.Cohen的文献“ReflectionHigh Energy Electron Diffraction”,Cambridge University Press,2004描述了这种技术。
参照图3和图4，示出了沿着各个结晶方向[1-100]和[1-210]的结晶层的两个衍射图像。
在图4中，结晶层沿方向[1-210]的衍射图像只包含整数阶衍射线：中心线(0，0)42和中心线42的两侧的两条整数阶线(0，-1)43和(0，1)44。因此，在整数阶线(0，-1)和(0，1)与中心线(0，0)之间不存在非整数阶线。应注意，整数阶衍射线之间的间隙与表面平面中的晶格参数成反比。
另一方面，在图3中，对应于结晶层沿[1-100]方向的衍射图像，表面重建的存在导致存在表征称为1×3的重建的1/3特性的额外的分数阶线，也就是说，非整数阶线。因此，结晶层沿[1-100]方向的衍射图像包括：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－线(0，0)32与线(0，-1)33之间的称为(0，-1/3)和(0，-2/3)的两个非整数阶衍射线31；以及
－线(0，0)32与线(0，1)34之间的称为(0，1/3)和(0，2/3)的两个非整数阶衍射线35。
因此，沿方向[1-210]的衍射图像在整数阶线之间只有一个空间，而[1-100]方向的衍射图像在整数阶线之间有三个空间，这就是为什么该结晶层表示为1×3。
因此，与包括沉积确切结构和成分未知的纳米多孔SiNx层的步骤的现有技术的方法不同，根据本发明的方法提出了沉积完美限定结构和成分的称为1×3的钝化结晶层，该钝化结晶层的孔密度优选尽可能地低或者甚至基本上为零。
因此，在现有技术的方法中，寻求避免基于第III族元素氮化物的层的表面的总覆盖率。然而，本发明人已经发现，当结晶层覆盖基于第III族元素氮化物的层的整个表面时，位错密度最小。
钝化结晶层1×3的沉积引起缓冲层20的表面的钝化。这种钝化使得缓冲层20能够关于暴露于空气中具有惰性，并由此防止任何氧化反应。此外，在其基于第III族元素氮化物的上层上呈现这种钝化结晶层1×3的半导体结构的空气暴露不改变所述钝化结晶层1×3的表面1×3的重建。
与本领域技术人员在制备纳米多孔SiNx层期间所寻求的不同，为了使得通过钝化结晶层31的钝化能够良好地保护在表面上沉积它的基于第III族元素氮化物的层，钝化结晶层31以连续的方式也就说在没有孔或开口的情况下覆盖该基于III族氮化物的层的整个表面。
在这方面，应注意，钝化结晶层31具有非常小的厚度，为单层硅原子的量级，即，大约为的量级。因此，为了保存钝化层的结晶特性，其厚度优选小于
获得第III族元素氮化物的生长的支撑体
在钝化结晶层31的沉积步骤201结束时，获得用于诸如氮化镓GaN层的基于第III族元素氮化物的半导体结构的生长的支撑体。
使用的生长技术
沉积钝化结晶层31的步骤可以包含超真空沉积。
有利地，可以通过在超真空环境中实施的分子束外延(MBE)实施以下步骤：
－形成缓冲层20；和/或
－在缓冲层20上沉积钝化结晶层31。
沉积钝化结晶层31的步骤也可以包括气相沉积，更准确地说，包括金属有机气相外延(MOVPE)沉积。
与通过金属有机气相外延形成缓冲层的技术相比，通过分子束外延－并因此在超真空环境中－形成缓冲层具有许多优点。
值得注意的是，通过分子束外延形成缓冲层20可使得：
－一方面，消除衬底环境中的反应性气体的任何痕迹，并由此限制衬底表面的寄生氮化反应的风险，
－另一方面，限制生长反应器的结垢，并由此通过减少反应器维护操作的频率来提高生产效率。
并且，通过分子束外延形成缓冲层20使得可以获得非常光滑的基于第III族元素氮化物的层的表面，由此改善钝化结晶层31的形成。
另外，在MBE中使用超真空也使得可以实施结晶层的沉积的原位监测－例如，通过电子衍射。这使得能够精确地监测结晶层的沉积步骤，以在结晶层完全覆盖表面时停止该步骤。
因此，本方法可以包括在沉积钝化结晶层31的步骤期间通过电子沿方向[1-100]的掠入射衍射以获得所述钝化结晶层的衍射图像来测量钝化结晶层31的覆盖率，其中，钝化结晶层的沉积步骤的持续时间与沿晶体方向[1-100]通过电子衍射获得的钝化结晶层的衍射图像的至少一条衍射线的强度相关联。
如上所述，钝化结晶层31沿方向[1-100]的衍射图像从而包括：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。
优选地，当衍射图像的非整数阶中间线的发光强度(在结晶方向[1-100])最大时，钝化结晶层31的沉积步骤被中止，这对应于钝化结晶层31对基于第III族元素氮化物的层的表面的完全覆盖率。
该强度最大值是很容易识别的。事实上，通过使用CCD照相机，随着钝化层的沉积时间记录沿着方向[1-100]的非整数阶衍射线中的一个的强度轮廓就足够了。首先，出现非整数阶衍射线，然后其强度在沉积期间增加，以便在随后的逐渐下降之前达到平台(pallier)，并且最终消失。因此，强度最大值可以通过该强度的稳定性来检测，这可以持续数分钟。
因此，图7表示代表沉积结晶层期间的衍射图像中的非整数阶线的强度随时间变化的曲线的示例。可以注意，该强度首先在0与60秒之间增加，然后在90秒后减小。因此，在60秒与90秒之间达到强度的最大值水平。
因此，在图7的沉积条件下，可以通过在其开始之后的60秒与90秒之间中止沉积，在对应于结晶方向[1-100]的衍射图像的非整数阶中间线的发光强度的最大值的瞬时，中止沉积钝化结晶层的步骤。
因此，由此钝化的半导体结构可以暴露于空气，在其表面不劣化的情况下存放或处理，同时保持其导致三维生长模式的特定性质。第III族元素氮化物层的后续生长可以容易地在这种钝化层上进行。这种结构被认定为“外延就绪”以表示可以在所述结构上进行外延，而不必事先化学制备表面。
制作方法的实例
现在描述根据本发明的方法的示例。
所使用的硅衬底具有结晶取向(111)。
在硅衬底上通过分子束外延形成缓冲氮化铝AlN层。当其厚度为10～200nm时，中止缓冲层的形成。
然后进行沉积结晶层1×3的步骤。通过使用硅原子和氨NH3的分子实现通过分子束外延的缓冲层的表面处理。这种表面处理导致形成可通过电子衍射测量和识别的、新的明确定义的外延就绪晶体结构。
在结晶层的沉积期间，通过电子衍射技术观察表面，该方法在于在形成过程中以掠入射将单能电子束发送到结晶层上以观察所得的衍射图像(在结晶方向[1-100])。
结晶层1×3的有序的周期性结构使得可以衍射电子，并由此获得特定的衍射图像。
结晶层的沉积步骤的持续时间是在衍射图像上观察到的非整数阶衍射线的强度的函数。
特别地，当在衍射图像中观察的至少一条衍射线的强度最大时，中止结晶层的沉积步骤，该强度最大可以通过该强度的稳定性来检测。
然后获得基于第III族元素氮化物的半导体结构，该半导体结构包括基于第III族元素氮化物的缓冲层，该缓冲层的整个表面全部被钝化结晶层覆盖，该钝化结晶层包含与表面结合并且以周期性布置被布置的硅和氮原子，使得结晶层沿方向[1-100]的衍射图像包括：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。
这对应于关于基于第III族元素氮化物的层的晶格网络旋转30°的六方周期性布置，具有为所述的基于第III族元素氮化物的层的晶格参数的倍的晶格参数。
本领域技术人员将理解，可以对上述方法进行许多修改，而不会超出本文所述的新教导。
例如，可以通过MOVPE实施形成缓冲层和沉积结晶层的步骤。此外，可以通过MBE实施基于第III族元素氮化物的半导体结构的生长步骤。
因此，很显然，给出的例子仅仅是具体的说明，并且决不是限制性的。

Claims (23)

1.一种用于制作钝化半导体结构的方法，所述钝化半导体结构形成基于第III族元素氮化物的结构的支撑体，其特征在于，所述方法包括沉积(201)用于覆盖半导体结构的基于第III族元素氮化物的层的整个表面的钝化结晶层(31)的步骤，所述钝化结晶层由含有硅原子和氮原子流的前体沉积，并且，所述钝化结晶层(31)由与基于第III族元素氮化物的层的表面结合并且沿着结晶方向[1-100]呈现三重周期性的硅和氮原子构成，以使得通过电子沿方向[1-100]的掠入射衍射获得的所述钝化结晶层的衍射图像包括：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)，
－中止钝化结晶层的沉积并获得形成基于第III族元素氮化物的结构的支撑体的钝化半导体结构。
2.根据前面的权利要求所述的方法，其中，钝化结晶层沿结晶方向[1-210]呈现单一周期性，使得通过电子沿方向[1-210]的掠入射衍射获得的所述钝化结晶层的衍射图像包括在其间没有非整数阶线的中心线(0，0)与整数阶线(0，-1)和(0，1)。
3.根据前面的权利要求中的任一项所述的方法，其中，所述钝化结晶层由硅和氮原子构成，所述硅和氮原子与基于第III族元素氮化物的层的表面结合，并且以关于第III族元素氮化物层的晶格网络旋转30°的六方周期性布置和为基于第III族元素氮化物的层的晶格网络的晶格参数的倍的晶格参数进行布置。
4.根据前面的权利要求中的任一项所述的方法，其中，沉积钝化结晶层的步骤包含超真空沉积。
5.根据前面的权利要求所述的方法，其中，沉积钝化结晶层的步骤包含通过分子束外延的沉积。
6.根据前面的权利要求所述的方法，包括通过在沉积钝化结晶层的步骤期间电子沿方向[1-100]的掠入射衍射以获得所述钝化结晶层的衍射图像来测量钝化结晶层的覆盖率的步骤，其中，沉积钝化结晶层的步骤的持续时间是通过沿结晶方向[1-100]的电子衍射获得的钝化结晶层的衍射图像的至少一个非整数阶衍射线的强度的函数。
7.根据前面的权利要求所述的方法，其中，沿方向[1-100]的结晶层的衍射图像包含：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)，
当所述非整数阶线的发光强度最大时，钝化结晶层的沉积的步骤中止。
8.根据权利要求1～3中的任一项所述的方法，其中，钝化结晶层的沉积步骤包含气相沉积。
9.根据前面的权利要求所述的方法，其中，钝化结晶层的沉积步骤包含通过金属有机气相外延的沉积。
10.根据前面的权利要求中的任一项所述的方法，其中钝化结晶层呈现小于的厚度。
11.根据前面的权利要求中的任一项所述的方法，包括在衬底(10)上形成(100)缓冲层(20)的步骤，所述缓冲层(20)包含在其上沉积有钝化结晶层(31)的基于第III族元素氮化物的层。
12.根据前面的权利要求所述的方法，其中，缓冲层(20)在其形成结束时具有10～200nm的厚度。
13.根据权利要求11～12中的任一项所述的方法，其中，衬底基于硅，并且，形成(100)缓冲层(20)的步骤包含沉积(110)氮化铝AlN层(21)。
14.根据前面的权利要求所述的方法，其中，形成(100)缓冲层(20)的步骤包含在氮化铝层上沉积(120)氮化镓铝AlGaN层(22)。
15.一种形成用于基于第III族元素氮化物的结构的支撑体的钝化半导体结构，所述半导体结构包含基于第III族元素氮化物的层，所述层的整个表面完全被钝化结晶层(31)覆盖，所述钝化结晶层(31)由与所述表面结合并且沿结晶方向[1-100]呈现硅原子的三重周期性的硅和氮原子构成，以使得通过电子沿方向[1-100]的掠入射衍射获得的所述钝化结晶层的衍射图像包括：
－中心线(0，0)和整数阶线(0，-1)和(0，1)；
－中心线(0，0)与整数阶线(0，-1)之间的两个非整数阶衍射线(0，-1/3)和(0，-2/3)；以及
－中心线(0，0)和整数阶线(0，1)之间的两个非整数阶衍射线(0，1/3)和(0，2/3)。
16.根据前面的权利要求所述的结构，其中，结晶层沿结晶方向[1-210]呈现单一周期性，使得通过电子沿方向[1-210]的掠入射衍射获得的所述钝化结晶层的衍射图像包括在其间没有非整数阶线的中心线(0，0)与整数阶线(0，-1)和(0，1)。
17.根据权利要求15或16中的任一项的结构，其中，所述钝化结晶层由硅原子构成，该硅原子与基于第III族元素氮化物的层的表面结合，并且以关于第III族元素氮化物层的晶格网络旋转30°的六方周期性布置和为基于第III族元素氮化物的层的晶格网络的晶格参数的倍的晶格参数来进行布置。
18.根据权利要求15～17中的任一项的结构，其中，钝化结晶层呈现小于的厚度。
19.根据权利要求15～18中的任一项的结构，其中，基于第III族元素氮化物的层是自支撑层。
20.根据权利要求15～18中的任一项的结构，包括衬底(10)和衬底上的缓冲层(20)，缓冲层构成整个表面被钝化结晶层(31)连续覆盖的基于第III族元素氮化物的层。
21.根据前面的权利要求所述的结构，其中，缓冲层(20)呈现10～200nm的厚度。
22.根据权利要求20～21中的任一项的结构，其中，衬底(10)基于硅，并且，缓冲层包含氮化铝AlN层(21)和另外的氮化铝AlN层(21)上的氮化镓铝AlGaN层(22)。
23.根据权利要求15～21中的任一项的结构，包括衬底(10)，其中，衬底基于蓝宝石、硅Si、绝缘体上硅SOI、碳化硅SiC、氮化铝AlN、氧化锌ZnO或砷化镓GaAs。
CN201680013729.XA 2015-01-21 2016-01-21 用于制作基于第iii族元素氮化物的钝化半导体结构的方法以及这样的结构 Active CN107408492B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1550461A FR3031833B1 (fr) 2015-01-21 2015-01-21 Procede de fabrication d'une structure semi-conductrice a base de nitrures d'elements iii passivee et une telle structure
FR1550461 2015-01-21
PCT/FR2016/050124 WO2016116713A1 (fr) 2015-01-21 2016-01-21 Procédé de fabrication d'une structure semi-conductrice à base de nitrures d'éléments iii passivée et une telle structure

Publications (2)

Publication Number Publication Date
CN107408492A true CN107408492A (zh) 2017-11-28
CN107408492B CN107408492B (zh) 2020-10-16

Family

ID=53298498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680013729.XA Active CN107408492B (zh) 2015-01-21 2016-01-21 用于制作基于第iii族元素氮化物的钝化半导体结构的方法以及这样的结构

Country Status (7)

Country Link
US (1) US10361077B2 (zh)
EP (1) EP3248212B1 (zh)
JP (1) JP6684812B2 (zh)
KR (1) KR102585606B1 (zh)
CN (1) CN107408492B (zh)
FR (1) FR3031833B1 (zh)
WO (1) WO2016116713A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931399A (zh) * 2019-12-23 2020-03-27 武汉大学 一种多种检测功能的rie半导体材料刻蚀装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629770B2 (en) * 2017-06-30 2020-04-21 Sensor Electronic Technology, Inc. Semiconductor method having annealing of epitaxially grown layers to form semiconductor structure with low dislocation density
JP7132156B2 (ja) 2019-03-07 2022-09-06 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005658A (ja) * 2003-06-11 2005-01-06 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
CN1855370B (zh) * 2005-04-21 2010-09-22 夏普株式会社 制造氮化物基半导体器件的方法和如此制造的发光器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
JP4301592B2 (ja) * 1998-01-16 2009-07-22 三菱マテリアル株式会社 窒化物半導体層付き基板の製造方法
WO2001043174A2 (en) * 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6853663B2 (en) * 2000-06-02 2005-02-08 Agilent Technologies, Inc. Efficiency GaN-based light emitting devices
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
WO2005048318A2 (en) * 2003-11-17 2005-05-26 Osemi, Inc. Nitride metal oxide semiconductor integrated transistor devices
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
US7723216B2 (en) 2006-05-09 2010-05-25 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
US20090200635A1 (en) * 2008-02-12 2009-08-13 Viktor Koldiaev Integrated Circuit Having Electrical Isolation Regions, Mask Technology and Method of Manufacturing Same
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
JP6655389B2 (ja) * 2012-03-21 2020-02-26 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ Ｉｉｉ−ｎテンプレートの製造方法およびｉｉｉ−ｎテンプレート
FR3001334B1 (fr) * 2013-01-24 2016-05-06 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication de diodes blanches monolithiques

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005658A (ja) * 2003-06-11 2005-01-06 Toshiaki Sakaida 窒化物系化合物半導体の製造方法
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
CN1855370B (zh) * 2005-04-21 2010-09-22 夏普株式会社 制造氮化物基半导体器件的方法和如此制造的发光器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931399A (zh) * 2019-12-23 2020-03-27 武汉大学 一种多种检测功能的rie半导体材料刻蚀装置

Also Published As

Publication number Publication date
FR3031833B1 (fr) 2018-10-05
EP3248212B1 (fr) 2021-08-18
WO2016116713A1 (fr) 2016-07-28
KR102585606B1 (ko) 2023-10-06
JP6684812B2 (ja) 2020-04-22
EP3248212A1 (fr) 2017-11-29
KR20170105598A (ko) 2017-09-19
JP2018509754A (ja) 2018-04-05
CN107408492B (zh) 2020-10-16
FR3031833A1 (fr) 2016-07-22
US20180012753A1 (en) 2018-01-11
US10361077B2 (en) 2019-07-23

Similar Documents

Publication Publication Date Title
KR101186032B1 (ko) 질화갈륨 또는 질화알루미늄갈륨 층을 제조하는 방법
TW201732871A (zh) 生長在矽基板上的具有增強壓應力的ⅲ族氮化物結構
US10522346B2 (en) Production of a semiconductor support based on group III nitrides
JP6055908B2 (ja) エピタキシ基板、エピタキシ基板の製造方法、およびエピタキシ基板を備えたオプトエレクトロニクス半導体チップ
Faleev et al. Structural investigations of SiGe epitaxial layers grown by molecular beam epitaxy on Si (0 0 1) and Ge (0 0 1) substrates: I—High-resolution x-ray diffraction and x-ray topography
Liu et al. Crystallographic tilt in GaN-on-Si (111) heterostructures grown by metal–organic chemical vapor deposition
CN107408492A (zh) 用于制作基于第iii族元素氮化物的钝化半导体结构的方法以及这样的结构
JP2020516070A (ja) 閃亜鉛鉱構造ｉｉｉ族窒化物
Hubáček et al. Improvement of luminescence properties of n-GaN using TEGa precursor
EP3176293A1 (en) Template for epitaxial growth and method of preparing same, and nitride semiconductor device
Caliebe et al. Effects of miscut of prestructured sapphire substrates and MOVPE growth conditions on (112¯ 2) oriented GaN
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
Dasgupta et al. Growth and characterization of N-polar GaN films on Si (111) by plasma assisted molecular beam epitaxy
Detchprohm et al. Growth Mechanism and Characterization of Low‐Dislocation‐Density AlGaN Single Crystals Grown on Periodically Grooved Substrates
Nakamura et al. Low-temperature growth of AlN and GaN by metal organic vapor phase epitaxy for polarization engineered water splitting photocathode
Mynbaeva et al. Large-area crystalline GaN slabs
Gonschorek Physical properties of Al1-xInxN/(AIN)/GaN (0.07<= x<= 0.21) heterostructures and their application for high power electronics
Mogilatenko et al. Predominant growth of non-polar a-plane (Al, Ga) N on patterned c-plane sapphire by hydride vapor phase epitaxy
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
Mita Polarity control in GaN epilayers grown by metalorganic chemical vapor deposition
Shen et al. III-nitride materials and characterization
Cullis et al. Microscopy of semiconducting materials: proceedings of the 14th conference, April 11-14, 2005, Oxford, UK
CN114883458A (zh) 外延结构及其生长方法
Bross et al. Nanopatterned epitaxy of non-polar Ga1-yInyN layers with caps and voids
Wan Heteroepitaxy of wide band gap semiconductors on silicon substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant