JPH084073B2 - 半導体素子の製法 - Google Patents
半導体素子の製法Info
- Publication number
- JPH084073B2 JPH084073B2 JP7526886A JP7526886A JPH084073B2 JP H084073 B2 JPH084073 B2 JP H084073B2 JP 7526886 A JP7526886 A JP 7526886A JP 7526886 A JP7526886 A JP 7526886A JP H084073 B2 JPH084073 B2 JP H084073B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas
- gas
- film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアルミナ単結晶基板上に第III・Ｖ族化合物
半導体を生成した半導体素子の製法に係り、特にその化
合物半導体の表面平滑性を達成した半導体素子製法に関
するものである。
半導体を生成した半導体素子の製法に係り、特にその化
合物半導体の表面平滑性を達成した半導体素子製法に関
するものである。
第III・Ｖ族化合物半導体を発光素子もしくは受光素
子に応用する技術は、近年、目覚ましい進展がみられ、
例えば、単結晶基板上にGaAsなどの第III・Ｖ族化合物
半導体を気相エピタキシャル成長させる技術が注目され
ている。アルミナ単結晶基板を用いる場合であれば、有
機金属熱分解気相成長法（Metal−Organic Chemical Va
por Deposition、略して通常MOCVD法と呼ばれている）
によりアルミナ単結晶基板上にGaAs膜を生成すること
が、既にJournal of Applied Physics、Vol.42、No.6
（1971）P2519に報告されている。
子に応用する技術は、近年、目覚ましい進展がみられ、
例えば、単結晶基板上にGaAsなどの第III・Ｖ族化合物
半導体を気相エピタキシャル成長させる技術が注目され
ている。アルミナ単結晶基板を用いる場合であれば、有
機金属熱分解気相成長法（Metal−Organic Chemical Va
por Deposition、略して通常MOCVD法と呼ばれている）
によりアルミナ単結晶基板上にGaAs膜を生成すること
が、既にJournal of Applied Physics、Vol.42、No.6
（1971）P2519に報告されている。
上記論文によれば、有機金属ガスであるトリメチルガ
リウム（Ga（CH3）３とアルシン（AsH3）を用いてCVD法
によりGaAs膜をアルミナ単結晶基板上にエピタキシャル
成長させることが提案されている。
リウム（Ga（CH3）３とアルシン（AsH3）を用いてCVD法
によりGaAs膜をアルミナ単結晶基板上にエピタキシャル
成長させることが提案されている。
しかしながら、上記のような半導体素子を作製する
と、GaAs膜の表面に凹凸が出来るので、これを用いた発
光素子では発光効率が著しく低下し、また、トランジス
タやIC等の素子に用いた場合には微細加工が不可能とな
り、これらの薄膜デバイスの実用化を阻んでいる。
と、GaAs膜の表面に凹凸が出来るので、これを用いた発
光素子では発光効率が著しく低下し、また、トランジス
タやIC等の素子に用いた場合には微細加工が不可能とな
り、これらの薄膜デバイスの実用化を阻んでいる。
そのため、平滑な表面を有する第III・Ｖ族化合物半
導体が望まれているが、アルミナ単結晶基板上に表面平
滑性を有する第III・Ｖ族化合物半導体を成成し得たと
いう報告は未だ発表されていない。
導体が望まれているが、アルミナ単結晶基板上に表面平
滑性を有する第III・Ｖ族化合物半導体を成成し得たと
いう報告は未だ発表されていない。
（発明の目的） 従って本発明の目的はアルミナ単結晶基板上に表面平
滑性を有する第III・Ｖ族化合物半導体を生成して、こ
れを発光素子やICなどの各種薄膜デバイスに用るに当た
って、これらのデバイスが半導体表面の凹凸に起因して
特性が劣化しないようにした半導体素子の製法を提供す
ることにある。
滑性を有する第III・Ｖ族化合物半導体を生成して、こ
れを発光素子やICなどの各種薄膜デバイスに用るに当た
って、これらのデバイスが半導体表面の凹凸に起因して
特性が劣化しないようにした半導体素子の製法を提供す
ることにある。
（問題点を解決するための手段） 本発明によれば、第III族元素含有ガス及び第Ｖ族元
素含有ガスが導入される反応室内部にアルミナ単結晶基
板が配置され、該基板上に第III・Ｖ族化合物半導体を
エピタキシャル成長させるMOCVD法を用いて成る半導体
素子の製法において、前記基板のエピタキシャル成長面
をオフ角度５゜以下（但し０゜を含まない）に設定する
と共に該基板を600乃至640℃の温度範囲内に設定してエ
ピタキシャル成長したことを特徴とする半導体素子の製
法が提供される。
素含有ガスが導入される反応室内部にアルミナ単結晶基
板が配置され、該基板上に第III・Ｖ族化合物半導体を
エピタキシャル成長させるMOCVD法を用いて成る半導体
素子の製法において、前記基板のエピタキシャル成長面
をオフ角度５゜以下（但し０゜を含まない）に設定する
と共に該基板を600乃至640℃の温度範囲内に設定してエ
ピタキシャル成長したことを特徴とする半導体素子の製
法が提供される。
以下、本発明をアルミナ単結晶基板上にGaAs膜を生成
する場合を例にとって詳細に説明する。
する場合を例にとって詳細に説明する。
本発明の製法においては、MOCVD法を用いてアルミナ
単結晶基板上にGaAs膜を生成するに当たって、基板のエ
ピタキシャル成長面のオフ角度を５゜以下（但し０゜を
含まない）、好適には0.5乃至３゜の範囲内に設定する
と共にこの基板温度を600乃至640℃、好適には610乃至6
30℃の範囲内に設定するとGaAsエピタキシャル膜の表面
が顕著な平滑性を有することを見出した。
単結晶基板上にGaAs膜を生成するに当たって、基板のエ
ピタキシャル成長面のオフ角度を５゜以下（但し０゜を
含まない）、好適には0.5乃至３゜の範囲内に設定する
と共にこの基板温度を600乃至640℃、好適には610乃至6
30℃の範囲内に設定するとGaAsエピタキシャル膜の表面
が顕著な平滑性を有することを見出した。
このオフ角度が５゜を超えると表面全体に微小な窪み
が生じ、また基板温度が600℃未満の場合も表面全体に
微小な窪みが生じており、基板温度が640℃を超えると
表面にゆるやかな凸状が一面に生じる。
が生じ、また基板温度が600℃未満の場合も表面全体に
微小な窪みが生じており、基板温度が640℃を超えると
表面にゆるやかな凸状が一面に生じる。
本発明の製法においては、Ga元素含有ガス及びAs元素
含有ガスを用いてCVD法によりGaAsをエピタキシャル成
長させるMOCVD法であれば、種々の成長方法を採用する
ことができる。例えば、本発明者等が既に提案したよう
な順次下記（Ａ）乃至（Ｃ）工程を有するMOCVD法を用
いるとアルミナ単結晶基とGaAs膜の界面での格子欠陥が
減少して比較的膜厚の小さいGaAs半導体膜を生成しても
高い電子移動度を達成することができる。
含有ガスを用いてCVD法によりGaAsをエピタキシャル成
長させるMOCVD法であれば、種々の成長方法を採用する
ことができる。例えば、本発明者等が既に提案したよう
な順次下記（Ａ）乃至（Ｃ）工程を有するMOCVD法を用
いるとアルミナ単結晶基とGaAs膜の界面での格子欠陥が
減少して比較的膜厚の小さいGaAs半導体膜を生成しても
高い電子移動度を達成することができる。
即ち、この三段階成長法によれば、 （Ａ）・・・前記基板を400乃至550℃の温度範囲内に設
定すると共にGa元素含有ガス及びAs元素含有ガスを反応
室内部に導入し、気相成長法により基板表面上にGaAsを
生成させる．この工程においては、アルミナ単結晶基板
の温度を次の（Ｂ）及び（Ｃ）工程で設定される基板温
度よりも低く設定し、Ga元素含有ガスおよびAs元素含有
ガスを反応室に導入してCVD法により結晶成長に要する
核を生成する。そのために400乃至550℃、好適には430
乃至530℃の範囲内に設定すればよく、400℃未満であれ
ばGaAsの核が成長せず、550℃を超えると均質な核が成
長しないので界面に欠陥が生じる。
定すると共にGa元素含有ガス及びAs元素含有ガスを反応
室内部に導入し、気相成長法により基板表面上にGaAsを
生成させる．この工程においては、アルミナ単結晶基板
の温度を次の（Ｂ）及び（Ｃ）工程で設定される基板温
度よりも低く設定し、Ga元素含有ガスおよびAs元素含有
ガスを反応室に導入してCVD法により結晶成長に要する
核を生成する。そのために400乃至550℃、好適には430
乃至530℃の範囲内に設定すればよく、400℃未満であれ
ばGaAsの核が成長せず、550℃を超えると均質な核が成
長しないので界面に欠陥が生じる。
そして、この（Ａ）工程によって生成する膜の厚みに
ついては、（Ｂ）工程で行われる熱アニール等の条件に
もよるが、100乃至700Åの範囲内に設定するとよい。
ついては、（Ｂ）工程で行われる熱アニール等の条件に
もよるが、100乃至700Åの範囲内に設定するとよい。
次の（Ｂ）工程は、（Ａ）工程によって生成されたGa
As薄膜を熱アニールしてそのGaAs結晶性を改善するため
に行われ、この熱アニールとして必要な基板温度を550
乃至750℃、好適には570乃至730℃の範囲内に設定すれ
ばよく、この範囲から外れると電子移動度の向上が臨め
ない。尚、基板温度を上げるとGaAs薄膜のAsの蒸気圧が
高くなるためにAs元素含有ガスを反応室へ導入する必要
がある。
As薄膜を熱アニールしてそのGaAs結晶性を改善するため
に行われ、この熱アニールとして必要な基板温度を550
乃至750℃、好適には570乃至730℃の範囲内に設定すれ
ばよく、この範囲から外れると電子移動度の向上が臨め
ない。尚、基板温度を上げるとGaAs薄膜のAsの蒸気圧が
高くなるためにAs元素含有ガスを反応室へ導入する必要
がある。
更に、次の（Ｃ）工程はGaAsの結晶成長を行う工程で
あり、Ga元素含有ガス及びAs元素含有ガスを反応室内部
に導入し、基板温度を600乃至640℃、好適には610乃至6
30℃の範囲内に設定するとこれらのガスが熱分解し、
（Ａ）工程にて生成したGaAs薄膜上にGaAsがエピタキシ
ャル成長し、これにより得られたVaAs膜の表面は顕著な
平滑性を有している。
あり、Ga元素含有ガス及びAs元素含有ガスを反応室内部
に導入し、基板温度を600乃至640℃、好適には610乃至6
30℃の範囲内に設定するとこれらのガスが熱分解し、
（Ａ）工程にて生成したGaAs薄膜上にGaAsがエピタキシ
ャル成長し、これにより得られたVaAs膜の表面は顕著な
平滑性を有している。
尚、本発明による基板温度は熱電対により測定してい
るが、この測定温度の信頼性を高めるためにパイロメー
タを用いて補正している。
るが、この測定温度の信頼性を高めるためにパイロメー
タを用いて補正している。
本発明においては、Ga元素含有ガスとしてGa（CH3）
３、Ga（C2H5）３等があり、As元素含有ガスとしてAs
H3、AsCl3等がある。そして、これらのガスのキャリア
ガスとしてH2又は不活性ガス（Ar,N2,He,Ne等）が用い
られる。
３、Ga（C2H5）３等があり、As元素含有ガスとしてAs
H3、AsCl3等がある。そして、これらのガスのキャリア
ガスとしてH2又は不活性ガス（Ar,N2,He,Ne等）が用い
られる。
更に本発明においては、GaAsの結晶性を改善するため
に各工程に次のような製造条件を設定するのがよい。
に各工程に次のような製造条件を設定するのがよい。
即ち、（Ａ）工程においては、反応室に導入されるGa
元素含有ガスのモル容積に対するAs元素含有ガスのモル
容積の比率（以下、〔As〕／〔Ga〕比とする）を10以
上、好適には50乃至200に設定し、更に反応室内部の全
ガス圧を50乃至760Torrにするとよい。
元素含有ガスのモル容積に対するAs元素含有ガスのモル
容積の比率（以下、〔As〕／〔Ga〕比とする）を10以
上、好適には50乃至200に設定し、更に反応室内部の全
ガス圧を50乃至760Torrにするとよい。
また、（Ｂ）工程において反応室に導入するAs元素含
有ガスを全体当たり0.1乃至５モル容量％、好適には0.5
乃至２モル容量％に設定するとよい。
有ガスを全体当たり0.1乃至５モル容量％、好適には0.5
乃至２モル容量％に設定するとよい。
そして、（Ｃ）工程においては、〔As〕／〔Ga〕比及
び全ガス圧を（Ａ）工程と同じ条件に設定するとよい。
び全ガス圧を（Ａ）工程と同じ条件に設定するとよい。
次に本発明の製法に用いるCVD装置を具体的に説明す
る。
る。
第１図の高周波誘導加熱方式に基づくCVD装置であっ
て、１は反応室であり、この中にサセプタ２が設置され
ており、サセプタ２上にGaAs膜を成長させるためのアル
ミナ単結晶基板３が設置される。反応室１の周囲には高
周波コイル４が巻きつけられており、これに高周波電源
（図示せず）が接続してあって高周波コイル４に高周波
電力が印加されるのに伴ってサセプタ２が誘導加熱され
る。
て、１は反応室であり、この中にサセプタ２が設置され
ており、サセプタ２上にGaAs膜を成長させるためのアル
ミナ単結晶基板３が設置される。反応室１の周囲には高
周波コイル４が巻きつけられており、これに高周波電源
（図示せず）が接続してあって高周波コイル４に高周波
電力が印加されるのに伴ってサセプタ２が誘導加熱され
る。
第１タンク５にはH2,Ar等の希釈ガスが、第２タンク
６にはAs元素含有ガスが密封されており、第１タンク５
からの希釈ガスは純化器７を介してキャリアガスとして
高純度化して供給され、その流量がマスフロ−コントロ
ーラ8,9により調整される。そして、第２タンク６から
放出されるガスもマスフロ−コントローラ10により流量
調整される。また、11はGa（CH3）３等のGa元素含有液
状物質が入っているバブラであり、12はバブラ11を所定
の温度に設定するための恒温槽であり、第１タンク５の
希釈ガスは純化器７を通してマスフロ−コントローラ９
によりバブラ11内へ導入し、これにより、バブラ内の液
状物質がガス化して反応室１へ導入できるようになって
いる。また、希釈ガスはマスフロ−コントローラ８を介
して導出されて第２タンク６内のガスのキャリアガスと
しても用いられる。更に反応室１には超高真空排気装置
13と排気ガス処理装置14が接続されており、超高真空排
気装置13を用いて成膜前に反応室１の内部を真空排気し
てこの内部の残留ガスを除去し、排気ガス処理装置14を
用いて排気ガス中のAs化合物を除去する。尚、15,16は
それぞれのタンクのガス調整弁であり、17,18,19,20は
バルブである。
６にはAs元素含有ガスが密封されており、第１タンク５
からの希釈ガスは純化器７を介してキャリアガスとして
高純度化して供給され、その流量がマスフロ−コントロ
ーラ8,9により調整される。そして、第２タンク６から
放出されるガスもマスフロ−コントローラ10により流量
調整される。また、11はGa（CH3）３等のGa元素含有液
状物質が入っているバブラであり、12はバブラ11を所定
の温度に設定するための恒温槽であり、第１タンク５の
希釈ガスは純化器７を通してマスフロ−コントローラ９
によりバブラ11内へ導入し、これにより、バブラ内の液
状物質がガス化して反応室１へ導入できるようになって
いる。また、希釈ガスはマスフロ−コントローラ８を介
して導出されて第２タンク６内のガスのキャリアガスと
しても用いられる。更に反応室１には超高真空排気装置
13と排気ガス処理装置14が接続されており、超高真空排
気装置13を用いて成膜前に反応室１の内部を真空排気し
てこの内部の残留ガスを除去し、排気ガス処理装置14を
用いて排気ガス中のAs化合物を除去する。尚、15,16は
それぞれのタンクのガス調整弁であり、17,18,19,20は
バルブである。
以上の構成のCVD装置において、本発明者等が先に提
案した三段階成長法によりGaAs膜を生成する場合には、
前述した（Ａ）工程乃至（Ｃ）工程を行う前に、予め所
定の清浄化処理を施した基板３を清浄化面を上面にして
サセプタ２上に固定し、超高真空排気装置15により反応
室１の内部を10-7Torr位にまで室空にし、高周波コイル
４により基板３を誘導加熱し、所定の温度に達したらこ
の温度を維持する。続けて、第１タンク５のガス調整弁
15を開けてバルブ18,19を全開にし、マスフロ−コント
ローラ８により希釈ガセの流量を所定の値に設定して反
応室１の内部に導入する。
案した三段階成長法によりGaAs膜を生成する場合には、
前述した（Ａ）工程乃至（Ｃ）工程を行う前に、予め所
定の清浄化処理を施した基板３を清浄化面を上面にして
サセプタ２上に固定し、超高真空排気装置15により反応
室１の内部を10-7Torr位にまで室空にし、高周波コイル
４により基板３を誘導加熱し、所定の温度に達したらこ
の温度を維持する。続けて、第１タンク５のガス調整弁
15を開けてバルブ18,19を全開にし、マスフロ−コント
ローラ８により希釈ガセの流量を所定の値に設定して反
応室１の内部に導入する。
そして、（Ａ）工程においては、第２タンク６のガス
調整弁16を開けてマスフロ−コントローラ10により流量
を所定の値に調節してAs元素含有ガスを供給する。更
に、バルブ17を閉じてバルブ20,21を全開にし、希釈ガ
スをバブラ11に導入してGa元素含有ガスを得る。このガ
スの供給量は恒温槽12の温度とマスフロ−コントローラ
９による希釈ガスと流量で設定したバブラ11内の圧力に
よって設定できる。
調整弁16を開けてマスフロ−コントローラ10により流量
を所定の値に調節してAs元素含有ガスを供給する。更
に、バルブ17を閉じてバルブ20,21を全開にし、希釈ガ
スをバブラ11に導入してGa元素含有ガスを得る。このガ
スの供給量は恒温槽12の温度とマスフロ−コントローラ
９による希釈ガスと流量で設定したバブラ11内の圧力に
よって設定できる。
次の（Ｂ）工程では、バルブ20,24を閉じてGa元素含
有ガスを用いないようにすると共に誘導加熱により
（Ａ）工程にて設定した基板温度より高くなるように温
度を設定する。
有ガスを用いないようにすると共に誘導加熱により
（Ａ）工程にて設定した基板温度より高くなるように温
度を設定する。
然る後、（Ｃ）工程においては再びバルブ17,20を全
開にしてGa元素含有ガスを反応室へ導入し、GaAsを結晶
成長させる。
開にしてGa元素含有ガスを反応室へ導入し、GaAsを結晶
成長させる。
尚、本発明の半導体素子の電子移動度を測定するには
蒸気の反応室にシランガスやジシランガスなどを導入し
てシリコンをGaAs膜にドープすればよい。
蒸気の反応室にシランガスやジシランガスなどを導入し
てシリコンをGaAs膜にドープすればよい。
次に本発明の実施例を述べる。
（例１） 上述した第１図のCVD装置を用いて前記の三段階成長
法に基づき、（Ｂ）工程及び（Ｃ）工程の基板温度を59
0℃,620℃,650℃の三通りに設定して３種類のGaAsエピ
タキシャル膜を生成し、これらのGaAs膜の表面性状を調
べた。
法に基づき、（Ｂ）工程及び（Ｃ）工程の基板温度を59
0℃,620℃,650℃の三通りに設定して３種類のGaAsエピ
タキシャル膜を生成し、これらのGaAs膜の表面性状を調
べた。
即ち、サセプタ２上にＣ面アルミナ単結晶基板（この
基板のエピタキシャル成長面のオフ角度は0.5゜であ
る）を設置し、（Ａ）工程においては第１タンク５より
H2ガスを、第２タンク６よりAsH3ガスを30sccMの流量で
反応室１へ導入し、更にマスフロ−コトローラ10でバル
ブ用水素をバブラ11へ導入して液状のGa（CH3）３をガ
ス化してGa（CH3）３ガスを0.6sccMの流量で反応室１に
導入し、反応室１の内部な挿入する全ガスの流量を3500
sccMに設定し、更に基板温度を470℃に、反応圧力を100
Torrに設定して１分間気相成長させた。かくして（Ａ）
工程にて厚み400ÅのGaAs薄膜を生成した。
基板のエピタキシャル成長面のオフ角度は0.5゜であ
る）を設置し、（Ａ）工程においては第１タンク５より
H2ガスを、第２タンク６よりAsH3ガスを30sccMの流量で
反応室１へ導入し、更にマスフロ−コトローラ10でバル
ブ用水素をバブラ11へ導入して液状のGa（CH3）３をガ
ス化してGa（CH3）３ガスを0.6sccMの流量で反応室１に
導入し、反応室１の内部な挿入する全ガスの流量を3500
sccMに設定し、更に基板温度を470℃に、反応圧力を100
Torrに設定して１分間気相成長させた。かくして（Ａ）
工程にて厚み400ÅのGaAs薄膜を生成した。
次の（Ｂ）工程においては、基板温度を590℃,620℃,
650℃のいずれかに設定すると共にバルブ17,20を閉じて
Ga（CH3）３ガスの流量を零にしたこと以外は（Ａ）工
程と同じ条件に設定して５分間熱アニールを行った。
650℃のいずれかに設定すると共にバルブ17,20を閉じて
Ga（CH3）３ガスの流量を零にしたこと以外は（Ａ）工
程と同じ条件に設定して５分間熱アニールを行った。
（Ｃ）工程においては、バルブ17,20を開いてGa（C
H3）３ガスを1.2sccMを流量で、AsH3ガスを96sccMの流
量で反応室内部へ導入し、他は（Ｂ）工程と全く同じ条
件に設定し、更に基板温度を（Ｂ）工程にて設定した温
度と同じにし、これにより、（Ａ）工程にて得られたGa
As薄膜畳に６μｍの厚みでGaAs膜をそれぞれエピタキシ
ャル成長させた。
H3）３ガスを1.2sccMを流量で、AsH3ガスを96sccMの流
量で反応室内部へ導入し、他は（Ｂ）工程と全く同じ条
件に設定し、更に基板温度を（Ｂ）工程にて設定した温
度と同じにし、これにより、（Ａ）工程にて得られたGa
As薄膜畳に６μｍの厚みでGaAs膜をそれぞれエピタキシ
ャル成長させた。
かくして得られたGaAsエピタキシャル膜の表面を走査
型電子顕微鏡を用いて試料表面から60゜の傾斜方向より
撮影したところ、基板温度が590℃620℃、650℃である
場合、それぞれ第２図乃至第４図に示す通りとなった。
尚、これらの写真図は倍率×2500である。
型電子顕微鏡を用いて試料表面から60゜の傾斜方向より
撮影したところ、基板温度が590℃620℃、650℃である
場合、それぞれ第２図乃至第４図に示す通りとなった。
尚、これらの写真図は倍率×2500である。
第２図乃至第４図から明らかな通り、基板温度が620
℃である第３図においては優れた表面平滑性が得られた
のに対して、第２図及び第４図は微小な窪みや凹凸が生
じていることが判る。
℃である第３図においては優れた表面平滑性が得られた
のに対して、第２図及び第４図は微小な窪みや凹凸が生
じていることが判る。
また、第２図乃至第４図にて示されたGaAs膜につい
て、その表面性状を表面粗さ計を用いて測定したとこ
ろ、それぞれの表面粗さは0.3S,0.08S,1.0Sであった。
て、その表面性状を表面粗さ計を用いて測定したとこ
ろ、それぞれの表面粗さは0.3S,0.08S,1.0Sであった。
（例２） 本例においては、Ｃ面アルミナ単結晶基板に対してこ
のエピタキシャル成長面のオフ角度を0.5゜,2゜,4゜,6
゜の４通りに変えて結晶成長を行い、そのGaAsエピタキ
シャル膜の表面性状を調べた。
のエピタキシャル成長面のオフ角度を0.5゜,2゜,4゜,6
゜の４通りに変えて結晶成長を行い、そのGaAsエピタキ
シャル膜の表面性状を調べた。
即ち、（例１）中、エピタキシャル成長面のオフ角度
を上記の４通りに変えた４種類の基板を作製し、それぞ
れの基板に対して（Ｂ）工程及び（Ｃ）工程にて設定す
る基板温度を620℃とし、他は（例１）と同一の製造条
件にしてGaAsエイタキシャル膜を生成した。そして、そ
の膜表面の平滑性を走査型電子顕微鏡を用いて試料表面
から75゜の傾斜方向より撮影したところ、オフ角度が0.
5゜,2゜,4゜,6゜である場合、それぞれ第５時乃至第８
図に示す通りとなった。尚、これらの写真図は倍率×25
00である。
を上記の４通りに変えた４種類の基板を作製し、それぞ
れの基板に対して（Ｂ）工程及び（Ｃ）工程にて設定す
る基板温度を620℃とし、他は（例１）と同一の製造条
件にしてGaAsエイタキシャル膜を生成した。そして、そ
の膜表面の平滑性を走査型電子顕微鏡を用いて試料表面
から75゜の傾斜方向より撮影したところ、オフ角度が0.
5゜,2゜,4゜,6゜である場合、それぞれ第５時乃至第８
図に示す通りとなった。尚、これらの写真図は倍率×25
00である。
第５図乃至第８図から明らかな通り、オフ角度が0.5
゜,2゜,4゜に相当する第５図乃至第７図は、いずれも表
面平滑性を示しており、殊に第６図では顕著に平滑な表
面を示している。これに対して、第８図は凹凸が著しく
目立っている。
゜,2゜,4゜に相当する第５図乃至第７図は、いずれも表
面平滑性を示しており、殊に第６図では顕著に平滑な表
面を示している。これに対して、第８図は凹凸が著しく
目立っている。
また第５図乃至第８図にて示されたGaAs膜について、
その表面粗さを表面粗さ計を用いて測定したところ、そ
れぞれ、0.08S,0.03S,0.08S,0.3Sであった。
その表面粗さを表面粗さ計を用いて測定したところ、そ
れぞれ、0.08S,0.03S,0.08S,0.3Sであった。
以上の通り、本発明の半導体素子の製法によれば、表
面平滑性に優れた半導体素子を得るためにエピサキシャ
ル成長面を有する基体の成長温度並びにその成長面のオ
フ温度をそれぞれ所定の範囲内に設定すればよく、これ
により、製造上のコントロールが容易となって品質が安
定し、製造歩留りが向上する。
面平滑性に優れた半導体素子を得るためにエピサキシャ
ル成長面を有する基体の成長温度並びにその成長面のオ
フ温度をそれぞれ所定の範囲内に設定すればよく、これ
により、製造上のコントロールが容易となって品質が安
定し、製造歩留りが向上する。
尚、本実施例においてはGaAs膜のエピタキシャル成長
を述べているが、GaAsの一部をAl,P,Inなどで置換したg
axAl1-xAs,GaAsxP1-xIn2-xAsや他の第III・Ｖ族化合物
半導体についても本発明の製法を用いれば同様な表面平
滑性が得られる。
を述べているが、GaAsの一部をAl,P,Inなどで置換したg
axAl1-xAs,GaAsxP1-xIn2-xAsや他の第III・Ｖ族化合物
半導体についても本発明の製法を用いれば同様な表面平
滑性が得られる。
第１図は本発明の実施例に用いられるCVD装置の説明
図、第２図は本発明の実施例にて基板温度を590℃に設
定した場合のGaAsエピタキシャル膜表面の結晶の構造を
示す電子顕微鏡写真、第３図はこの基板温度を620℃に
設定した場合のGaAsエピタキシャル膜表面の結晶の構造
を示す電子顕微鏡写真、第４図はこの基板温度を650℃
に設定した場合のGaAsエピタキシャル膜表面の結晶の構
造を示す電子顕微鏡写真であり、第５図は本発明の実施
例にて基板のエピタキシャル成長面を0.5゜に設定した
場合のGaAsエピタキシャル膜表面の結晶の構造を示す電
子顕微鏡写真、第６図はこの基板のエピタキシャル成長
面を２゜に設定した場合のGaAsエピタキシャル膜表面の
結晶の構造を示す電子顕微鏡写真、第７図はこの基板の
エピタキシャル成長面を４゜に設定した場合のGaAsエピ
タキシャル膜表面の結晶の構造を示す顕微鏡写真、第８
図はこの基板のエピタキシャル成長面を６゜に設定した
場合のGaAsエピタキシャル膜表面の結晶の構造を示す顕
微鏡写真である。 １……反応室、２……サセプタ ３……アルミナ単結晶基板 11……バブラ、12……恒温槽 ８、９、10……マスフロ−コントローラ
図、第２図は本発明の実施例にて基板温度を590℃に設
定した場合のGaAsエピタキシャル膜表面の結晶の構造を
示す電子顕微鏡写真、第３図はこの基板温度を620℃に
設定した場合のGaAsエピタキシャル膜表面の結晶の構造
を示す電子顕微鏡写真、第４図はこの基板温度を650℃
に設定した場合のGaAsエピタキシャル膜表面の結晶の構
造を示す電子顕微鏡写真であり、第５図は本発明の実施
例にて基板のエピタキシャル成長面を0.5゜に設定した
場合のGaAsエピタキシャル膜表面の結晶の構造を示す電
子顕微鏡写真、第６図はこの基板のエピタキシャル成長
面を２゜に設定した場合のGaAsエピタキシャル膜表面の
結晶の構造を示す電子顕微鏡写真、第７図はこの基板の
エピタキシャル成長面を４゜に設定した場合のGaAsエピ
タキシャル膜表面の結晶の構造を示す顕微鏡写真、第８
図はこの基板のエピタキシャル成長面を６゜に設定した
場合のGaAsエピタキシャル膜表面の結晶の構造を示す顕
微鏡写真である。 １……反応室、２……サセプタ ３……アルミナ単結晶基板 11……バブラ、12……恒温槽 ８、９、10……マスフロ−コントローラ
Claims (1)
- 【請求項１】第III族元素含有ガス及び第Ｖ族元素含有
ガスが導入される反応室内部にアルミナ単結晶基板が配
置され、該基板上に第III・Ｖ族化合物半導体をエピタ
キシャル成長させる有機金属熱分解気相成長法に用いて
成る半導体素子の製法において、前記基板のエピタキシ
ャル成長面をオフ角度５゜以下、（但し０゜は含まな
い）に設定すると共に、該基板を600〜640℃の温度範囲
内に設定してエピタキシャル成長したことを特徴とする
半導体素子の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7526886A JPH084073B2 (ja) | 1986-03-31 | 1986-03-31 | 半導体素子の製法 |
| US07/281,937 US4908074A (en) | 1986-02-28 | 1988-12-06 | Gallium arsenide on sapphire heterostructure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7526886A JPH084073B2 (ja) | 1986-03-31 | 1986-03-31 | 半導体素子の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62232120A JPS62232120A (ja) | 1987-10-12 |
| JPH084073B2 true JPH084073B2 (ja) | 1996-01-17 |
Family
ID=13571306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7526886A Expired - Fee Related JPH084073B2 (ja) | 1986-02-28 | 1986-03-31 | 半導体素子の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084073B2 (ja) |
-
1986
- 1986-03-31 JP JP7526886A patent/JPH084073B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62232120A (ja) | 1987-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004173B1 (ko) | 실리콘 기판상에 단결정 β-sic층을 성장시키는 방법 | |
| JP2704181B2 (ja) | 化合物半導体単結晶薄膜の成長方法 | |
| US5760426A (en) | Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13 | |
| US10907273B2 (en) | Growing epitaxial 3C-SiC on single-crystal silicon | |
| US4908074A (en) | Gallium arsenide on sapphire heterostructure | |
| JP3879173B2 (ja) | 化合物半導体気相成長方法 | |
| JPS6134928A (ja) | 元素半導体単結晶薄膜の成長法 | |
| CN112795871A (zh) | 一种AlN薄膜的制备方法 | |
| JPH0331678B2 (ja) | ||
| CA1337170C (en) | Method for forming crystalline deposited film | |
| US5221412A (en) | Vapor-phase epitaxial growth process by a hydrogen pretreatment step followed by decomposition of disilane to form monocrystalline Si film | |
| WO2023079880A1 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| JP3946805B2 (ja) | 窒化ガリウム系化合物半導体の結晶成長方法 | |
| JPH033233A (ja) | 化合物半導体単結晶薄膜の成長方法 | |
| JP2004006568A (ja) | ３−５族化合物半導体の製造方法 | |
| JPH07312350A (ja) | 窒化ガリウム系化合物半導体の結晶成長方法 | |
| JPH084073B2 (ja) | 半導体素子の製法 | |
| JP2704223B2 (ja) | 半導体素子 | |
| JPH0529234A (ja) | エピタキシヤル成長法 | |
| JP2704224B2 (ja) | 半導体素子及びその製法 | |
| JP2736417B2 (ja) | 半導体素子の製法 | |
| JP7259906B2 (ja) | ヘテロエピタキシャルウェーハの製造方法 | |
| JP2753832B2 (ja) | 第▲ｉｉｉ▼・ｖ族化合物半導体の気相成長法 | |
| JPS61275191A (ja) | ＧａＡｓ薄膜の気相成長法 | |
| JPS62202894A (ja) | 第３・ｖ族化合物半導体の気相成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |