KR20220138805A - 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치 - Google Patents

아몰퍼스 실리콘막의 결정화 방법 및 성막 장치 Download PDF

Info

Publication number
KR20220138805A
KR20220138805A KR1020220037016A KR20220037016A KR20220138805A KR 20220138805 A KR20220138805 A KR 20220138805A KR 1020220037016 A KR1020220037016 A KR 1020220037016A KR 20220037016 A KR20220037016 A KR 20220037016A KR 20220138805 A KR20220138805 A KR 20220138805A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon film
temperature
gas
crystallizing
Prior art date
Application number
KR1020220037016A
Other languages
English (en)
Inventor
다츠야 미야하라
다이스케 스즈키
요시히로 다케자와
유키 다나베
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20220138805A publication Critical patent/KR20220138805A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials

Abstract

퇴적된 아몰퍼스 실리콘막의 표층의 실리콘을 응집시켜 결정핵을 형성하여, 아몰퍼스 실리콘을 결정화하는 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치를 제공한다.
기판 위에 형성된 시드층 위에 아몰퍼스 실리콘막을 제1 온도에서 가열하면서 형성하는 공정과,
상기 아몰퍼스 실리콘막을 상기 제1 온도보다도 높은 제2 온도에서 가열하여 상기 아몰퍼스 실리콘막의 표층의 실리콘을 응집시켜, 상기 표층에 결정핵을 형성하는 공정을 갖는다.

Description

아몰퍼스 실리콘막의 결정화 방법 및 성막 장치{AMORPHOUS SILICON FILM CRYSTALLIZATION METHOD AND FILM FORMING APPARATUS}
본 발명은, 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치에 관한 것이다.
종래부터, 피처리면 위에 아미노실란계 가스를 공급해서 시드층을 형성하는 공정과, 시드층 위에 아미노기를 포함하지 않는 실란계 가스를 공급해서 실리콘막을 형성하는 공정을 구비하고, 시드층 형성 공정에 있어서의 처리 온도를 350℃ 이하 실온(25℃) 이상의 범위로 하는 실리콘막의 성막 방법이 알려져 있다(예를 들어, 특허문헌 1 참조).
일본 특허 공개 제2015-45082호 공보
본 개시는, 퇴적된 아몰퍼스 실리콘막의 표층의 실리콘을 응집시켜 결정핵을 형성하여, 아몰퍼스 실리콘을 결정화하는 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치를 제공한다.
상기 목적을 달성하기 위해서, 본 발명의 일 양태에 관한 아몰퍼스 실리콘막의 결정화 방법은, 기판 위에 형성된 시드층 위에 아몰퍼스 실리콘막을 제1 온도에서 가열하면서 형성하는 공정과,
상기 아몰퍼스 실리콘막을 상기 제1 온도보다도 높은 제2 온도에서 가열하여 상기 아몰퍼스 실리콘막의 표층의 실리콘을 응집시켜, 상기 표층에 결정핵을 형성하는 공정을 갖는다.
본 개시에 의하면, 아몰퍼스 실리콘막의 표층으로부터 결정화를 행할 수 있다.
도 1은 본 개시의 실시 형태에 관한 성막 장치를 나타낸 도면이다.
도 2는 종래의 아몰퍼스 실리콘의 결정화 방법과 본 실시 형태에 관한 아몰퍼스 실리콘의 결정화 방법의 일례를 나타낸 도면이다.
도 3은 본 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법의 단면 구성의 일례를 나타낸 도면이다.
도 4는 본 개시의 제1 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법의 일례를 나타낸 도면이다.
도 5는 본 개시의 제2 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법의 일례를 나타낸 도면이다.
도 6은 본 개시의 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법을 본 실시 형태에 관한 성막 장치에서 실시한 실시예를 나타낸 도면이다.
도 7은 실시예에 있어서의 결정화의 기점을 나타낸 도면이다.
도 8은 실시예에 관한 아몰퍼스 실리콘막의 결정화 방법의 결정화 온도의 평가 결과를 나타낸 도면이다.
도 9는 도 8에서 도시한 특성 B에 관한 실시예와, 특성 C에 관한 실시예의 단면 구조를 비교한 도면이다.
도 10은 특성 B에 관한 실시예를, 고온 아몰퍼스 실리콘막 형성 공정의 온도를 변화시켜 실시한 실시 결과를 나타낸 도면이다.
이하, 도면을 참조하여, 본 발명을 실시하기 위한 형태의 설명을 행한다.
도 1은, 본 개시의 실시 형태에 관한 성막 장치를 나타낸 도면이다. 본 실시 형태에서는, 성막 장치를 종형 열처리 장치로서 구성한 예에 대하여 설명한다. 또한, 본 개시에 관한 성막 장치는, 종형 열처리 장치에 한정되지 않고, 성막이 가능한 다양한 성막 장치에 적용할 수 있다. 적용 가능한 성막 장치에는, 매엽식 성막 장치나, 세미 배치식 성막 장치도 포함된다. 본 실시 형태에 있어서는, 성막 장치를 종형 열처리 장치로서 구성한 예를 들어 설명한다.
종형 열처리 장치는 결정화 실리콘막을 기판인 웨이퍼(W)에 형성하기 위해서, CVD 프로세스를 행한다. 즉, 성막 처리를 웨이퍼(W)에 대하여 행한다. 이 성막 처리는, 열 CVD(Chemical Vapor Deposition)에 의한 처리이다.
종형 열처리 장치는, 길이 방향이 수직 방향을 향한 대략 원통형의 진공 용기인 반응관(11)을 구비하고 있다. 반응관(11)은, 내부관(12)과, 당해 내부관(12)을 덮음과 함께 내부관(12)과 일정한 간격을 갖도록 형성된 천장이 있는 외부관(13)으로 구성된 이중관 구조를 갖는다. 내부관(12) 및 외부관(13)은, 내열 재료, 예를 들어 석영에 의해 형성되어 있다. 반응관(11)은, 기판을 처리하는 폐쇄된 공간을 형성하므로, 처리실이라고 칭해도 된다.
외부관(13)의 하방에는, 통 형상으로 형성된 스테인리스강(SUS)으로 이루어지는 매니폴드(14)가 배치되어 있다. 매니폴드(14)는, 외부관(13)의 하단과 기밀하게 접속되어 있다. 또한, 내부관(12)은, 매니폴드(14)의 내벽으로부터 돌출됨과 함께, 매니폴드(14)와 일체로 형성된 지지 링(15)에 지지되어 있다.
매니폴드(14)의 하방에는 덮개체(16)가 배치되고, 보트 엘리베이터(10)에 의해 덮개체(16)는 상승 위치와, 하강 위치의 사이에서 승강 가능하게 구성된다. 도 1에서는, 상승 위치에 위치하는 상태의 덮개체(16)를 나타내고 있으며, 이 상승 위치에 있어서 덮개체(16)는, 매니폴드(14)의 하방측의 반응관(11)의 개구부(17)를 폐쇄하고, 반응관(11) 내를 기밀하게 한다. 덮개체(16)에는, 예를 들어 석영으로 이루어지는 웨이퍼 보트(3)가 적재되어 있다. 웨이퍼 보트(3)는, 기판으로서 처리되는 다수매의 웨이퍼(W)를, 수직 방향으로 소정의 간격을 두고 수평하게 유지 가능하게 구성되어 있다. 반응관(11)의 주위에는, 반응관(11)을 둘러싸도록 단열체(18)가 마련되고, 그 내벽면에는, 예를 들어 가열부인 저항 발열체로 이루어지는 히터(19)가 마련되어 있으며, 반응관(11) 내를 가열할 수 있다.
매니폴드(14)에 있어서, 상기 지지 링(15)의 하방측에는, 처리 가스 도입관(21) 및 퍼지 가스 도입관(31)이 삽입 관통되고, 각 가스 도입관(21, 31)의 하류단은, 내부관(12) 내의 웨이퍼(W)에 가스를 공급할 수 있도록 배치되어 있다. 예를 들어 처리 가스 도입관(21)의 상류측은 분기되어 분기로(22A 내지 22C)를 형성하고, 분기로(22A 내지 22C)의 각 상류단은, 디이소프로필아미노실란(DIPAS) 가스의 공급원(23A), 디실란(Si2H6) 가스의 공급원(23B), 모노아미노실란(SiH4) 가스의 공급원(23C)에 접속되어 있다. 그리고 분기로(22A 내지 22C)에는, 각각 가스 공급 기구(24A 내지 24C)가 개재 설치되어 있다. 가스 공급 기구(24A 내지 24C)는 각각 밸브나 매스 플로 컨트롤러를 구비하고 있고, 가스 공급원(23A 내지 23C)으로부터 처리 가스 도입관(21)으로 공급되는 처리 가스의 유량을 각각 제어할 수 있도록 구성되어 있다.
DIPAS 가스는, 웨이퍼(W)의 표면에 형성된 산화실리콘막의 표면에 제1 시드층을 형성하기 위한 시드층 형성용 가스이며, 가스 공급원(23A) 및 가스 공급 기구(24A)는 DIPAS 가스 공급부를 구성한다.
Si2H6 가스는, 제1 시드층의 표면에 제2 시드층을 형성하기 위한 시드층 형성용 가스이며, 가스 공급원(23B) 및 가스 공급 기구(24B)는 Si2H6(디실란) 가스 공급부를 구성한다.
또한, Si2H6 가스는, 제2 시드층 위에 또한 아몰퍼스 실리콘막을 퇴적시키기 위한 실리콘 함유 가스로서 사용해도 된다. 상세는 후술한다.
DIPAS 가스 공급부 및 디실란 가스 공급부는, 시드층을 형성하기 위한 가스 공급부이므로, 시드층 형성 가스 공급부라고 칭해도 된다.
또한, 본 실시 형태에서는, 시드층 형성용 가스를 2종류 사용하는 예를 들어 설명하고 있지만, 시드층 형성용 가스는, 어느 1종류여도 된다. 또한, 시드층이 이미 형성된 웨이퍼(W) 위에 성막을 행하는 경우에는, 시드층 형성 가스 공급부는 없어도 된다. 또한, 시드층 형성 가스 공급부를 사용하는 경우라도, DIPAS 가스 및 Si2H6 가스 이외의 가스를 사용해도 된다. 이와 같이, 일례로서 드는 DIPAS 가스 공급부 및 디실란 가스 공급부, 또한 시드층 형성 가스 공급부는, 필요에 따라 마련하도록 해도 된다.
SiH4 가스는, 시드층이 형성된 웨이퍼(W)에 아몰퍼스 실리콘(Si)막을 성막하기 위한 성막 가스이며, 가스 공급원(23C) 및 가스 공급 기구(24C)는 실란 가스 공급부를 구성한다. 또한, 실란 가스는, 아몰퍼스 실리콘막의 성막에 사용되는 가스이기 때문에, 실란 가스 공급부를 성막 가스 공급부라고 칭해도 된다.
또한, 퍼지 가스 도입관(31)의 상류측은, 퍼지 가스인 질소(N2) 가스의 공급원(32)에 접속되어 있다. 퍼지 가스 도입관(31)에는, 가스 공급 기구(33)가 개재 설치되어 있다. 가스 공급 기구(33)는 가스 공급 기구(24A 내지 24E)와 마찬가지로 구성되고, 도입관(31)의 하류측으로의 퍼지 가스의 유량을 제어한다.
또한 매니폴드(14)에는, 지지 링(15)의 상방에 있어서의 측면에 배기구(25)가 개구되어 있어, 내부관(12)에서 발생한 배기 가스 등은 내부관(12)과 외부관(13)의 사이에 형성된 공간을 통과해서 당해 배기구(25)에 배기된다. 배기구(25)에는 배기관(26)이 기밀하게 접속되어 있다. 배기관(26)에는, 그 상류측으로부터 밸브(27)와, 진공 펌프(28)가 이 순서로 개재 설치되어 있다. 밸브(27)의 개방도가 조정됨으로써, 반응관(11) 내의 압력이 원하는 압력으로 제어된다.
종형 열처리 장치에는, 컴퓨터에 의해 구성된 제어부(30)가 마련되어 있고, 제어부(30)는 프로그램을 구비하고 있다. 이 프로그램은, 웨이퍼(W)에 대하여 후술하는 일련의 처리 동작을 행할 수 있도록, 종형 열처리 장치(1)의 각 부에 제어 신호를 출력하여, 당해 각 부의 동작을 제어할 수 있도록 스텝군이 짜여져 있다. 구체적으로는, 보트 엘리베이터(10)에 의한 덮개체(16)의 승강, 히터(19)의 출력(즉 웨이퍼(W)의 온도), 밸브(27)의 개방도, 가스 공급 기구(24A 내지 24C, 33)에 의한 각 가스의 반응관(11) 내로의 공급 유량 등이 제어되도록, 제어 신호가 출력된다. 이 프로그램은 예를 들어 하드 디스크, 플렉시블 디스크, 콤팩트 디스크, 마그네트 옵티컬 디스크(MO), 메모리 카드 등의 기억 매체에 저장된 상태로 제어부(30)에 저장된다.
상세는 후술하지만, 제어부(30)는, 아몰퍼스 실리콘막의 성막 시와, 결정핵의 형성 시에 히터(19)를 다른 온도 설정으로 하는 제어도 행한다.
도 2는, 종래의 아몰퍼스 실리콘의 결정화 방법과 본 실시 형태에 관한 아몰퍼스 실리콘의 결정화 방법의 일례를 나타낸 도면이다.
도 2의 (a)는, 종래의 아몰퍼스 실리콘막의 결정화 방법을 나타낸 도면이고, 도 2의 (b)는, 본 실시 형태에 관한 아몰퍼스 실리콘막의 성막 방법에 의해 성막된 아몰퍼스 실리콘막(60)의 일례를 나타낸 도면이다. 도 2의 (a)에 도시한 바와 같이, 종래의 아몰퍼스 실리콘막의 결정화에서는, 하지인 SiO2의 저면으로부터 결정핵이 형성되고, 그 후, 그 저면의 결정핵을 기초로 결정 성장한다(저면으로부터 표면 방향으로의 결정 성장).
한편, 도 2의 (b)에 도시한 바와 같이, 본 실시 형태에 관한 아몰퍼스 실리콘막의 성막 방법에서는, 표면측에 결정핵(61)이 형성되고, 그 결정핵(61)이 표면으로부터 저면측으로 결정 성장한다. 즉, 도 2의 (b)에 도시된 바와 같이, 본 실시 형태에 관한 아몰퍼스 실리콘막의 성막 방법에 의해 성막된 아몰퍼스 실리콘막(60)은, 표층에 결정핵(61)을 갖는다. 즉, 아몰퍼스 실리콘막(60)의 표층에서 응집이 발생하여, 결정핵(61)이 형성된다. 그리고, 결정핵(61)이 존재하는 표층으로부터 저부를 향해 결정화가 진행된다.
도 2의 (c)는, 종래의 아몰퍼스 실리콘막의 결정화 방법에 의해 형성되는 아몰퍼스 실리콘막을 나타낸 도면이다. 실리콘 산화막(40) 위에 시드층(50)이 형성되고, 시드층(50) 위에 아몰퍼스 실리콘막(160)이 형성된다. 그리고, 이대로 가열되어, 실리콘 산화막(40) 부근에 결정핵(161)이 형성되게 된다.
도 3은, 본 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법의 단면 구성의 일례를 나타낸 도면이다. 도 3에 도시된 바와 같이, 웨이퍼(W) 위에 실리콘 산화막(40)과, 시드층(50)이 형성되고, 시드층(50) 위에 아몰퍼스 실리콘막(60)이 형성되어 있다. 그리고, 아몰퍼스 실리콘막(60)의 표층에는, 고온 아몰퍼스 실리콘막(65)이 형성되어 있다. 고온 아몰퍼스 실리콘막(65)은, 아몰퍼스 실리콘막(60)보다도 고온의 온도대에서 형성되는 아몰퍼스 실리콘막이며, 시드층(50) 위의 아몰퍼스 실리콘막(60)과는 막질이 다르고, 결정핵이 형성되는 아몰퍼스 실리콘막이다.
이와 같이, 본 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법에서는, 아몰퍼스 실리콘막(60)의 표층에 막질이 다른 고온 아몰퍼스 실리콘막(65)을 형성하고, 표층에서의 결정핵 형성 및 표층으로부터의 결정 성장을 실현한다.
도 4는, 본 개시의 제1 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법의 일례를 나타낸 도면이다.
도 4의 (a)는, 기판 도입 공정의 일례를 나타낸 도면이며, 초기 상태의 웨이퍼(W)의 단면 구성을 나타낸다.
처음에, 도 4의 (a)에 도시한 웨이퍼(W)가 도시하지 않은 반송 기구에 의해 웨이퍼 보트(3)로 반송되어 보유 지지된다. 그 후, 웨이퍼 보트(3)가 하강 위치에 위치하는 덮개체(16) 위에 배치된다. 그리고 덮개체(16)가 상승 위치를 향해 상승하고, 웨이퍼 보트(3)가 반응관(11) 내에 반입되고, 덮개체(16)에 의해 반응관(11)의 개구부(17)가 폐쇄되어, 당해 반응관(11) 내가 기밀하게 된다. 계속해서, 반응관(11) 내에 퍼지 가스의 공급이 행해짐과 함께 반응관(11) 내가 배기되어 소정의 압력의 진공 분위기로 됨과 함께, 히터(19)에 의해 웨이퍼(W)가 소정의 온도가 되도록 가열된다. 이때의 온도는, 웨이퍼(W) 위에 실리콘막을 퇴적시키는 데 적합한 소정의 성막 온도로 설정된다. 또한, 히터(19)의 온도 제어는, 제어부(30)가 행하도록 해도 된다.
도 4의 (b)는, 시드층 형성 공정의 일례를 나타낸 도면이다.
웨이퍼(W)를 가열 후, 퍼지 가스의 공급이 정지되고, 반응관(11) 내에 DIPAS 가스가 공급된다. 이 DIPAS 가스가, 웨이퍼(W)의 산화실리콘막(40)의 표면에 퇴적되고, 산화실리콘막(40)을 피복하도록 시드층(50)이 형성된다(도시생략).
그러한 후, DIPAS 가스의 공급이 정지되고, 반응관(11) 내에 퍼지 가스가 공급되어, 반응관(11) 내로부터 DIPAS 가스가 퍼지된 후, 반응관(11) 내에 Si2H6 가스가 공급된다. 이 Si2H6 가스가 제1 시드층 위에 퇴적되어, 당해 제1 시드층을 피복하도록 제2 시드층이 형성된다. 그 후, Si2H6 가스의 공급이 정지되고, 반응관(11) 내에 퍼지 가스가 공급되어, 반응관(11) 내로부터 Si2H6 가스가 퍼지된다.
도 4의 (c)는, 성막 공정의 일례를 나타낸 도면이다.
시드층 형성 공정의 후, 퍼지 가스의 공급이 정지되고, 반응관(11) 내에 SiH4 가스가 공급된다. 도 4의 (b)에 도시된 바와 같이, SiH4 가스는 제2 시드층 위에 퇴적되고, 아몰퍼스 실리콘막(60)이 제2 시드층을 피복하도록 웨이퍼(W)의 표면 전체에 형성된다. 그리고, SiH4 가스의 퇴적이 계속되고, 아몰퍼스 실리콘막(60)이 성장한다. 즉, 아몰퍼스 실리콘막(60)의 막 두께가 상승하여, 아몰퍼스 실리콘 벌크층으로서 기능한다.
아몰퍼스 실리콘막(60)은, 예를 들어 SiH4 가스를 성막 가스로서 사용하는 경우에는, 440 내지 530℃의 범위 내에서 형성된다.
또한, SiH2 가스 대신에 Si2H6 가스를 사용해도 된다. 이 경우에는, 시드층의 형성 공정으로부터, 성막 공정을 연속해서 실시해도 된다. 또한, Si2H6 가스를 성막 가스로서 사용하는 경우에도, 아몰퍼스 실리콘막(60)은, 440 내지 530℃의 범위 내에서 형성된다.
성막 공정에서, 아몰퍼스 실리콘막(60)이 웨이퍼(W)의 표면에 형성된 시드층(50) 위에 형성된다.
상기 SiH4 가스 또는 Si2H6 가스의 공급 정지 후에, 반응관(11) 내에 퍼지 가스가 공급되고, 반응관(11) 내로부터 SiH4 가스 또는 Si2H6 가스가 퍼지된다.
도 4의 (d)는, 고온 아몰퍼스 실리콘막 형성 공정의 일례를 나타낸 도면이다. 도 4의 (d)에 도시한 바와 같이, 고온 아몰퍼스 실리콘막 형성 공정에서는, 고온대에서 아몰퍼스 실리콘막이 성막된다. 고온대라고 함은, 550℃ 이상 600℃ 미만의 범위 내이며, 바람직하게는 560℃ 이상 580℃ 이하의 온도 범위이다.
이러한 고온대에서 아몰퍼스 실리콘막(65)을 형성함으로써, 아몰퍼스 실리콘막(65)이 응집되어 형성된 결정핵을 포함하는 아몰퍼스 실리콘막(65)을 성막할 수 있다.
또한, 성막 공정 및 고온 아몰퍼스 실리콘막 형성 공정의 온도 설정은, 제어부(30)가 히터(19)를 제어함으로써 설정해도 된다.
도시하지는 않았지만, 이 후, 아몰퍼스 실리콘막(60, 65)을 600℃ 이상 700℃ 미만의 범위에서 어닐함으로써, 고온 아몰퍼스 실리콘막(65)의 결정핵으로부터의 결정 성장을 촉진할 수 있어, 고온 아몰퍼스 실리콘막(65) 및 아몰퍼스 실리콘막(60)을 결정화시킬 수 있다.
또한, 어닐은, 종형 열처리로 내에서 행해도 되고, 외부에 있는 어닐 장치로 웨이퍼(W)를 이송해서 행해도 된다.
도 5는, 본 개시의 제2 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법의 일례를 나타낸 도면이다.
도 5의 (a)는, 웨이퍼 도입 공정의 일례를 나타낸 도면이며, 도 4의 (a)와 마찬가지의 공정이기 때문에, 그 설명을 생략한다.
도 5의 (b)는, 시드층 형성 공정의 일례를 나타낸 도면이다. 도 5의 (b)는, 도 4의 (b)와 마찬가지의 공정이기 때문에, 그 설명을 생략한다.
도 5의 (c)는, 성막 공정의 일례를 나타낸 도면이다. 도 5의 (c)는, 도 4의 (c)와 마찬가지의 공정이기 때문에, 그 설명을 생략한다.
도 5의 (d)는, 열부하 부여 공정의 일례를 나타낸 도면이다. 열부하 부여 공정에서는, 성막 공정에서 형성된 아몰퍼스 실리콘막(60)의 표층에 열부하를 부여한다. 구체적으로는, 질소 등의 불활성 가스를 아몰퍼스 실리콘막(60)의 표층에 공급한다. 온도는, 도 4의 (d)의 고온 아몰퍼스 실리콘막 형성 공정과 마찬가지로, 고온대로 설정되고, 550℃ 이상 600℃ 미만의 범위 내이다. 또한, 바람직하게는 560℃ 이상 580℃ 이하의 온도 범위 내로 설정된다.
실란 가스의 공급은 없지만, 고온 아몰퍼스 실란막 형성 공정과 마찬가지의 고온대로 설정함으로써, 아몰퍼스 실리콘막(60)의 표층이 응집되어, 결정핵(61)이 형성된다. 즉, 고온 아몰퍼스 실리콘막(62)이 형성된다. 이때 발생하는 결정핵은, 도 4의 (d)의, 고온 아몰퍼스 실란막 형성 공정보다도 수가 적은 경우가 많지만, 결정핵이 표층에 형성되므로, 그 후에 어닐을 행함으로써, 표층으로부터의 결정화가 가능해진다.
이와 같이, 불활성 가스의 분위기에 노출시켜 가열을 행함으로써도, 아몰퍼스 실리콘막의 표층에 결정핵을 형성하고, 표층으로부터의 결정화를 실현할 수 있다.
이 후에 어닐을 행해도 되는 것은, 제1 실시 형태에서 설명한 바와 마찬가지이다.
또한, 온도 설정은, 제어부(30)가 히터(19)를 제어함으로써 행해도 된다는 점도, 제1 실시 형태와 마찬가지이다.
다음으로, 제3 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법에 대하여 설명한다. 제1 및 제2 실시 형태에서는, 고온 아몰퍼스 실리콘막 형성 공정에 의해 아몰퍼스 실리콘막(60)의 표층에 실리콘 응집을 발생시켜서, 결정핵(61)을 형성시키고 있었다.
제3 실시 형태에서는, 고온에서 반응관(11) 내를 진공 배기함으로써, 아몰퍼스 실리콘막(60)의 표층에 응집을 발생시켜서, 결정핵(61)을 형성시킨다. 즉, 아몰퍼스 실리콘막(60)의 표층으로부터 진공 배기로 수소를 탈리시키고, 수소 농도가 낮은 막을 형성함으로써 표층에 응집을 발생시켜서, 결정핵(61)을 형성시킨다. 이와 같이, 실란 가스 또는 질소 가스의 공급뿐만 아니라, 진공 배기에 의해 아몰퍼스 실리콘막(60)의 표층에 결정핵(61)을 발생시켜도 된다.
[실시예]
도 6은, 본 개시의 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법을 본 실시 형태에 관한 성막 장치에서 실시한 실시예를 나타낸 도면이다.
도 6에 도시한 바와 같이, 본 실시 형태에 관한 아몰퍼스 실리콘막의 결정 방법을 실시한바, 표층에서 실리콘 응집을 확인할 수 있었다. 또한, 본 실시예는, 제1 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법을 실시한 결과이다.
또한, 성막 공정에서의 온도는 450℃ 이상 500℃ 이하, 고온 아몰퍼스 실리콘막 형성 공정에 있어서의 온도는 560℃ 이상 580℃ 이하에서 행하였다.
이와 같이, 표면에 결정핵이 형성되면, 어닐했을 때에 표층으로부터 저부를 향해 결정화가 진행되어, 아몰퍼스 실리콘막(60) 전체의 결정화를 도모할 수 있다.
도 7은, 실시예에 있어서의 결정화의 기점을 나타낸 도면이다. 도 7에 도시한 바와 같이, 기점의 대부분이 표층으로 되어 있다.
도 8은, 실시예에 관한 아몰퍼스 실리콘막의 결정화 방법의 결정화 온도의 평가 결과를 나타낸 도면이다. 도 8에 있어서는, 종래의 아몰퍼스 실리콘의 성막 방법으로 성막한 아몰퍼스 실리콘막을 580℃에서 어닐한 결과와, 제1 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법의 실시 결과와, 제2 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법의 실시 결과를 비교한 예를 나타낸다. 도 8에 있어서, 횡축이 어닐 시간, 종축이 k값을 나타낸다. k값은, 결정화의 정도를 나타내는 값이다. 실리콘의 경우, k값이 0.05 이하이면 결정화되는 것을 나타낸다.
도 8에 있어서, 특성 A는, 450℃ 이상 500℃ 이하에서 아몰퍼스 실리콘막을 성막하고, 그 후 580℃에서 어닐했을 때의 결정화 시간 특성을 나타낸다. 특성 B는, 450℃ 이상 500℃ 이하에서 아몰퍼스 실리콘막을 성막하고, 그 후 560℃ 이상 580℃ 이하에서 아몰퍼스 실리콘막을 성막하여 캐핑했을 때의 결정화 시간 특성을 나타낸다. 특성 C는, 450℃ 이상 500℃ 이하에서 아몰퍼스 실리콘막을 성막하고, 그 후 560℃ 이상 580℃ 이하에서 질소 가스에 노출시켰을 때의 결정화 시간 특성을 나타낸다.
도 8에 도시한 바와 같이, 본 실시예에 관한 특성 B, C는, 약 6시간에 결정화되었다. 한편, 비교예에 관한 특성 A는, 결정화되기까지 24시간 걸렸다. 즉, 본 실시예에 관한 특성 B, C는, 비교예에 관한 특성 A보다도, 약 18시간 단축되었다.
특성 B와 특성 C의 사이에는, 큰 차는 없고, 양쪽 모두 결정화는 매우 빠르지만, 특성 B의 쪽이 결정핵 형성의 인큐베이션 타임이 짧아, 특성 C보다도 약간 우수한 특성을 나타내고 있다.
이와 같이, 본 실시예에 관한 아몰퍼스 실리콘막의 결정화 방법은, 비교예에 관한 종래의 아몰퍼스 실리콘막의 결정화 방법과 비교하여, 매우 단시간에 결정화가 가능하다는 사실이 나타났다.
도 9는, 도 8에서 도시한 특성 B에 관한 실시예와, 특성 C에 관한 실시예의 단면 구조를 비교한 도면이다. 도 9의 (a)는, 특성 B에 관한 실시예이며, 450℃ 이상 500℃ 이하에서 아몰퍼스 실리콘막을 형성한 후, 560℃ 이상 580℃ 이하에서 아몰퍼스 실리콘막을 성막하고 있다. 도 9의 (b)는, 특성 B에 관한 실시예이며, 450℃ 이상 500℃ 이하에서 아몰퍼스 실리콘막을 형성한 후, 560℃ 이상 580℃ 이하에서 질소 분위기에 노출시키고 있다. 투과형 현미경(TEM)으로 촬영한 단면 구조에 대해서는, 양쪽 모두 표층에 결정핵이 형성되어 있다. 도 9의 (a)의 특성 B에 관한 실시예의 쪽이, 형성된 결정핵의 수가 많아，실리콘 응집 확률이 높다고 할 수 있다.
그러나, 양자 모두 양호한 단면 구조가 얻어져 있어, 표층으로부터의 결정화가 되어 있음을 알 수 있다.
도 10은, 특성 B에 관한 실시예를, 고온 아몰퍼스 실리콘막 형성 공정의 온도를 변화시켜서 실시한 실시 결과를 나타낸 도면이다.
도 10의 (a)는, 고온 아몰퍼스 실리콘막 형성 공정의 온도를 550℃, 도 10의 (b)는 560℃, 도 10의 (c)는 570℃, 도 10의 (d)는 580℃에서 실시한 예를 나타내고 있다.
도 10의 (a)의 경우에는 실리콘 응집이 발생하지 않고, 도 10의 (b) 내지 (d)에서는 발생하고 있다. 또한, 실리콘 응집의 수는, 온도가 560℃, 570℃, 580℃로 높아짐에 따라서 증가하고 있다. 이와 같이, 모노실란으로 고온 아몰퍼스 실리콘막 형성 공정을 실시한 경우, 560℃ 내지 580℃의 온도 범위로 설정하는 것이 바람직하다는 사실이 나타났다.
또한, 고온 아몰퍼스 실리콘막 형성 공정은, 디실란이나 트리실란 등의 다양한 실란 가스로 가능하고, 모든 실란이 560℃ 내지 580℃가 최적인 것만은 아니며, 이 범위에 한정되는 것은 아니다.
이상, 설명한 바와 같이, 본 실시 형태에 관한 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치에 의하면, 표층측에 실리콘 응집을 발생시켜서 결정핵을 형성하고, 표층측으로부터 저면측을 향해 결정화를 진행시킬 수 있다.
이상, 본 개시의 바람직한 실시 형태 및 실시예에 대하여 상세히 설명하였지만, 본 개시는, 상술한 실시 형태 및 실시예에 제한되지 않으며, 본 개시의 범위를 일탈하지 않고, 상술한 실시 형태 및 실시예에 다양한 변형 및 치환을 가할 수 있다.

Claims (13)

  1. 기판 위에 형성된 시드층 위에 아몰퍼스 실리콘막을 제1 온도에서 가열하면서 형성하는 공정과,
    상기 아몰퍼스 실리콘막을 상기 제1 온도보다도 높은 제2 온도에서 가열하여 상기 아몰퍼스 실리콘막의 표층의 실리콘을 응집시켜, 상기 표층에 결정핵을 형성하는 공정을 갖는, 아몰퍼스 실리콘막의 결정화 방법.
  2. 제1항에 있어서,
    상기 결정핵을 형성하는 공정은, 상기 아몰퍼스 실리콘막에 불활성 가스를 공급하면서 행해지는, 아몰퍼스 실리콘막의 결정화 방법.
  3. 제2항에 있어서,
    상기 불활성 가스는 질소 가스인, 아몰퍼스 실리콘막의 결정화 방법.
  4. 제1항에 있어서,
    상기 결정핵을 형성하는 공정은, 상기 아몰퍼스 실리콘막 위에 또한 아몰퍼스 실리콘막을 퇴적시키면서 행해지는, 아몰퍼스 실리콘막의 결정화 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 아몰퍼스 실리콘막은, 실란 가스를 상기 시드층 위에 공급함으로써 형성되는, 아몰퍼스 실리콘막의 결정화 방법.
  6. 제5항에 있어서,
    상기 실란 가스는, 모노실란 또는 디실란인, 아몰퍼스 실리콘막의 결정화 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 온도는 440℃ 이상 530℃ 미만의 범위 내이고,
    상기 제2 온도는 550℃ 이상 600℃ 미만의 범위 내인, 아몰퍼스 실리콘막의 결정화 방법.
  8. 제7항에 있어서,
    상기 결정핵을 형성하는 공정은, 560℃ 이상 580℃ 이하의 온도에서 행해지는, 아몰퍼스 실리콘막의 결정화 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 결정핵을 형성하는 공정은, 상기 기판이 수용된 처리실을 진공 배기하면서 행해지는, 아몰퍼스 실리콘막의 결정화 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 아몰퍼스 실리콘막을 형성하는 공정 전에, 상기 기판 위에 실리콘을 포함하는 상기 시드층을 형성하는 공정을 더 갖는, 아몰퍼스 실리콘막의 결정화 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 결정핵을 형성하는 공정 후에, 상기 제2 온도보다도 높은 제3 온도에서 상기 아몰퍼스 실리콘막을 어닐하는 공정을 더 갖는, 아몰퍼스 실리콘막의 결정화 방법.
  12. 제11항에 있어서,
    상기 제3 온도는, 650℃ 이상 750℃ 이하의 온도인, 아몰퍼스 실리콘막의 결정화 방법.
  13. 처리실과,
    상기 처리실 내에 마련된 기판을 보유 지지하는 기판 보유 지지구와,
    상기 기판 보유 지지구에 실란 가스를 공급하는 실란 가스 공급부와,
    상기 기판 보유 지지구에 불활성 가스를 공급하는 불활성 가스 공급부와,
    상기 기판 보유 지지구를 가열하는 히터와,
    상기 히터의 온도를, 상기 기판 보유 지지구에 실란 가스를 공급할 때에는 아몰퍼스 실리콘막이 상기 기판 위에 형성되는 제1 온도로 설정하고, 상기 기판 보유 지지구에 불활성 가스를 공급할 때에는, 상기 제1 온도보다도 높고, 상기 아몰퍼스 실리콘막의 표층에 결정핵이 형성되는 제2 온도로 설정하는 제어부를 갖는, 성막 장치.
KR1020220037016A 2021-04-06 2022-03-25 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치 KR20220138805A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021064988A JP2022160318A (ja) 2021-04-06 2021-04-06 アモルファスシリコン膜の結晶化方法及び成膜装置
JPJP-P-2021-064988 2021-04-06

Publications (1)

Publication Number Publication Date
KR20220138805A true KR20220138805A (ko) 2022-10-13

Family

ID=83448357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220037016A KR20220138805A (ko) 2021-04-06 2022-03-25 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치

Country Status (3)

Country Link
US (1) US20220319846A1 (ko)
JP (1) JP2022160318A (ko)
KR (1) KR20220138805A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015045082A (ja) 2013-07-31 2015-03-12 東京エレクトロン株式会社 シリコン膜の成膜方法、薄膜の成膜方法および断面形状制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795316B2 (ja) * 1996-05-21 1998-09-10 日本電気株式会社 半導体装置の製造方法
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011187609A (ja) * 2010-03-08 2011-09-22 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、電子機器
JP2011216759A (ja) * 2010-04-01 2011-10-27 Seiko Epson Corp 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015045082A (ja) 2013-07-31 2015-03-12 東京エレクトロン株式会社 シリコン膜の成膜方法、薄膜の成膜方法および断面形状制御方法

Also Published As

Publication number Publication date
US20220319846A1 (en) 2022-10-06
JP2022160318A (ja) 2022-10-19

Similar Documents

Publication Publication Date Title
JP5393895B2 (ja) 半導体装置の製造方法及び基板処理装置
TWI739263B (zh) 半導體裝置之製造方法、基板處理裝置及程式
US7851379B2 (en) Substrate processing method and substrate processing apparatus
JP5564311B2 (ja) 半導体装置の製造方法、基板処理装置及び基板の製造方法
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
WO2018193664A1 (ja) 成膜装置及びそのクリーニング方法
JPS61117841A (ja) シリコン窒化膜の形成方法
JP4366183B2 (ja) 半導体装置の製造方法
KR20230006435A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20220138805A (ko) 아몰퍼스 실리콘막의 결정화 방법 및 성막 장치
US20220178019A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20150064908A1 (en) Substrate processing apparatus, method for processing substrate and method for manufacturing semiconductor device
WO2010067517A1 (ja) 半導体装置の製造方法
KR20220138808A (ko) 실리콘막의 성막 방법 및 성막 장치
JP7398493B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
TWI837765B (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
JP2021106217A (ja) 膜形成方法及び膜形成装置
KR20230153251A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
JP2023164300A (ja) 基板処理方法、半導体装置の製造方法、プログラム及び基板処理装置
JPH1161421A (ja) 導電膜の形成方法
JPH04324621A (ja) 半導体薄膜の形成方法
JPH04324619A (ja) 半導体薄膜の形成方法
JP2005294690A (ja) 半導体装置の製造方法及び基板処理装置
JPH084073B2 (ja) 半導体素子の製法