JP2014520388A - 非ｃ−平面（Ａｌ，Ｇａ，Ｉｎ）に対するシリコン（Ｓｉ）ドーピングによる、傾斜欠陥形成の抑制および臨界厚の増加 - Google Patents

非ｃ−平面（Ａｌ，Ｇａ，Ｉｎ）に対するシリコン（Ｓｉ）ドーピングによる、傾斜欠陥形成の抑制および臨界厚の増加 Download PDF

Info

Publication number
JP2014520388A
JP2014520388A JP2014510529A JP2014510529A JP2014520388A JP 2014520388 A JP2014520388 A JP 2014520388A JP 2014510529 A JP2014510529 A JP 2014510529A JP 2014510529 A JP2014510529 A JP 2014510529A JP 2014520388 A JP2014520388 A JP 2014520388A
Authority
JP
Japan
Prior art keywords
buffer layer
layer
iii
doped
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014510529A
Other languages
English (en)
Inventor
マシュー ティー． ハーディー，
ポー シャン スー，
スティーブン ピー． デンバース，
ジェイムズ エス． スペック，
シュウジ ナカムラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California
Original Assignee
University of California
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California filed Critical University of California
Publication of JP2014520388A publication Critical patent/JP2014520388A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

ＩＩＩ族窒化物系半導体素子を製作する方法であって、方法は、（ａ）半極性または非極性ＧａＮ基板上またはその上方に１つ以上のバッファ層を成長させることであって、バッファ層は、半極性または非極性ＩＩＩ族窒化物バッファ層である、ことと、（ｂ）ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数が、１つ以上のドープされていないバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数より高くないように、バッファ層をドープすることとを含む。ドープすることは、ミスフィット転位線および追加の貫通転位の形成を低減または防止することができる。バッファ層の厚さおよび／または組成は、バッファ層が、緩和に対するその臨界厚に近いかそれより大きい厚さを有するようなものであることができる。

Description

（関連出願の引用）
本願は、米国特許法§１１９（ｅ）に基づき、同時係属の同一人に譲渡された米国仮特許出願第６１／４８６，０９７号（２０１１年５月１３日出願、Ｍａｔｔｈｅｗ Ｔ．Ｈａｒｄｙ，Ｐｏ Ｓｈａｎ Ｈｓｕ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，およびＳｈｕｊｉ Ｎａｋａｍｕｒａ，名称「ＳＵＰＰＲＥＳＳＩＯＮ ＯＦ ＩＮＣＬＩＮＥＤ ＤＥＦＥＣＴ ＦＯＲＭＡＴＩＯＮ ＡＮＤ ＩＮＣＲＥＡＳＥ ＩＮ ＣＲＩＴＩＣＡＬ ＴＨＩＣＫＮＥＳＳ ＢＹ ＳＩＬＩＣＯＮ ＤＯＰＩＮＧ ＯＮ ＮＯＮ−Ｃ−ＰＬＡＮＥ（Ａｌ，Ｇａ，Ｉｎ）Ｎ」、代理人事件番号３０７９４．４１２−ＵＳ−Ｐ１（２０１１−５７９−１））の利益を主張する。該出願は、参照により本明細書に引用される。
本願は、同時係属の同一人に譲渡された以下の出願に関連する：
米国特許出願第１２／８６１，５３２号（２０１０年８月２３日出願、Ｈｉｒｏａｋｉ Ｏｈｔａ，Ｆｅｎｇ Ｗｕ，Ａｎｕｒａｇ Ｔｙａｇｉ，Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ，およびＥｒｉｎ Ｃ．Ｙｏｕｎｇ，名称「ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＤＥＶＩＣＥＳ ＯＮ ＰＡＲＴＩＡＬＬＹ ＯＲ ＦＵＬＬＹ ＲＥＬＡＸＥＤ ＡＬＬＯＹＳ ＷＩＴＨ ＭＩＳＦＩＴ ＤＩＳＬＯＣＡＴＩＯＮＳ ＡＴ ＴＨＥ ＨＥＴＥＲＯＩＮＴＥＲＦＡＣＥ」、代理人事件番号３０７９４．３１７−ＵＳ−Ｕ１（２００９−７４２−２））、該出願は、米国特許法§１１９（ｅ）に基づき、米国仮特許出願第６１／２３６，０５８号（２００９年８月２１日出願、Ｈｉｒｏａｋｉ Ｏｈｔａ，Ｆｅｎｇ Ｗｕ，Ａｎｕｒａｇ Ｔｙａｇｉ，Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ，およびＳｈｕｊｉ Ｎａｋａｍｕｒａ，名称「ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ−ＢＡＳＥＤ ＤＥＶＩＣＥＳ ＯＮ ＰＡＲＴＩＡＬＬＹ ＯＲ ＦＵＬＬＹ ＲＥＬＡＸＥＤ ＡＬＬＯＹＳ ＷＩＴＨ ＭＩＳＦＩＴ ＤＩＳＬＯＣＡＴＩＯＮＳ ＡＴ ＴＨＥ ＨＥＴＥＲＯＩＮＴＥＲＦＡＣＥ」、代理人事件番号３０７９４．３１７−ＵＳ−Ｐ１ （２００９−７４２−１））の利益を主張する；
米国特許出願第１２／８６１，６５２号（２０１０年８月２３日出願、Ｈｉｒｏａｋｉ Ｏｈｔａ，Ｆｅｎｇ Ｗｕ，Ａｎｕｒａｇ Ｔｙａｇｉ，Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ，Ｓｈｕｊｉ Ｎａｋａｍｕｒａ，およびＥｒｉｎ Ｃ．Ｙｏｕｎｇ，名称「ＡＮＩＳＯＴＲＯＰＩＣ ＳＴＲＡＩＮ ＣＯＮＴＲＯＬ ＩＮ ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ ＱＵＡＮＴＵＭ ＷＥＬＬＳ ＢＹ ＰＡＲＴＩＡＬＬＹ ＯＲ ＦＵＬＬＹ ＲＥＬＡＸＥＤ ＡＬＵＭＩＮＵＭ ＩＮＤＩＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＬＡＹＥＲＳ ＷＩＴＨ ＭＩＳＦＩＴ ＤＩＳＬＯＣＡＴＩＯＮＳ」、代理人事件番号３０７９４．３１８ −ＵＳ−Ｕ１（２００９−７４３−２））、該出願は、米国特許法§１１９（ｅ）に基づき、米国仮特許出願第６１／２３６，０５９号（２００９年８月２１日出願、Ｈｉｒｏａｋｉ Ｏｈｔａ，Ｆｅｎｇ Ｗｕ，Ａｎｕｒａｇ Ｔｙａｇｉ，Ａｒｐａｎ Ｃｈａｋｒａｂｏｒｔｙ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ，およびＳｈｕｊｉ Ｎａｋａｍｕｒａ，名称「ＡＮＩＳＯＴＲＯＰＩＣ ＳＴＲＡＩＮ ＣＯＮＴＲＯＬ ＩＮ ＳＥＭＩＰＯＬＡＲ ＮＩＴＲＩＤＥ ＱＵＡＮＴＵＭ ＷＥＬＬＳ ＢＹ ＰＡＲＴＩＡＬＬＹ ＯＲ ＦＵＬＬＹ ＲＥＬＡＸＥＤ ＡＬＵＭＩＮＵＭ ＩＮＤＩＵＭ ＧＡＬＬＩＵＭ ＮＩＴＲＩＤＥ ＬＡＹＥＲＳ ＷＩＴＨ ＭＩＳＦＩＴ ＤＩＳＬＯＣＡＴＩＯＮＳ」、代理人事件番号３０７９４．３１８−ＵＳ−Ｐ１（２００９−７４３−１）の利益を主張する；
米国特許出願第１２／２８４，４４９号（２０１１年１０月２８日出願、Ｍａｔｔｈｅｗ Ｔ．Ｈａｒｄｙ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，およびＳｈｕｊｉ Ｎａｋａｍｕｒａ，名称「ＳＴＲＡＩＮ ＣＯＭＰＥＮＳＡＴＥＤ ＳＨＯＲＴ−ＰＥＲＩＯＤ ＳＵＰＥＲＬＡＴＴＩＣＥＳ ＯＮ ＳＥＭＩＰＯＬＡＲ ＧＡＮ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＡＮＤ ＳＴＲＥＳＳ ＥＮＧＩＮＥＥＲＩＮＧ」、代理人事件番号３０７９４．３９６−ＵＳ−Ｐ１ （２０１１−２０３））、該出願は、米国特許法§１１９（ｅ）に基づき、同時係属の同一人に譲渡された米国仮特許出願第６１／４０８，２８０号（２０１０年１０月２９日出願、Ｍａｔｔｈｅｗ Ｔ．Ｈａｒｄｙ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，およびＳｈｕｊｉ Ｎａｋａｍｕｒａ，名称「ＳＴＲＡＩＮ ＣＯＭＰＥＮＳＡＴＥＤ ＳＨＯＲＴ−ＰＥＲＩＯＤ ＳＵＰＥＲＬＡＴＴＩＣＥＳ ＯＮ ＳＥＭＩＰＯＬＡＲ ＧＡＮ ＦＯＲ ＤＥＦＥＣＴ ＲＥＤＵＣＴＩＯＮ ＡＮＤ ＳＴＲＥＳＳ ＥＮＧＩＮＥＥＲＩＮＧ」、代理人事件番号３０７９４．３９６−ＵＳ−Ｐ１（２０１１−２０３）の利益を主張する；および
米国仮特許出願第６１／５５０，８７４号（２０１１年１０月２４日出願、Ｐｏ Ｓｈａｎ Ｈｓｕ，Ｍａｔｔｈｅｗ Ｔ．Ｈａｒｄｙ，Ｓｔｅｖｅｎ Ｐ．ＤｅｎＢａａｒｓ，Ｊａｍｅｓ Ｓ．Ｓｐｅｃｋ，およびＳｈｕｊｉ Ｎａｋａｍｕｒａ，名称「ＮＯＮＰＯＬＡＲ／ＳＥＭＩＰＯＬＡＲ （ＡＬ，ＩＮ，Ｂ，ＧＡ）Ｎ ＬＡＳＥＲＳ ＷＩＴＨ ＳＴＲＥＳＳ ＲＥＬＡＸＡＴＩＯＮ ＡＴ ＴＨＥ Ｐ−ＣＬＡＤＤＩＮＧ／Ｐ−ＷＡＶＥＧＵＩＤＩＮＧ ＡＮＤ Ｎ−ＣＬＡＤＤＩＮＧ／Ｎ−ＷＡＶＥＧＵＩＤＩＮＧ ＨＥＴＥＲＯＩＮＴＥＲＦＡＣＥＳ」、代理人事件番号３０７９４．４３７−ＵＳ−Ｐ１（２０１２−２４７）；
これら全ての出願は、参照により本明細書に引用される。
（発明の分野）
本発明は、概して、電子および光電子素子の分野に関し、より具体的には、非ｃ−平面（Ａｌ，Ｇａ，Ｉｎ）に対するシリコン（Ｓｉ）ドーピングによる、傾斜欠陥形成の抑制および臨界厚の増加に関する。
（注：本願は、明細書の全体を通して示されるように、角括弧内の１つ以上の参照番号、例えば［参考文献Ｘ］によっていくつかの異なる刊行物を参照する。これらの参照番号による順序で示されるこれらの異なる刊行物の一覧は、以下の「参考文献」という表題の項に見出すことができる。これらの刊行物のそれぞれは、参照することにより本明細書に組み込まれる。）
最近の進歩にもかかわらず、緑色発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）の性能は、青色または紫色域内で放出する等価素子より遥かに低い。緑色域内で動作する活性領域は、約３０％の量子井戸（ＱＷ）中インジウム（Ｉｎ）組成を要求する。約１０％のＩｎＮとＧａＮとの間の大きな格子不整合のため、そのような構造は、非常に高い歪みで成長されなければならず（例えば、Ｉｎ０．３Ｇａ０．７Ｎに対して、３％）、それによって、結晶品質を低下させ、量子井内の大きな圧電誘導電場につながる。応力緩和もまた、ＬＤ内のＩｎＧａＮ導波層の組成および厚さを制限する［参考文献１］。
従来の平面であるｃ−平面および非極性歪みへテロエピタキシに対して、ｃ−平面上の分解剪断応力（最も好ましいすべり系である）がないことに起因して、応力緩和は、典型的には、すべりを介して生じない。しかしながら、ｃ−平面すべりは、ｃ−平面上に有意な分解剪断応力を有する、（２０−２１）および（１１−２２）半極性配向において観察されている［参考文献２］。
上側層の結晶品質を保存する利用可能な応力緩和機構は、緩和ＩｎＧａＮバッファを成長させる可能性を広げる。成長の間の活性領域歪みの低減に加え、ＩｎＧａＮ仮想基板は、バンドオフセットを低減させるための引っ張り歪みまたは非歪みＩｎＧａＮ障壁、ＱＷ内の圧電分極の低減、およびＩｎＧａＮ導波層のための臨界厚の増加を可能にすることによって、素子設計空間を拡大するであろう。さらに、ｃ−平面すべりは、ｃ−平面に平行な応力のみ解放することができ、より大きい層厚および組成物では、直交方向における応力は、最終的に、別の機構による緩和につながるであろう。
ＡｌＧａＮ膜は、亀裂を介して、この歪みを解放し得るが、この機構は、エピ歪みの圧縮性質のため、ＩｎＧａＮでは、利用可能ではない。臨界厚を十分に超える厚さでは、暗線が、ｃ−方向に対して傾斜されて観察される。（２０−２１）ＩｎＧａＮに対して、これらの線は、成長平面と傾斜ｍ−平面の交線に平行であり、（１１−２２）ＩｎＧａＮでは、線は、成長平面と傾斜ｍ−およびａ−平面との交線に平行に観察される。これらの線は、傾斜ｍ−平面および／またはａ−平面上のすべりによって形成されたミスフィット転位（ＭＤ）である可能性が高い。
図１は、（２０−２１）ＧａＮ基板上の５００ナノメートル（ｎｍ）のＩｎ０．０３Ｇａ０．９７Ｎのカソードルミネッセンス（ＣＬ）画像であり、暗点１００を示し、ｃ−平面すべり線１０２およびｍ−平面すべり線１０４が、背景に見え、ｍ−平面すべり線１０６が、前景に見える。図１では、傾斜線１０４、１０６は、面内ａ−方向に対して、９０°未満の角度にあって、線１０２は、ａ−方向に平行である。図１に示されるように、ｃ−平面およびｍ−平面すべりからのミスフィット転位線間の相互作用は、傾斜線１０４、１０６を装飾する暗点１００によって見られるように、貫通転位（ＴＤ）の倍増につながる。ｃ−平面およびｍ−平面すべり線の交差点における暗点１００は、１×１０８ｃｍ−２を上回る密度を有する新しく形成されたＴＤであり、基板ＴＤ密度は、約０．５−１×１０７ｃｍ−２である。
活性領域から離れて容易に埋入され得、素子性能に無視できる程度の影響をもたらすすべりによって形成されたミスフィット転位線とは対照的に、ＴＤは、いったん形成されると、除去が非常に困難であり、その後成長させられる素子に有害な結果をもたらす。したがって、ＴＤ形成を回避することは、緩和バッファ層を使用して、改善された素子性能を達成するために、非常に望ましく、かつ重要である。
したがって、当技術分野において、追加のＴＤの形成を防止するための改善された方法の必要性が存在する。本発明は、この必要性を充足させる。具体的には、本発明は、欠陥形態および追加のＴＤ形成の防止に対するＳｉドーピングの影響を示す。
前述の先行技術における制限を克服するために、かつ本明細書の熟読および理解に応じて明白となるであろう他の制限を克服するために、本発明は、ＩＩＩ族窒化物系半導体素子を製作する方法であって、（ａ）半極性または非極性ＧａＮ基板上またはその上方に１つ以上のバッファ層を成長させることであって、バッファ層は、半極性または非極性ＩＩＩ族窒化物バッファ層である、ことと、（ｂ）ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数が、１つ以上のドープされていないバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数より高くないように、バッファ層をドープすることとを含む、方法を開示する。
バッファ層は、例えば、ＩｎＧａＮ、ＡｌＧａＮ、またはＧａＮを含むことができる。
バッファ層は、３×１０１８ｃｍ−３を上回るドーピング濃度でドープされることができる。バッファ層は、シリコン（Ｓｉ）でドープされることができる。
本方法はさらに、バッファ層上あるいはその上方および／または下方に、１つ以上のＩＩＩ族窒化物素子層を形成することを含むことができる。ＩＩＩ族窒化物素子層は、ドープされたバッファ層上またはその上方にコヒーレントに成長させられることができる。活性領域を含む、ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層のうちの１つ以上は、１０７ｃｍ−２以下の貫通転位密度を有し得る。活性領域を含む、ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層のうちの１つ以上のインジウム組成は、少なくとも３０％であるか、または素子が緑色波長範囲またはそれより長い波長においてピーク強度を有する光を放出するために十分であることができる。ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層は、１つ以上の導波層および／または１つ以上のクラッディング層を備えていることができる。
ドープすることは、例えば、傾斜ｍ−平面またはａ−平面方向に平行である、追加の貫通転位を含む、ミスフィット転位の形成線を低減または防止することができる。
ドープすることは、ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層の面内ｍ−またはａ−方向に対して傾斜された線方向を有するミスフィット転位の形成を低減または防止することができる。ドープすることは、バッファ層および／またはドープされたバッファ層上またはその上方におけるＩＩＩ族窒化物素子層の成長の間、貫通転位（例えば、追加の貫通転位）の形成を防止することができる。ドープすることは、ｃ−平面すべりから生じるミスフィット転位の形成線を低減または防止することができ、線方向は、ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層の面内ｍ−またはａ−方向に平行である。
Ｓｉを用いてバッファ層（例えば、ＧａＮバッファ層）をドープすることは、拡張欠陥形態に影響を及ぼすまたはそれを制御することができる。
ドープすることおよび／またはドープされたバッファ層の厚さおよび／または組成は、ドープされたバッファ層が、緩和に対するその臨界厚に近いかそれより大きい厚さを有するようなものであり得る。（Ｉｎ，Ａｌ）ＧａＮ層の厚さまたは組成は、（Ｉｎ，Ａｌ）ＧａＮ層が、緩和に対するその臨界厚に近いかそれより大きいようなものであり得る。
本方法はさらに、ドープすることによって、バッファ層の臨界厚を増加または最大化することを含むことができるか、またはドープすることは、臨界厚が、ドープすることを伴わない場合と比較して、より厚くなるようなものである。
本発明はまた、本方法に従って製作される素子を包含する。
本発明はさらに、ＩＩＩ族窒化物系半導体素子構造であって、半極性または非極性ＧａＮ基板上またはその上方に、１つ以上のバッファ層を備え、バッファ層が、半極性または非極性ＩＩＩ族窒化物バッファ層であり、バッファ層内のドーピング濃度が、ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数が、１つ以上のドープされていないバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数より高くないように最適化される、素子構造を開示する。
本発明は、トランジスタまたは高電子移動度トランジスタ（ＨＥＭＴ）等の光電子（ＬＥＤ、ＬＤ）あるいは電子素子、もしくは太陽電池を製作するために使用することができる。
全体を通して類似参照数字が対応する部品を表す、図面を参照する。
図１は、（２０−２１）ＧａＮ基板上の５００ｎｍのＩｎ０．０３Ｇａ０．９７Ｎのカソードルミネッセンス（ＣＬ）画像であり、尺度は、２マイクロメートル（μｍ）であり、倍率は、１２０００である。 図２（ａ）は、サンプルエピタキシャル構造の概略であり、図２（ｂ）−（ｉ）は、構造に対する欠陥形態を示す、一連のＣＬ画像であり、尺度は、図２（ｂ）−（ｅ）では、２０μｍであり、図２（ｆ）−（ｉ）では、１０マイクロメートル（μｍ）である。 図３（ａ）〜（ｃ）は、例示的エピタキシャル構造であり、ミスフィット転位形態を制御するために、Ｓｉでドープされた層が、角度付けられた線で示される。 図４は、素子構造を製作する方法を図示する、流れ図である。
以下の発明を実施するための形態において、本明細書の一部を形成し、かつ本発明が実践され得る特定の実施形態を例証目的で示す添付図面を参照する。本開示の範囲から逸脱することなく、他の実施形態が用いられてもよく、また、構造的な変更が行われてもよいことを理解されたい。
（概要）
前述のように、半極性ＧａＮ上の緩和は、最初に、ｃ−平面上のすべりによって生じる［参考文献２］。層組成および厚さが、臨界厚を超えて、さらに移動するにつれて、直交方向における緩和が、図１に見られるように、傾斜ｍ−平面上のすべりによって生じ始める。２つの相互作用機構の相互作用は、追加のＴＤの生成につながり、この緩和バッファ層の上部に成長された任意の素子に悪影響を及ぼす（例えば、前述の相互参照出願および参考文献１参照）
本発明は、制御されたＳｉドーピングを使用し、ｍ−平面すべりの発生を抑制し、それによって、追加のＴＤの形成を防止する。また、Ｓｉドーピングが、緩和の程度を低減させることも観察されており、これは、Ｓｉドーピングが、臨界厚近傍で成長された膜のために使用され、緩和の発生を抑制し得ることを示唆する。
本発明は、半極性（ＳＰ）ＧａＮ上に低ＴＤ密度を有する緩和バッファ層を実現する支援をするために使用することができる。そのような層は、ＩｎＧａＮ／ＡｌＧａＮ擬似基板を提供し、後続ＩｎＧａＮ／ＡｌＧａＮ層の成長の間、歪みの低減を可能にすることができる。量子井戸（ＱＷ）内の歪みの低減は、ＬＥＤ、ＬＤ、および太陽電池のための（１）緑色活性領域において（ＩｎＧａＮ緩和バッファ上における成長の間の欠陥密度低減のため）、または（２）紫外線（ＵＶ）活性領域において（ＡｌＧａＮ緩和バッファ上における成長の間の欠陥密度の低減のため）、より高い内部量子効率をもたらし得る。加えて、歪みの減少は、導波層（すなわち、ＩｎＧａＮバッファ層上のＩｎＧａＮ導波層）のためのより高い臨界厚につながるであろう。
ＩｎＧａＮ系ＳＰ ＬＤは、ｃ−平面すべりを介して生じる限り、ｎ−ＩｎＧａＮ導波路内のある程度の緩和に耐えることができる。ｍ−平面すべりおよび後続ＴＤ形成の出現は、活性領域品質の急激な劣化を生じさせる。この場合、高Ｓｉドーピングが、ｍ−平面すべりを防止し、活性領域品質を保存するであろう。
Ｓｉの添加は、すべりを介した緩和の発生を抑制し、ｎ−ＩｎＧａＮ導波層が、その臨界厚を超えてさらに成長させられることを可能にする。これは、活性領域近傍に追加の欠陥を作成することなく、閉じ込め係数を改善するであろう。
本発明は、（２０−２１）および（１１−２２）半極性平面上のＩｎＧａＮ成長に対するｍ−平面およびａ−平面すべりの抑制を実験的に実証した。本発明はまた、シリコンでドープされたＡｌＧａＮ（ＡｌＧａＮ：Ｓｉ）の成長にも適用可能である。
本発明は、素子性能を向上させるために使用することができる、高品質緩和バッファ層を実証する。本発明を採用する緩和バッファ層は、ＬＥＤ、ＬＤ、および太陽電池を含む、より高い性能素子を作製するために使用することができる。コヒーレントに成長させられるｎ−ＩｎＧａＮ導波層に起因するより高い閉じ込め係数を伴うＬＤは、より低い閾値電流密度、したがって、より低い動作電流および電圧を有するであろう。
（技術説明）
図２（ａ）は、本発明の実施例による、サンプルエピタキシャル構造２００の概略である。サンプルエピタキシャル構造は、（２０−２１）または（１１−２２）ＧａＮ基板２０２と、（２０−２１）または（１１−２２）ＧａＮ基板２０２上に成長されたＩｎ０．０６Ｇａ０．９４Ｎ層２０４（厚さ２０６を有する）とを含む。
一連のサンプルが、水平流金属有機化学蒸着（ＭＯＣＶＤ）を使用して、（２０−２１）自立ＧａＮ基板２０２上に成長された。組成は、２２５ｎｍの厚さ２０６を伴う層２０４を成長させるために、Ｉｎ０．０６Ｇａ０．９４Ｎに固定され、Ｓｉ２Ｈ６流量は、それぞれ、Ｉｎ０．０６Ｇａ０．９４Ｎ層２０４内のドーピングレベル０、３×１０１８ｃｍ−３、７×１０１８ｃｍ−３、および２ｘ１０１９ｃｍ−３にほぼ対応する、０、０．４、１および２立方センチメートル毎分（ｓｃｃｍ）間で変動された。ドープされていない（０ｓｃｃｍ）Ｉｎ０．０６Ｇａ０．９４Ｎ層２０４を伴うサンプルは、一連の残りに対する２２５ｎｍの厚さ２０６の代わりに、２００ｎｍの厚さ２０６まで成長されたが、どちらかといえば、残りのサンプルと比較して、厚さ２０６に基づく緩和の低減兆候のみを示すはずである。
図２（ｂ）−（ｉ）は、一連のＣＬ画像であり、２００ｎｍ厚の２０６（２０−２１）ＩｎＧａＮ２０４（図２（ｂ）は、Ｓｉドーピング無し、図２（ｃ）は、０．４ｓｃｃｍＳｉ２Ｈ６流量（〜３ｘ１０１８ｃｍ−３ドーピングレベル）、図２（ｄ）は、１ｓｃｃｍ流量（〜７ｘ１０１８ｃｍ−３ドーピングレベル）、および図２（ｅ）は、２ｓｃｃｍ流量（〜２ｘ１０１９ｃｍ−３ドーピングレベル））と、２００ｎｍ厚のＩｎＧａＮ（１１−２２）：図２（ｆ）は、Ｓｉドーピング無し、図２（ｇ）は、１ｓｃｃｍＳｉ２Ｈ６流量、図２（ｈ）は、２ｓｃｃｍＳｉ２Ｈ６流量、および図２（ｉ）は、３ｓｃｃｍＳｉ２Ｈ６流量）とにおける欠陥形態を示す。
図２（ｂ）−（ｉ）に示されるように、欠陥形態に及ぼすＳｉドーピングレベルの強い影響が存在する。ドーピングを伴わない場合、（２０−２１）上に最初に形成される、ｃ−平面すべり線を見ることが困難であるほど、非常に高密度の傾斜ｍ−平面すべり線２０８が存在する。０．４ｓｃｃｍＳｉ流では、ｍ−平面すべり線の密度は、ｃ−平面すべり２１０とともに、いくつかの離散線のみ観察可能であるほど、大幅に低減されている。１ｓｃｃｍ流では、単一の短いｍ−平面区画２０８のみ、観察可能であり、２ｓｃｃｍ流では、ｃ−平面すべり２１０のみ残っている。
ＳｉでドープされたＩｎＧａＮサンプルは、軸上逆空間マッピング（ＲＳＭ）を使用して、特性評価した。この技法は、基板に対するエピ層の測定された巨視的傾きを使用し、塑性歪み、緩和の程度（ＤｏＲ）、および組成を計算する。等価ＩｎＧａＮ組成（ＩｎＧａＮｅｑ）が、膜の総緩和を異なる組成と比較するために使用され、ＩｎＧａＮｅｑ＝ＤｏＲｘによって求められる（式中、ｘは、ＩｎＧａＮ中のＩｎＮの割合であり、緩和ＩｎＧａＮ層によって作成される「仮想基板」の組成に対応する）。
以下の表１に与えられる結果は、Ｓｉの添加が、Ｓｉを伴わない膜以上のＩｎＧａＮｅｑ値を可能にしながら、傾斜欠陥形成を防止することを示す。実行毎の再現性問題、測定誤差、および成長中欠陥密度の基板依存性変動のため、データには、ある程度の分散が存在する。表１では、ｘは、組成物中のインジウムの割合に対応し、Ｘは、傾斜欠陥の存在を示す。その機構は、不明であるが、Ｓｉが、二次ｍ−平面／ａ−平面すべり系におけるＰｅｉｅｒｌｓ力に影響を及ぼしており、これらの系における緩和を遅延させている可能性がある。Ｓｉドーピングはまた、一次ｃ−平面すべり系におけるＰｅｉｅｒｌｓ力にも影響を及ぼし、全体的ＤｏＲを低減させ得る。代替として、ｎ−ドーピングは、緩和バッファ層内のＦｅｒｍｉレベルを変化させ得、ひいては、ミスフィット転位のＦｅｒｍｉレベル依存性形成エネルギーを増加させ得る。いずれの場合も、Ｓｉの添加は、ｃ−平面上のすべりを妨害する一方、傾斜ｍ−平面およびａ−平面上のすべりに対して、より大きな障壁を提供する役割を果たし得る。完全コヒーレント構造が、所望される場合、高Ｓｉドーピングはまた、いかなる緩和の発生に対しても、臨界厚を増加させることが分かり得る。
本発明の技術は、追加のＴＤ生成を伴わずに、非常に高い程度の緩和がＳＰ ＧａＮ上で達成されることを可能にするであろう。最も単純な例では、単一または段階的バッファ層が、ｍ−平面およびａ−平面すべりを完全に抑制するために十分なＳｉドーピングを伴って成長され得る。完全ＬＤ、ＬＥＤ、太陽電池、または他の素子構造が、次いで、一方向におけるエピタキシャル歪みが低減された状態において、擬似基板上に成長され得る。代替として、緩和Ｓｉドープ層は、より多くの従来のＬＤ構造において、ｎ−導波層として使用され得る。
（素子構造）
図３（ａ）−（ｃ）は、本発明の１つ以上の実施例による、エピタキシャル構造の実施例である。図３（ａ）は、ＧａＮ基板３０２、ｎ−型クラッディング（ｎ−クラッディング）層３０４、ｎ−型導波（ｎ−導波）３０６層、活性領域３０８、ｐ−型導波（ｐ−導波）層３１０、およびｐ−型クラッディング（ｐ−クラッディング）層３１２から成る、ＬＤ構造３００であり、ｎ−導波層３０６は、緩和ｎ−導波層３０６である。
図３（ｂ）は、ＧａＮ基板３１６、バッファ層３１８、ｎ−クラッディング層３２０、ｎ−導波層３２２、活性領域３２４、ｐ−導波層３２６、およびｐ−クラッディング層３２８から成る、ＬＤ構造３１４であり、バッファ層３１８は、緩和バッファ層３１８である。
図３（ｃ）は、ＧａＮ基板３３２、バッファ層３３４、（随意の）スペーサ層３３６、活性領域３３８、およびｐ−クラッディング層３４０から成る、ＬＥＤまたは太陽電池構造３３０であり、バッファ層３３４は、緩和バッファ層３３４である。いずれの場合も、Ｓｉでドープされ、ミスフィット転位形態を制御する層が、角度付けられた線３４２で示されており、すなわち、図３（ａ）のｎ−導波層３０６、図３（ｂ）の緩和バッファ層３１８、および図３（ｃ）の緩和バッファ層３３４である。層３０６、３１８、および３３４は、素子構造３００、３１４、および３３０内の拡張欠陥形態を制御するために、本発明に従って、シリコンによるドーピングを有する。
完全コヒーレント構造の場合、Ｓｉドーピングが高いほど、より高い臨界厚の実現を可能にすることができる。これは、より厚いまたはより高い組成ｎ−ＩｎＧａＮ導波層３０６を伴って成長されたＬＤを可能にし、光学閉じ込めの増加をもたらし、より低い閾値電流密度およびより低い動作電流および電圧を伴う素子の製作を可能にするであろう。
（可能な修正および変形例）
素子３００、３１４、３３０は、半極性または非極性素子であることができる。基板３０２、３１６、および３３２は、半極性または非極性基板であることができる。素子層３０４−３１２、３１８−３２８、および３３４−３４０は、半極性または非極性層であるか、あるいは半極性または非極性配向を有することができる（例えば、層３０４−３１２、３１８−３２８は、互の上または上方、および／または、基板３０２、３１６、３３２の半極性または非極性平面の上または上方に成長され得る）。
活性層３０８、３２４、３３８は、緑色波長範囲またはそれより長い波長（例えば、赤色または黄色光）におけるピーク強度、または５００ｎｍまたはそれより長い波長におけるピーク強度を有する光（または、電磁放射）を放出あるいは吸収することができる。しかしながら、本発明は、特定の波長において放出または吸収する素子３００、３１４、３３０に限定されず、素子３００、３１４、３３０は、他の波長においても放出または吸収することができる。例えば、本発明は、紫外線、青色、黄色、および赤色発光素子３００、３１４、または太陽電池３３０に適用可能である。
活性層３０８、３２４、３３８は、所望の波長を有する光を発光素子が放出するか、または太陽電池が吸収するように、十分に厚い厚さｔ１を有し、十分に高いインジウム組成を有することができる。
発光または吸収活性層３０８、３２４、３３８は、ＩｎＧａＮ層（例えば、ＧａＮ障壁を伴う１つ以上のＩｎＧａＮ量子井戸）等のインジウム含有層を含むことができる。ＩｎＧａＮ量子井戸は、少なくとも７％、少なくとも１０％、少なくとも１６％、または少なくとも３０％のインジウム組成を有し、かつ、４ナノメートル超、例えば、５ｎｍ、少なくとも５ｎｍ、または少なくとも８ｎｍの厚さまたは井戸幅を有することができる。しかしながら、量子井戸厚はまた、４ｎｍ未満であることができるが、典型的には、２ｎｍ厚を上回る。
導波層３０６、３１０、３２２、３２６は、ＧａＮ障壁層を伴う１つ以上のＩｎＧａＮ量子井戸等のインジウム含有層を備えていることができる（例えば、少なくとも３０％のインジウム含有量）。クラッディング層３０４、３１２、３４０は、例えば、ＡｌＧａＮおよび／またはＧａＮ層を備えていることができる。
ＩＩＩ族窒化物素子層３０４−３１２、３１８−３２８、および３３４−３４０は、コヒーレントに成長させられる層、非コヒーレントに成長させられる層、あるいは部分的または完全に緩和される層を備えていることができる。層Ｙ上に成長させられる層Ｘに対して、コヒーレント成長の場合、Ｘの面内格子定数は、下層Ｙと同一であるように制約される。Ｘが、完全に緩和される場合、Ｘの格子定数は、その自然（すなわち、任意の歪みが不在である）値をとる。Ｘが、Ｙに対して、コヒーレントでもなく、完全に緩和もされない場合、部分的に緩和されているとみなされる。ある場合には、基板は、いくつかの残留歪みを有する場合がある。
平衡臨界厚は、層／基板界面に１つのミスフィット転位を形成することがエネルギー的に好ましい場合に対応する。
実験的または動力学的臨界厚は、常時、幾分または有意に、平衡臨界厚より大きい。しかしながら、臨界厚が、平衡または動力学的臨界厚であるかどうかにかかわらず、臨界厚は、層が、完全コヒーレントから部分的緩和に変形する場合の厚さに対応する。
臨界厚の別の実施例は、Ｍａｔｔｈｅｗｓ Ｂｌａｋｅｓｌｅｅ臨界厚である［３］。
素子層（例えば、３０４−３１２、３１８−３２８、および３３４−３４０）のうちの１つ以上は、素子層のうちの全部または１つ以上を構成する膜が、緩和に対する膜の臨界厚に近いかそれより大きい厚さを有するように十分に高い厚さおよび／またはそのような組成を有し得る。
ＩＩＩ族窒化物素子層（例えば、３０４−３１２、３１８−３２８、および３３４−３４０）のうちの１つ以上は、ドープされたバッファ層３０６、３１８、３３４を伴わないＩＩＩ族窒化物素子層と比較して、より厚い、および／またはより高い合金組成（例えば、より多くのＡｌ、Ｉｎ、および／またはＢ、または非ガリウム元素）を有し得る。
例えば、全活性層、例えば、３０８、３２４、３３８の総厚ｔ１（例えば、多重量子井戸積層厚）は、本発明のドープされたバッファ層３０６、３１８、３３４を伴わない構造内に成長された類似活性層の臨界厚以上であり得る（例えば、直接、ＧａＮ層／基板／格子不整合層またはドープされていないバッファ層上に成長された類似活性層の臨界厚以上）。
例えば、ｎ−型導波層（または、ｐ−型導波層）の総厚ｔ２は、本発明のドープされたバッファ層３０６、３１８、３３４を伴わない構造内に成長された類似ｎ−型導波層（または、類似ｐ−型導波層）の臨界厚以上であり得る（例えば、直接、ＧａＮ層／基板／格子不整合層またはドープされていないバッファ層上に成長された類似導波層の臨界厚以上）。
例えば、ｎ−型クラッディング層（または、ｐ−型クラッディング層）の総厚ｔ３は、本発明のドープされたバッファ層を伴わない構造内に成長された類似ｎ−型クラッディング層（または、類似ｐ−型クラッディング層）の臨界厚以上であり得る（例えば、直接、ＧａＮ層／基板／格子不整合層またはドープされていないバッファ層上に成長された類似クラッディング層の臨界厚以上）。
層の達成可能厚は、それが成長させられるバッファ層に対するその歪みに依存する。ＧａＮ上に成長させられる合金の場合、歪みは、合金組成によって決定される。例えば、Ｘ＝８％を伴うドープされていないＩｎｘＧａ１−ｘＮ膜では、ｍ−平面すべりは、６０ｎｍ厚程度で観察され得る。〜３×１０１９ｃｍ−３Ｓｉドーピングでは、ｍ−平面すべりは、１８５ｎｍ厚でも観察されない。この場合、Ｍａｔｔｈｅｗｓ−Ｂｌａｋｅｓｌｅｅ臨界厚ｈｃの観点から、ｍ−平面すべりは、Ｓｉドーピングを伴わない〜２ｈｃおよび高Ｓｉドーピングを伴う６ｈｃ超で生じた。この組成域におけるｃ−平面すべりの発生は、多くの場合、約１．５ｈｃである。理論的Ｍａｔｔｈｅｗｓ−Ｂｌａｋｅｓｌｅｅ ｈｃの計算は、［参考文献２］に見出され得る。
（プロセスステップ）
図４は、（ＡｌＩｎＧａＮ）またはＩＩＩ族窒化物系半導体素子を製作する方法を図示する。本方法は、以下のステップを含み得る。
ブロック４００は、例えば、半極性または非極性ＩＩＩ族窒化物あるいはＧａＮ基板上またはその上方に、１つ以上のバッファ層を成長させることを表し、バッファ層は、半極性または非極性ＩＩＩ族窒化物あるいはＧａＮバッファ層である。
ブロック４０２は、バッファ層をドープすることを表す。ドーピング（例えば、ドーピングレベルおよびドーパント）は、ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数（例えば、拡張欠陥、貫通転位、積層欠陥）が、１つ以上のドープされていないバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数より高くないようなものであり得る。例えば、ステップは、半極性または非極性バッファ層（例えば、ＧａＮバッファ層）をドープし、拡張欠陥形態に影響を及ぼすまたはそれを制御することを含むことができる。
バッファ層は、３×１０１８ｃｍ−３より大きいドーピング濃度でドープすることができる。バッファ層は、シリコン（Ｓｉ）でドープすることができる。
ドーピングは、傾斜ｍ−平面またはａ−平面方向に平行なミスフィット転位線の形成を低減または防止することができる。
ドーピングは、ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層の面内ｍ−またはａ−方向に対して傾斜された線方向を伴うミスフィット転位の形成を低減または防止することができる。本発明が本明細書で防止することができるＭＤは、ｍ−平面またはａ−平面すべりから形成される。ＭＤ線方向は、すべり平面と成長平面の交線である。この場合、線方向は、面内ａ−またはｍ−方向（半極性平面に応じて）に対して傾斜される。
ドーピングは、バッファ層および／またはドープされたバッファ層上またはその上方におけるＩＩＩ族窒化物素子層の成長の間、追加の貫通転位の形成を防止することができる。
ドーピングは、ｃ−平面方向に平行なミスフィット転位の形成線を低減または防止することができる。
ドーピングは、ｃ−平面すべりから生じるミスフィット転位の形成線を低減または防止することができ、線方向は、ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層の面内ｍ−またはａ−方向に平行である。ＭＤは、ｃ−平面すべりから生じ、（２０−２１）に対するａ−方向および（１１−２２）に対するｍ−方向である、ｃ−平面および半極性平面の交線に形成される。
バッファ層は、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、またはＡｌＩｎＧａＮを備えていることができる。
ドーピングおよび／またはバッファ層の厚さおよび／または組成は、ドープされたバッファ層が、緩和に対するその臨界厚に近いかそれより大きい厚さを有するようなものであり得る。
ドーピングは、バッファ層の臨界厚を増加または最大化することができる。例えば、ドーピングは、臨界厚が、ドーピングを伴わない場合と比較して、より厚くなるようなものであり得る。
ｍ−平面すべり（および／またはｃ−平面すべり）の抑制が、Ｆｅｒｍｉレベルの変化による場合、任意の意図的または非意図的ｎ−型ドーパントは、同一の効果を示すであろう。シリコンは、最も一般的意図的ドーパントであるが、酸素は、一般的非意図的ドーパント（特に、Ａｌ含有層において）である。他のｎ−型ドーパントとして、ＳｅおよびＣａが挙げられる。加えて、窒素欠陥等のｎ−型固有欠陥を向上させる成長条件も、この効果に寄与し得る。
ｍ−平面すべり抑制が、不純物硬化の影響による場合、Ｍｇ、Ｚｎ、Ｂｅ、Ｃ、および多くの他の元素を含む、任意のｎ−型、ｐ−型、または非電気的に活性不純物を使用することができる。
ブロック４０４は、ドープされたバッファ層上あるいはその上方および／または下方に１つ以上の（Ｉｎ，Ａｌ）ＧａＮまたはＩＩＩ族窒化物層（例えば、素子層）を形成（例えば、成長または堆積）することを表す。ステップは、（Ｉｎ，Ａｌ）ＧａＮ層上あるいはその上方および／または下方に１つ以上の（ＡｌＩｎＧａＮ）素子層を形成することを含むことができる。
（Ｉｎ，Ａｌ）ＧａＮ層の厚さまたは組成は、（Ｉｎ，Ａｌ）ＧａＮ層が、緩和に対するその臨界厚に近いかそれより大きいようなものであり得る。
活性領域を含む、ドープされたバッファ層上あるいはその上方および／または下方に形成されるＩＩＩ族窒化物素子層のうちの１つ以上は、１０７ｃｍ−２以下の貫通転位密度を有し得る。ＩＩＩ族窒化物素子層は、ドープされたバッファ層上またはその上方にコヒーレントに成長させられることができる。活性領域を含む、ドープされたバッファ層上あるいはその上方におよび／または下方に形成されるＩＩＩ族窒化物素子層のうちの１つ以上のインジウム組成は、少なくとも３０％であるか、または素子が、緑色波長範囲またはそれより長い波長において、光ピーク強度を放出するために十分であり得る。
ドープされたバッファ層上あるいはその上方および／または下方に形成されるＩＩＩ族窒化物素子層は、１つ以上の導波層および／または１つ以上のクラッディング層を備えていることができる。
ブロック４０６は、本方法の最終結果である素子構造を表す。素子構造は、図２（ａ）および図３（ａ）−（ｃ）に図示されるように、半極性または非極性ＧａＮ基板２０２、３１６、３３２上またはその上方に１つ以上の層２０４、３１８、３３４を備えていることができ、層３１８、３３４は、半極性または非極性ＩＩＩ族窒化物バッファ層であることができ、バッファ層３１８、３３４におけるドーピング濃度は、ドープされたバッファ層３１８、３３４上またはその上方に形成されるＩＩＩ族窒化物素子層３２０−３２８、３３８−３４０内の結晶欠陥の数が、１つ以上のドープされていないバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数より高くないように最適化される。
素子は、半極性または非極性ＧａＮ基板を覆う、１つ以上の（Ｉｎ，Ａｌ）ＧａＮ層を備えている、（ＡｌＩｎＧａＮ）系半導体素子を備えていることができ、（Ｉｎ，Ａｌ）ＧａＮ層は、ドーピングを採用し、結晶欠陥または拡張欠陥形態に影響を及ぼすかまたは制御する。１つ以上の（ＡｌＩｎＧａＮ）素子層は、（Ｉｎ，Ａｌ）ＧａＮ層上あるいはその上方および／または下方にあることができる。半極性または非極性ＧａＮ基板を覆う、（Ｉｎ，Ａｌ）ＧａＮ層の厚さおよび／または組成は、素子構造または（Ｉｎ，Ａｌ）ＧａＮ層が、緩和に対するその臨界厚に近いかそれより大きいようなものであり得る（例えば、十分に高い）。
素子構造は、図３（ａ）−３（ｃ）に示されるように、ＬＥＤ、ＬＤ、または太陽電池素子構造であることができる。例えば、素子層は、ＬＥＤ（ｎ−型層、ｐ−型層、および活性領域を含む）、太陽電池、またはＬＤの層であることができる。ＬＤの素子層は、クラッディング層、導波層、および活性領域を含むことができる。素子層はまた、トランジスタ等の電子素子の層であることができる。
（専門用語）
用語「（ＡｌＩｎＧａＮ）」「（Ｉｎ，Ａｌ）ＧａＮ」、または「ＧａＮ」（ならびに、用語「ＩＩＩ窒化物」、「ＩＩＩ族窒化物」、または「窒化物」）は、概して、本明細書で使用される場合、化学式ＧａｗＡｌｘＩｎｙＢｚＮを有する、（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ半導体の任意の合金組成物を指し、ここでは、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、およびｗ＋ｘ＋ｙ＋ｚ＝１である。これらの用語は、単一種、Ｇａ、Ａｌ、Ｉｎ、およびＢのそれぞれの窒化物、ならびにそのようなＩＩＩ族金属種の二元、三元、および四元組成物を含むものと広義に解釈されることが意図される。故に、ＧａＮおよびＩｎＧａＮ材料を参照する以下の本発明の議論は、種々の他の（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ材料種の形成にも適用可能であることを理解されるであろう。さらに、発明の範囲内の（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ材料はさらに、少量のドーパントおよび／または他の不純物または含有材料を含み得る。
多くの（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ素子は、極性配向、すなわち、結晶のｃ−平面に沿って成長させられるが、これは、強圧電および自発分極の存在のため、望ましくない量子閉じ込めシュタルク効果（ＱＣＳＥ）をもたらす。（Ｇａ，Ａｌ，Ｉｎ，Ｂ）Ｎ素子における分極効果を低下させるアプローチの１つは、結晶の非極性または半極性平面上に素子を成長させることである。
用語「非極性平面」は、ａ−平面として集合的に周知の｛１１−２０｝平面と、ｍ−平面として集合的に周知の｛１０−１０｝平面とを含む。そのような平面は、平面あたり等数のＩＩＩ族（例えば、ガリウム）および窒素原子を含有し、電荷中性である。後続非極性層は、相互に均等であり、したがって、バルク結晶は、成長方向に沿って分極されないであろう。
用語「半極性平面」は、ｃ−平面、ａ−平面、またはｍ−平面として分類されることができない、任意の平面を指すために使用することができる。結晶学的観点では、半極性平面は、少なくとも２つの非ゼロｈ、ｉ、またはｋミラー指数および非ゼロ１ミラー指数を有する、任意の平面となるであろう。後続半極性層は、相互に均等であり、したがって、結晶は、成長方向に沿って、分極を減少させるであろう。
（参考文献）
以下の参考文献は、参照することにより本明細書にその全体が組み込まれる。
１．Ａ．Ｔｙａｇｉ，Ｆ．Ｗｕ，Ｅ．Ｃ．Ｙｏｕｎｇ，Ａ．Ｃｈａｋｒａｂｏｒｔｙ，Ｈ．Ｏｈｔａ，Ｒ．Ｂｈａｔ，Ｋ．Ｆｕｊｉｔｏ，Ｓ．Ｐ．ＤｅｎＢａａｒｓ，Ｓ．Ｎａｋａｍｕｒａ、およびＪ．Ｓ．Ｓｐｅｃｋ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９５ ２５１９０５（２００９）．
２．Ｅ．Ｃ．Ｙｏｕｎｇ，Ｃ．Ｓ．Ｇａｌｌｉｎａｔ，Ａ．Ｅ．Ｒｏｍａｎｏｖ，Ａ．Ｔｙａｇｉ，Ｆ．Ｗｕ、およびＪ．Ｓ．Ｓｐｅｃｋ，Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ ３ １１１００２ （２０１０）．
３Ｊ．Ｍａｔｔｈｅｗｓ、およびＡ．Ｂｌａｋｅｓｌｅｅ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ ３２ ２６５ （１９７６）．
（結論）
これは、本発明の好適な実施形態の説明を締めくくるものである。本発明の１つ以上の実施形態の上述の説明は、図解および説明のために示したものである。本記述は、網羅的であること、または本発明を開示された形態に限定することを意図したものではない。上述の教示に照らして、多数の修正および変形が可能である。本発明の範囲は、この詳細な説明によって限定されるのではなく、むしろ本明細書に添付された請求項によって限定されることを意図する。

Claims (32)

  1. ＩＩＩ族窒化物系半導体素子を製作する方法であって、
    （ａ）半極性または非極性ＧａＮ基板上またはその上方に１つ以上のバッファ層を成長させることであって、前記バッファ層は、半極性または非極性ＩＩＩ族窒化物バッファ層である、ことと、
    （ｂ）ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数が、１つ以上のドープされていないバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数より高くないように、前記バッファ層をドープすることと
    を含む、方法。
  2. 前記バッファ層は、３×１０１８ｃｍ−３を上回るドーピング濃度でドープされる、請求項１に記載の方法。
  3. 前記バッファ層は、シリコン（Ｓｉ）でドープされる、請求項１に記載の方法。
  4. 前記バッファ層の上方に１つ以上のＩＩＩ族窒化物素子層を形成することをさらに含む、請求項１に記載の方法。
  5. 前記ＩＩＩ族窒化物素子層は、前記ドープされたバッファ層上またはその上方にコヒーレントに成長させられる、請求項１に記載の方法。
  6. 活性領域を含む、前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層のうちの１つ以上は、１０７ｃｍ−２以下の貫通転位密度を有する、請求項１に記載の方法。
  7. 前記活性領域を含む、前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層のうちの１つ以上のインジウム組成は、少なくとも３０％であるか、または前記素子が緑色波長範囲またはそれより長い波長においてピーク強度を有する光を放出するために十分である、請求項６に記載の方法。
  8. 前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層は、１つ以上の導波層または１つ以上のクラッディング層、または、前記１つ以上の導波層および前記１つ以上のクラッディング層を備えている、請求項７に記載の方法。
  9. 前記ドープすることは、前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層の面内ｍ−またはａ−方向に対して傾斜された線方向を有するミスフィット転位の形成を低減または防止する、請求項１に記載の方法。
  10. 前記ドープすることは、前記ドープされたバッファ層上またはその上方における前記バッファ層および前記ＩＩＩ族窒化物素子層の成長の間、追加の貫通転位の形成を防止する、請求項９に記載の方法。
  11. 前記ドープすることは、ｃ−平面すべりから生じるミスフィット転位線の形成を低減または防止し、前記線の方向は、前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層の面内ｍ−またはａ−方向に平行である、請求項１に記載の方法。
  12. 前記ドープすることと、前記ドープされたバッファ層の厚さ、組成、または前記厚さおよび前記組成とは、前記ドープされたバッファ層が、緩和に対するその臨界厚に近いかそれより大きい厚さを有するようなものである、請求項１に記載の方法。
  13. 前記ドープすることによって、前記バッファ層の臨界厚を増加または最大化することをさらに含むか、または、前記ドープすることが、前記臨界厚が、前記ドープすることを伴わない場合と比較してより厚いようなものである、請求項１に記載の方法。
  14. 請求項１に記載の方法に従って製作される素子。
  15. 前記バッファ層は、ＩｎＧａＮを含む、請求項１に記載の方法。
  16. 前記バッファ層は、ＡｌＧａＮを含む、請求項１に記載の方法。
  17. ＩＩＩ族窒化物系半導体素子構造であって、前記素子構造は、半極性または非極性ＧａＮ基板上またはその上方に１つ以上のバッファ層を備え、
    前記バッファ層は、半極性または非極性ＩＩＩ族窒化物バッファ層であり、
    前記バッファ層内のドーピング濃度は、ドープされた前記１つ以上のバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数が、１つ以上のドープされていないバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層内の結晶欠陥の数より高くないように最適化されている、
    素子構造。
  18. 前記ドーピング濃度は、３×１０１８ｃｍ−３を上回る、請求項１７に記載の素子構造。
  19. 前記バッファ層は、シリコン（Ｓｉ）でドープされている、請求項１７に記載の素子構造。
  20. 前記バッファ層の上方に形成された１つ以上のＩＩＩ族窒化物素子層をさらに備えている、請求項１７に記載の素子構造。
  21. 前記ＩＩＩ族窒化物素子層は、前記ドープされたバッファ層上またはその上方にコヒーレントに成長させられる、請求項１７に記載の素子構造。
  22. 活性領域を含む、前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層のうちの１つ以上は、１０７ｃｍ−２以下の貫通転位密度を有する、請求項１７に記載の素子構造。
  23. 前記活性領域を含む、前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層のうちの１つ以上のインジウム組成は、少なくとも３０％であるか、または前記素子が緑色波長範囲またはそれより長い波長においてピーク強度を有する光を放出するために十分である、請求項２２に記載の素子構造。
  24. 前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層は、１つ以上の導波層または１つ以上のクラッディング層、または、前記１つ以上の導波層および前記１つ以上のクラッディング層を備えている、請求項２３に記載の素子構造。
  25. 前記ドーピング濃度は、前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層の面内ｍ−またはａ−方向に対して傾斜された線方向を有するミスフィット転位の形成を低減または防止する、請求項１７に記載の素子構造。
  26. 前記ドーピング濃度は、前記ドープされたバッファ層上またはその上方において、前記ＩＩＩ族窒化物素子層内の追加の貫通転位の形成を防止する、請求項２５に記載の素子構造。
  27. 前記ドーピング濃度は、ｃ−平面すべりから生じるミスフィット転位線の形成を低減または防止し、前記線の方向は、前記面内ｍ−またはａ−方向に平行である、請求項１７に記載の素子構造。
  28. 前記ドーピング濃度と前記ドープされたバッファ層の厚さまたは組成とは、前記ドープされたバッファ層が、緩和に対するその臨界厚に近いかそれより大きいようなものである、請求項１７に記載の素子構造。
  29. 前記バッファ層は、ＩｎＧａＮを含む、請求項１７に記載の素子構造。
  30. 前記バッファ層は、ＡｌＧａＮを含む、請求項１７に記載の素子構造。
  31. 前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層は、レーザダイオード（ＬＤ）、発光ダイオード（ＬＥＤ）、太陽電池、またはトランジスタの層である、請求項１７に記載の素子構造。
  32. 前記ドープされたバッファ層上またはその上方に形成されるＩＩＩ族窒化物素子層は、クラッディング層、導波層、および活性領域を含むレーザダイオードの層である、請求項１７に記載の素子構造。
JP2014510529A 2011-05-13 2012-05-14 非ｃ−平面（Ａｌ，Ｇａ，Ｉｎ）に対するシリコン（Ｓｉ）ドーピングによる、傾斜欠陥形成の抑制および臨界厚の増加 Pending JP2014520388A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161486097P 2011-05-13 2011-05-13
US61/486,097 2011-05-13
PCT/US2012/037728 WO2012158593A2 (en) 2011-05-13 2012-05-14 SUPPRESSION OF INCLINED DEFECT FORMATION AND INCREASE IN CRITICAL THICKNESS BY SILICON DOPING ON NON-C-PLANE (Al,Ga,In)N

Publications (1)

Publication Number Publication Date
JP2014520388A true JP2014520388A (ja) 2014-08-21

Family

ID=47141280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014510529A Pending JP2014520388A (ja) 2011-05-13 2012-05-14 非ｃ−平面（Ａｌ，Ｇａ，Ｉｎ）に対するシリコン（Ｓｉ）ドーピングによる、傾斜欠陥形成の抑制および臨界厚の増加

Country Status (5)

Country Link
US (1) US8772758B2 (ja)
EP (1) EP2710647A2 (ja)
JP (1) JP2014520388A (ja)
KR (1) KR20140025507A (ja)
WO (1) WO2012158593A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134113A (ko) * 2017-06-08 2018-12-18 엘지이노텍 주식회사 반도체 소자
JPWO2020017207A1 (ja) * 2018-07-20 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972346B (zh) 2010-03-04 2019-12-10 加利福尼亚大学董事会 在C-方向错切小于+/-15度的m-平面基底上的半极性III-氮化物光电子装置
US9368677B2 (en) * 2011-08-01 2016-06-14 Sandia Corporation Selective layer disordering in III-nitrides with a capping layer
KR102098250B1 (ko) 2013-10-21 2020-04-08 삼성전자 주식회사 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법
KR20160076265A (ko) * 2014-12-22 2016-06-30 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR20190038639A (ko) * 2016-08-12 2019-04-08 예일 유니버시티 성장 동안 질소 극성 패시트를 제거함으로써 외래 기판 상에 성장된 적층 무결함 반극성 및 비극성 GaN
CN115458650B (zh) * 2022-11-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129200A1 (en) 2001-09-26 2004-07-08 John Kouvetakis Active electronic devices based on gallium nitride and its alloys grown on silicon substrates with buffer layers of SiCAIN
KR100661708B1 (ko) * 2004-10-19 2006-12-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100661709B1 (ko) * 2004-12-23 2006-12-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7527742B2 (en) * 2005-06-27 2009-05-05 Momentive Performance Materials Inc. Etchant, method of etching, laminate formed thereby, and device
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
WO2007030709A2 (en) * 2005-09-09 2007-03-15 The Regents Of The University Of California METHOD FOR ENHANCING GROWTH OF SEMI-POLAR (Al, In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION
US7727874B2 (en) * 2007-09-14 2010-06-01 Kyma Technologies, Inc. Non-polar and semi-polar GaN substrates, devices, and methods for making them
US20090238227A1 (en) 2008-03-05 2009-09-24 Rohm Co., Ltd. Semiconductor light emitting device
US8795430B2 (en) * 2009-03-02 2014-08-05 The Regents Of The University Of California Method of improving surface morphology of (Ga,Al,In,B)N thin films and devices grown on nonpolar or semipolar (Ga,Al,In,B)N substrates
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
CN102484142A (zh) * 2009-08-21 2012-05-30 加利福尼亚大学董事会 通过具有错配位错的部分或完全驰豫氮化铝铟镓层的半极性氮化物量子阱中的各向异性应变控制

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180134113A (ko) * 2017-06-08 2018-12-18 엘지이노텍 주식회사 반도체 소자
KR102504305B1 (ko) * 2017-06-08 2023-02-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JPWO2020017207A1 (ja) * 2018-07-20 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子

Also Published As

Publication number Publication date
KR20140025507A (ko) 2014-03-04
US20120286241A1 (en) 2012-11-15
US8772758B2 (en) 2014-07-08
EP2710647A2 (en) 2014-03-26
WO2012158593A2 (en) 2012-11-22
WO2012158593A3 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
US9159553B2 (en) Semipolar or nonpolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
US8481991B2 (en) Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
Strittmatter et al. Semi‐polar nitride surfaces and heterostructures
US8772758B2 (en) Suppression of inclined defect formation and increase in critical thickness by silicon doping on non-c-plane (Al,Ga,In)N
US20120104360A1 (en) Strain compensated short-period superlattices on semipolar or nonpolar gan for defect reduction and stress engineering
US8853669B2 (en) Limiting strain relaxation in III-nitride hetero-structures by substrate and epitaxial layer patterning
US20240063340A1 (en) METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES
US20120100650A1 (en) Vicinal semipolar iii-nitride substrates to compensate tilt of relaxed hetero-epitaxial layers
JP4883931B2 (ja) 半導体積層基板の製造方法
US20110089399A1 (en) Light emitting device with a stair quantum well structure
US20110101301A1 (en) Light emitting device with a coupled quantum well structure
JP2009508336A (ja) 有機金属化学気相成長法による半極性（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎの成長促進法
US20130100978A1 (en) Hole blocking layer for the prevention of hole overflow and non-radiative recombination at defects outside the active region
US20130099202A1 (en) SUPPRESSION OF RELAXATION BY LIMITED AREA EPITAXY ON NON-C-PLANE (In,Al,B,Ga)N
Kim-Chauveau et al. Growth optimization and characterization of lattice-matched Al0. 82In0. 18N optical confinement layer for edge emitting nitride laser diodes
JP5041159B2 (ja) 化合物半導体の製造方法、半導体レーザダイオード及びＡｌＧａＮ系超格子構造
JP2001308464A (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
Sawicka et al. Composition Inhomogeneity in Nonpolar (101̅0) and Semipolar (202̅1) InAlN Layers Grown by Plasma-Assisted Molecular Beam Epitaxy
Yun Al, Gai. N IN THE FULL COMPOSITION RANGE