JP2004335646A - GaN基板 - Google Patents

GaN基板 Download PDF

Info

Publication number
JP2004335646A
JP2004335646A JP2003128061A JP2003128061A JP2004335646A JP 2004335646 A JP2004335646 A JP 2004335646A JP 2003128061 A JP2003128061 A JP 2003128061A JP 2003128061 A JP2003128061 A JP 2003128061A JP 2004335646 A JP2004335646 A JP 2004335646A
Authority
JP
Japan
Prior art keywords
substrate
gan
single crystal
defect accumulating
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003128061A
Other languages
English (en)
Inventor
Masahiro Nakayama
雅博 中山
Naoki Matsumoto
直樹 松本
Koji Tamamura
好司 玉村
Masao Ikeda
昌夫 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sumitomo Electric Industries Ltd
Original Assignee
Sony Corp
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sumitomo Electric Industries Ltd filed Critical Sony Corp
Priority to JP2003128061A priority Critical patent/JP2004335646A/ja
Publication of JP2004335646A publication Critical patent/JP2004335646A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】ストライプコアHは化学的・物理的性質が周囲のGa面とは違う。同じ条件で研磨するとストライプコアHは凹部となりストライプコアHは低く他の部分が高いというような高低のあるGaN結晶となる。そのような基板にエピタキシャル成長するとエピ層に段差が発生する。
【解決手段】突き出し量を一定にした固定砥粒を用いて研磨する。砥粒の突き出し量が均一の固定砥粒の場合、欠陥集合領域Hに強く入り込みストライプコアHを凹部にするというようなことはない。欠陥集合領域Hは強アルカリに弱いので、弱アルカリの(例えばNHOH)溶液を使う。二つの工夫によって、ストライプコアの凹部の高さが0.5μm以下或いは0.2μm以下或いは0.03μm以下に抑制される。エピ層の許容段差の上限を0.5μmとした場合、ストライプコアの幅をD(μm)とすると、基板段差Q(μm)をQ≦10/Dとする。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
この発明は表面段差を抑制した単結晶窒化ガリウムウエハに関する。InGaN系の青色発光素子(半導体レーザLD、発光ダイオードLED)の基板として専らサファイヤ基板が使われている。サファイヤ基板は入手しやすくInGaN−LEDの基板として実績があり信頼性も高い。
【0002】
しかしサファイヤは不純物ドープによってn型とすることができない。絶縁性だから底面にn電極(カソード)を取ることができずn型GaN膜をサファイヤに付けておいて、その上にカソード(n電極)を付ける。それが必要なチップ面積を増加させワイヤボンディングの回数を倍加させる。また硬くて剛性が強く、しかも劈開がないので機械的にチップを切り出さないといけないから歩留まりが低下する。
【0003】
それでエピ層と同一の窒化ガリウム(GaN)単結晶基板が望まれる。しかしGaNの大きい単結晶を製造することは難しい。大型自立GaN基板はいまだ試験的にしか得られていない。
【0004】
【従来の技術】
GaNの良質の薄膜をサファイヤ基板の上に生成するための方法としてELO法がある。さらに本出願人が開発してきたファセットを維持して成長させる方法もあり、それによってかなり厚いGaN単結晶膜を製造することができるようになってきた。
【0005】
ファセット成長法は特別な工夫をするので、できたものは結晶構造が一様でなく、低転位単結晶の部分と、そうでない部分(欠陥集合領域H)が生ずる。そのようなウエハを研磨すると段差が発生する。ウエハに段差があると、その上に積んだエピ層にも段差が発生しデバイス製造に悪影響をもたらす。本発明はそのような段差を抑制したGaN基板に関する。
【0006】
特許文献1は本出願人になるものでGaAs基板の上にELOマスクを付けてGaNをELO成長させる手法を提案している。
【0007】
特許文献2は本出願人になるもので、GaN結晶のファセット成長法を初めて提案している。鏡面成長するのではなくファセットを維持したまま成長させファセットに転位を集中させ、残り部分を良質の単結晶とするものである。それによって初めて厚いGaN膜を作ることができるようになった。
【0008】
特許文献3は本出願人が創案したもので、ドットマスクを下地に形成しドットマスクによってファセット成長する部分を決定し、それ以外は良質の単結晶とし厚い自立膜を形成できるようにした。
【0009】
特許文献4は本出願人が創案したもので、平行直線状のストライプマスクを下地に形成しストライプマスクによってファセット成長する部分を決定し、それ以外は良質の単結晶とし厚い自立膜を形成できるようにした。
【0010】
【特許文献1】
国際特許公開WO99/23693
【0011】
【特許文献2】
特開2001−102307(特願平11−273882号)
【0012】
【特許文献3】
特願2002−230925(2002年8月8日出願)
【0013】
【特許文献4】
特願2001−311018(2001年10月9日出願)
【0014】
【発明が解決しようとする課題】
線状マスクをGaAs基板に形成しておいて、その上にGaNの単結晶を成長させると露出部から結晶成長が始まる。マスクの上は成長しにくいので凹部となり、それがファセット面からなるピットとなる。ファセットを消さないように維持しながら成長させるとファセットへ転位が引き込まれるのでファセットの中心に欠陥が集合した欠陥集合領域Hが発生する。その周りは転位が減少してくるので低転位の単結晶となる。それでマスク上でファセットピット中心の直下の部分は欠陥集合領域Hになり、ファセットの直下でありマスクのない部分は単結晶低転位随伴領域Zとなり、ファセットピットのない平坦部分は単結晶低転位余領域Yとなる。Y+Zの部分は同一方位の単結晶であるが電気抵抗が違う。単結晶低転位随伴領域Zは低抵抗であるが、単結晶低転位余領域Yは高抵抗である。
【0015】
下地基板の上に形成したマスクの上に欠陥集合領域Hができるので、マスクによって欠陥集合領域Hを指定することができる。ファセットマスク法にはそのような利点がある。単に低転位の単結晶を作るというだけではなく、どこへ欠陥を集結させるのか?ということを積極的に指定することができる。
【0016】
たとえばマスクを等間隔の平行線状に下地の上に設けると、その上に平行の欠陥集合領域Hができ、それ以外の部分は方位の揃った単結晶(Y+Z)となる。たとえば、小円板(ドット)のマスク格子点の上に並べたような離隔型のマスクを設けた下地基板にGaNをファセット成長させると、ドットマスクの上に欠陥集合領域Hが成長し、それ以外の部分は方位が揃った単結晶(Y+Z)となるのである。
【0017】
どのようにマスクを下地基板に付けても良い。GaNウエハを基板とし、その上にレーザ素子を作製する場合は、レーザの線形活性層(ストライプ)が欠陥集合領域Hにかからないようにしなければならない。その場合はファセット成長のためのマスクも平行線形にして平行線形の欠陥集合領域Hを作り出し、それにかからないようにレーザの活性層を形成するようにする。
【0018】
図3によって簡単にファセットマスク成長方法を説明する。
【0019】
図3(1)は下地基板である。GaN基板ではない。下地基板はここではGaAs基板6である。GaAs基板6の上にELO(十数μm程度)よりも寸法の大きいマスク7を形成する(図3(2))。マスク7はSiO、SiN、AlNなどの誘電体膜である。マスク7の寸法は20μm〜100μm程度で孤立したドット状でもよいし、平行直線帯状であってもよい。その上にHVPE法、MOC法、MOCVD法、昇華法のいずれかによってGaNを気相成長させる。GaNの結晶核は下地露呈部分8には選択的に成長し、マスクの上には発生しない。それで結晶9が成長してゆくと下地露呈部8から盛り上がりマスクの上へとはい出して行く。しかしマスクの上では成長しにくく成長が遅れる(図3(3))。それでマスクの上では斜めの面が出る。それがファセット面Fである。それは比較的面指数の低い{−1−122}、{1−101}などである。
【0020】
さらにGaNの成長を続けると図3(4)のように結晶層がどんどん積まれて行くが、露呈部8の上には比較的速く結晶が堆積しマスクの上では遅く成長する。ファセット面が内向きに形成されるので転位がファセット面によって内側へ引き込まれる。そのために転位がマスクの上の成長する部分に集中する。転位が集合したマスク上の部分を欠陥集合領域Hという。それは本出願人が初めて見い出したものであり特許文献3、4に記載がある。マスクが小さすぎると欠陥集合領域Hが途中で立ち消えてしまう。20μm〜200μm程度の大きいマスク7とすると途中で消える事はなく欠陥集合領域Hはマスクと同一位置に少し小さくなって連続して生成される。好ましいマスク幅は50μmである。
【0021】
欠陥集合領域Hは転位が高密度に存在するが残りの部分は転位が少なくなり低転位の単結晶となる。単結晶となるが2種類の部分が区別される。ファセットの直下の部分は電気伝導性が高く転位が少ない単結晶Z(単結晶低転位随伴領域)であり、ファセットとファセットの継ぎ目の平坦面(C面である)の直下の部分は電気伝導性が低くて転位が少ない単結晶Y(単結晶低転位余領域)である。だから図3(4)のように…HZYZHZYZHZYZH…というように並ぶ。
【0022】
充分の厚みになるまでGaNを成長させると、成長装置から取り外して、ファセット面の部分を研削して平坦に加工する。図3(5)のようになる。さらにGaAsの下地基板6を除去する。同時にマスク7もとれてしまう。さらに裏面も平坦に磨く。
【0023】
残ったものは図3(6)に示すような平坦平滑のGaN結晶9となる。YとZは低転位単結晶であるが、Hは転位の多い欠陥集合領域である。それは多結晶、方位のずれた単結晶、方位が逆転した単結晶というように様々であるが、最も多いのは方位が逆転した単結晶である。初めのマスクの形状、寸法によって欠陥集合領域Hを指定することができる。欠陥集合領域Hが平行直線状の場合、本発明者はこれをストライプコアと呼んでいる。
【0024】
典型的な場合、Y、Zは(0001)単結晶であり、Hは極性が反転した(000−1)結晶である。Hがそうでなくて多結晶の場合、結晶軸が傾斜した場合ということもあるが、とにかくZ、Yの単結晶部分とHの部分は結晶方位が異なり化学的、物理的な性質が異なる。
【0025】
切り出したGaNウエハ9は表面がざらざらであるから、研磨しなければならない。粗研磨、精密研磨、化学機械研磨(CMP)というように3段階の研磨をして表面を平滑にする。物理的な研磨作用をするものとして遊離砥粒(シリコンカーバイド、アルミナ、ダイヤモンドなど)を使うが、砥粒の粒径を順次小さいものにすることによってウエハ表面の粗度を下げてミラー面とすることができる。
【0026】
その筈であるが実際にはそうならなかった。初めは図3(6)のように段差がないのであるが、研磨を進めるごとに、欠陥集合領域Hがくぼみ段差Qが生ずるようになり、それが大きくなってくるということがわかった。
【0027】
図4に研磨工程によって研磨されたGaNウエハの断面図を示す。大きい(4μm〜1μmφ)遊離砥粒を使った粗研磨によって研磨すると面粗度がRa5nm以下になる。中程度の(0.7μm〜0.3μm)遊離砥粒を使った粗研磨では面粗度がRa1nm程度になる。しかし新たに欠陥集合領域Hが窪んだ段差Qを発生する。段差Qは10nm〜30nmであり面粗度Raよりも大きい(図4(1))。
【0028】
より細かい(0.1μm〜0.2μmφ)遊離砥粒を使った粗研磨によって面粗度はRa0.5〜1.0nmになるが欠陥集合領域Hの段差Qが0.1μm〜0.6μmになる(図4(2))。
【0029】
水酸化カリウム(KOH)を使った化学機械研磨ではRa0.5nm程度になるが、段差Qは600nm(0.6μm)〜1500nm(1.5μm)もなってしまう(図4(3))。
【0030】
そのようなGaNウエハ9の上にGaN薄膜20をエピタキシャル成長させると、GaNエピ層20自体に段差Wを生じる。エピ層に段差があると、その上に良好なデバイスを作製することができない。
【0031】
目的とする素子によっても異なるがエピ層の許容段差の最大値Wmは0.5μm程度である。これは許容最大値であってエピ層段差が0.1μm以下であることがより望ましい。
【0032】
基板の段差Qが大きいとエピ層段差Wも大きくなるが、W=Qという単純な関係ではないことがわかった。WとQは、欠陥集合領域Hの寸法Dによって、その関係が変わるということがわかってきた。
【0033】
本発明の第1の目的は、エピ層段差が0.5μm以下になるようなGaN単結晶基板を提供することである。
【0034】
本発明の第2の目的は、欠陥集合領域Hの寸法Dが相違する場合でもエピ層段差が0.5μm以下になるようなGaN単結晶基板を提供することである。
本発明の第3の目的は、エピ層段差が0.03μm以下になるようなGaN単結晶基板を提供することである。
【0035】
【課題を解決するための手段】
1. 本発明のGaN基板は、単結晶部分と、欠陥集合領域Hとの段差Qが0.5μm以下(Q≦0.5μm)である。
【0036】
2. 本発明のGaN基板は、線状欠陥集合領域H(ストライプコア)の幅をD(μm)とすると基板段差Q(μm)は、Q≦10/Dとする。
【0037】
3. より望ましくは、基板段差Q(μm)が0.03μm以下であるとする(Q≦0.03μm)。
【0038】
4. 本発明のGaN基板は、突き出し量の一定した固定砥粒を有する砥石によってGaNを粗研磨、精密研磨する。
【0039】
5. 本発明のGaN基板は、弱アルカリ性(NHOH)の薬剤を使って化学機械研磨(CMP)する。
【0040】
【発明の実施の形態】
1. 本発明のGaN基板は、単結晶部分と、欠陥集合領域Hとの段差Qが0.5μm以下(Q≦0.5μm)である。
基板に段差Qがあると、その上にエピタキシャル成長したGaN層にも段差Wが現れる。エピ層段差Wはデバイス作製にとっては邪魔になり、劈開面が乱れる等によりデバイスの性能を低下させるので不都合なことである。エピ層はバッファ層、クラッド層、活性層、コンタクト層など幾つもあるが1μmとか0.5μmとかごく薄い膜である。だからエピ層に段差があるのは好ましくない。用途にもよるが、レーザ素子などを作製する場合、エピ層に現れる段差Wの許容できる数値としては0.5μm程度が限界と考えられる。
【0041】
基板段差Qが大きいとエピ層段差Wも大きくなる。基板の上に積むエピ層の厚さTにもよるのであるが、そのような傾向がある。欠陥集合領域Hの大きさによって同じようにエピ層段差W=0.5μmをもたらす基板段差は異なるということが分かってきた。欠陥集合領域Hの寸法が小さいと、同じ基板段差Qでもエピ層段差Wは少なくなる傾向がある。
【0042】
平行直線欠陥集合領域Hを形成した場合、その幅Dは20μm〜200μmの程度である。欠陥集合領域Hを平行直線状に形成した場合それをストライプコアと本発明者は便宜的に呼んでいる。レーザの活性層のストライプと混同してはならない。
【0043】
ストライプコア(平行線状欠陥集合領域H)が20μmより細いとファセット成長をしても途中で欠陥集合領域Hがやせ細って消えてしまうことがある。欠陥集合領域Hが消滅せず下から上まで連続して存在するためには20μm以上の幅が必要である。
【0044】
あまりに太すぎても使える部分が少なくなり望ましくない。それで幅Dは20μm〜200μmの程度である(20μm≦D≦200μm)。
【0045】
幅Dが20μmの場合で基板段差Qが様々に変化したサンプルについてエピ層段差Wを調べ、それをグラフにしたものが図1である。図1に示すようにGaN基板の単結晶部分・欠陥集合領域Hの段差(ストライプコア段差)Qが増えると、それに応じてエピ層段差Wも増える。しかしそれはリニヤでない。基板段差Qが0であってもエピ層段差Wはミクロな凹凸として存在する。それは基板段差Q以外の理由によって生ずるものである。
【0046】
幅D=20μmの場合、基板段差がQ=0.5μmのときに、エピ層段差がW=0.5μmに達する。先に述べたようにエピ層段差の許容最大値が0.5μmなので、D=20μmの場合、基板段差Qは0.5μm以下であれば良いことになる。
【0047】
許容できる基板段差Qは線状欠陥集合領域H(ストライプコア)の幅にもよるのであるがD=20μmはDの下限であるから、許容できる基板段差Qの最大は0.5μmだということになる。
【0048】
だから、本発明のGaN基板は、単結晶部分と欠陥集合領域Hとの段差Qが0.5μm以下(Q≦0.5μm)である。
【0049】
2. 本発明のGaN基板は、線状欠陥集合領域H(ストライプコア)の幅をD(μm)とすると基板段差Q(μm)は、Q≦10/Dとする。
ストライプコアの幅をD=50μmとしたときの基板段差Qとエピ層段差Wの関係を調べた。サンプルによってばらつきはあるが平均操作したものを図2に示す。基板段差がQ=0.2μmの時に、エピ層段差がW=0.5μmとなっている。つまりD=50μmという太いストライプコアの場合は許容できる最大の基板段差は0.2μmだということになる(Q≦0.2μm)。
【0050】
そのようにエピ層段差がW≦0.5μmというように一定の制限をもっていても、線状欠陥集合領域H(ストライプコア)の幅Dによって、許されるQの範囲が相違する。Dが増えるほどに、最大のQの値は減る。Dが減るに従って、許容最大Qは増える。
【0051】
D=20μm〜200μmの範囲で実験を重ねた結果、許容されるQは、Q≦10/Dという不等式で与えられるという事が分かってきた。だからD=30μmならQ≦0.33μm、D=40μmならQ≦0.25μm、D=100μmならQ≦0.1μm、D=200μmなら、Q≦0.05μmというような範囲となる。
【0052】
3. より望ましくは、基板段差Q(μm)が0.03μm以下であるとする(Q≦0.03μm)。
ストライプコア(線状欠陥集合領域H)の幅はD=50μmとするのが多いのであるが、図2のようにQ=0.03μmとすると、エピ層段差がW=0.1μmとなる。対象となるデバイスによってはエピ層段差が0.1μm以下(W≦0.1μm)である、ということが要求されることがある。その場合は基板段差Qが0.03μm以下であればよい(Q≦0.03μm)。
【0053】
4. 本発明のGaN基板は、突き出し量の一定した固定砥粒を有する砥石によってGaNを粗研磨、精密研磨する。
単結晶部分(Z+Y)と欠陥集合領域(H)は強度が著しく相違することがわかってきた。欠陥が多いせいもあって欠陥集合領域Hは砥粒によって急速に削られる。遊離砥粒だと深く欠陥集合領域Hへ食い込んで選択的に穴を抉るので深い窪みができる。そこで突き出し量の一定した固定砥粒をもつ砥石で研磨するようにする。突き出し量が一定だから弱い欠陥集合領域Hが選択的に削られるというようなことはない。これが物理研磨(機械研磨)の工夫である。研磨液は従来と同じものを使う。固定砥粒砥石の材質はシリコンカーバイド、アルミナ、ダイヤモンドなどである。
【0054】
5. 本発明のGaN基板は、弱アルカリ性(NHOH)の薬剤を使って化学機械研磨(CMP)する。
GaNの表面をさらに平滑にするには機械研磨だけでは不十分であり、化学作用も使う。しかしKOHにすると欠陥集合領域Hだけ深く腐食される。KOHの作用は遊離砥粒によるものよりもさらに著しい。そこで本発明では水酸化アンモニウム(NHOH)を使って化学的腐食によって欠陥集合領域Hも単結晶部(Z+Y)もほぼ一様に研磨する。
【0055】
【発明の効果】
下地基板にマスクを付けマスクに続いてファセットができるようなファセット成長法という特別な手法によってGaNの単結晶を製造すると、マスク−ファセットの中心間に欠陥集合領域Hができる。欠陥集合領域Hは周りの単結晶と物理的化学的性質が事なり強アルカリ(KOH)と遊離砥粒の研磨液で研磨すればするほど段差が増える。本発明は弱アルカリ(NHOH)と固定砥粒で研磨して欠陥集合領域Hと単結晶部の段差Qを少なくする。基板段差Qが小さいと、その上にエピタキシャル成長させたエピ層の段差Wも小さくなる。平行直線の欠陥集合領域H(ストライプコア)の幅Dは20μm〜200μmであるが、基板段差がQ≦10/Dとすると、エピ層段差Wは0.5μm以下となる。エピ層段差が小さくなるのでデバイスの歩留まりが向上し性能も改善される。
【図面の簡単な説明】
【図1】ストライプコア(平行直線状欠陥集合領域)Hの幅をD=20μmとしたGaN基板の上にエピタキシャル成長させた場合、基板段差Qと、エピ層に現れるエピ層段差Wの関係を調べた結果を示すグラフ。エピ層段差Wが0.5μmのとき、基板段差Qが0.5μmである。
【図2】ストライプコア(平行直線状欠陥集合領域)Hの幅をD=50μmとしたGaN基板の上にエピタキシャル成長させた場合、基板段差Qと、エピ層に現れるエピ層段差Wの関係を調べた結果を示すグラフ。エピ層段差Wが0.5μmのとき、基板段差Qが0.2μmである。
【図3】下地基板の上にマスクを形成しておき、その上にGaNをファセットを維持しながら気相成長させた場合においてマスクに続いて転位の集合した欠陥集合領域Hが生成し、その他の部分には方位の定まった良質の単結晶(Z+Y)が成長してゆくことを説明するための断面図。(1)は下地基板、(2)は基板の上にマスクを設けたもの、(3)はGaNを成長させ始めたときの状態を示し、(4)はGaNの成長が持続しマスクに続いてストライプ(欠陥集合領域)Hができその上にはファセットが存在することを示す。(5)は結晶成長が終わり上部のファセットの多い部分を研削して落としたもの、(6)は下地基板もマスクも除去しGaNの自立膜としたもの。
【図4】良質の単結晶部分(Z+Y)と欠陥の集合した欠陥集合領域Hが存在するGaN単結晶基板を切り出したときは平坦であるが、粗研磨するとストライプコア(欠陥集合領域)Hが少し低くなり段差を生じ、精密研磨するとさらに段差が深くなり、KOHを使った化学機械研磨をするとさらに段差が深くなることを説明するための図。(1)は粗研磨したあとの断面図、(2)は精密研磨したあとの断面図、(3)は化学機械研磨したあとの断面図である。(4)はエピタキシャル成長させたときにエピ層に段差Wが発生することを示す断面図である。
【符号の説明】
6 下地基板(GaAs)
7 マスク
8 露呈部
9 GaN結晶
20 エピ層
Q 基板の段差
W エピ層段差
H 欠陥集合領域
Z 単結晶低転位随伴領域
Y 単結晶低転位余領域

Claims (3)

  1. 同一の結晶方位をもつ単結晶部分(Y+Z)と、それとは異なる結晶状態で欠陥が集合した欠陥集合領域Hとよりなり、欠陥集合領域Hと単結晶部分(Y+Z)の段差Qが0.5μm以下であることを特徴とするGaN基板。
  2. 同一の結晶方位をもつ単結晶部分(Y+Z)と、それとは異なる結晶状態で欠陥が集合した幅D(μm)の線状の欠陥集合領域Hとよりなり、欠陥集合領域Hと単結晶部分(Y+Z)の段差Q(μm)が10/D以下(Q≦10/D)であることを特徴とするGaN基板。
  3. 同一の結晶方位をもつ単結晶部分(Y+Z)と、それとは異なる結晶状態で欠陥が集合した欠陥集合領域Hとよりなり、欠陥集合領域Hと単結晶部分(Y+Z)の段差Qが0.03μm以下であることを特徴とするGaN基板。
JP2003128061A 2003-05-06 2003-05-06 GaN基板 Pending JP2004335646A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003128061A JP2004335646A (ja) 2003-05-06 2003-05-06 GaN基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003128061A JP2004335646A (ja) 2003-05-06 2003-05-06 GaN基板

Publications (1)

Publication Number Publication Date
JP2004335646A true JP2004335646A (ja) 2004-11-25

Family

ID=33504349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003128061A Pending JP2004335646A (ja) 2003-05-06 2003-05-06 GaN基板

Country Status (1)

Country Link
JP (1) JP2004335646A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049047A (ja) * 2005-08-11 2007-02-22 Hitachi Cable Ltd 半導体形成用基板、窒化物系半導体基板およびその製造方法
JP2007073569A (ja) * 2005-09-05 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体デバイスの製造方法および窒化物半導体デバイス
JP2008140893A (ja) * 2006-11-30 2008-06-19 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
JP2008254970A (ja) * 2007-04-05 2008-10-23 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法
US7452814B2 (en) 2005-01-12 2008-11-18 Sumitomo Electric Industries, Ltd. Method of polishing GaN substrate
JP2008297180A (ja) * 2007-06-01 2008-12-11 Sumitomo Electric Ind Ltd GaN結晶の成長方法およびGaN結晶基板
JP2009091224A (ja) * 2007-10-11 2009-04-30 Hitachi Cable Ltd 窒化ガリウム基板及び窒化ガリウム基板の製造方法
JP2009105440A (ja) * 2009-02-04 2009-05-14 Sumitomo Electric Ind Ltd GaN基板の研磨方法
JP2009212284A (ja) 2008-03-04 2009-09-17 Hitachi Cable Ltd 窒化ガリウム基板
JP2011181968A (ja) * 2011-06-20 2011-09-15 Sumitomo Electric Ind Ltd GaN基板の研磨方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452814B2 (en) 2005-01-12 2008-11-18 Sumitomo Electric Industries, Ltd. Method of polishing GaN substrate
JP2007049047A (ja) * 2005-08-11 2007-02-22 Hitachi Cable Ltd 半導体形成用基板、窒化物系半導体基板およびその製造方法
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP2007073569A (ja) * 2005-09-05 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体デバイスの製造方法および窒化物半導体デバイス
JP2008140893A (ja) * 2006-11-30 2008-06-19 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
TWI413162B (zh) * 2006-11-30 2013-10-21 Sumitomo Electric Industries 半導體裝置及其製造方法
US8476086B2 (en) 2006-11-30 2013-07-02 Sumitomo Electric Industries, Ltd. Semiconductor device and method of its manufacture
JP2008254970A (ja) * 2007-04-05 2008-10-23 Hitachi Cable Ltd Iii−v族窒化物系半導体基板及びその製造方法
JP2008297180A (ja) * 2007-06-01 2008-12-11 Sumitomo Electric Ind Ltd GaN結晶の成長方法およびGaN結晶基板
JP2009091224A (ja) * 2007-10-11 2009-04-30 Hitachi Cable Ltd 窒化ガリウム基板及び窒化ガリウム基板の製造方法
JP2009212284A (ja) 2008-03-04 2009-09-17 Hitachi Cable Ltd 窒化ガリウム基板
JP2009105440A (ja) * 2009-02-04 2009-05-14 Sumitomo Electric Ind Ltd GaN基板の研磨方法
JP2011181968A (ja) * 2011-06-20 2011-09-15 Sumitomo Electric Ind Ltd GaN基板の研磨方法

Similar Documents

Publication Publication Date Title
JP4232605B2 (ja) 窒化物半導体基板の製造方法と窒化物半導体基板
TWI305061B (en) Nitride semiconductor substrate and method of producing same
EP1501118B1 (en) Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP5024722B2 (ja) 窒化物半導体基板とその製造方法
JP4696935B2 (ja) Iii−v族窒化物系半導体基板及びiii−v族窒化物系発光素子
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
TWI433224B (zh) Method for processing nitride semiconductor wafers, nitride semiconductor wafers, fabrication of nitride semiconductor elements, and nitride semiconductor elements
US10655244B2 (en) GaN substrate, method for producing GaN substrate, method for producing GaN crystal, and method for manufacturing semiconductor device
JP2009132613A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2008066355A (ja) 3族窒化物基板の製造方法、3族窒化物基板、エピタキシャル層付き3族窒化物基板、3族窒化物デバイス、エピタキシャル層付き3族窒化物基板の製造方法、および3族窒化物デバイスの製造方法。
KR20060127743A (ko) 질화물 반도체 기판과 그 제조 방법
JPWO2005099057A1 (ja) 窒化物半導体発光素子用ウエハとその製造方法およびそのウエハから得られた窒化物半導体発光素子
JP4333466B2 (ja) 半導体基板の製造方法及び自立基板の製造方法
JP2004335646A (ja) GaN基板
JP6232853B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2018536618A (ja) 結晶基板上で半極性窒化層を得る方法
US20190249333A1 (en) Low-dislocation bulk gan crystal and method of fabricating same
JP2005340747A (ja) Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット
JP2004022785A (ja) 窒化ガリウム系半導体素子の製造方法
US8853672B2 (en) Gallium nitride substrate and epitaxial wafer
JP2004335645A (ja) GaN基板
US9318314B2 (en) Method of forming a freestanding semiconductor wafer
CN107002275A (zh) Iii族氮化物衬底和其制造方法
TW202226354A (zh) 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓
JP2014157977A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060203

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20090909

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20100112

Free format text: JAPANESE INTERMEDIATE CODE: A02