TWI413162B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI413162B
TWI413162B TW096139311A TW96139311A TWI413162B TW I413162 B TWI413162 B TW I413162B TW 096139311 A TW096139311 A TW 096139311A TW 96139311 A TW96139311 A TW 96139311A TW I413162 B TWI413162 B TW I413162B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
gan substrate
gan
polarity inversion
main surface
Prior art date
Application number
TW096139311A
Other languages
English (en)
Other versions
TW200828414A (en
Inventor
Shinsuke Fujiwara
Takashi Sakurada
Makoto Kiyama
Yusuke Yoshizumi
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200828414A publication Critical patent/TW200828414A/zh
Application granted granted Critical
Publication of TWI413162B publication Critical patent/TWI413162B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Description

半導體裝置及其製造方法
本發明係關於一種發光裝置、電子裝置、半導體感測器等半導體裝置及其製造方法，詳細而言，係關於一種包含位錯密度得到降低之GaN基板的半導體裝置及其製造方法。
對於發光裝置、電子裝置、半導體感測器等各種半導體裝置中使用之GaN基板等III族氮化物基板而言，為提高半導體裝置之特性，尋求位錯密度較低之基板。
作為製作該低位錯密度之III族氮化物基板之方法，已提出下述方法。於X.Xuetal,"Growth and characterization of low defect GaN by hydride vapor phase epitaxy",J.of Crystal Growth,246,(2002),pp.223－229(以下，稱為非專利文獻1)中報告有：所成長之結晶之厚度越大，則越能降低位錯密度，例如當使GaN結晶於化學組成與GaN不同之異種基板上成長至1 mm以上之厚度時，可將位錯密度降低至1×106 cm－2 左右以下。
又，於A.Usuietal,"Thick GaN Epitaxial Growth with Low Dislocation Density by Hydride Vapor Phase Epitaxy",Jpn.J.Appl.Phys.,Vol.36,(1997),pp.L899－L902(以下，稱為非專利文獻2)中報告有：於異種基板上使GaN結晶成長時，形成具有開口部之遮罩層，並形成刻面，藉此控制位錯之傳播方向，降低GaN結晶之位錯密度。
[非專利文獻1]X.Xuetal,"Growth and characterization of low defect GaN by hydride vapor phase epitaxy",J.of Crystal Growth,246,(2002),pp.223－229[非專利文獻2]A.Usuietal,"Thick GaN Epitaxial Growth with Low Dislocation Density by Hydride Vapor Phase Epitaxy",Jpn.J.Appl.Phys.,Vol.36,(1997),pp.L899－L902
然而可知，藉由上述非專利文獻1或非專利文獻2之結晶成長方法所成長之GaN結晶及由該GaN結晶所得之GaN基板，雖位錯密度降低至1×106 cm－2 左右，但會形成位錯以外之較大缺陷。該缺陷於對GaN基板進行鹼蝕刻時會形成凹坑，故容易被檢測出。例如，當以50℃之KOH水溶液對GaN基板之經鏡面研磨之(0001)Ga面進行數十分鐘之蝕刻時，僅存在缺陷之部分受到數微米左右之蝕刻而形成凹坑。又，當以KOH熔液、NaOH熔液或其等之混合熔液對GaN基板之經鏡面研磨之(0001)Ga面進行蝕刻時，會形成由N面包圍之大致六角柱狀之凹坑。
此處，GaN結晶係在[0001]方向上具有極性之結晶，其具有下述性質，即，以鹼進行蝕刻時，難以蝕刻其(0001)Ga面，與此相對，其(000－1)N面容易受到蝕刻。根據該觀點可知，上述GaN結晶及GaN基板具有極性不同之2個區域。將該2個區域定義為主區域及極性反轉區域，該主區域係決定GaN結晶及GaN基板之極性的大部分區域，該極性反轉區域係[0001]方向之極性相對於該主區域反轉之區域。亦即，於作為GaN基板之主面的(0001)Ga面上，呈現出主區域(0001)Ga面及極性反轉區域(000－1)N面。因此，當對作為GaN結晶之主面的(0001)Ga面進行蝕刻時，極性反轉區域與主區域相比更易受到蝕刻，從而自極性反轉區域形成大致六角柱狀之凹坑。亦即，上述六角柱狀之凹坑係來源於極性反轉區域之凹坑。
再者，於GaN基板之主面上，來源於位錯之凹坑不會因50℃之KOH水溶液之數十分鐘之蝕刻而形成，而會因KOH熔液及NaOH熔液之混合熔液之蝕刻而形成。然而，該來源於位錯之凹坑係具有脊線之六角錘狀，故而容易區別於上述來源於極性反轉區域之凹坑。再者，除了上述蝕刻以外，於利用陰極發光(CL，Cathodo－luminescence)或螢光顯微鏡來觀察主區域及極性反轉區域時，2個區域之亮度明顯不同，因此亦可容易地區別。
於異種基板上使GaN結晶成長時，與非專利文獻1及非專利文獻2同樣，一般在異種基板上形成低溫緩衝層，但當如此般介在有低溫緩衝層而於異種基板上使GaN結晶成長時，無法避免上述極性反轉區域之形成。因此，一般之GaN結晶中包含極性反轉區域。
本發明之目的在於提供一種半導體裝置之製造方法，其對極性反轉區域之有無、大小等對在該一般GaN結晶之基板上形成複數層半導體層而製造之半導體裝置之特性的影響進行評價，藉此高良率地製造特性較高之半導體裝置。
本發明係一種半導體裝置之製造方法，其包括下述步驟：GaN基板準備步驟，該GaN基板係於作為該GaN基板之主面的(0001)Ga面中，[0001]方向之極性與上述GaN基板之主區域相反的面積為1 μm2 以上之極性反轉區域之密度為D cm－2 ，且極性反轉區域之總面積St cm2 相對於GaN基板之主面的總面積S cm2 之比St /S為0.5以下；以及半導體裝置形成步驟，於GaN基板之主面上至少使一層半導體層成長，且使裝置之主面的面積Sc 與極性反轉區域的密度D之積Sc ×D小於2.3。
又，於本發明之半導體裝置之製造方法中，可使比St /S為0.2以下，使積Sc ×D小於0.7。又，可使比St /S為0.05以下，使積Sc ×D小於0.1。又，可使GaN基板之主面的面積為10 cm2 以上。又，GaN基板可藉由氣相法而製造。此處，可使氣相法為氫化物氣相磊晶(HVPE，Hydride Vapor Phase Epitaxy)法。
又，本發明係一種藉由上述製造方法而製造之半導體裝置。
根據本發明，可提供一種高良率地製造特性較高之半導體裝置的半導體裝置製造方法。
 (實施形態1)
參照圖1~圖3，本發明之半導體裝置之製造方法之一實施形態包括下述步驟：GaN基板10之準備步驟(圖1)，該GaN基板10係於作為GaN基板10之主面10m的(0001)面中，[0001]方向之極性與GaN基板10之主區域10s相反的面積為1 μm2 以上之極性反轉區域10t之密度為D cm－2 ，且極性反轉區域10t之總面積St cm2 相對於GaN基板10之主面10m的總面積S cm2 之比St /S為0.5以下；以及半導體裝置40之形成步驟(圖2及圖3)，於GaN基板10之主面10m上至少使一層半導體層20成長，且半導體裝置40之主面40m的面積Sc 與極性反轉區域10t之密度D之積Sc ×D小於2.3。
藉由包含上述步驟，本發明可提供一種高良率地製造特性較高之半導體裝置的半導體裝置製造方法。以下，就該點加以詳細說明。
首先，對半導體裝置中的GaN基板中之極性反轉區域之有無與半導體裝置特性之關係進行研究。參照圖4，於已掌握了極性反轉區域之位置的厚度為400 μm之n型GaN基板(該基板之主面上的極性反轉區域之密度為20 cm－2 ，極性反轉區域之面積為1~10000 μm2 )(GaN基板10)之主面10m上，形成厚度為0.6 μm之n＋ 型GaN層22、厚度為7 μm之n型GaN層24(電子濃度為3×1016 cm－3 )及厚度為0.5 μm之p型GaN層26(Mg原子濃度為7×1017 cm－3 )作為半導體層20。如此，於n型GaN層24與p型GaN層26之間形成作為半導體裝置之主面40m的pn接合面。其次，於p型GaN層26上形成作為p側電極32之Ni/Au積層電極，於n型GaN基板(GaN基板10)之背面10n(稱為主面10m之相反側之面，以下相同)上形成作為n側電極34之Ti/Al積層電極，獲得主面40m之面積為1 cm2 之半導體裝置40。
參照圖5，針對上述所獲得之半導體裝置40，對GaN基板10中之極性反轉層之有無與耐逆電壓之關係進行研究。此處，耐逆電壓係指，在向半導體裝置之反方向施加電壓時(將以此方式施加之電壓稱為施加逆電壓，以下相同)，半導體裝置受損而洩漏電流密度急遽增大之電壓。於圖5中，橫軸表示施加逆電壓(單位：V)，縱軸表示洩漏電流密度(單位：A/cm2 )。
如圖5所示，與GaN基板中不存在極性反轉區域之B群半導體裝置相比，GaN基板中存在極性反轉區域之A群半導體裝置之耐逆電壓顯著下降。由此可知，GaN基板中具有主面上之面積為1~10000 μm2 之極性反轉區域的半導體裝置之特性顯著下降。
其次，參照圖6，對半導體裝置中的GaN基板之主面上之極性反轉區域之面積與半導體裝置特性之關係進行研究。於圖6中，橫軸表示GaN基板之主面上之極性反轉區域之面積(單位：μm2 )，縱軸表示洩漏電流密度(單位：A/cm2 )，一點虛線E表示GaN基板中不存在極性反轉區域之半導體裝置之洩漏電流密度之平均值，二點虛線F表示洩漏電流密度之全標度。此處，設施加逆電壓為100 V。
如圖6所示，當GaN基板之主面上之極性反轉區域之面積為1 μm2 以上時，半導體裝置之洩漏電流密度逐漸增大，當面積為5 μm2 以上時，洩漏電流密度急遽增大。一般認為其原因在於，當極性反轉區域之面積小於5 μm2 時，在GaN基板之主面上使半導體層磊晶成長時，於該半導體層中，成長於極性反轉區域上之低速成長區域(未圖示)嵌入至成長於主區域上之高速成長區域(未圖示)，於半導體裝置之功能部分(例如，pn接合面)，極性反轉區域無法連續。
由上述圖5及圖6之結果可知，當存在半導體裝置之主面上的面積為1 μm以上之極性反轉區域時，該半導體裝置之特性會下降。因此，以下著眼於半導體裝置之主面上的面積為1 μm以上之極性反轉區域進行下述研究。
參照圖3，可認為GaN基板10之主面10m上的面積為1 μm2 以上之極性反轉區域之密度D(單位：cm2 )與半導體裝置40之主面40m的面積Sc (單位：cm2 )之關係如下。亦即，形成於GaN基板10之主面10m上的任意半導體裝置40之主面40m內存在極性反轉區域之概率(亦即，可獲得物性優良之半導體裝置(製品)之良率)，係由半導體裝置40之主面40m之面積Sc cm2 與GaN基板10之主面10m上的極性反轉區域10t之密度D cm－2 之積所決定，積Sc ×D為2.3時概率為10%，積Sc ×D為0.7時概率為50%，積Sc ×D為0.1時概率為90%。此處，就工業利用之觀點而言，要求上述良率超過10%。因此，積Sc ×D必須小於2.3，較好的是積Sc ×D小於0.7，更好的是積Sc ×D小於0.1。
上述積Sc ×D之條件僅考慮到了GaN基板之主面上的極性反轉區域之密度，因此並未考慮到極性反轉區域之面積。亦即，當各極性反轉區域之面積較小時，僅根據上述積Sc ×D之條件即可規定半導體裝置之良率，但當各極性反轉區域之面積較大時，評價時亦必須包含極性反轉區域之面積。此處，各極性反轉區域之面積各異，難以特定其面積。
因此，在計算形成於GaN基板之主面上的任意半導體裝置之主面內存在極性反轉區域之概率(亦即，可獲得物性優良之半導體裝置之良率)時，參照圖1，考慮GaN基板之主面之總面積S(單位：cm2 )與GaN基板之主面上的極性反轉區域10t之總面積St (單位：cm2 )之關係。亦即，極性反轉區域存在之概率根據極性反轉區域之總面積St cm2 相對於GaN基板之主面的總面積S cm2 之比St /S而變動，比St /S越大則該概率越低，比St /S越小則該概率越高。
在計算不存在上述極性反轉區域之概率時，為使積Sc ×D為2.3時之概率為10%，必須使比St /S為0.5以下，為使Sc ×D為0.7時之概率為50%，必須使比St /S為0.2以下，為使積Sc ×D為0.1時之概率為90%，必須使比St /S為0.05以下。因此，必須使比St /S為0.5以下，較好的是使比St /S為0.2以下，更好的是使比St /S為0.05以下。
此處，根據圖1~3，對本實施形態之半導體裝置之製造方法進行具體說明。再者，為便於參考，於圖1及圖2中，以2點虛線表示圖3中對半導體晶圓30進行晶片分割時之晶片分割線41。
首先，參照圖1，準備主面10m為(0001)Ga面之GaN基板10(GaN基板之準備步驟)。該GaN基板10係於其主面10m中，[0001]方向之極性與GaN基板10之主區域10s相反的面積為1 μm2 以上之極性反轉區域10t之密度為D cm2 。又，該GaN基板10中，極性反轉區域10t之總面積St cm2 相對於GaN基板10之主面10m之總面積S cm2 之比St /S為0.5以下。例如，如圖1所示，極性反轉區域10t由5個各極性反轉區域10t1 、10t2 、10t3 、10t4 及10t5 構成，各極性反轉區域10t1 、10t2 、10t3 、10t4 、10t5 之各面積St1 、St2 、St3 、St4 、St5 各不相同，極性反轉區域之總面積St 為各極性反轉區域之各面積St1 、St2 、St3 、St4 及St5 之和。
該GaN基板中，極性反轉區域10t之總面積St cm2 相對於GaN基板10之主面10m之總面積S cm2 之比St /S為0.5以下，較好的是比St /S為0.2以下，更好的是比St /S為0.1以下，由此可提高形成於該基板上之半導體裝置之良率。又，如下所述，藉由形成具有下述主面之半導體裝置可提高半導體裝置之良率，該主面具有與該GaN基板10之主面10m上的面積為1 μm2 以上之極性反轉區域之密度D cm－2 相適應之面積。
就有效地獲得較多半導體裝置之觀點而言，較好的是，該GaN基板10之主面10m之面積為10 cm2 以上。
製造該GaN基板之方法並無特別限制，可列舉HVPE法、有機金屬化學氣相沈積(MOCVD，Metal organic chemical vapor deposition)法、分子束磊晶(MBE，Molecular Beam Epitaxy)法等氣相法，助溶劑法等液相法等。雖無法確認藉由上述液相法而製造之GaN基板中存在極性反轉區域，但就以高成長速度而獲得大型結晶之觀點而言，較好的是上述氣相法，尤其好的是HVPE法。又，藉由HVPE法而製造之GaN基板大多含有極性反轉區域，本發明之特徵在於，藉由控制該極性反轉區域，可高良率地製造特性較高之半導體裝置。
於藉由HVPE法而製造GaN基板時，作為減少GaN基板中之極性反轉區域之方法，可考慮下述方法。有於利用液相法製造之無極性反轉區域之GaN底層基板上以HVPE法使GaN結晶成長之方法。然而，該方法無法獲得大型之GaN底層基板。又，有於GaN底層基板上之極性反轉區域上形成遮罩層後，以HVPE法使GaN結晶成長，從而以橫向成長之GaN結晶來覆蓋遮罩層之方法。然而，該方法難以與無規地存在於GaN底層基板上之極性反轉區域上對應地形成遮罩層。
因此，較為有效的是下述方法，即，對於以氣相法製造之主面上具有極性反轉區域之GaN底層基板，對該主面之極性反轉區域進行蝕刻而形成凹坑後，以HVPE法使GaN結晶成長，藉此促進結晶成長速度較低之極性反轉區域嵌入至結晶成長速度較高之主區域，從而進一步減少GaN結晶內之極性反轉區域。
此處，就促進極性反轉區域之嵌入之觀點而言，較好的是，GaN底層基板中之極性反轉區域之凹坑之深度大於極性反轉區域之寬度(當可使該區域近似於圓時係指該近似圓之直徑，當該區域為條狀時係指其寬度，以下相同)。此處，於上述蝕刻時，為防止GaN底層基板之背面(主面相反側之面，以下相同)之蝕刻，較好的是於GaN底層基板之背面上配置Pt板等耐蝕刻性材料。
其次，參照圖2，於GaN基板10之主面10m上至少使一層半導體層20成長(半導體層之成長步驟)，參照圖3，形成半導體裝置40之主面的面積Sc 與極性反轉區域之密度D之積Sc ×D小於2.3之半導體裝置40(半導體裝置之形成步驟)。該積Sc ×D小於2.3，較好的是積Sc ×D小於0.7，更好的是積Sc ×D小於0.1，從而可提高半導體裝置之良率。
此處，於圖2之半導體層之成長步驟中，於GaN基板10之主面10上依序形成n＋ 型GaN層22、n型GaN層24及p型GaN層26作為至少一層半導體層20。如此，於n型GaN層24與p型GaN層26之間形成pn接合面。其次，於p型GaN層26上形成作為p側電極32之Ni/Au積層電極(Ni層接觸於p型GaN層)，於n型GaN基板(GaN基板10)之背面10n(主面10m相反側之面)上形成作為n側電極34之Ti/Al積層電極(Ti層接觸於n型GaN基板)，獲得半導體晶圓30。
又，於圖3之半導體裝置之形成步驟中，沿上述半導體晶圓30之晶片分割線41，對p側電極32、p型GaN層26及n型GaN層24之一部分進行平臺蝕刻。繼而，沿晶片分割線41分割半導體晶圓30，藉此獲得主面40m之面積為Sc cm2 之半導體裝置40。例如，如圖3所示，將1個半導體晶圓30分割成10個晶片C1~C10，藉此獲得10個半導體裝置40。
此處，半導體裝置40之主面40m，係指表現出該半導體裝置之功能的主要部分(功能部分)之主面，於本實施形態之半導體裝置中，pn接合面相當於該主面40m。當所製造之半導體裝置40之主面40m較小時，存在於GaN基板10中之極性反轉區域10t之影響較小，而半導體裝置40之主面40m越大，則極性反轉區域10t之影響越大。因此，本發明於製造主面40m之面積為1 mm2 以上之大型半導體裝置40時尤其有用。
於本實施形態中，就半導體裝置40之GaN基板10之主面10m為(0001)Ga面之情形進行了敍述，實際上，GaN基板10之主面10m亦可具有相對於(0001)Ga面而稍許偏移之角(例如，10°以下)。
(實施形態2)
本發明之半導體裝置之一實施形態係藉由實施形態1之製造方法而製造之半導體裝置。例如，參照圖4，本實施形態之半導體裝置係於GaN基板10上形成n＋ 型GaN層22、n型GaN層24及p型GaN層26作為一層以上之半導體層20。又，於p型GaN層26上形成作為p側電極32之Ni/Au積層電極，於GaN基板10之背面10n上形成作為n側電極34之Ti/Al積層電極。
參照圖1~4，本實施形態之半導體裝置係使用主面10m上之面積為1 μm2 以上之極性反轉區域10t的密度為D cm－2 、主面10m之總面積為S cm2 、極性反轉區域10t之總面積為St cm2 之GaN基板10而形成的主面40m之面積為Sc cm2 的半導體裝置40，比St /S為0.5以下且積Sc ×D小於2.3，較好的是比St /S為0.2以下且積Sc ×D小於0.7，更好的是比St /S為0.05以下且積Sc ×D小於0.1，從而可提高其特性。
[實施例] (實施例1)
1. GaN基板之準備使用直徑為2吋(50.8 mm)且厚度為400 μm之以(0001)Ga面為主面之GaN基板作為底層基板。以300℃之KOH與NaOH(質量比為1：1)之混合熔液對該底層基板之主面進行30分鐘之蝕刻，藉此自主面上之極性反轉區域形成352個六角柱狀之凹坑。於該蝕刻時，使Pt板密著於底層基板之背面(主面相反側之面)，以防止蝕刻液蔓延至底層基板之背面。藉由該蝕刻所得之上述六角柱狀凹坑之寬度(近似圓之直徑)為20 μm至100 μm，其深度為20 μm至250 μm。
於在上述主面上形成有六角柱狀凹坑之底層基板之主面上，藉由HVPE法使厚度為10 mm之GaN結晶層成長。此處，設Ga原料氣體之生成溫度為850℃，設GaN結晶之成長溫度為1200℃。藉由設GaN結晶之成長溫度為1000℃以上，可在GaN結晶成長之同時減少其極性反轉區域。
與底層基板之主面平行地將所得之GaN結晶層切成厚度為500 μm之薄片，獲得10片主面為(0001)Ga面之GaN基板。自底層基板側起將該等GaN基板稱為S1、S2、S3、S4、S5、S6、S7、S8、S9及S10。該等GaN基板之主面之直徑均為2吋(5.08 cm)，主面之面積S均為20 cm2 。
以50℃之2當量之KOH水溶液對所獲得之各GaN基板進行30分鐘之蝕刻，對形成於其主面上之凹坑(該凹坑對應於極性反轉區域)之個數進行計數，藉此求出主面上之極性反轉區域之密度D cm－2 。就GaN基板之主面上的極性反轉區域之密度D cm－2 而言，越是遠離底層基板側之基板(由進一步成長之結晶部分所得之基板)則越低。再者，並未對各GaN基板測定準確之極性反轉區域之總面積，但由於各極性反轉區域之寬度(近似圓之直徑)為500 μm以下(面積為0.196 cm2 以下)，故而將各極性反轉區域之面積設為0.196 cm2 以下而算出極性反轉區域之總面積St cm2 。將結果總結於表中。
2.半導體層之成長參照圖2，再度研磨上述各GaN基板10之主面10m後，藉由MOCVD法於經再研磨之主面10m上形成厚度為0.6 μm之n＋ 型GaN層22、厚度為7 μm之n型GaN層24(電子濃度為3×1016 cm－3 )及厚度為0.5 μm之p型GaN層26(Mg原子濃度為7×1017 cm－3 )作為半導體層20。如此，於n型GaN層24與p型GaN層26之間形成pn接合面。繼而，於p型GaN層26上，藉由蒸鍍法依序形成Ni層及Au層，從而形成作為p側電極32之Ni/Au積層電極。繼而，於n型GaN基板(GaN基板10)之背面10n(主面10m相反側之面)上，藉由蒸鍍法依序形成Ti層及Al層，從而形成作為n側電極34之Ti/Al積層電極。如此，針對上述各GaN基板10而獲得半導體晶圓30。
3.半導體裝置之形成參照圖3，對於上述各半導體晶圓30，沿其晶片分割線41對p側電極32、p型GaN層26及n型GaN層24之一部分進行平臺蝕刻。繼而，沿晶片分割線41將各半導體晶圓30分割成10個晶片C1~C10，藉此由各半導體晶圓30分別獲得主面40m(本實施例中為pn接合面)之面積為1 cm2 之10個半導體裝置40。對所獲得之10個半導體裝置進行耐逆電壓測試，對將耐逆電壓為500 V以上之半導體裝置作為製品時之半導體裝置之良率(單位：%)進行評價。將結果總結於表中。
由表可明確，於本發明之半導體裝置之製造方法中，藉由使比St /S為0.5以下，使積Sc ×D小於2.3，而可使半導體裝置之良率為10%以上。又，藉由使比St /S為0.2以下，使積Sc ×D小於0.7，而可使半導體裝置之良率為50%以上。進而，藉由使比St /S為0.05以下，使積Sc ×D小於0.1，而可使半導體裝置之良率為90%以上。
須明確，上述揭示之實施形態及實施例之所有內容僅為例示，並非用以限制者。本發明之範圍並非由上述說明表示，而由申請專利範圍所表示，且包含與申請專利範圍均等之含義及範圍內之所有變更。
10．．．GaN基板
10m、40m．．．主面
10n．．．背面
10s．．．主區域
10t．．．極性反轉區域
20．．．半導體層
22．．．n＋ 型GaN層
24．．．n型GaN層
26．．．p型GaN層
30．．．半導體晶圓
32．．．電極
34．．．n側電極
40．．．半導體裝置
41．．．晶片分割線
圖1A係於表示本發明之半導體裝置之製造方法的GaN基板之準備步驟的概略圖中，表示GaN基板之概略俯視圖。
圖1B係於表示本發明之半導體裝置之製造方法的GaN基板之準備步驟的概略圖中，表示圖1A之I B上之概略剖面圖。
圖2A係於表示本發明之半導體裝置之製造方法的半導體層之成長步驟的概略圖中，表示半導體晶圓之概略俯視圖。
圖2B係於表示本發明之半導體裝置之製造方法的半導體層之成長步驟的概略圖中，表示圖2A之Ⅱ B上之概略剖面圖。
圖3A係於表示本發明之半導體裝置之製造方法的半導體裝置之形成步驟的概略圖中，表示半導體晶圓之概略俯視圖。
圖3B係於表示本發明之半導體裝置之製造方法的半導體裝置之形成步驟的概略圖中，表示圖3A之IIIB上之概略剖面圖。
圖4係表示本發明之半導體裝置之一實施形態的概略剖面圖。
圖5係表示半導體裝置之GaN基板中的極性反轉層之有無與耐逆電壓之關係的圖。
圖6係表示半導體裝置之GaN基板之主面上的極性反轉區域之面積與半導體裝置特性之關係的圖。
10．．．GaN基板
10m、40m．．．主面
10n．．．背面
10s．．．主區域
10t、10t1 ~10t5 ．．．極性反轉區域
20．．．半導體層
22．．．n＋ 型GaN層
24．．．n型GaN層
26．．．p型GaN層
30．．．半導體晶圓
32．．．電極
34．．．n側電極
40．．．半導體裝置
41．．．晶片分割線
C1~C10．．．晶片
S、Sc ．．．總面積
St 、St1 ~St5 ．．．極性反轉區域之面積

Claims (7)

  1. 一種半導體裝置之製造方法，其包括下述步驟：GaN基板準備步驟，該GaN基板係於作為該GaN基板之主面的(0001)Ga面中，(0001)方向之極性與上述GaN基板之主區域相反的面積為1 μm2 以上之極性反轉區域之密度為D cm－2 ，且上述極性反轉區域之總面積St cm2 相對於上述GaN基板之主面的總面積S cm2 之比St /S為0.5以下；以及半導體裝置形成步驟，於上述GaN基板之主面上至少使一層半導體層成長，且使半導體裝置之主面的面積Sc 與上述極性反轉區域的密度D之積Sc ×D小於2.3。
  2. 如請求項1之半導體裝置之製造方法，其中上述比St /S為0.2以下，上述積Sc ×D小於0.7。
  3. 如請求項1之半導體裝置之製造方法，其中上述比St /S為0.05以下，上述積Sc ×D小於0.1。
  4. 如請求項1之半導體裝置之製造方法，其中上述GaN基板之主面的面積為10 cm2 以上。
  5. 如請求項1之半導體裝置之製造方法，其中上述GaN基板係藉由氣相法而製造。
  6. 如請求項5之半導體裝置之製造方法，其中上述氣相法為HVPE(氫化物氣相磊晶)法。
  7. 一種半導體裝置，其係藉由如請求項1至6中任一項之製造方法而製造。
TW096139311A 2006-11-30 2007-10-19 半導體裝置及其製造方法 TWI413162B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006324246A JP2008140893A (ja) 2006-11-30 2006-11-30 半導体デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
TW200828414A TW200828414A (en) 2008-07-01
TWI413162B true TWI413162B (zh) 2013-10-21

Family

ID=39060299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096139311A TWI413162B (zh) 2006-11-30 2007-10-19 半導體裝置及其製造方法

Country Status (7)

Country Link
US (2) US8476086B2 (zh)
EP (1) EP1928012A3 (zh)
JP (1) JP2008140893A (zh)
KR (1) KR20080049622A (zh)
CN (2) CN102148141A (zh)
CA (1) CA2612807A1 (zh)
TW (1) TWI413162B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714629B1 (ko) * 2006-03-17 2007-05-07 삼성전기주식회사 질화물 반도체 단결정 기판, 그 제조방법 및 이를 이용한수직구조 질화물 발광소자 제조방법
JP4556983B2 (ja) 2007-10-03 2010-10-06 日立電線株式会社 ＧａＮ単結晶基板
JP4888377B2 (ja) * 2007-12-22 2012-02-29 日立電線株式会社 窒化物半導体自立基板
EP2319086A4 (en) * 2008-08-04 2014-08-27 Soraa Inc WHITE LIGHTING DEVICES WITH NON POLAR OR SEMI-POLAR GALLIUM-HARDENED MATERIALS AND INFLUENCES
WO2010082358A1 (ja) * 2009-01-16 2010-07-22 住友電気工業株式会社 窒化ガリウム基板、窒化ガリウム基板の製造方法、及び半導体デバイス
TWI478381B (zh) * 2009-06-08 2015-03-21 Epistar Corp 發光元件及其製造方法
TWI398966B (zh) * 2009-06-08 2013-06-11 Epistar Corp 發光元件及其製造方法
JP5381439B2 (ja) * 2009-07-15 2014-01-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子
CN103367573B (zh) * 2013-05-23 2016-07-06 台州市一能科技有限公司 光电子半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221480A (ja) * 2003-01-17 2004-08-05 Sumitomo Electric Ind Ltd 埋め込み基板結晶製造方法および埋め込み基板結晶
JP2004335646A (ja) * 2003-05-06 2004-11-25 Sumitomo Electric Ind Ltd ＧａＮ基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563224B2 (ja) * 1996-03-25 2004-09-08 住友電気工業株式会社 半導体ウエハの評価方法、熱処理方法、および熱処理装置
JPH10335750A (ja) * 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3896718B2 (ja) * 1999-03-02 2007-03-22 日亜化学工業株式会社 窒化物半導体
JP4408509B2 (ja) 1999-12-24 2010-02-03 株式会社アルバック Ｉｉｉ族窒化物薄膜の形成方法
JP4678805B2 (ja) * 2001-02-14 2011-04-27 シャープ株式会社 半導体発光装置およびその製造方法
JP4549573B2 (ja) 2001-05-29 2010-09-22 株式会社アルバック Ｉｉｉ族窒化物薄膜の形成方法
JP5093740B2 (ja) 2001-07-26 2012-12-12 株式会社Ｉｈｉ 半導体結晶膜の成長方法
JP2004063635A (ja) 2002-07-26 2004-02-26 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
JP3841092B2 (ja) * 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
JP4712450B2 (ja) * 2004-06-29 2011-06-29 日本碍子株式会社 ＡｌＮ結晶の表面平坦性改善方法
JP5283502B2 (ja) 2005-05-11 2013-09-04 ノース・キャロライナ・ステイト・ユニヴァーシティ 極性が制御されたｉｉｉ族窒化物薄膜及びその製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221480A (ja) * 2003-01-17 2004-08-05 Sumitomo Electric Ind Ltd 埋め込み基板結晶製造方法および埋め込み基板結晶
JP2004335646A (ja) * 2003-05-06 2004-11-25 Sumitomo Electric Ind Ltd ＧａＮ基板

Also Published As

Publication number Publication date
EP1928012A3 (en) 2010-12-08
US20080128706A1 (en) 2008-06-05
US20130341633A1 (en) 2013-12-26
EP1928012A2 (en) 2008-06-04
CN102148141A (zh) 2011-08-10
KR20080049622A (ko) 2008-06-04
CA2612807A1 (en) 2008-05-30
US8476086B2 (en) 2013-07-02
JP2008140893A (ja) 2008-06-19
CN101192520B (zh) 2011-03-23
TW200828414A (en) 2008-07-01
CN101192520A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
TWI413162B (zh) 半導體裝置及其製造方法
TWI494973B (zh) 使用氨預流在矽基板上的氮化鋁成核方法
TWI494476B (zh) An internal modified substrate for epitaxial growth, and a method of manufacturing a crystalline film-forming body, an element, a bulk substrate, and the like using the substrate
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
TW591699B (en) GaN single-crystal substrate and the manufacturing method thereof
CN1649181B (zh) 氮化物半导体自立基板及其制造方法、以及使用它的氮化物半导体发光元件
JP4652888B2 (ja) 窒化ガリウム系半導体積層構造体の製造方法
CN101568671A (zh) GaN外延衬底、半导体器件以及制造GaN外延衬底和半导体器件的方法
CN101090096A (zh) 氮化物半导体自支撑衬底和氮化物半导体发光元件
US20110012175A1 (en) Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
JP4556983B2 (ja) ＧａＮ単結晶基板
JP5979547B2 (ja) エピタキシャルウェハ及びその製造方法
JP5018247B2 (ja) ＧａＮ結晶の成長方法
JP2007161536A (ja) ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶基板、半導体デバイスおよびその製造方法
CN110042471B (zh) 氮化镓衬底
JP2002299253A (ja) 半導体基板の製造方法及び半導体素子
CN101728251A (zh) Ⅲ族氮化物半导体、表面处理方法、制造方法及结构
US8736025B2 (en) III-nitride semiconductor growth substrate, III-nitride semiconductor epitaxial substrate, III-nitride semiconductor element, III-nitride semiconductor freestanding substrate all having improved crystallinity
US20220416015A1 (en) Semiconductor element and method for manufacturing semiconductor element
JP2011216580A (ja) Ｉｉｉ族窒化物半導体の成長方法
JP2011119742A (ja) Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
JP2010018516A (ja) ＧａＮ基板
JP2008260652A (ja) Ｉｉｉ族窒化物結晶の製造方法
JP2018058767A (ja) 窒化ガリウム基板
TW200306674A (en) Light-emitting diode structure with selective growth

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees