JP2010018516A - GaN基板 - Google Patents
GaN基板 Download PDFInfo
- Publication number
- JP2010018516A JP2010018516A JP2009165790A JP2009165790A JP2010018516A JP 2010018516 A JP2010018516 A JP 2010018516A JP 2009165790 A JP2009165790 A JP 2009165790A JP 2009165790 A JP2009165790 A JP 2009165790A JP 2010018516 A JP2010018516 A JP 2010018516A
- Authority
- JP
- Japan
- Prior art keywords
- gan substrate
- gan
- main surface
- semiconductor device
- polarity inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】特性の高い半導体デバイスを歩留まりよく製造できるGaN基板を提供する。
【解決手段】本GaN基板は、GaN基板10の主面10mである(0001)Ga面において、GaN基板10の主領域10sに対して[0001]方向の極性が反転している面積が1μm2以上の極性反転領域10tの総面積Stcm2の主面10mの全面積Scm2に対する比St/Sが0.2以下である。
【選択図】図1
【解決手段】本GaN基板は、GaN基板10の主面10mである(0001)Ga面において、GaN基板10の主領域10sに対して[0001]方向の極性が反転している面積が1μm2以上の極性反転領域10tの総面積Stcm2の主面10mの全面積Scm2に対する比St/Sが0.2以下である。
【選択図】図1
Description
本発明は、発光デバイス、電子デバイス、半導体センザなどの半導体デバイスを高性能で歩留まりよく製造できるGaN基板に関する。
発光デバイス、電子デバイス、半導体センサなどの各種半導体デバイスに用いられるGaN基板などのIII族窒化物基板は、半導体デバイスの特性の向上を図るため、転位密度の低い基板が求められている。
かかる低転位密度のIII族窒化物基板を作製する方法として、以下のものが提案されている。X. Xu et al,“Growth and characterization of low defect GaN by hydride vapor phase epitaxy”, J. of Crystal Growth, 246, (2002), pp.223-229(以下、非特許文献1という)では、成長させる結晶の厚さが大きくなるほど転位密度が低減し、たとえば、GaNとは異なる化学組成の異種基板上にGaN結晶を厚さ1mm以上に成長させると、転位密度が1×106cm-2程度以下にまで低減できることが報告されている。
また、A. Usui et al, “Thick GaN Epitaxial Growth with Low Dislocation Densityby Hydride Vapor Phase Epitaxy”, Jpn. J. Appl. Phys., Vol.36, (1997), pp.L899-L902(以下、非特許文献2という)では、異種基板上にGaN結晶を成長させる際、開口部を有するマスク層を形成し、ファセットを形成させることにより、転位の伝播方向を制御して、GaN結晶の転位密度を低減することが報告されている。
X. Xu et al,"Growth and characterization of low defect GaN by hydride vapor phase epitaxy", J. of Crystal Growth, 246, (2002), pp.223-229
A. Usui et al, "Thick GaN Epitaxial Growth with Low Dislocation Density by Hydride Vapor Phase Epitaxy", Jpn. J. Appl. Phys., Vol.36, (1997), pp.L899-L902
しかし、上記非特許文献1または非特許文献2の結晶成長方法により成長させたGaN結晶およびそれから得られるGaN基板は、転位密度が1×106cm-2程度まで低減されるが、転位以外の大きな欠陥が形成されることがわかった。この欠陥は、GaN基板のアルカリによるエッチングによりピットを形成するため、容易に検出された。たとえば、GaN基板の鏡面研磨した(0001)Ga面を50℃のKOH水溶液で数十分間エッチングすると、欠陥が存在する部分のみが数μm程度エッチングされてピットを形成された。また、GaN基板の鏡面研磨した(0001)Ga面をKOH融液、NaOH融液またはこれらの混合融液でエッチングすると、M面で囲まれた略六角柱状のピットが形成された。
ここで、GaN結晶は、[0001]方向に極性を有する結晶であり、アルカリによって、その(0001)Ga面がエッチングされにくいのに対し、その(000−1)N面がエッチングされやすい性質を有する。かかる観点から、上記GaN結晶およびGaN基板は、極性の異なる2つの領域を有することがわかる。かかる2つの領域を、GaN結晶およびGaN基板の極性を決定している大部分の領域である主領域およびこの主領域に対して[0001]方向の極性が反転している領域である極性反転領域と定義する。すなわち、GaN基板の主面である(0001)Ga面には、主領域の(0001)Ga面および極性反転領域の(000−1)N面が現われる。このため、GaN結晶の主面である(0001)Ga面をエッチングすると、極性反転領域は主領域に比べてよりエッチングされて、極性反転領域から略六角柱状のピットが形成される。すなわち、上記六角柱状のピットは、極性反転領域に由来するピットである。
なお、GaN基板の主面において、転位に由来するピットは、50℃のKOH水溶液による数十分間のエッチングによっては形成されず、KOH融液およびNaOH融液の混合融液によるエッチングによって形成される。しかし、かかる転位に由来するピットは、稜線を有する六角錘状であることから、上記極性反転領域に由来するピットと容易に区別される。なお、主領域と極性反転領域とは、上記エッチングの他に、カソードルミネッセンス(CL)または蛍光顕微鏡による観察によっても、2つの領域は明度が明らかに異なるため、容易に区別することができる。
異種基板上にGaN結晶を成長させる場合、非特許文献1および非特許文献2と同様に、一般的に異種基板上に低温バッファ層が形成されるが、このように異種基板上に低温バッファ層を介在させてGaN結晶を成長させると、上記の極性反転領域の形成が避けられない。このため、一般的なGaN結晶には、極性反転領域が含まれている。
本発明は、かかる一般的なGaN結晶の基板上に複数の半導体層を形成して製造される半導体デバイスの特性に及ぼす極性反転領域の有無、大きさなどの影響を評価することにより、特性の高い半導体デバイスを歩留まりよく製造できるGaN基板を提供することを目的とする。
本発明は、GaN基板の主面である(0001)Ga面において、GaN基板の主領域に対して[0001]方向の極性が反転している面積が1μm2以上の極性反転領域の総面積Stcm2の主面の全面積Scm2に対する比St/Sが0.2以下であるGaN基板である。
本発明にかかるGaN基板において、比St/Sを0.05以下とすることができる。また、比St/Sを0とすることができる。また、主面の面積を10cm2以上とすることができる。
本発明によれば、特性の高い半導体デバイスを歩留まりよく製造できるGaN基板を提供することができる。
(実施形態1)
本発明にかかるGaN基板を用いた半導体デバイスの製造方法の一実施形態は、図1〜図3を参照して、GaN基板10の主面10mである(0001)Ga面においてGaN基板10の主領域10sに対して[0001]方向の極性が反転している面積が1μm2以上の極性反転領域10tの密度がDcm-2であり、GaN基板10の主面10mの全面積Scm2に対する極性反転領域の総面積Stcm2の比St/Sが0.5以下であるGaN基板10を準備する工程(図1)と、GaN基板10の主面10m上に少なくとも1層の半導体層20を成長させて、半導体デバイス40の主面40mの面積Scと極性反転領域10tの密度Dとの積Sc×Dが2.3未満となる半導体デバイス40を形成する工程(図2および図3)とを含む。
本発明にかかるGaN基板を用いた半導体デバイスの製造方法の一実施形態は、図1〜図3を参照して、GaN基板10の主面10mである(0001)Ga面においてGaN基板10の主領域10sに対して[0001]方向の極性が反転している面積が1μm2以上の極性反転領域10tの密度がDcm-2であり、GaN基板10の主面10mの全面積Scm2に対する極性反転領域の総面積Stcm2の比St/Sが0.5以下であるGaN基板10を準備する工程(図1)と、GaN基板10の主面10m上に少なくとも1層の半導体層20を成長させて、半導体デバイス40の主面40mの面積Scと極性反転領域10tの密度Dとの積Sc×Dが2.3未満となる半導体デバイス40を形成する工程(図2および図3)とを含む。
かかる工程を含むことにより、特性の高い半導体デバイスを歩留まりよく製造する半導体デバイスの製造方法を提供することができる。以下、この点について、詳細に説明する。
まず、半導体デバイスにおけるGaN基板中の極性反転領域の有無と半導体デバイス特性との関係を調べた。図4を参照して、極性反転領域の位置を把握した厚さ400μmのn型GaN基板(この基板の主面における極性反転領域の密度は20cm-2、極性反転領域の面積は1〜10000μm2であった。)(GaN基板10)の主面10m上に、半導体層20として、厚さ0.6μmのn+型GaN層22、厚さ7μmのn型GaN層24(電子濃度が3×1016cm-3)および厚さ0.5μmのp型GaN層26(Mg原子濃度が7×1017cm-3)を形成した。こうして、n型GaN層24とp型GaN層26との間に半導体デバイスの主面40mであるpn接合面が形成される。次に、p型GaN層26上にp側電極32としてNi/Au積層電極を形成し、n型GaN基板(GaN基板10)の裏面10n(主面10mの反対側の面をいう、以下同じ)上にn側電極34としてTi/Al積層電極を形成して、主面40mの面積が1cm2の半導体デバイス40を得た。
図5を参照して、上記で得られた半導体デバイス40について、GaN基板10中の極性反転層の有無と耐逆電圧との関係を調べた。ここで、耐逆電圧とは、半導体デバイスの逆方向に電圧を印加する場合に(このように印加される電圧を印加逆電圧という、以下同じ)、半導体デバイスが壊れてリーク電流密度が急激に増大する電圧をいう。図5において、横軸は印加逆電圧(単位:V)を、縦軸はリーク電流密度(単位:A/cm2)を示す。
図5に示すように、GaN基板中に極性反転領域が存在するA群の半導体デバイスは、GaN基板中に極性反転領域が存在しないB群の半導体デバイスに比べて、耐逆電圧が著しく低下した。このことから、GaN基板中にその主面における面積が1〜10000μm2の極性反転領域を有する半導体デバイスは、その特性が著しく低下することがわかった。
次に、図6を参照して、半導体デバイスにおけるGaN基板の主面における極性反転領域の面積と半導体デバイス特性との関係を調べた。図6において、横軸はGaN基板の主面における極性反転領域の面積(単位:μm2)を、縦軸はリーク電流密度(単位:A/cm2)を、一点破線EはGaN基板中に極性反転領域がない半導体デバイスのリーク電流密度の平均値を、二点破線Fはリーク電流密度のフルスケールを示す。ここで、印加逆電圧は、100Vとした。
図6に示すように、GaN基板の主面における極性反転領域の面積が1μm2以上になると半導体デバイスのリーク電流密度が徐々に増大し、5μm2以上になるとリーク電流密度が急激に増大した。極性反転領域の面積が5μm2未満であると、GaN基板に主面上に半導体層をエピタキシャル成長させる際に、その半導体層において、極性反転領域上に成長する低速成長領域(図示せず)が、主領域上に成長する高速成長領域(図示せず)に埋め込まれて、半導体デバイスの機能部分(たとえば、pn接合面)には極性反転領域が引き継がれないためと考えられる。
上記の図5および図6の結果から、半導体デバイスの主面における面積が1μm以上の極性反転領域が存在すると、その半導体デバイスの特性が低下することがわかった。したがって、半導体デバイスの主面における面積が1μm以上の極性反転領域に注目して、以下の検討を進める。
図3を参照して、GaN基板10の主面10mにおける面積が1μm2以上の極性反転領域の密度D(単位:cm-2)と半導体デバイス40の主面40mの面積Sc(単位:cm2)との関係については、以下のように考えられる。すなわち、GaN基板10の主面10m上に形成される任意の半導体デバイス40の主面40m内に極性反転領域が存在しない確率(すなわち、物性のよい半導体デバイス(製品)が得られる歩留まり)は、半導体デバイス40の主面40mの面積Sccm2とGaN基板10の主面10mにおける極性反転領域10tの密度Dcm-2との積によって決まり、積Sc×Dが2.3のとき10%、積Sc×Dが0.7のとき50%、積Sc×Dが0.1のとき90%となる。ここで、工業的な利用の観点から、上記歩留まりが10%を超えることが求められる。したがって、積Sc×Dは2.3未満であることが必要であり、積Sc×Dは0.7未満であることが好ましく、積Sc×Dは0.1未満であることがより好ましい。
上記積Sc×Dの条件は、GaN基板の主面における極性反転領域の密度のみを考慮したもので、極性反転領域の面積を考慮したものではない。すなわち、各々の極性反転領域の面積が小さい場合は上記積Sc×Dの条件のみによって半導体デバイスの歩留まりを規定することができるが、各々の極性反転領域の面積が大きい場合はその極性反転領域の面積をも評価に含める必要がある。ここで、各々の極性反転領域については、その面積が様々であり、その面積を特定することは困難である。
そこで、GaN基板の主面上に形成される任意の半導体デバイスの主面内に極性反転領域が存在しない確率(すなわち、物性のよい半導体デバイスが得られる歩留まり)の計算に際して、図1を参照して、GaN基板の主面の全面積S(単位:cm2)とGaN基板の主面における極性反転領域10tの総面積St(単位:cm2)との関係を考慮した。すなわち、GaN基板の主面の全面積Scm2に対する極性反転領域の総面積Stcm2の比St/Sによって、極性反転領域が存在しない確率は変動し、比St/Sが大きいほどその確率は低くなり、比St/Sが小さいほどその確率は高くなる。
上記の極性反転領域が存在しない確率の計算において、積Sc×Dが2.3のときの確率を10%とするためには比St/Sは0.5以下とする必要があり、積Sc×Dが0.7のときの確率を50%とするためには比St/Sは0.2以下とする必要があり、積Sc×Dが0.1のときの確率を90%とするためには比St/Sは0.05以下とする必要がある。したがって、比St/Sは0.5以下とする必要があり、比St/Sは0.2以下とすることが好ましく、比St/Sは0.05以下とすることがより好ましい。
ここで、本実施形態の半導体デバイスの製造方法について、図1〜3に基づいて、具体的に説明する。なお、参考のため、図1および図2に、図3において半導体ウエハ30をチップ分割する際のチップ分割線41を2点破線で示した。
まず、図1を参照して、主面10mが(0001)Ga面であるGaN基板10を準備する(GaN基板の準備工程)。このGaN基板10は、その主面10mにおいてGaN基板10の主領域10sに対して[0001]方向の極性が反転している面積が1μm2以上の極性反転領域10tの密度がDcm-2である。また、このGaN基板10は、GaN基板10の主面10mの全面積Scm2に対する極性反転領域10tの総面積Stcm2の比St/Sが0.5以下である。たとえば、図1に示すように、極性反転領域10tは、5つの各極性反転領域10t1、10t2,10t3,10t4および10t5から構成され、各極性反転領域10t1,10t2,10t3,10t4,10t5の各面積St1,St2,St3,St4,St5はそれぞれ異なっており、極性反転領域の総面積Stは、各極性反転領域の各面積St1,St2,St3,St4およびSt5の和である。
このGaN基板は、GaN基板10の主面10mの全面積Scm2に対する極性反転領域10tの総面積Stcm2の比St/Sが0.5以下であり、好ましくはる比St/Sが0.2以下であり、より好ましくは比St/Sが0.1以下であることから、この基板上に形成される半導体デバイスの歩留まりを高めることができる。また、後述するように、このGaN基板10の主面10mにおける面積が1μm2以上の極性反転領域の密度Dcm-2に適した面積の主面を有する半導体デバイスを形成することにより、半導体デバイスの歩留まりを高めることができる。
このGaN基板10の主面10mの面積は、効率的に多くの半導体デバイスが得られる観点から、10cm2以上であることが好ましい。
かかるGaN基板を製造する方法には、特に制限はなく、HVPE法、有機金属化学気相堆積(MOCVD)法、分子線エピタキシ(MBE)法などの気相法、フラックス法などの液相法などが挙げられる。上記の液相法により製造されたGaN基板には極性反転領域の存在が認められないが、大型の結晶が高い成長速度で得られる観点から、上記の気相法が好ましく、特にHVPE法が好ましい。また、HVPE法により製造されるGaN基板は、極性反転領域が含まれる場合が多く、かかる極性反転領域を制御することにより、特性の高い半導体デバイスを歩留まりよく製造する点に、本発明の特徴がある。
HVPE法によるGaN基板の製造において、GaN基板中の極性反転領域を低減させる方法として以下の方法が考えられる。液相法で製造された極性反転領域のないGaN下地基板上にHVPE法でGaN結晶を成長させる方法がある。しかし、この方法は、大型のGaN下地基板が得られない。また、GaN下地基板上の極性反転領域にマスク層を形成した後、HVPE法でGaN結晶を成長させてマスク層を横方向成長したGaN結晶で覆う方法がある。しかし、この方法は、GaN下地基板上にランダムに存在する極性反転領域上に対応してマスク層を形成することが困難である。
そこで、気相法で製造された主面に極性反転領域を有するGaN下地基板を、その主面の極性反転領域をエッチングしてピットを形成した後、HVPE法でGaN結晶を成長させることにより、結晶成長速度の高い主領域による結晶成長速度の低い極性反転領域の埋め込みを促進させて、GaN結晶内の極性反転領域をより低減する方法が効果的である。ここで、極性反転領域の埋め込みを促進させる観点から、GaN下地基板における極性反転領域のピットの深さは、極性反転領域の幅(その領域を円に近似できる場合のその近似円の直径をいい、領域がストライプ状の場合はその幅をいう、以下同じ)よりも大きいことが大きいことが好ましい。ここで、上記エッチングの際に、GaN下地基板の裏面(主面の反対側の面、以下同じ)のエッチングを防止するために、GaN下地基板の裏面上にPt板などエッチング耐性の材料を配置することが好ましい。
次に、図2を参照して、GaN基板10の主面10m上に少なくとも1層の半導体層20を成長させて(半導体層の成長工程)、図3を参照して、半導体デバイス40の主面の面積Scと極性反転領域の密度Dとの積Sc×Dが2.3未満となる半導体デバイス40を形成する(半導体デバイスの形成工程)。かかる積Sc×Dが2.3未満であり、好ましくは積Sc×Dが0.7未満であり、より好ましくは積Sc×Dが0.1未満であることから、半導体デバイスの歩留まりを高めることができる。
ここで、図2の半導体層の成長工程においては、GaN基板10の主面10m上に、少なくとも1層の半導体層20として、n+型GaN層22、n型GaN層24およびp型GaN層26を順次形成する。こうして、n型GaN層24とp型GaN層26との間にpn接合面が形成される。次に、p型GaN層26上にp側電極32としてNi/Au積層電極(Ni層がp型GaN層に接触)を形成し、n型GaN基板(GaN基板10)の裏面10n(主面10mの反対側の面)上にn側電極34としてTi/Al積層電極(Ti層がn型GaN基板に接触)を形成して、半導体ウエハ30が得られる。
また、図3の半導体デバイスの形成工程においては、上記半導体ウエハ30のチップ分割線41に沿って、p側電極32、p型GaN層26およびn型GaN層24の一部をメサエッチングする。次いで、半導体ウエハ30をチップ分割線41に沿って分割することにより、主面40mの面積がSccm2である半導体デバイス40が得られる。たとえば、図3に示すように、1個の半導体ウエハ30を10個のチップC1〜C10に分割することにより、10個の半導体デバイス40が得られる。
ここで、半導体デバイス40の主面40mとは、その半導体デバイスの機能を発現する主要部分(機能部分)の主面を意味し、本実施形態の半導体デバイスにおいてはpn接合面が該当する。製造される半導体デバイス40の主面40mが小さい場合は、GaN基板10中に存在する極性反転領域10tの影響は小さいが、半導体デバイス40の主面40mが大きくなるほど、極性反転領域10tの影響が大きくなる。したがって、本発明は、主面40mの面積が1mm2以上の大型の半導体デバイス40を製造する場合に、特に有用である。
本実施形態においては、半導体デバイス40のGaN基板10の主面10mが(0001)Ga面である場合について記載しているが、実際には、GaN基板10の主面10mは、(0001)Ga面に対して僅かなオフ角(たとえば、10°以下)を有していても良い。
(実施形態2)
本発明にかかるGaN基板を用いた半導体デバイスの一実施形態は、実施形態1の製造方法により製造された半導体デバイスである。本実施形態の半導体デバイスは、たとえば、図4を参照して、GaN基板10上に、1層以上の半導体層20として、n+型GaN層22、n型GaN層24およびp型GaN層26が形成されている。また、p型GaN層26上にp側電極32としてNi/Au積層電極が形成され、GaN基板10の裏面10n上にn側電極34としてTi/Al積層電極が形成されている。
本発明にかかるGaN基板を用いた半導体デバイスの一実施形態は、実施形態1の製造方法により製造された半導体デバイスである。本実施形態の半導体デバイスは、たとえば、図4を参照して、GaN基板10上に、1層以上の半導体層20として、n+型GaN層22、n型GaN層24およびp型GaN層26が形成されている。また、p型GaN層26上にp側電極32としてNi/Au積層電極が形成され、GaN基板10の裏面10n上にn側電極34としてTi/Al積層電極が形成されている。
本実施形態の半導体デバイスは、図1〜4を参照して、主面10mにおける面積が1μm2以上の極性反転領域10tの密度がDcm-2、主面10mの全面積がScm2、極性反転領域10tの総面積がStcm-2であるGaN基板10を用いて形成された主面40mの面積がSccm-2である半導体デバイス40であり、比St/Sが0.5以下かつ積Sc×Dが2.3未満、好ましくは比St/Sが0.2以下かつ積Sc×Dが0.7未満、より好ましくは比St/Sが0.05以下かつ積Sc×Dが0.1未満であることから、その特性が高くなる。
(実施例1)
1.GaN基板の準備
下地基板として、直径が2インチ(50.8mm)で厚さが400μmの(0001)Ga面を主面とするGaN基板を用いた。この下地基板の主面を300℃のKOHとNaOH(質量比1:1)の混合融液で30分間エッチングすることにより、主面上の極性反転領域から352個の六角柱状のピットが形成された。このエッチングの際、下地基板の裏面(主面の反対側の面)にPt板を密着させて、エッチング液が下地基板の裏面に回り込むのを防止した。このエッチングによって得られた上記六角柱状ピットは、その幅(近似円の直径)が20μmから100μmであり、その深さが20μmから250μmであった。
1.GaN基板の準備
下地基板として、直径が2インチ(50.8mm)で厚さが400μmの(0001)Ga面を主面とするGaN基板を用いた。この下地基板の主面を300℃のKOHとNaOH(質量比1:1)の混合融液で30分間エッチングすることにより、主面上の極性反転領域から352個の六角柱状のピットが形成された。このエッチングの際、下地基板の裏面(主面の反対側の面)にPt板を密着させて、エッチング液が下地基板の裏面に回り込むのを防止した。このエッチングによって得られた上記六角柱状ピットは、その幅(近似円の直径)が20μmから100μmであり、その深さが20μmから250μmであった。
上記の主面に六角柱状のピットが形成された下地基板の主面上に、HVPE法により厚さ10mmのGaN結晶層を成長させた。ここで、Ga原料ガスの生成温度を850℃とし、GaN結晶の成長温度は1200℃とした。GaN結晶の成長温度を1000℃以上とすることにより、GaN結晶の成長とともにその極性反転領域が低減するように工夫した。
得られたGaN結晶層を下地基板の主面に平行に厚さ500μmにスライスして、10枚の主面が(0001)Ga面のGaN基板が得られた。これらのGaN基板は、下地基板側からS1,S2,S3,S4,S5,S6,S7,S8,S9およびS10とした。これらのGaN基板は、いずれも主面の直径が2インチ(5.08cm)であり、主面の全面積Sは20cm2であった。
得られた各GaN基板を、50℃の2規定のKOH水溶液で30分間エッチングして、その主面に形成されたピット(このピットは極性反転領域に対応する)の個数を数えることにより、主面における極性反転領域の密度Dcm-2を求めた。GaN基板の主面における極性反転領域の密度Dcm-2は、下地基板側からより遠い基板(より成長した結晶部分から得られる基板)ほど低くなっていた。なお、各GaN基板について、正確な極性反転領域の総面積は測定していないが、各極性反転領域の幅(近似円の直径)が500μm以下(面積が0.196cm2以下)であったため、極性反転領域の総面積Stcm2は、各極性反転領域の面積が0.196cm2以下として算出した。結果を表1にまとめた。
2.半導体層の成長
図2を参照して、上記各GaN基板10の主面10mを再度研磨した後、再研磨した主面10m上に、MOCVD法により、半導体層20として、厚さ0.6μmのn+型GaN層22、厚さ7μmのn型GaN層24(電子濃度が3×1016cm-3)および厚さ0.5μmのp型GaN層26(Mg原子濃度が7×1017cm-3)を形成した。こうして、n型GaN層24とp型GaN層26との間にpn接合面が形成される。次いで、p型GaN層26上に、蒸着法により、p側電極32として、Ni層およびAu層を順次形成して、Ni/Au積層電極を形成した。次いで、n型GaN基板(GaN基板10)の裏面10n(主面10mの反対側の面)上に、蒸着法により、n側電極34として、Ti層およびAl層を順次形成して、Ti/Al積層電極を形成した。こうして、上記各GaN基板10について半導体ウエハ30が得られた。
図2を参照して、上記各GaN基板10の主面10mを再度研磨した後、再研磨した主面10m上に、MOCVD法により、半導体層20として、厚さ0.6μmのn+型GaN層22、厚さ7μmのn型GaN層24(電子濃度が3×1016cm-3)および厚さ0.5μmのp型GaN層26(Mg原子濃度が7×1017cm-3)を形成した。こうして、n型GaN層24とp型GaN層26との間にpn接合面が形成される。次いで、p型GaN層26上に、蒸着法により、p側電極32として、Ni層およびAu層を順次形成して、Ni/Au積層電極を形成した。次いで、n型GaN基板(GaN基板10)の裏面10n(主面10mの反対側の面)上に、蒸着法により、n側電極34として、Ti層およびAl層を順次形成して、Ti/Al積層電極を形成した。こうして、上記各GaN基板10について半導体ウエハ30が得られた。
3.半導体デバイスの形成
図3を参照して、上記各半導体ウエハ30を、そのチップ分割線41に沿って、p側電極32、p型GaN層26およびn型GaN層24の一部をメサエッチングした。次いで、各半導体ウエハ30をチップ分割線41に沿って10個のチップC1〜C10に分割することにより、各半導体ウエハ30から主面40m(本実施例の場合はpn接合面)の面積が1cm2である半導体デバイス40をそれぞれ10個得た。得られた10個の半導体デバイスについて、耐逆電圧試験を行ない、耐逆電圧が500V以上のものを製品とするときの半導体デバイスの歩留まり(単位:%)を評価した。結果を表1にまとめた。
図3を参照して、上記各半導体ウエハ30を、そのチップ分割線41に沿って、p側電極32、p型GaN層26およびn型GaN層24の一部をメサエッチングした。次いで、各半導体ウエハ30をチップ分割線41に沿って10個のチップC1〜C10に分割することにより、各半導体ウエハ30から主面40m(本実施例の場合はpn接合面)の面積が1cm2である半導体デバイス40をそれぞれ10個得た。得られた10個の半導体デバイスについて、耐逆電圧試験を行ない、耐逆電圧が500V以上のものを製品とするときの半導体デバイスの歩留まり(単位:%)を評価した。結果を表1にまとめた。
表1から明らかなように、本発明にかかるGaN基板を用いた半導体デバイスの製造方法において、比St/Sを0.5以下とし、積Sc×Dを2.3未満とすることにより、半導体デバイスの歩留まりを10%以上とすることができた。また、比St/Sを0.2以下とし、積Sc×Dを0.7未満とすることにより、半導体デバイスの歩留まりを50%以上とすることができた。さらに、比St/Sを0.05以下とし、積Sc×Dを0.1未満とすることにより、半導体デバイスの歩留まりを90%以上とすることができた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
10 GaN基板、10m,40m 主面、10n 裏面、10s 主領域、10t 極性反転領域、20 半導体層、22 n+型GaN層、24 n型GaN層、26 p型GaN層、30 半導体ウエハ、32 p側電極、34 n側電極、40 半導体デバイス、41 チップ分割線。
Claims (4)
- GaN基板の主面である(0001)Ga面において、前記GaN基板の主領域に対して[0001]方向の極性が反転している面積が1μm2以上の極性反転領域の総面積Stcm2の前記主面の全面積Scm2に対する比St/Sが0.2以下であるGaN基板。
- 前記比St/Sが0.05以下である請求項1に記載のGaN基板。
- 前記比St/Sが0である請求項1に記載のGaN基板。
- 前記主面の面積が10cm2以上である請求項1から請求項3までのいずれかに記載のGaN基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165790A JP2010018516A (ja) | 2009-07-14 | 2009-07-14 | GaN基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009165790A JP2010018516A (ja) | 2009-07-14 | 2009-07-14 | GaN基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006324246A Division JP2008140893A (ja) | 2006-11-30 | 2006-11-30 | 半導体デバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010018516A true JP2010018516A (ja) | 2010-01-28 |
Family
ID=41703789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009165790A Pending JP2010018516A (ja) | 2009-07-14 | 2009-07-14 | GaN基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010018516A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185487A (ja) * | 1999-12-24 | 2001-07-06 | Ulvac Japan Ltd | Iii族窒化物薄膜の形成方法 |
JP2002348199A (ja) * | 2001-05-29 | 2002-12-04 | Ulvac Japan Ltd | Iii族窒化物薄膜の形成方法 |
JP2003037288A (ja) * | 2001-07-26 | 2003-02-07 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体結晶膜の成長方法 |
JP2004063635A (ja) * | 2002-07-26 | 2004-02-26 | Hitachi Cable Ltd | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス |
JP2004221480A (ja) * | 2003-01-17 | 2004-08-05 | Sumitomo Electric Ind Ltd | 埋め込み基板結晶製造方法および埋め込み基板結晶 |
WO2006124067A1 (en) * | 2005-05-11 | 2006-11-23 | North Carolina State University | Controlled polarity group iii-nitride films and methods of preparing such films |
-
2009
- 2009-07-14 JP JP2009165790A patent/JP2010018516A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185487A (ja) * | 1999-12-24 | 2001-07-06 | Ulvac Japan Ltd | Iii族窒化物薄膜の形成方法 |
JP2002348199A (ja) * | 2001-05-29 | 2002-12-04 | Ulvac Japan Ltd | Iii族窒化物薄膜の形成方法 |
JP2003037288A (ja) * | 2001-07-26 | 2003-02-07 | Ishikawajima Harima Heavy Ind Co Ltd | 半導体結晶膜の成長方法 |
JP2004063635A (ja) * | 2002-07-26 | 2004-02-26 | Hitachi Cable Ltd | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス |
JP2004221480A (ja) * | 2003-01-17 | 2004-08-05 | Sumitomo Electric Ind Ltd | 埋め込み基板結晶製造方法および埋め込み基板結晶 |
WO2006124067A1 (en) * | 2005-05-11 | 2006-11-23 | North Carolina State University | Controlled polarity group iii-nitride films and methods of preparing such films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008140893A (ja) | 半導体デバイスおよびその製造方法 | |
JP5708556B2 (ja) | Iii族窒化物半導体素子及び窒化ガリウムエピタキシャル基板 | |
US9653651B2 (en) | Light emitting device and method for manufacturing light emitting device | |
JP6472459B2 (ja) | オプトエレクトロニクス半導体チップの製造方法及びオプトエレクトロニクス半導体チップ | |
JP2009132613A (ja) | Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット | |
JP2015082662A (ja) | 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法 | |
JP2014067931A (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
US20100105159A1 (en) | Nitride semiconductor single crystal substrate, and methods of fabricating the same and a vertical nitride semiconductor light emitting diode using the same | |
JP2010232364A (ja) | Iii族窒化物積層体、その製造方法およびiii族窒化物半導体素子 | |
US10985079B2 (en) | Method of manufacturing SiC epitaxial wafer | |
JP6269368B2 (ja) | 窒化ガリウム基板 | |
CN105122473A (zh) | 光电子半导体芯片及其制造方法 | |
JP2007311371A (ja) | 窒化物半導体素子の製造方法 | |
JP5885942B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
JP2010166012A (ja) | オーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法 | |
US20220262977A1 (en) | Light-emitting diode and manufacturing method | |
Jiang et al. | GaN LEDs on Si Substrate | |
JP2010018516A (ja) | GaN基板 | |
TW202209699A (zh) | 氮化物半導體紫外線發光元件 | |
WO2016002801A1 (ja) | 半導体積層構造体及び半導体素子 | |
JP2014179544A (ja) | AlN薄膜の製造方法及びAlN薄膜 | |
JP5898656B2 (ja) | Iii族窒化物半導体素子 | |
JP6493511B2 (ja) | 窒化ガリウム基板 | |
TW201225331A (en) | Quasi-optical crystal structure and manufacturing method thereof | |
JP2009140965A (ja) | エピタキシャルウエハ、エピタキシャルウエハを作製する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |