CN105551939B - 自组装制备带空腔的iii‑v族氮化物复合衬底的方法 - Google Patents

自组装制备带空腔的iii‑v族氮化物复合衬底的方法 Download PDF

Info

Publication number
CN105551939B
CN105551939B CN201511005652.5A CN201511005652A CN105551939B CN 105551939 B CN105551939 B CN 105551939B CN 201511005652 A CN201511005652 A CN 201511005652A CN 105551939 B CN105551939 B CN 105551939B
Authority
CN
China
Prior art keywords
iii
nitride
substrate
cavity
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511005652.5A
Other languages
English (en)
Other versions
CN105551939A (zh
Inventor
于彤军
程玉田
吴洁君
韩彤
张国义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201511005652.5A priority Critical patent/CN105551939B/zh
Publication of CN105551939A publication Critical patent/CN105551939A/zh
Application granted granted Critical
Publication of CN105551939B publication Critical patent/CN105551939B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Abstract

本发明公开了带空腔的III‑V族氮化物复合衬底的自组装制备方法。本发明在衬底上预生长III‑V族氮化物薄膜层并蒸镀金属，利用自组装的方法形成图形化结构，并采用刻蚀的方法形成沟道，再以填充介质填充，然后生长III‑V族氮化物厚膜层覆盖整个表面，最后采用腐蚀溶液去除填充介质，从而在原来被填充介质占据的位置留下空腔，形成带空腔的III‑V族氮化物复合衬底；本发明具有可控性，以实现根据不同的需要设计出空腔结构的目的；空腔在后续生长过程中充当应力释放层，同时晶体在生长过程中需跨过填充介质通过侧向外延而合并，不仅助于释放应力，同时也极大的降低了晶体的位错密度，可以较为容易的获取低应力、低缺陷密度的高质量III‑V族氮化物薄膜。

Description

自组装制备带空腔的III-V族氮化物复合衬底的方法
技术领域
本发明涉及电子器件的制备领域，具体涉及一种自组装制备带空腔的III-V族氮化物复合衬底的方法。
背景技术
III族氮化物半导体以其寿命长、节能、环保、色彩丰富、安全及稳定等优点，逐渐发展成为新一代照明光源。目前，为提高LED内部光线的出射效率，图形化蓝宝石衬底已批量生产并被广泛作为LED生长的衬底。然而，由于异质外延的限制，晶格失配与热失配使得高质量的III-V族氮化物制备非常困难。异质外延制备III-V族氮化物薄膜的生长过程中应力不断积累，致使外延片弯曲甚至开裂。目前常采用的缓解应力的方法有：插入弱连接层法、侧向外延法以及双面生长法。然而，上述方法缓解应力效果有限，导致器件性能下降或者外延片翘曲严重甚至引起开裂。因此，迫切需要一种能够显著释放应力的GaN复合衬底制备方法。
发明内容
为了克服现有技术的不足，本发明提出了一种自组装制备带空腔的III-V族氮化物复合衬底的方法，空腔的尺寸由掩膜的尺寸及刻蚀的深度决定，使得本发明制备的空腔尺寸具有可控性，可根据不同的需要设计出理想的空腔结构，同时这一方法工艺过程简单，有利于实现低成本的衬底制备。
本发明的目的在于提出一种工艺过程简单的自组装制备带空腔的III-V族氮化物复合衬底的方法。
本发明的自组装制备带空腔的III-V族氮化物复合衬底的方法，包括以下步骤：
1)在衬底上首先预生长一层III-V族氮化物，形成III-V族氮化物薄膜层，然后蒸镀一层金属形成掩膜层；
2)采用退火工艺使得金属自组装在掩膜层上形成图形化结构；
3)刻蚀去除掩膜层开口区域的III-V族氮化物至衬底的表面，使得在III-V族氮化物薄膜层中形成沟道，沟道的尺寸由掩膜层的图形大小和刻蚀时间决定，并确保形成的沟道导通至III-V族氮化物薄膜层的边缘；
4)采用填充介质填充III-V族氮化物薄膜层中的沟道；
5)采用化学腐蚀或者剥离工艺去除保留下的III-V族氮化物表面上沉积的残留的金属以及金属上的填充介质；
6)采用侧向外延生长技术生长III-V族氮化物厚膜层，覆盖以填充介质填充沟道的III-V族氮化物薄膜层的整个表面；
7)采用腐蚀溶液去除填充在III-V族氮化物薄膜层的沟道中的填充介质，原来被填充介质占据的位置成为空腔，形成带有空腔的复合衬底。
其中，在步骤1)中，衬底为采用能够实现III-V族氮化物生长的材料，可以采用蓝宝石衬底、碳化硅SiC衬底、氮化镓GaN衬底、硅Si衬底、铝酸锂LiAlO2衬底、和氧化锌ZnO衬底中的一种。生长III-V族氮化物薄膜层采用分子束外延法(Molecular Beam Epitaxy，MBE)、金属有机化学气相沉积法(Metal-organic Chemical Vapor Deposition，MOCVD)、氢化物气相外延法(Hydride Vapor Phase Epitaxy，HVPE)以及液相外延(Liquid PhaseEpitaxy,LPE)中的一种，生长厚度在3～15μm之间或者所需要的厚度的III-V族氮化物薄膜层。
采用MOCVD生长III-V族氮化物的方法，主要分两步：首先低温III-V族氮化物缓冲层的生长，温度在500～600℃之间，压力在100～400Torr之间，厚度在50～300nm之间；随后再高温生长III-V族氮化物外延层，温度范围在900～1050℃、压强在300～600Torr之间，厚度在2～8μm之间，III-V族氮化物外延层的厚度由衬底晶向、生长条件、目标參数等综合决定。
然后蒸镀一层金属，作为掩膜层，金属可以采用电子束蒸发法、磁控溅射和热蒸发中的一种方法制备，具体厚度由所需要的空腔的尺寸、采用的金属材料的性质以及后续工艺决定，运用镍作为掩膜层的情况下，形成掩膜层需要的镍的厚度为5nm～100nm。
在步骤2)中，自组装形成掩膜层的图形化结构的过程为：将蒸镀有金属的掩膜层的衬底进行退火，通过控制金属的厚度以及退火的气氛、温度和时间等工艺参数，使金属自组装形成图形化结构，其结构的特征参数可综合金属性质、退火工艺条件以及金属与氮化物界面的性质和结构进行设计和实验确定。
在步骤3)中，采用化学腐蚀(湿法腐蚀)或者反应离子刻蚀或聚焦离子束刻蚀的干法刻蚀去除掩膜层上开口区域的III-V族氮化物至衬底的表面，在III-V族氮化物薄膜层中形成沟道和保留下的III-V族氮化物。以聚焦离子束刻蚀法刻蚀III-V族氮化物的制备方法包括：刻蚀温度为室温，压强在1～5Pa之间，刻蚀功率在80～120W之间，Cl2、BCl3和N2O的流量均控制在20～50sccm之间，刻蚀时间视需刻蚀的III-V族氮化物的厚度决定。保留下的III-V族氮化物的形状为柱状。
在步骤4)中，沉积SiO2或SiNx作为填充介质填充III-V族氮化物薄膜层之间的沟道，沉积填充介质的厚度以填平沟道而形成平面为准。沉积的方法采用等离子体增强化学气相沉积法PECVD或原子层沉积ALD等方法。采用PECVD沉积SiNx的方法包括：沉积温度在80～200℃之间，压强在90～150Pa之间，设备运行功率在80～120W之间，以SiH4作为Si源，NH3作为N源，沉积过程中流量分别控制在80～150sccm和400～700sccm之间。
在步骤5)中，采用化学腐蚀或者剥离工艺去除保留下的III-V族氮化物表面上沉积的残留的金属以及金属上的填充介质。其中化学腐蚀法采用盐酸或硝酸能与蒸镀的金属反应的溶液腐蚀残留的金属，并同时带离金属上沉积的填充介质。
在步骤6)中，形成III-V族氮化物厚膜层采用氢化物气相外延(Hydride VaporPhase Epitaxy，HVPE)、分子束外延(Molecular Beam Epitaxy，MBE)、金属有机化学气相沉积法(Metal-organic Chemical Vapor Deposition，MOCVD)和液相外延(Liquid PhaseEpitaxy,LPE)中的一种，或者两种以上生长方法的组合。
在步骤7)中，将生长了III-V族氮化物厚膜层的衬底浸泡在腐蚀溶液中，去除在III-V族氮化物薄膜层的沟道中的填充介质，使得在原来被填充介质占据的位置留下空腔，形成带空腔的III-V族氮化物复合衬底。III-V族氮化物薄膜层与III-V族氮化物厚膜层的材料可以相同，也可以不同。空腔的尺寸与沟道的尺寸相同，因此空腔的水平尺寸与图形化结构一致，空腔的深度由保留下的III-V族氮化物的厚度决定。
本发明的优点：
本发明在衬底上预生长III-V族氮化物薄膜层并蒸镀金属，利用自组装的方法形成图形化结构，并采用刻蚀的方法形成沟道，再以填充介质填充，然后生长III-V族氮化物厚膜层覆盖整个表面，最后采用腐蚀溶液去除填充介质，从而在原来被填充介质占据的位置留下空腔，形成带空腔的III-V族氮化物复合衬底；空腔的尺寸由金属退火形成的图形化结构及刻蚀深度决定，使得本发明制备的空腔尺寸具有可控性，以实现根据不同的需要设计出空腔结构的目的；空腔在后续生长过程中充当应力释放层，同时由于在填充介质上不沉积III-V族氮化物，晶体在生长过程中需跨过填充介质通过侧向外延而合并，这种规则可控空腔的设计不仅助于释放应力，同时也极大的降低了晶体的位错密度，可以较为容易的获取低应力、低缺陷密度的高质量III-V族氮化物薄膜。此外，由于该方法的自组装过程只需要进行金属制备和退火工艺即可完成掩膜层，整个模板衬底制备过程无需光刻工艺，过程简单可控，有利于实现产业化。
附图说明
图1(a)～(h)为本发明的自组装制备带空腔的III-V族氮化物复合衬底的方法的流程图；
图2为根据本发明的自组装制备带空腔的III-V族氮化物复合衬底的方法得到的在掩膜层上形成图形化结构的俯视图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
如图1所示，本实施例中，带空腔的GaN复合衬底的制备方法包括：
1)在蓝宝石衬底1上首先预生长一层GaN薄膜层2，然后蒸镀一层Ni作为掩膜层3，如图1(a)所示：
采用MOCVD生长GaN薄膜层，主要分两步：首先低温生长GaN缓冲层，温度为550℃，压力为300Torr，厚度为200nm；随后再高温生长GaN外延层，温度为1050℃、压强为500Torr，厚度为5μm；
在上述复合衬底上采用电子束蒸发方法蒸镀一层Ni作为掩膜层3，厚度为50nm。
2)在掩膜层上形成图形化结构：
将蒸镀掩膜层的衬底进行高温退火形成图形化Ni球结构31，退火温度为600～1000℃，退火时间为3～25分钟，如图1(c)所示。
3)以Ni球为掩膜将开口区域的GaN薄膜层刻蚀至衬底的表面，在GaN薄膜层中形成沟道以及保留下的GaN，如图1(d)所示：
刻蚀的温度为室温，压强在1～5Pa之间，刻蚀功率在80～120W之间，Cl2、BCl3、N2O的流量均控制在20～50sccm之间，刻蚀的时间视需保留下的GaN的厚度决定。
4)采用PECVD沉积SiNx作为填充介质4填充GaN薄膜层中的沟道，如图1(e)所示：沉积温度在80～200℃之间，压强在90～150Pa之间，设备运行功率在80～120W之间，以SiH4作为Si源，NH3作为N源，沉积过程中流量分别控制在80～150sccm和400～700sccm之间。
5)采用剥离工艺，剥离金属Ni同时去除在金属上沉积的SiNx，如图1(f)所示。
6)采用侧向外延生长技术生长GaN厚膜层5，覆盖以SiNx填充沟道的预生长的GaN薄膜的整个表面，如图1(g)所示：
首先通过金属有机化学气相沉积法侧向外延生长薄膜GaN，再利用氢化物气相外延法快速生长厚膜GaN，厚度30μm，温度范围在900～1200℃，压力在100～450Torr之间；HVPE快速生长温度范围在600～1100℃，压力范围在250～700Torr之间；MBE生长的温度为700～900℃。
7)去除填充在GaN薄膜层的沟道中的SiNx，形成带有空腔的复合衬底：
浸泡在HF溶剂中，去除在GaN沟道填充的SiNx，使得在SiNx的占据的位置留下空腔6，形成带空腔的GaN复合衬底，如图1(h)所示。
如图2所示，在步骤3)中，保留下的III-V族氮化物41的形状为圆柱状。形成的沟道42导通至III-V族氮化物薄膜层的边缘，从而与外面连通，填充的介质也与外面连通，当复合衬底放入腐蚀溶液中时，填充介质被腐蚀掉，从而形成空腔。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种自组装制备带空腔的III-V族氮化物复合衬底的方法，其特征在于，所述制备方法包括以下步骤：
1)在衬底上首先预生长一层III-V族氮化物，形成III-V族氮化物薄膜层，然后蒸镀一层金属形成掩膜层；
2)采用退火工艺使得金属自组装在掩膜层上形成图形化结构；
3)刻蚀去除掩膜层开口区域的III-V族氮化物至衬底的表面，使得在III-V族氮化物薄膜层中形成沟道，沟道的尺寸由掩膜层的图形大小和刻蚀时间决定，并确保形成的沟道导通至III-V族氮化物薄膜层的边缘；
4)采用填充介质填充III-V族氮化物薄膜层中的沟道；
5)采用化学腐蚀或者剥离工艺去除保留下的III-V族氮化物表面上沉积的残留的金属以及金属上的填充介质；
6)采用侧向外延生长技术生长III-V族氮化物厚膜层，覆盖以填充介质填充沟道的III-V族氮化物薄膜层的整个表面；
7)采用腐蚀溶液去除填充在III-V族氮化物薄膜层的沟道中的填充介质，原来被填充介质占据的位置成为空腔，形成带有空腔的复合衬底。
2.如权利要求1所述的方法，其特征在于，在步骤1)中，衬底为采用蓝宝石衬底、碳化硅SiC衬底、氮化镓GaN衬底、硅Si衬底、铝酸锂LiAlO2衬底、和氧化锌ZnO衬底中的一种。
3.如权利要求1所述的方法，其特征在于，在步骤1)中，生长III-V族氮化物薄膜层采用分子束外延法、金属有机化学气相沉积法、氢化物气相外延法以及液相外延中的一种，生长厚度在3～15μm之间的III-V族氮化物薄膜层。
4.如权利要求1所述的方法，其特征在于，在步骤1)中，蒸镀一层金属，作为掩膜层，金属采用电子束蒸发法、磁控溅射和热蒸发中的一种方法制备。
5.如权利要求1所述的方法，其特征在于，在步骤2)中，采用自组装的方法在掩膜层上形成图形化结构：将蒸镀有金属的掩膜层的衬底进行退火，通过控制金属的厚度以及退火的气氛、温度和时间的工艺参数，使金属自组装形成图形化结构。
6.如权利要求1所述的方法，其特征在于，在步骤3)中，采用化学腐蚀或者反应离子刻蚀或聚焦离子束刻蚀的干法刻蚀去除掩膜层上开口区域的III-V族氮化物至衬底的表面，在III-V族氮化物薄膜层中形成沟道和保留下的III-V族氮化物；保留下的III-V族氮化物的形状为圆柱状。
7.如权利要求1所述的方法，其特征在于，在步骤4)中，采用SiO2或SiNx作为填充介质填充III-V族氮化物薄膜层之间的沟道，沉积填充介质的厚度以填平沟道形成平面为准；沉积的方法采用等离子体增强化学气相沉积法PECVD或原子层沉积ALD。
8.如权利要求7所述的方法，其特征在于，采用PECVD沉积SiNx的方法包括：沉积温度在80～200℃之间，压强在90～150Pa之间，设备运行功率在80～120W之间，以SiH4作为Si源，NH3作为N源，沉积过程中流量分别控制在80～150sccm和400～700sccm之间。
9.如权利要求1所述的方法，其特征在于，在步骤5)中，化学腐蚀法采用盐酸或硝酸能与蒸镀的金属反应的溶液腐蚀残留的金属，并同时带离金属上沉积的填充介质。
10.如权利要求1所述的方法，其特征在于，在步骤7)中，将生长了III-V族氮化物厚膜层的衬底浸泡在腐蚀溶液中，去除在III-V族氮化物薄膜层的沟道中的填充介质，使得在原来被填充介质占据的位置留下空腔，形成带空腔的III-V族氮化物复合衬底。
CN201511005652.5A 2015-12-29 2015-12-29 自组装制备带空腔的iii‑v族氮化物复合衬底的方法 Active CN105551939B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511005652.5A CN105551939B (zh) 2015-12-29 2015-12-29 自组装制备带空腔的iii‑v族氮化物复合衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511005652.5A CN105551939B (zh) 2015-12-29 2015-12-29 自组装制备带空腔的iii‑v族氮化物复合衬底的方法

Publications (2)

Publication Number Publication Date
CN105551939A CN105551939A (zh) 2016-05-04
CN105551939B true CN105551939B (zh) 2018-02-13

Family

ID=55831054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511005652.5A Active CN105551939B (zh) 2015-12-29 2015-12-29 自组装制备带空腔的iii‑v族氮化物复合衬底的方法

Country Status (1)

Country Link
CN (1) CN105551939B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273359B (zh) * 2018-09-26 2020-11-20 长江存储科技有限责任公司 一种刻蚀方法
CN110034311B (zh) * 2019-04-04 2022-04-01 深圳市致远动力科技有限公司 一种双极板的制备方法以及双极板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964382B (zh) * 2009-07-21 2012-12-26 展晶科技(深圳)有限公司 提高光萃取效率的半导体光电结构及其制造方法
CN102760805B (zh) * 2011-04-29 2015-03-11 清华大学 发光二极管
JP2013038316A (ja) * 2011-08-10 2013-02-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物層複合基板の製造方法
JP5906108B2 (ja) * 2012-03-23 2016-04-20 キヤノン株式会社 フォトニック結晶の製造方法及び面発光レーザの製造方法
CN103814160B (zh) * 2012-08-30 2018-09-14 日本碍子株式会社 复合基板、其制造方法、13族元素氮化物构成的功能层的制造方法以及功能元件
KR101759539B1 (ko) * 2013-07-11 2017-07-19 포틀랜드 스테이트 유니버시티 서브-50-나노미터 구조를 패터닝하기 위한 방법

Also Published As

Publication number Publication date
CN105551939A (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
CN100587919C (zh) 用于氮化物外延生长的纳米级图形衬底的制作方法
KR100631905B1 (ko) 질화물 단결정 기판 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
JP4945725B2 (ja) 改善されたエピタキシャル材料を製造するための方法
US7682944B2 (en) Pendeo epitaxial structures and devices
US20120187444A1 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
JP2019531245A5 (zh)
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
US11450737B2 (en) Nanorod production method and nanorod produced thereby
US20120187445A1 (en) Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
US10483103B2 (en) Method for manufacturing a semiconductor material including a semi-polar III-nitride layer
KR20080100706A (ko) ＧａＮ 반도체 기판 제조 방법
CN107210195B (zh) 包括单晶iiia族氮化物层的半导体晶圆
CN105551939B (zh) 自组装制备带空腔的iii‑v族氮化物复合衬底的方法
CN105609598B (zh) 一种带空腔的iii‑v族氮化物复合衬底的制备方法
CN105097451A (zh) 低位错密度AlxGa1-xN外延薄膜的制备方法
CN104485406A (zh) 一种蓝宝石图形衬底的制备方法
US7696071B2 (en) Group III nitride based semiconductor and production method therefor
CN102347214A (zh) 一种用于生长厚膜GaN材料的图形化模板的制备方法
CN106876250A (zh) 氮化镓薄膜材料外延生长的方法
CN108598238B (zh) 一种形貌可控的GaN纳米线阵列的制备方法
CN111128688B (zh) n型氮化镓自支撑衬底的制作方法
CN117936661A (zh) 自调整晶面晶向生长的3d微曲外延功能结构及其制备方法
CN110838539A (zh) 一种硅基氮化镓外延结构及其制作方法
KR101686677B1 (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
WO2019215425A1 (en) Growth of group iii nitride semiconductors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant