CN105097451A - 低位错密度AlxGa1-xN外延薄膜的制备方法 - Google Patents

低位错密度AlxGa1-xN外延薄膜的制备方法 Download PDF

Info

Publication number
CN105097451A
CN105097451A CN201510395293.2A CN201510395293A CN105097451A CN 105097451 A CN105097451 A CN 105097451A CN 201510395293 A CN201510395293 A CN 201510395293A CN 105097451 A CN105097451 A CN 105097451A
Authority
CN
China
Prior art keywords
aln
preparation
layer
dislocation
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510395293.2A
Other languages
English (en)
Inventor
鲁麟
李明潮
刘畅
吕琛
江明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Polytechnic University
Original Assignee
Anhui Polytechnic University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Polytechnic University filed Critical Anhui Polytechnic University
Priority to CN201510395293.2A priority Critical patent/CN105097451A/zh
Publication of CN105097451A publication Critical patent/CN105097451A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明公开了一种低位错密度AlxGa1-xN外延薄膜的制备方法，制备方法包括：在衬底上外延生长AlN薄膜；将制得的AlN薄膜上外延生长多个周期AlyGa1-yN/AlN超晶格插入层；在上述AlyGa1-yN/AlN超晶格插入层表面外延生长AlxGa1-xN薄膜；腐蚀制得的AlxGa1-xN薄膜，形成具有位错坑的AlxGa1-xN薄膜；在上述具有位错坑的AlxGa1-xN薄膜表面沉积介质膜，形成具有介质膜的外延片；将上述具有介质膜的外延片表面抛光，制得外延片模板；在上述外延片模板上继续外延生长AlxGa1-xN，制得AlxGa1-xN外延薄膜；其中，x、y为不大于1的正数。实现低位错密度的效果。

Description

低位错密度AlxGa1-xN外延薄膜的制备方法
技术领域
本发明涉及微电子材料制备领域，具体地，涉及一种基于金属有机物化学气相沉积技术制备高晶体质量高Al组分低位错密度AlxGa1-xN外延薄膜的制备方法。
背景技术
近年来，在医疗、杀菌、印刷、数据存储等民用市场需求和深紫外探测以及保密通讯等军用需求的牵引下，以高Al组分AlxGa1-xN(Al组分大于0.4，简称高Al-AlxGa1-xN)为基础的光电子器件，包括深紫外(DUV)发光和探测器件引起了极大的重视。然而，要研制高性能的深紫外发光和探测器件，制备高晶体质量的高Al-AlxGa1-xN外延薄膜是必须满足的前提和基础。从材料的制备角度来讲，制备高质量AlxGa1-xN的最佳模板材料是AlN。然而，由于商业化的AlN单晶衬底价格昂贵、难以获得，国际上一般采用的AlN模板都在(0001)面蓝宝石衬底上异质外延获得。由于AlN和蓝宝石衬底之间存在较大的晶格失配，导致采用这种方法获得的AlN中产生大量的贯穿位错(109-1010cm-2)。对于AlxGa1-xN光电子器件结构而言，AlN中的大量贯穿位错会大量延伸至有源区，极大的破坏器件工作机制。以DUV发光二极管为例，其结构主要包括蓝宝石衬底、AlN模板、高Al-AlxGa1-xN层(包括n型高Al-AlxGa1-xN层)、高Al-AlxGa1-xN基量子阱结构有源层、以及高Al-AlxGa1-xNp型层。量子阱中的位错密度决定于AlxGa1-xN的质量，而AlxGa1-xN中的位错密度又受制于AlN模板。因此，要想获得高光效的DUV发光器件，必须发展表面平整和低位错密度的AlxGa1-xN外延制备方法。
现在一般采用的技术路线中，AlxGa1-xN的制备流程一般分为以下几个阶段(以在(0001)面蓝宝石衬底上采用MOCVD生长为例)：一、生长AlN模板，包括(1)烘烤阶段：氢气(H2)氛围下高温烘烤衬底，(2)生长AlN成核阶段，(3)高温外延生长AlN模板；二、生长AlxGa1-xN外延层。由于前述AlN和蓝宝石衬底之间较大的晶格失配以及由于AlN的高键能，很难完全剪裁AlN的生长行为，使得制备的AlN模板中一般有大量的贯穿位错，会贯穿至后续生长的AlxGa1-xN层中。虽然可以采用一定的措施，例如在AlN模板和AlxGa1-xN外延层中插入AlxGa1-xN/AlyGa1-yN、AlxGa1-xN/AlN超晶格以在一定程度上过滤位错，减少延伸至AlxGa1-xN中的贯穿位错，但是仍然不能从根本上减少AlxGa1-xN中的位错密度，从而使得这种方式得到的产品效果有限。
因此，提供一种能制得低位错密度的AlxGa1-xN外延薄膜的制备方法是本发明亟需解决的问题。
发明内容
针对上述现有技术，本发明的目的在于克服现有技术在制备AlxGa1-xN外延层和AlN外延层时往往因制得的AlN模板中有大量的贯穿位错，且其会贯穿至后续生长的AlxGa1-xN层或是AlN层，因而无法从根本上减少AlxGa1-xN中的位错密度的问题，从而提供一种能制得低位错密度的AlxGa1-xN外延薄膜的制备方法。
为了实现上述目的，本发明提供了一种低位错密度AlxGa1-xN外延薄膜的制备方法，其中，所述制备方法包括：
1)在衬底上外延生长AlN薄膜；
2)将上述制得的AlN薄膜上外延生长多个周期AlyGa1-yN/AlN超晶格插入层；
3)在上述制得的AlyGa1-yN/AlN超晶格插入层表面外延生长AlxGa1-xN薄膜；
4)腐蚀上述制得的AlxGa1-xN薄膜，形成具有位错坑的AlxGa1-xN薄膜；
5)在上述具有位错坑的AlxGa1-xN薄膜表面沉积介质膜，形成具有介质膜的外延片；
6)将上述具有介质膜的外延片表面抛光，制得外延片模板；
7)在上述外延片模板上继续外延生长AlxGa1-xN，制得AlxGa1-xN外延薄膜；其中，
x、y为不大于1的正数。
通过上述技术方案，本发明在常规的AlxGa1-xN或AlN的生长工艺基础之上，例如烘烤清洗衬底(蓝宝石)；低温沉积AlN成核层；AlN模板高温外延生长；生长AlyGa1-yN/AlN超晶格插入层；生长几百纳米厚度的AlxGa1-xN的基础上，通过湿法腐蚀AlxGa1-xN，形成位错坑(包括螺型、刃型位错以及混合型位错)；并进一步沉积介质膜(SiNx，SiO2，Al2O3等)覆盖外延片表面，从而实现介质填入位错坑，阻断贯穿位错继续向上延伸；然后通过研磨抛光外延片，从而去除掉除位错坑以外区域的介质膜，露出AlxGa1-xN层；最后二次外延生长AlxGa1-xN层。从而利用湿法腐蚀能呈现出位错坑的特点，实现将介质通过沉积的方法填入位错坑，达到阻断贯穿位错继续延伸的目的，能实现极大的和高效的阻断，从而获得后续生长的高质量AlxGa1-xN外延层或AlN外延层的效果。通过上述方式，结合生长和工艺的处理，克服了单纯靠生长过程本身难以实现的AlxGa1-xN中低位错密度的目标，将AlxGa1-xN材料的生长过程设计成两次，从而有效地实现了降低位错密度的效果。
本发明的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明提供的一种制备低位错密度AlxGa1-xN外延层的流程图；
图2a是实施例1中经湿法腐蚀后的AlxGa1-xN的螺型位错腐蚀坑的俯视图；
图2b是实施例1中经湿法腐蚀后的AlxGa1-xN的螺型位错腐蚀坑的结构示意图；
图2c是实施例1中经湿法腐蚀后的AlxGa1-xN的刃型位错腐蚀坑的俯视图；
图2d是实施例1中经湿法腐蚀后的AlxGa1-xN的刃型位错腐蚀坑的结构示意图；
图2e是实施例1中经湿法腐蚀后的AlxGa1-xN的混合型位错腐蚀坑的俯视图；
图2f是实施例1中经湿法腐蚀后的AlxGa1-xN的混合型位错腐蚀坑的结构示意图；
图3是实施例1中沉积有介质膜的位错坑的结构示意图；
图4是实施例1中抛光后形成的外延片雏形的局部示意图。
附图标记说明
1-沉积的介质2-位错坑
3-AlxGa1-xN外延片。
具体实施方式
以下对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图1所示，本发明提供了一种低位错密度AlxGa1-xN外延薄膜的制备方法，其中，所述制备方法包括：
1)在衬底上外延生长AlN薄膜；
2)将上述制得的AlN薄膜上外延生长多个周期AlyGa1-yN/AlN超晶格插入层；
3)在上述制得的AlyGa1-yN/AlN超晶格插入层表面外延生长AlxGa1-xN薄膜；
4)腐蚀上述制得的AlxGa1-xN薄膜，形成具有位错坑的AlxGa1-xN薄膜；
5)在上述具有位错坑的AlxGa1-xN薄膜表面沉积介质膜，形成具有介质膜的外延片；
6)将上述具有介质膜的外延片表面抛光，制得外延片模板；
7)在上述外延片模板上继续外延生长AlxGa1-xN，制得AlxGa1-xN外延薄膜；其中，
x、y为不大于1的正数。
上述设计通过在常规的AlxGa1-xN或AlN的生长工艺基础之上，例如烘烤清洗衬底(蓝宝石)；低温沉积AlN成核层；AlN模板高温外延生长；生长AlyGa1-yN/AlN超晶格插入层；生长几百纳米厚度的AlxGa1-xN的基础上，通过湿法腐蚀AlxGa1-xN，形成位错坑(包括螺型、刃型位错以及混合型位错)；并进一步沉积介质膜(SiNx，SiO2，Al2O3等)覆盖外延片表面，从而实现介质填入位错坑，阻断贯穿位错继续向上延伸；然后通过研磨抛光外延片，从而去除掉除位错坑以外区域的介质膜，露出AlxGa1-xN层；最后二次外延生长AlxGa1-xN层。从而利用湿法腐蚀能呈现出位错坑的特点，实现将介质通过沉积的方法填入位错坑，达到阻断贯穿位错继续延伸的目的，能实现极大的和高效的阻断，从而获得后续生长的高质量AlxGa1-xN外延层或AlN外延层的效果。通过上述方式，结合生长和工艺的处理，克服了单纯靠生长过程本身难以实现的AlxGa1-xN中低位错密度的目标，将AlxGa1-xN材料的生长过程设计成两次，从而有效地实现了降低位错密度的效果。
步骤2)中外延生长的周期数可以根据实际需要进行调节，例如，在本发明的一种优选的实施方式中，步骤2)中外延生长的周期数可以选择为10-30，且每个周期包括AlyGa1-yN层和AlN层。当然，需要进一步说明的是，此处每个周期各自形成的AlyGa1-yN层中的y值不一定相同，具体可以根据实际情况进行调节，例如，y值可以根据周期的递增呈现规律性的变化(递增或递减等)，当然，这里可以根据操作人员的实际操作进行调整，在此不多作赘述。
步骤4)中的腐蚀方式可以采用本领域技术人员常规采用的操作方式，只要能在步骤3)制得的AlxGa1-xN层的外表面上形成位错坑即可，如图2a、图2b、图2c、图2d、图2e和图2f所示，例如，在本发明的一种优选的实施方式中，步骤4)中的腐蚀方式可以为采用KOH进行湿法腐蚀。
在本发明的一种更为优选的实施方式中，步骤4)中形成的位错坑的深度为30-100nm。
为了使沉积的介质膜可以充分填充位错坑，在本发明的一种优选的实施方式中，步骤5)中位于位错坑中的介质膜的厚度大于所述位错坑的深度。
步骤1)中外延生长AlN薄膜的方法可以按照本领域技术人员常规采用的方式进行操作，操作的条件可以按照一般的条件进行即可，当然，在本发明中，为了使制得的AlN薄膜质量更高，以使得最终得到的AlxGa1-xN外延薄膜的位错密度更低，在本发明的一种优选的实施方式中，步骤1)的操作方式可以进一步设置为包括：A)在氢气氛围下，将衬底置于压力为50-150mbar，温度为1080-1150℃的环境下烘烤200-600s；B)在氢气氛围且压力为50-100mbar的条件下，将上述烘烤后的衬底降温至930-960℃后通入三甲基铝和氨气，至衬底表面生长厚度为7-15nm的AlN成核层；C)长完AlN成核层后停止通入三甲基铝，升温至1200-1250℃后稳定20-50s；D)在压力为50-100mbar，温度为1200-1250℃的环境下，继续通入氨气和三甲基铝，外延生长AlN薄膜。当然，操作方式及操作条件并不局限于此，只要本领域技术人员常规采用的用于外延生长AlN薄膜的方法，在此均可以使用。同时，在C)步骤中，升温过程可以按照本领域常规的方式进行操作，升温速率可以不作要求，当然，为了使得生长的AlN薄膜效果更好，此处的升温速率可以较高，采用快速升温的方式升温至1200-1250℃，这里的快速升温速率按照本领域操作人员常规操作方式进行操作，在此不多作赘述；同样地，在步骤D)中，外延生长AlN薄膜也应在高温环境下进行，具体数值按照本领域技术人员所常规能理解的实际情况进行调节，不作进一步说明。
每个周期中AlyGa1-yN层和AlN层的厚度可以根据实际情况进行进一步的调节，当然，为了使最终制得的AlyGa1-yN外延薄膜的位错密度更低，在本发明的一种优选的实施方式中，每个周期中AlyGa1-yN层的厚度可以进一步限定为10-20nm，每个周期中AlN层的厚度可以进一步限定为5-10nm。
步骤2)中的生长条件可以为本领域常规采用的条件进行生长，例如，在本发明的一种优选的实施方式中，步骤2)中的生长条件可以限定为温度为140-1180℃，压力为50-100mbar。
步骤3)可以按照本领域常规的操作方式进行操作，例如，在本发明的一种优选的实施方式中，步骤3)的操作步骤可以包括：长完AlyGa1-yN/AlN超晶格插入层后，调节温度为1140-1180℃，压力为50-100mbar的条件下，继续通氨气、三甲基铝和三甲基镓外延生长AlxGa1-xN层。
步骤3)中外延生长的AlxGa1-xN层的厚度可以不作要求，可以在实际操作中根据情况进行调节，例如，在本发明的一种优选的实施方式中，步骤3)中所述AlxGa1-xN层的厚度可以选择为500-1000nm。
腐蚀条件可以不作限定，当然，为了使腐蚀效果更好，腐蚀速率更快，在本发明的一种更为优选的实施方式中，腐蚀温度可以选择为不低于220℃，腐蚀时间可以选择为2-10min。
所述衬底可以为本领域常规采用的衬底类型，例如，可以为碳化硅等本领域常规采用的衬底类型，在本发明的一种优选的实施方式中，为了使外延生长效果更好，所述衬底可以为蓝宝石衬底。
步骤5)中沉积的介质可以为本领域常规采用的介质类型，如图3所示，例如，在本发明的一种优选的实施方式中，步骤5)中沉积的介质可以为氮化硅、二氧化硅和氧化铝中的一种或多种。
实施例1
将C面的蓝宝石衬底置于化学气相沉积设备中，向其中通入H2使反应室压力为120mbar后，于1100℃下烘烤300秒，清洗衬底。将反应室中温度降温到950℃后，以H2作为载气，使反应室压力为50mbar。保持温度为950℃并向反应室中通入三甲基铝和氨气生长低温AlN成核层，使得AlN成核层的生长厚度为10nm。保持反应室压力为50mbar，停止通三甲基铝，继续通入氨气，用150s时间把温度升至1250℃，稳定20s。而后向反应室中通入氨气和三甲基铝混合气体(其中，氨气和三甲基铝的物质的量之比为200)，保持反应室压力50mbar，温度1250℃的条件，高温外延生长厚度为1μm的AlN。降温至1160℃，并在氨气和金属有机源(包含三甲基铝和三甲基镓混合气体)的摩尔流量比为800，生长压力为100mbar的条件下，生长10和周期，且使得每周期中Al0.5Ga0.5N厚度20nm，AlN厚度10nm。保持温度为1160℃，生长压力为100mbar，氨气和金属有机源(包含三甲基铝和三甲基镓混合气体)的摩尔流量比为800的条件，生长厚度为600nm的Al0.5Ga0.5N。将上述生长的Al0.5Ga0.5N采用温度为250℃的熔融的KOH进行湿法腐蚀3-6分钟，形成50nm深的位错坑(包括刃型、螺型以及混合型位错)。采用化学气相沉积设备沉积SiNx覆盖外延片表面，实现介质充分填入位错坑。采用磨片机和抛光液研磨和抛光沉积完介质膜的外延片，去除掉除位错坑以外区域的介质膜，确保露出Al0.5Ga0.5N层，并且保证填充了介质的腐蚀坑还存在，清洗外延片达到能继续外延生长的要求。保持温度为1160℃，生长压力为100mbar，氨气和金属有机源(包含三甲基铝和三甲基镓混合气体)的摩尔流量比为800的条件，继续二次外延生长3μm厚的Al0.5Ga0.5N。将上述制得的外延层经过X射线衍射ω扫描后发现其(002)面摇摆曲线半高宽低于100arscec，(102)面半高宽低于300arscec，同时具有很低的螺型和刃型位错密度。
实施例2
将C面的蓝宝石衬底置于化学气相沉积设备中，向其中通入H2使反应室压力为120mbar后，于1100℃下烘烤300秒，清洗衬底。将反应室中温度降温到950℃后，以H2作为载气，使反应室压力为50mbar。保持温度为950℃并向反应室中通入三甲基铝和氨气生长低温AlN成核层，使得AlN成核层的生长厚度为10nm。保持反应室压力为50mbar，停止通三甲基铝，继续通入氨气，用150s时间把温度升至1250℃，稳定20s。而后向反应室中通入氨气和三甲基铝混合气体(其中，氨气和三甲基铝的物质的量之比为200)，保持反应室压力50mbar，温度1250℃的条件，高温外延生长厚度为1μm的AlN。将上述生长的AlN采用温度为280℃的熔融的KOH进行湿法腐蚀4-6分钟，形成50nm深的位错坑(包括刃型、螺型以及混合型位错)。采用PECVD设备沉积SiNx覆盖外延片表面，实现介质充分填入位错坑。采用磨片机和抛光液研磨和抛光沉积完介质膜的外延片，去除掉除位错坑以外区域的介质膜，确保露出AlN层，并且保证填充了介质的腐蚀坑还存在，清洗外延片达到能继续外延生长的要求。保持温度为1160℃，生长压力为100mbar，氨气和金属有机源(包含三甲基铝和三甲基镓混合气体)的摩尔流量比为800的条件，继续二次外延生长2μm厚的AlN。
通过上述实施例可以看出，通过本发明制得的AlxGa1-xN(其中，x为不大于1的正数)外延材料具有很高的晶体质量，且其位错密度低，表面平整度高。
以上详细描述了本发明的优选实施方式，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明的思想，其同样应当视为本发明所公开的内容。

Claims (10)

1.一种低位错密度AlxGa1-xN外延薄膜的制备方法，其特征在于，所述制备方法包括：
1)在衬底上外延生长AlN薄膜；
2)将上述制得的AlN薄膜上外延生长多个周期AlyGa1-yN/AlN超晶格插入层；
3)在上述制得的AlyGa1-yN/AlN超晶格插入层表面外延生长AlxGa1-xN薄膜；
4)腐蚀上述制得的AlxGa1-xN薄膜，形成具有位错坑的AlxGa1-xN薄膜；
5)在上述具有位错坑的AlxGa1-xN薄膜表面沉积介质膜，形成具有介质膜的外延片；
6)将上述具有介质膜的外延片表面抛光，制得外延片模板；
7)在上述外延片模板上继续外延生长AlxGa1-xN，制得AlxGa1-xN外延薄膜；其中，
x、y为不大于1的正数。
2.根据权利要求1所述的制备方法，其中，步骤2)中外延生长的周期数为10-30，且每个周期包括AlyGa1-yN层和AlN层。
3.根据权利要求1所述的制备方法，其中，步骤4)中的腐蚀方式为采用KOH进行湿法腐蚀。
4.根据权利要求1所述的制备方法，其中，步骤4)中形成的位错坑的深度为30-100nm。
5.根据权利要求1所述的制备方法，其中，步骤5)中位于位错坑中的介质膜的厚度大于所述位错坑的深度。
6.根据权利要求1所述的制备方法，其中，步骤1)包括：
A)在氢气氛围下，将衬底置于压力为50-150mbar，温度为1080-1150℃的环境下烘烤200-600s；
B)在氢气氛围且压力为50-100mbar的条件下，将上述烘烤后的衬底降温至930-960℃后通入三甲基铝和氨气，至衬底表面生长厚度为7-15nm的AlN成核层；
C)长完AlN成核层后停止通入三甲基铝，升温至1200-1250℃后稳定20-50s；
D)在压力为50-100mbar，温度为1200-1250℃的环境下，继续通入氨气和三甲基铝，外延生长AlN薄膜。
7.根据权利要求2所述的制备方法，其中，每个周期中AlyGa1-yN层的厚度为10-20nm，每个周期中AlN层的厚度为5-10nm；
优选地，步骤2)中的生长条件为温度为1140-1180℃，压力为50-100mbar。
8.根据权利要求1所述的制备方法，其中，步骤3)包括：在生长完AlyGa1-yN/AlN超晶格插入层后，保持温度为1140-1180℃，压力为50-100mbar的条件下继续外延生长AlxGa1-xN层；
优选地，步骤3)中所述AlxGa1-xN层的厚度为500-1000nm。
9.根据权利要求3所述的制备方法，其中，腐蚀温度为不低于220℃，腐蚀时间为2-10min。
10.根据权利要求1所述的制备方法，其中，所述衬底为蓝宝石衬底；
优选地，步骤5)中沉积的介质为氮化硅、二氧化硅和氧化铝中的一种或多种。
CN201510395293.2A 2015-07-03 2015-07-03 低位错密度AlxGa1-xN外延薄膜的制备方法 Pending CN105097451A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510395293.2A CN105097451A (zh) 2015-07-03 2015-07-03 低位错密度AlxGa1-xN外延薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510395293.2A CN105097451A (zh) 2015-07-03 2015-07-03 低位错密度AlxGa1-xN外延薄膜的制备方法

Publications (1)

Publication Number Publication Date
CN105097451A true CN105097451A (zh) 2015-11-25

Family

ID=54577624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510395293.2A Pending CN105097451A (zh) 2015-07-03 2015-07-03 低位错密度AlxGa1-xN外延薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN105097451A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106350783A (zh) * 2016-08-31 2017-01-25 北京大学 一种基于MOCVD侧向外延制备低位错密度AlGaN薄膜的方法及AlGaN薄膜
CN112242459A (zh) * 2020-09-29 2021-01-19 苏州紫灿科技有限公司 一种具有原位SiN位错湮灭层的AlGaN薄膜及其外延生长方法
CN113594314A (zh) * 2021-08-05 2021-11-02 江西新正耀光学研究院有限公司 一种深紫外光发光二极体的结构及其制备方法
CN115341277A (zh) * 2022-10-17 2022-11-15 至芯半导体(杭州)有限公司 一种AlN薄膜及其制备方法和应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007005984A1 (en) * 2005-07-05 2007-01-11 Kansas State University Research Foundation Light emitting diode with mg doped superlattice
CN1900386A (zh) * 2006-07-05 2007-01-24 武汉华灿光电有限公司 一种在蓝宝石衬底材料上外延生长AlXGa1－XN单晶薄膜的方法
CN101604716A (zh) * 2008-06-10 2009-12-16 北京大学 一种深紫外发光二极管及其制备方法
CN103137805A (zh) * 2013-03-12 2013-06-05 南京大学 用于光电微型传感器的宽谱紫外发光二极管及其制作方法
CN103560079A (zh) * 2013-09-24 2014-02-05 西安神光皓瑞光电科技有限公司 一种通过缺陷钝化减少GaN外延缺陷的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007005984A1 (en) * 2005-07-05 2007-01-11 Kansas State University Research Foundation Light emitting diode with mg doped superlattice
CN1900386A (zh) * 2006-07-05 2007-01-24 武汉华灿光电有限公司 一种在蓝宝石衬底材料上外延生长AlXGa1－XN单晶薄膜的方法
CN101604716A (zh) * 2008-06-10 2009-12-16 北京大学 一种深紫外发光二极管及其制备方法
CN103137805A (zh) * 2013-03-12 2013-06-05 南京大学 用于光电微型传感器的宽谱紫外发光二极管及其制作方法
CN103560079A (zh) * 2013-09-24 2014-02-05 西安神光皓瑞光电科技有限公司 一种通过缺陷钝化减少GaN外延缺陷的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106350783A (zh) * 2016-08-31 2017-01-25 北京大学 一种基于MOCVD侧向外延制备低位错密度AlGaN薄膜的方法及AlGaN薄膜
CN106350783B (zh) * 2016-08-31 2019-01-15 北京大学 一种基于MOCVD侧向外延制备低位错密度AlGaN薄膜的方法及AlGaN薄膜
CN112242459A (zh) * 2020-09-29 2021-01-19 苏州紫灿科技有限公司 一种具有原位SiN位错湮灭层的AlGaN薄膜及其外延生长方法
CN112242459B (zh) * 2020-09-29 2022-05-20 苏州紫灿科技有限公司 一种具有原位SiN位错湮灭层的AlGaN薄膜及其外延生长方法
CN113594314A (zh) * 2021-08-05 2021-11-02 江西新正耀光学研究院有限公司 一种深紫外光发光二极体的结构及其制备方法
CN115341277A (zh) * 2022-10-17 2022-11-15 至芯半导体(杭州)有限公司 一种AlN薄膜及其制备方法和应用

Similar Documents

Publication Publication Date Title
KR101570625B1 (ko) 애피택셜성장용 탬플릿 및 제작방법
JP5842057B2 (ja) 半導体装置の製造方法
KR101470809B1 (ko) 낮은 결함 밀도의 자립형 질화갈륨 기판의 제조 및 이로 제조된 소자
TWI689611B (zh) Ｉｉｉ族氮化物積層體及具有該積層體之發光元件
CN109103070B (zh) 基于纳米图形硅衬底制备高质量厚膜AlN的方法
CN105543969B (zh) 一种改善AlN薄膜晶体质量的生长方法
EP2532022B1 (en) Method for manufacturing gallium nitride wafer
US20070241352A1 (en) Group III Nitride Semiconductor Light Emitting Device
CN105097451A (zh) 低位错密度AlxGa1-xN外延薄膜的制备方法
CN1665969A (zh) 多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法
TWI744038B (zh) 具有２ｄ材料中介層的磊晶基板及製備方法和製作元件
CN105489714A (zh) 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用
JP4996448B2 (ja) 半導体基板の作成方法
JP2017522721A (ja) 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
JP3832313B2 (ja) 窒化物半導体の成長方法及び窒化物半導体
CN109461644A (zh) 透明单晶AlN的制备方法及衬底、紫外发光器件
EP2904630B1 (en) Semiconductor material
CN104505444A (zh) 一种减少外延层缺陷密度的外延生长方法
KR20130122727A (ko) 광학 소자의 제조 방법
JP2006225180A (ja) 窒化物半導体結晶及びその製造方法
CN107316928B (zh) 氮化物半导体元件及其制作方法
CN108039321A (zh) 以SiC为衬底GaN基HEMT器件外延生长方法
CN105551939B (zh) 自组装制备带空腔的iii‑v族氮化物复合衬底的方法
CN104347356A (zh) 一种在GaN衬底上同质外延生长的方法
JP2007227803A (ja) 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20151125

RJ01 Rejection of invention patent application after publication