KR101570625B1 - 애피택셜성장용 탬플릿 및 제작방법 - Google Patents

애피택셜성장용 탬플릿 및 제작방법 Download PDF

Info

Publication number
KR101570625B1
KR101570625B1 KR1020147003804A KR20147003804A KR101570625B1 KR 101570625 B1 KR101570625 B1 KR 101570625B1 KR 1020147003804 A KR1020147003804 A KR 1020147003804A KR 20147003804 A KR20147003804 A KR 20147003804A KR 101570625 B1 KR101570625 B1 KR 101570625B1
Authority
KR
South Korea
Prior art keywords
layer
aln layer
initial
trench
convex
Prior art date
Application number
KR1020147003804A
Other languages
English (en)
Other versions
KR20140039071A (ko
Inventor
히로시 아마노
사토시 가미야마
명희 김
시릴 페르노
아키라 히라노
Original Assignee
소코 가가쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소코 가가쿠 가부시키가이샤 filed Critical 소코 가가쿠 가부시키가이샤
Publication of KR20140039071A publication Critical patent/KR20140039071A/ko
Application granted granted Critical
Publication of KR101570625B1 publication Critical patent/KR101570625B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00—Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C30B35/002—Crucibles or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24521—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface
    • Y10T428/24529—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness with component conforming to contour of nonplanar surface and conforming component on an opposite nonplanar surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)

Abstract

사파이어 (0001) 기판의 표면을 볼록부의 상부가 일정의 크기를 갖는 평탄면이 되도록 오목볼록한 형태로 가공하고, 오목볼록한 형태로 가공된 사파이어 (0001) 기판면에 볼록부상부의 가장자리부분을 제외한 평탄면위에 C+축배향이 이루어진 AlN층이 성장할 수 있도록 C축배향제어을 행하고, 오목볼록한 형태의 가공으로 형성된 트랜치부를 완전히 충진시키지 않음과 동시에 트랜치부의 상부를 패쇄시키지 않는 상태로 박막의 초기AlN층을 성장시키며, 초기AlN층위에 횡방향성장법을 이용해서 AlxGayN (0001) 층 (1=x>0, x+y=1) 을 애피택셜 성장시킴에 의해서 오목부의 상부를 볼록부의 상부로부터 횡방향성장법에 의해서 성장된 AlxGayN (0001) 층으로 피복하여, 평면이 치밀하고 평탄하며 낮은 관통전위밀도를 갖는 애피택셜성장용 태플릿을 제작한다.

Description

애피택셜성장용 탬플릿 및 제작방법{TEMPLATE FOR EPITAXIAL GROWTH AND PROCESS FOR PRODUCING SAME}
본 발명은 GaN계 화합물반도체층 (일반식: AlxGayIn1 -x- yN) 의 에피택셜성장을 위한 기판이 되는 애피택셜성장용 탬플릿 및 제작방법에 관한 것이다.
이전부터 발광다이오드, 반도체레이저 등의 GaN계 질화물반도체장치는 애피택셜성장용 탬플릿위에 다층구조의 GaN계 화합물반도체층을 성장시키는 방법으로 제작되어져 왔다 (예로서 비특허문헌 1 참조). 그림 13에 종래의 전형적인 GaN계 발광다이오드의 결정층구조를 나타내었다. 그림 13에 나타낸 발광다이오드의 결정구조는 최하부로부터, 사파이어기판 100의 위에, AlN을 구성물질로 하는 하부층 102를 형성하고, 포토리소그래피 (Photolithography) 와 반응성이온에칭 (Reactive Ion Etching: RIE) 공정을 이용해서 일정한 간격으로 트랜치구조를 형성한 후에, ELO-AlN층 103을 형성하고, ELO-AlN층 103위에 n형 AlGaN로 구성된 막두께 2 ㎛ 의 n형 클래드층 104, AlGaN/GaN 다중양자우물활성층 105, Al의 조성비율이 다중양자우물활성층 105보다 높은 막두께 20 nm 의 p형 AlGaN 의 전자차단층 106, 막두께가 50 nm 인 p형 AlGaN 의 p형 클래드층 107, 막두께가 20 nm 인 p형 GaN 의 컨택층 108의 순서로 형성되어 있다. 다중양자우물층 105는 6개의 막두께 8 nm 의 AlGaN 배리어층과 5개의 막두께 2 nm 의 GaN 우물층을 교호해서 형성된다. 결정성장후, n형 클래드층 104의 표면의 일부가 노출될 때까지 n형 클래드층 104의 상부층들인 다중양자우물층 105, 전자차단층 106, p형 클래드층 107 및 컨택층 108을 에칭으로 제거하고, 컨택층 108의 상부표면에는 예를들면 Ni/Au 의 p-전극109를 설치하고, 노출된 n형 클래드층 104의 표면에는 예를들면 Ti/Al/Ti/Au 의 n-전극110을 설치한다. 여기서, 파장 200 nm~400 nm 정도의 자외선영역을 갖는 발광다이오드의 제작에는, In 의 첨가에 의한 발광파장의 장파장화와 GaN 우물층을 AlGaN 우물층으로 대체하고 Al 조성비율과 막두께를 변화시킴에 의한 발광파장의 단파장화가 요구된다. 반도체레이저의 경우도 유사한 구성으로 제작될 수 있다. 그림 13에 나타낸 결정층구조에 있어서 애피택셜성장용 탬플릿은 사파이어기판101, AlN하부층 102 및 ELO-AlN층에 의해서 형성된다.
탬플릿표면의 결정품질은 탬플릿의 상층에 형성되는 GaN계 화합물반도체층의 결정품질에 직접적인 영향을 미치며, 최종적으로 형성되는 발광소자의 특성에 큰 영향을 미친다. 특히, 자외선영역의 발광다이오드와 반도체레이저의 제작에 있어서 탬플릿의 관통전위밀도는 107/cm2 이하인 것이 요구되며, 106/cm2 정도가 더욱 바람직한 것으로 알려져 있다. 그림 13에 나타낸 바와 같이, 일정간격의 트랜치구조를 갖고있는 AlN 하부층 102위에 횡방향성장 (Epitaxial Lateral Overgrowth: ELO) 법을 이용해서 ELO-AlN 층 103을 성장시키면, 트랜치들 사이의 볼록부의 평탄면으로부터 성장된 AlN층이 트랜치의 상부를 패쇄할 수 있도록 횡방향으로 성장되는 것과 함께, 평탄면으로부터 성장하는 관통전위도 횡방향성장에 의해서 트랜치의 상부에 집약될 수 있기 때문에, 관통전위밀도는 크게 감소될 수 있다.
그러나, 그림 13에 나타낸 사파이어기판101, AlN 하부층 102 및 ELO-AlN 층 103으로 이루어진 탬플릿의 경우에는, AlN 하부층 102을 성장시킨 후에, 일단 시료 (기판) 를 애피택셜성장용의 반응실로부터 외부로 반출하여 AlN 하부층 102의 표면에 일정간격의 트랜치구조를 포토리소그래피와 반응성에칭으로 형성시키는 것이 필요하다. 그러므로 AlN 하부층 102와 ELO-AlN 층 103을 연속해서 성장시킬 수 없게 됨으로 제조공정의 복잡화와 생산능력의 저하를 초래하여 제조원가의 상승요인이 될 수도 있다.
반면에, 제조공정의 복잡화와 생산능력의 저하를 방지하기 위해서, 결정성장공정간의 에칭가공을 생략하고, 포토리소그래피와 반응성이온에칭을 이용해서 사파이어기판101의 표면에 직접 일정간격의 트랜치구조를 형성하고 일정간격의 트랜치구조가 형성된 사파이어기판101위에 직접 ELO-AlN 층 103을 형성시켜 애피택셜성장용 탬플릿을 제작하는 방법이 제안될 수 있다 (예를들면, 특허문헌1, 비특허문헌2, 비특허문헌3 참조). 일정간격의 트랜치구조를 갖는 사파이어기판의 표면에 ELO-AlN 층을 성장시키기 위해서는 트랜치의 바닥부로부터 성장하는 AlN 층과 트랜치들 사이의 볼록부의 평탄면으로부터 횡방향으로 성장하는 AlN 층의 분리가 필요하기 때문에, 사파이어기판의 표면에 형성되는 트랜치의 깊이는 깊을수록 바람직하지만, 사파이어기판은 에칭속도가 느리며 가공이 곤란하다. 트랜치의 깊이가 얕아 지는 경우에도 낮은 관통전위밀도의 ELO-AlN층을 성장시킬 수 있는 방법이 요구된다.
일본 공개특허공보 제3455512호
Kentaro Nagamatsu, et al., "High-efficiency AlGaN-based UV light-emitting diode on laterally overgrowth AlN" Journal of Crystal Growth, 310, pp. 2326-2329, 2008. N. Nagano, et al., "Epitaxial lateral overgrowth of AlN layers on patterned sapphire substrates" phys. stat. sol. (a) 203, No. 7, pp. 1632-1635, 2006. J. Mei, et al., "Dislocation generation at the coalescence of aluminum nitride lateral epitaxy on shallow-grooved sapphire substrates" Applied Physics Letters 90, 221909, 2007.
상기의 비특허문헌2에 의하면, <10-10> 방위에 따라서 형성된 트랜치구조를 갖는 사파이어 (0001) 기판표면에 ELO-AlN층을 직접 성장하는 경우의 성장온도는, 사파이어 (0001) 기판에 AlN을 애피택셜 성장시키는 경우의 일반적인 온도 1100℃ 에서 트랜치의 상부를 피복하는 상태로 횡방향의 성장이 이루어지기는 하지만, 성장된 ELO-AlN층의 표면이 극심하게 거칠어지는 반면에, 1300℃ 의 경우에는, ELO-AlN층의 표면이 원자수준으로 평탄하게 되었다는 것을 알 수 있다. 따라서, 트랜치구조을 갖는 사파이어 (0001) 기판표면에, ELO-AlN층을 직접 성장시키는 경우에는, 1300℃ 이상의 고온하에서의 성장이 필요하다. 또한, 상기의 특허문헌1에서, 구체적인 AlN의 성장온도는 공개되지 않았지만, 매우 빠른 성장속도 (1 ㎛/min) 로 성장했다는 점을 고려해 볼 때, 성장온도는, 1350℃ 이상으로 추정되어진다.
상기와 같이, 종래에는, 사파이어 (0001) 기판표면에, ELO-AlN층을 직접 성장시키는 경우에, 치밀하며 평탄한 ELO-AlN층을 형성시키기 위해서는, 1300℃ 이상의 고온처리가 필요했다. 그러나, 1300℃ 이상의 성장온도에서는, 가열에 사용하는 히터의 수명이 1300℃ 미만의 경우와 비교해 볼 때, 현저히 짧아지며, 더우기, 안정된 생산속도로 제품을 제작하는 것이 곤란하다. 따라서, 트랜치구조를 갖는 사파이어 (0001) 기판표면에서의ELO-AlN층의 성장은, 1300℃ 미만의 성장온도에서 안정적으로 행해지는 것이 바람직하다.
본 발명은 위에서 설명된 문제점들을 고려하여, 그 목적을, 일정간격의 트랜치구조에 의해서 오목볼록한 형태로 가공된 사파이어 (0001) 기판표면 위에, 1300℃ 미만의 성장온도에서, 횡방향성장법을 이용하여 치밀하며 평탄한 표면을 갖는 AlN층 또는 AlGaN층의 애피택셜 성장을 실현할 수 있는 애피택셜성장용 탬플릿의 제작방법을 제공하고, 낮은 관통전위밀도를 산출할 수 있는 애피택셜 성장용 탬플릿을 제공하는 것으로 한다.
본 발명의 발명자들은, 사파이어 (0001) 기판표면에 위에 형성된 트랜치들 사이의 평탄면에, C+축배향이 형성되도록, 즉, Wurtzite 결정구조에 있어서 Al 원자가 성장결정의 최외부표면에 출현할 수 있도록 C축배향제어 (극성제어) 가 이루어진 초기AlN층의 애피택셜 성장시킨 후, 횡방향성장법을 이용해서 오목부분의 상부를 피복할 수 있는 상태로 AlN층 또는 AlGaN층을 애피택셜 성장함으로, 1300℃ 미만의 성장온도에서도, 치밀하며 평탄한 표면의 횡방향성장법에 의해서 애피택셜 층인 AlN층 또는 AlGaN층을 형성할 수 있음은 물론이고, 그 결과로서 낮은 관통전위밀도를 갖는 애피택셜성장용 탬플릿을 산출해낼 수 있었다. 일반적으로 Wurtzite 결정구조를 갖는 3족질화결정에서는, C축방향에 대해서 3족원자와 질소원자의 극성방향 중 어떤 쪽의 성장방향을 선택할 것인지는, 기판의 종류와 성장초기과정의 성장조건에 의존된다. 사파이어 (0001) 기판의 표면에 AlN층을 성장시키는 경우에는, Al극성을 적극적으로 제어하지 않는다면, 질소극성면이 성장결정의 최외부표면에 출현하는 경우도 발생한다.
그러므로, 상기의 목적을 달성하기 위해서, 본 발명은, 사파이어 (0001) 기판의 표면을, 트랜치간의 평탄면들이 일정한 크기를 가질 수 있도록 가공한다.
트랜치들 사이의 평탄부에서 가장자리부분을 제외한 평탄부상에 C+축배향을 갖는 AlN층이 성장될 수 있도록 C축배향이 이루어져 있고, 트랜치의 오목한 부분에 퇴적된 AlN층에 의해서 트랜치의 오목부분에 새로운 오목부분이 형성될 수 있도록 초기의 AlN층을 애피택셜 성장시킨다.
이렇게 해서 형성된 초기의 AlN층위에, 횡방향성장법을 이용해서 AlxGayN (0001) 층 (1 ≥ x > 0, x + y = 1) 을 애피택설 성장시키고, 초기의 AlN층의 오목한 부분의 상부가, 볼록한 부분의 평탄면으로부터 횡방향으로 성장된AlxGayN (0001) 층으로 피복될 수 있도록 하는 것을 특징으로 하는 애피택셜성장용 탬플릿의 제작방법을 제공한다.
상기특징의 애피택셜성장용 탬플릿의 제작방법에서, 사파이어 (0001) 기판의 표면에 형성된 트랜치의 깊이가 1.0 ㎛ 이하인 것을 제2의 특징으로 한다.
상기특징의 애피택셜성장용 탬플릿의 제작방법에 있어서, 초기의 AlN층의 성장시에, 트랜치의 경계부분에는, C+축배향이 이루어지지 않는 것을 제3의 특징으로 한다.
상기특징의 애피택셜성장용 탬플릿의 제작방법에 있어서, AlxGayN (0001) 층이 AlN (0001) 층으로 된다는 것을 제4의 특징으로 한다.
상기의 목적을 달성하기 위해서, 본 발명은, 트랜치와 트랜치들의 사이에 일정한 크기의 평탄면이 가공된 사파이어 (0001) 기판, 가공된 사파이어 (0001) 기판면에 애피택셜 성장된 초기의 AlN층, 초기의 AlN층위에 횡방향성장법을 이용해서 애피택셜 성장된 AlxGayN (0001) 층 (1 ≥ x > 0, x + y = 1) 을 형성한 상태에서, 초기 AlN층은, 트랜치들의 사이의 평탄부상에서 가장자리부분을 제외한 평탄부에서 성장된 AlN층에 C+축배향이 이루어져 있고, 트랜치부분에 퇴적된 AlN층에 의해서 트랜치부분에 새로운 트랜치가 형성되며, 트랜치의 상부가 트랜치들 사이의 평탄부에서 횡방향성장으로 형성된AlxGayN (0001) 층으로 피복되도록 하는 것을 특징으로 하는 애피택셜성장용 탬플릿을 제공한다.
상기특징의 애피택셜성장용 탬플릿은, 사파이어 (0001) 기판의 표면에 형성된 트랜치의 깊이가 1.0 ㎛ 이하인 것을 제2의 특징으로 한다.
상기특징의 애피택셜성장용 탬플릿에 있어서, 초기 AlN층은 트랜치의 경계부분에, C+축배향이 이루어지지 않는 AlN층을 포함하는 것을 제3의 특징으로 한다.
상기특징의 애피택셜성장용 탬플릿에 있어서, AlxGayN (0001) 층이 AlN층인 것을 제4의 특징으로 한다.
상기특징의 애피택셜성장용 탬플릿의 제작방법 및 애피택셜성장용 탬플릿을 이용하면, 표면에 트랜치와 트랜치들 사이의 평탄부가 가공된 사파이어 (0001) 기판을 이용해서, 1300℃ 미만의 종래와 비교해서 낮은 성장온도로, 횡방향성장법에 의해서 애피택셜 성장된 치밀하고 평탄한 표면을 가지는 낮은 관통전위밀도의 AlN층 또는 AlGaN층이 구해진다. 상세히 설명하면, 트랜치가 형성된 사파이어 (0001) 기판 위에 초기 AlN층을 성장시키고, 초기 AlN층의 볼록부 평탄면 가장자리부분을 제외한 평탄면에 C+축배향제어가 이루어지고, 이로 인하여, 1300℃ 미만의 낮은 성장온도에서도 트랜치들 사이의 평탄면으로부터 횡방향성장법에 의해서 애피택셜 층인 AlN층 또는 AlGaN층이 치밀하고 평탄하며 낮은 관통전위밀도를 가진 상태로 구해질 수 있다. 그 결과, 저렴한 제조비용으로 상부에 고품질의 GaN계질화물반도체층의 결정을 안정적으로 제작할 수 있음은 물론이고, 상부의 GaN계질화물반도체층에서 구성되는 반도체소자의 고성능화를 실현할 수 있다.
[그림 1] 본 발명에 관계되는 애피택셜성장용 탬플릿의 제작방법의 공정을 모식적으로 나타낸 공정단면도이다.
[그림 2] 본 발명에 관계되는 애피택셜성장용 탬플릿의 실시예1을 나타낸 SEM사진 (단면도 및 조감도) 이다.
[그림 3] 본 발명에 관계되는 애피택셜성장용 탬플릿의 실시예2를 나타낸 SEM사진 (단면도 및 조감도) 이다.
[그림 4] 애피택셜성장용 탬플릿의 비교예1에 있어서 횡방향성장법에 의해서 AlN층이 형성된 후의 상태와 KOH알카리수용액으로 에칭처리한 후의 상태를 나타낸 SEM사진 (조감도) 이다.
[그림 5] 그림 3에 나타낸 실시예2를 KOH알카리수용액으로 에칭처리한 후의 상태를 나타낸 SEM사진 (조감도) 이다.
[그림 6] 본 발명에 관계되는 애피택셜성장용 탬플릿의 실시예3 에 있어서 초기AlN층을 형성한 후의 상태를 나타낸 SEM사진 (단면도 및 조감도) 이다.
[그림 7] 애피택셜성장용 탬플릿의 비교예2에 있어서 초기AlN층을 형성한 후의 상태를 나타낸SEM사진 (단면도 및 조감도) 이다.
[그림 8] 본 발명에 관계되는 애피택셜성장용 탬플릿의 비교예3 에 있어서 AlN층을 횡방향성장법에 의해서 형성한 후의 상태를 나타낸 SEM사진 (단면도 및 조감도) 이다.
[그림 9] 본 발명에 관계되는 애피택셜성장용 탬플릿의 실시예4 를 나타낸 SEM사진 (단면도 및 조감도) 이다.
[그림 10] 본 발명에 관계되는 애피택셜성장용 탬플릿의 실시예5 를 나타낸 단면TEM사진이다.
[그림 11] 본 발명에 관계되는 애피택셜성장용 탬플릿의 실시예5 에 있어서 전위밀도의 평가결과를 나타낸 그림이다.
[그림 12] 본 발명에 관계되는 애피택셜성장용 탬플릿의 실시예6 ~실시예8의 표면해석결과를 나타낸 그림이다.
[그림 13] 종래의 전형적인 GaN계 발광다이오드의 결정층구조를 모식적으로 냐타낸 그림이다.
본 발명에 관계되는 애피택셜성장용 탬플릿의 제작방법 (이하, 편의상 "본제작방법" 이라 칭한다.) 및 본 발명에 관계되는 애피택셜성장용 탬플릿 (이하, 편의상 "본템플릿" 이라 칭한다.) 의 실시형태에 관해서 그림 을 기본으로 하여 설명한다.
그림 1(a) ~(d)는, 본제작방법의 공정을 모식적으로 나타낸 공정단면도이며, 각각은, 본탬플릿의 제작과정과 제작후의 단면구조를 나타낸다. 또한, 그림 1에 있어서, 이해를 돕기 위해서 중요한 부분을 강조해서 나타내었으며, 그림 중의 각부분의 크기는 실제의 크기와 반드시 일치하지는 않는다. 그림 1(d)에 나타낸 바와 같이, 본탬플릿1은, 기판표면을 일정한 크기의 트랜치와 트랜치들 사이의 평탄면으로 가공된 사파이어 (0001) 기판2, 가공된 사파이어 (0001) 기판면에 애피택셜 성장시킨 초기AlN층3 및, 초기AlN층3 위에 횡방향성장법을 이용해서 애피택셜 성장된AlxGayN (0001) 층4 (1≥x>0, x+y=1) 로 구성된다. 이하, 본태플릿1의 실시형태에 관계되는 제작방법을, 그림 1을 참조해서 설명한다. 또한, 이하의 설명에 있어서, 기판2의 표면에 일정한 간격으로 형성된 트랜치들과 트랜치들 사이의 평탄면은, <11-20> 사파이어 방향으로 전개되는 다수의 트랜치6에 의해서 형성되고, 트랜치의 내부는 오목하며, 트랜치들 사이는 볼록상태의 평탄부가 이루어진다. 또한, 횡방향성장법을 이용해서 애피택셜 성장된AlxGayN (0001) 층4로서, AlN층4 (x=1, y=0) 을 사용한다.
우선, 사파이어 (0001) 기판2를 준비하고, 그 기판표면에 스트라이프모양을 갖는 Ni마스크를 형성한다 (그림 1(a) 참조). 다음으로, RIE (Reactive Ion Etching) 등의 이방성 에칭법을 이용해서 기판표면을 에칭가공하여, <11-20> 사파이어 방향으로 전개되는 다수의 트랜치6을 형성한다 (그림 1(b) 참조). 트랜치6들 사이의 볼록부7은, 평탄한 (0001) 결정면이 되도록 한다. 본 실시형태에 있어서, 트랜치의 적합한 크기로는, 깊이가 0.3~1.0 ㎛ 정도, 폭이1.0~5.0 ㎛ 정도, 트랜치들 사이의 간격은 1.0~5.0 ㎛ 정도이다. 또한, 본 실시형태에 있어서, 트랜치의 평면 2차원의 패턴으로서, <11-20> 사파이어 방향의 스트라이프모양을 이용했지만, 트랜치들 사이의 볼록부7의 평면 2차원의 패턴으로서, 스트라이프모양 이외에, 정삼각형, 정육각형 및 다이아몬드모양이 이용될 수도 있다.
다음으로, 표면이 트랜치들과 트랜치들 사이의 평탄면으로 가공된 사파이어 (0001) 기반2를, 유기금속화합물기상성장 (MOVPE) 의 반응실내 (그림 에는 나타나지 않음) 에 수용하고, 사파이어 기판2위에, 초기AlN층3 을 MOVPE법에 의해서 애피택셜 성장시킨다 (그림 1(c) 참조). 초기AlN층3의 막두께는 0.2~1.5 ㎛ 정도이고, 초기AlN층3의 성장 후에도, 기판2에 형성된 트랜치6에 따라서 새로운 오목부8이 형성된다. 새로운 오목부8의 깊이는 존재가 확인될 수만 있다면 트랜치6의 깊이보다 크든 작든 그 크기는 중요하지 않다. AlN층3은, 성장이 진행됨에 따라서 성장막의 표면이 균일한 C+축배향을 이루기 때문에, 일단 C+축배향이 형성되기만 하면, 같은 형태의 균일한 C+축배향을 유지하기 위해서AlN층3의 더 이상의 성장을 필요로 하지는 않는다.
초기AlN층3의 성장온도는, 1300℃ 미만으로, 일반적인 AlGaN층의 애피택셜 성장의 성장온도 (결정화온도 이상의1100℃~1200℃) 보다 고온 (한 예로서, 1250℃) 으로 설정한다. 압력은 50 Torr 이하정도 (한 예로서, 약 25 Torr) 로 설정한다. 본실시형태에 있어서, 초기AlN층3은, 사파이어기판2의 볼록부7로부터 성장막이 C+축배향을 이루도록, 즉, 성장막의 표면 (볼록부의 표면9) 이 Al극성면이 이루어지도록, C축배향제어 (극성제어) 를 행한다. 여기서 C축배향제어는, 상기의 온도조건 및 압력조건하에서, Al 및 N의 원료 (전구체) 가 되는 TMA (Trimethylaluminium) 과 NH3 (ammonia) 의 유량비 (NH3/TMA) 를 조절하여 행해진다. 본실시형태에 있어서, C축배향제어조건으로서, 압력은 위에서 밝힌 바와 같이, 탬플릿용 AlN층의 성장용으로서는 비교적 낮은 압력상태 (50 Torr 이하정도) 로 하고, 성장속도는, 초기 AlN층3 의 상층에 횡방향성장법으로 애피택셜 성장한 AlN층4보다 느리게 설정함과 더불어서, 유량비를 예를 들어서 148로 설정한다.
초기AlN층3에 있어서, 볼록부7로부터의 성장막의 표면 (볼록부표면9) 이 Al극성면이 되는 것으로 충분하며, 트랜치6의 오목부의 바닥부분으로부터의 성장막은 반드시 C+축배향을 이루지 않아도 된다. 또한, 트랜치6의 오목부의 벽면으로부터 성장하는 AlN층은, C+축배향을 이루지 않아도 된다. 볼록부의 표면9 (가장자리 부분을 제외하고) 가 Al극성면이면 충분하다는 것은, 초기 AlN층3의 상층에 횡방향성장법으로 애피택셜 성장하는 AlN층4가, 최종적으로는 볼록부의 표면9로부터의 횡방향성장막에 의해서 오목부8의 상부가 폐쇄되고, 오목부8로부터의 성장막이 정지하기 때문에, 볼록부의 표면9로부터의 성장막에 미치는 영향만을 고려해도 좋다는 것을 의미한다.
계속해서, 사파이어기판2에 형성된 트랜치6에 따라서 형성된 오목볼록구조 (오목부8, 볼록부9) 를 표면으로 갖는 초기 AlN층3 위에, 횡방향성장법에 의해서 AlN층4를 성장시킨다 (그림 1(d) 참조). AlN층4의 경우에도 초기 AlN층3의 경우와 같이, MOVPE법에 의해서 애피택셜 성장된다. AlN층4의 성장온도는, 초기AlN층3의 경우와 같이, 1300℃ 미만으로, 일반적인 AlGaN층의 애피택셜성장의 성장온도 (결정화온도 이상의1100℃~1200℃) 보다 고온 (한 예로서, 1250℃) 으로 설정한다. 한 예로서, 성장온도 및 압력의 조건들은, 초기AlN층3 의 경우와 동일하며, 초기AlN층3과AlN층4는 동일한 반응실내에서 연속적으로 성장시킬 수 있다. 여기서, TMA와 NH3의 유량비 (NH3/TMA) 는, 위에서 밝힌 온도조건 및 압력조건하에서, C축방향의 사전에 설정된 성장막두께의 범위 (예를들면, 3~10 ㎛정도) 내에서, 오목부8의 양측으로부터 성장한 횡방향성장막이 오목부8의 상부에서 합체해서, 오목부8의 상부를 폐쇄시키기에 충분할 정도로 횡방향성장이 유발될 수 있도록 조절된다. 통상적으로, TMA와 NH3의 유량비 (NH3/TMA) 는 온도조건 및 압력조건이 초기AlN층3의 성장시와 동일하다면, 초기AlN층3의 성장시보다 적은 비율로 설정한다. 본실시형태에 있어서, AlN층4는 오목부8의 상부가 패쇄되는 순간을 전후해서 성장조건 (NH3/TMA의 유량비) 을 변경해도 좋다. 또한, 그림 1(d)에 나타낸 바와같이, 오목부8의 상부가 AlN층4에 의해서 패쇄되는 부분에는 쐐기모양의 공동 (void) 10이 형성된다.
이상의 요령으로, 사파이어기판2에 오목볼록구조를 형성하고, 초기AlN층3과 AlN층4를 연속해서 성장시킴으로 해서, 표면이 치밀하고 평탄하며 낮은 관통전위밀도를 갖는 애피택셜성장용 탬플릿 (본탬플릿1 ) 이 제작된다.
이하에서는, 상기의 본제작방법으로 제작된 본탬플릿1의 실시예들 (실시예1~8) 과, 본제작방법과는 다른 제작방법으로 제작된 비교예들 (비교예1~3 ) 에 관해서 그림 을 참조해서 설명한다. <11-20> 사파이어 방향은 사파이어 기판의 상부표면에 대해서 수직을 이루는 단면에서 트랜치6과 평행을 이루는 방향을 의미하며, <1-100> 사파이어 방향은사파이어 기판의 상부표면에 대해서 수직을 이루는 단면에서 트랜치6과 직각이 되는 방향을 의미한다. 이하의 실시예들과 비교예들에 있어서, 초기AlN층3과 AlN층4의 성장온도는, 1250℃로 동일하며, AlN층4의 성장조건 (NH3/TMA의 유량비) 은 동일하다. 이하의 실시예들에 있어서, 초기AlN층3의 성장조건 (NH3/TMA의 유량비) 은 동일하다. 이하의 설명에 있어서, 비교예1~3에 있어서도, 초기AlN층 (비교예1과 2) 과 횡방향성장법을 이용해서 애피택셜 성장된 AlN층에도, 실시예1~8과 동일한 부호를 사용하며, 초기AlN층3, AlN층4로 표기해서 서로 대응하고 있다는 것을 명확히 밝혀둔다. 이하의 SEM사진과 TEM사진은, 국제출원용으로 색농도를 2치화 처리해서 나타내었기 때문에, 실제의 사진화상보다 선명하지 않은 상태이다.
<실시예1 및 실시예2>
그림 2와 그림 3은, 각각 실시예1과 실시예2의 SEM사진 (단면도(a)와 조감도(b)) 을 나타낸다. 실시예1은 사파이어기판2의 표면에 형성된 트랜치6의 폭과 간격은 각각 3 ㎛ 이며, 깊이는 1 ㎛ 이다. 초기AlN층3과 AlN층4의 막두께는 각각 1.0 ㎛ 와9.8 ㎛ 이다. 실시예2는 사파이어기판2의 표면에 형성된 트랜치6의 폭과 간격은 각각2 ㎛ 이고, 깊이는 0.5 ㎛ 이다. 초기AlN층3과 AlN층4의 막두께는 각각 1.0 ㎛ 과6.2 ㎛ 이다.
그림 2와 그림 3에 의하면, 사파이어기판2의 표면의 오목볼록구조의 크기는 다르지만, 양쪽 모두에서 C+축배향이 이루어진 초기AlN층3을 갖고 있기 때문에, 초기AlN층3의 위에 형성된 AlN층은 치밀하고 평탄한 표면이 구해졌다는 것이 확인된다.
<비교예1과 실시예2>
그림 4와 그림 5는 각각 비교예1과 실시예2의 SEM사진을 나타낸다. 그림 4는 비교예1의 AlN층4를 형성시킨 후 (a) 와 KOH알카리수용액으로 에칭처리한 후 (b) 의 조감도이며, 그림 5는 그림 3에 나타낸 실시예2를 KOH알카리수용액으로 에칭처리한 후의 조감도이다.
비교예1는 C+축배향이 이루어진 초기AlN층3을 대신해서, C-축배향이 이루어지지 않은 초기AlN층3을 형성한 후에, AlN층4를 실시예1, 2와 동일한 성장조건 (NH3/TMA의 유량비) 에서 횡방향성장법을 이용해서 애피택셜 성장시킨 경우의 비교예이다. 상세히 설명하면, 비교예1 과 실시예1, 2에서, 초기AlN층3의 C축배향의 극성이 다르다. 비교예1은 사파이어기판2의 표면에 형성된 트랜치6의 폭과 간격은 각각 2 ㎛ 이고, 깊이는 0.5 ㎛ 이다. 초기AlN층3과 AlN층4의 막두께는 각각 0.5 ㎛ 와 4 ㎛ 이다. 비교예1의 C-축배향이 이루어지지 않은 초기AlN층3의 성장조건은, 성장온도와 압력이 실시예1, 2와 동일하며, TMA와 NH3 의 유량비 (NH3/TMA) 는 실시예1, 2와 다르다. TMA와 NH3 의 유량비 (NH3/TMA) 는 실시예1과 2에서는 148인 반면에, 비교예1에서는 1154로 높게 설정되었다.
그림 4(a)의 비교예1과 그림 2 및 그림 2의 실시예1, 2를 비교해보면, AlN층4가 형성된 후에, 결정표면의 거칠기에서 현저한 차이가 발생한 것이 확인되며, 실시예1, 2의 경우가 비교예1의 경우보다 AlN층4의 표면이 더욱 치밀하고 평탄하다는 것을 확인할 수 있다. 덧붙여서, C+축배향이 형성된 Al 극성면과 C-축배향이 이루어지지 않은 N 극성면에서는, KOH 알카리수용액에 의한 에칭속도가 다르며, N 극성면의 경우에 에칭이 쉽게 이루어지기 때문에, 막이 형성된 후의 AlN층4의 배향상태가 KOH알카리수용액으로 에칭되었음을 시각적으로 확인할 수 있다. 그림 4(b)와 그림 5에 나타낸 에칭 후의 비교예1 과 실시예2를 비교해보면, 실시예2의 AlN층4는 C+축배향이 이루어진 초기AlN층3의 위에 형성되었기 때문에, 초기AlN층3의 경우와 같은 형태로 C+축배향이 이루어져 있다는 것을 확인할 수 있다. 반면에, 비교예1의 경우에는 초기AlN층3이 C+축배향이 이루어지지 않았기 때문에, 초기AlN층3의 상층에 성장된 AlN층4의 C축배향의 극성이 혼재하여, Al 극성면과 N 극성면의 양쪽이 모두 출현하여 성장해 있다는 것을 알 수 있다. 이상의 실시예1, 2와 비교예1 의 비교결과에 의하면, C+축배향이 형성된 초기AlN층3을 구축함에 의해서, 표면이 치밀하고 평탄한 AlN층4가 구해질 수 있다는 것이 명확해졌다.
<실시예3 및 비교예2>
그림 6과 그림 7은 각각 실시예3과 비교예2의 SEM사진을 나타낸다. 그림 6은 실시예3의 경우에 초기AlN층3을 형성한 후의 단면도 (a) 와 조감도 (b) 이며, 그림 7은 비교예2의 경우에 초기AlN층3을 형성한 후의 단면도 (a) 와 조감도 (b) 이다. 비교예2의 초기AlN층3은 비교예1의 C-축배향이 이루어지지 않은 초기AlN층3과 동일한 성장조건에서 형성되었다. 실시예3과 비교예2는 모두 사파이어기판2의 표면에 형성된 트랜치6의 폭과 간격이 각각 3 ㎛ 이고, 깊이는 0.5 ㎛ 이다. 실시예3의 경우에 초기AlN층3의 막두께는 0.7 ㎛ 이며, 비교예2의 경우에 C-축배향이 이루어지지 않은 초기AlN층3의 막두께는 0.5 ㎛ 이다.
그림 6과 그림 7을 비교하면, 초기AlN층3이 형성된 후에, 볼록부3으로부터 성장된 막표면 (볼록부표면9) 의 거칠기에 있어서 이미 차이가 발생해 있다는 것을 알 수 있으며, 실시예3의 경우가 비교예2의 경우보다 볼록부표면이 치밀하다는 것을 확인할 수 있다. 이 결과로부터, 위에서 설명한 실시예1, 2와 비교예1의 비교결과와 같이, AlN층4가 형성된 후에, 결정표면의 거칠기에서 현저한 차이가 발생했음을 알 수 있다. 이상의 실시예1~3과 비교예1, 2의 비교결과로부터, 초기AlN층3에 C+축배향을 형성시킴으로 해서, 표면이 치밀하며 평탄한 AlN층4가 구해진다는 것이 명확히 밝혀졌다.
<비교예3>
그림 8은 비교예3의 SEM사진을 나타낸다. 그림 8은 비교예3에 있어서 AlN층4가 형성된 후의 단면도 (a) 와 조감도 (b) 이다.
비교예3은 C+축배향이 이루어진 초기AlN3을 형성시키지 않은 상태에서 표면에 트랜치6이 형성된 사파이어기판2 위에 직접 AlN층4를 실시예1, 2 와 동일한 성장조건에서 횡방향성장법을 이용하여 애피택셜 성장시킨 경우의 비교예이다. 즉, 비교예3과 실시예1, 2에 있어서, 초기AlN층3의 유무가 상이한 점이다. 비교예3에 있어서, 사파이어기판2의 표면에 형성된 트랜치6의 폭과 간격은 각각 3 ㎛ 이며, 깊이는 0.5 ㎛ 이고, AlN층4의 막두께는 10 ㎛ 이다.
그림 8에 나타낸 바와같이, 비교예3의 경우에는, C+축배향이 이루어진 초기AlN층3을 형성시킨 경우와 비교해서, AlN층4의 표면이 치밀하지도 평탄하지도 않다는 것을 알 수 있다. 더우기, 비교예3의 경우와 같이, C+축배향이 이루어진 초기AlN층3을 형성시키지 않은 상태에서, 표면에 트랜치6이 형성된 사파이어기판2 위에 직접 AlN층4를 실시예1, 2와 동일한 성장온도와 압력조건 및 상이한 TMA와 NH3 의 유량비 (NH3/TMA) 하에서 횡방향성장법을 이용해서 애피택셜 성장시킨 경우에 해당하는 다른 비교예에 있어서도, SEM사진은 나타내지 않았지만, C+축배향이 이루어진 초기AlN층3을 구축한 경우와 비교해서, AlN층4의 표면이 치밀하지도 평탄하지도 않다는 것을 알 수 있다. 이러한 결과로부터, 표면에 트랜치6이 형성된 사파이어기판2 위에 직접 AlN층4를 횡방향성장법을 이용해서 애피택셜 성장시킨다는 것은 1250℃ 의 성장온도에서는 곤란하다는 것을 알 수 있다.
그림 8의 비교예3 및 그림 2와 그림 3의 실시예1, 2를 비교해보면, AlN층4가 형성된 후, 결정표면의 거칠기에서 현저한 차이가 나타나고 있다는 것을 알 수 있으며, 실시예1, 2의 경우가 비교예3의 경우보다 AlN층4의 표면이 치밀하며 평탄하다는 것을 알 수 있다. 이상의 실시예1, 2와 비교예1~3의 비교결과로부터, C-축배향이 이루어지 않은 초기AlN층을 형성시킨 경우와 더불어서, C+축배향이 이루어진 초기AlN층3이 구축되지 않은 경우들 중의 어떤 것들과 비교해보더라도, C+축배향이 이루어진 초기AlN층3을 구축함에 의해서, 1250℃ 의 성장온도, 즉, 1300℃ 미만의 성장온도 영역내에서도, 표면이 치밀하며 평탄한 AlN층4를 구할 수 있다는 것이 명확해졌다.
<실시예4>
그림 9는 실시예4의 SEM사진을 나타낸다. 그림 9는 실시예4에서 AlN층 4를 형성시킨 후에, 그 상층에 MOVPE법에 의해서 Al0 .8Ga0 .2N 층을 연속해서 성장시킨 후의 단면도 (a) 와 조감도 (b) 이다. 여기서Al0 .8Ga0 .2N 층의 성장온도는 1160℃ 이며, TMA, TMG (Trimethylgallium), NH3 의 유량비 (NH3/MO) 는 899 이다. 실시예4는 사파이어기판2의 표면에 형성된 트랜치6의 폭과 간격은 각각 5 ㎛ 이며, 깊이는 0.3 ㎛ 이고, 초기AlN층3, AlN층4, Al0 .8Ga0 .2N 층의 막두께는 각각1.3 ㎛, 5.8 ㎛, 1.8 ㎛ 이다.
그림 9로부터, 초기AlN층3을 C+축배향으로 구축함에 의해서, AlN층4에 형성된Al0.8Ga0 .2N 층도, AlN층4와 같이, 치밀하고 평탄한 표면이 구해졌으며, 본탬플릿1위에 고결정품질의 AlGaN층이 형성되었다는 것이 명확해졌다. 덧붙여서, 실시예의 Al0.8Ga0.2N 층의 표면해석을 XRC법 (X-ray rocking curve method) 에 의해서 실시한 결과, 평균반치값 (Average full width half maximum: 단위 arcsec) 은, 293 (w mode: tilt distribution) 과 625 (f mode: twist distribution) 이며, 양호한 것으로 판명되었다.
<실시예5>
그림 10은 실시예5에서 AlN층4를 형성시킨 후의 단면TEM사진 (Bright field image) 을 나타낸다. 실시예5는 사파이어기판2의 표면에 형성된 트랜치6의 폭과 간격은 2 ㎛ 이며, 깊이는0.5 ㎛ 이고, 초기AlN층3와 AlN층4의 막두께는 각각 1.0 ㎛ 과6.5 ㎛ 이다.
그림 11은 그림 10에 나타낸 단면TEM사진을 이용해서 실시예5의 관통전위밀도를 평가한 결과를 나타낸다. 그림 11(a)는 3개의 영역 A~C 에 있어서 칼날전위밀도 (edge dislocation density) 를 흰점 ○ 으로 나선전위밀도 (screw dislocation density) 를 검은점 ● 으로 각각 나타내었다. 그림 11(b)는 3개의 영역A~C 에 있어서의 평균관통전위밀도를 나타낸다. 3개의 영역A~C 는 영역 A 가 볼록부표면9의 상부에 형성된 초기AlN층3과 AlN층4의 초기 성장층 (상하의 위치구분은 공동10의 중앙을 경계로 한다) 의 영역을 나타내며, 영역B는 볼록부표면9의 상부에 형성된 AlN층4의 후기성장층 (상하의 위치구분은 공동10의 최상단을 경계로 한다) 의 영역을 나타내며, 영역C는 오목부8의 상부에 형성된 AlN층4의 후기성장층 (상하의 위치구분은 공동10의 최상단을 경계로 한다) 의 영역을 나타낸다. 그림 11로부터, 영역A와 비교해서, 영역B와 영역C에 있어서 낮은 관통전위밀도가 달성되었다는 것을 알 수 있다. 덧붙여서, X선회절 (XRD) 법에 의한 해석결과로부터 추정된 전위밀도는 약 107/cm2 로 양호한 값이 구해졌다.
<실시예6~실시예8>
그림 12는 실시예6~실시예8의 AlN층4의 결정상태의 평가를 XRD법으로 실시한 결과이다. 실시예6~실시예8은 사파이어기판2의 표면에 형성된 트랜치6의 폭이3 ㎛, 간격이5 ㎛, 깊이가1 ㎛, 0.5 ㎛, 0.3 ㎛ 의 3종류가 있으며, 초기AlN층3과 AlN층4의 막두께는 ±0.3 ㎛ 정도의 오차범위내에서 어떤 경우에도 각각 1.3 ㎛와 5 ㎛ 이다. 실시예6~실시예8은 트랜치6의 깊이만이 다르며, 그 이외의 조건은 동일하다. 그림 12는 실시예6~실시예8의 반치값 (단위: arcsec) 들을 냐타낸다. 그림 12에서 흰점 ○ 은 틸트분포 (tilt distribution) 의 평균반치값을 나타내며, 검은점 ● 은 트위스트분포 (twist distribution) 의 평균반치값을 나타낸다.
표면을 오목볼록한 상태로 가공한 사파이어기판위에 횡방향성장법에 의해서 AlN층등을 직접 애피택셜 성장시킨 경우에 있어서, 사파이어기판의 표면에 형성된 트랜치의 깊이는 일반적으로 깊을 수록 좋은 것으로 인식되어져 왔다 (예를들면, 상기의 비특허문헌3 참조). 상세히 설명하면, 트랜치가 얕은 경우에는, 트랜치들 사이의 볼록부로부터 성장하는 층과 트랜치의 내부로부터 성장하는 층을 효과적으로 분리할 수가 없어서, 횡방향성장에 의하 효과를 구할 수 없기 때문이다. 그러나, 본제작방법을 이용하는 경우에는, 사파이어기판의 표면에 형성된 트랜치의 깊이가 0.3 ㎛~1 ㎛ 로 비교적 얕은 경우에도, 양호한 결과가 구해졌다. 덧붙여서, XRC법에 의한 해석결과에 있어서 트랜치의 깊이에 대한 의존성은 현저하지 않지만, 표면의 구멍 (pit) 을 관찰해보면, 트랜치의 깊이는 0.3 ㎛~0.5 ㎛ 정도로 얕은 것이 바람직하다. 본제작방법에 있어서는 트랜치의 깊이가 0.5 ㎛ 이하인 경우에, 트랜치의 형성을 위한 에칭처리의 과정에서 사파이어기판이 받을 수 있는 충격이 경감되기 때문에, 보다 고품질의 초기AlN층3이 구해지며, 더우기, 트랜치의 형성에 소요되는 경비를 절감할 수 있어서 더욱 바람직한 것으로 판단된다.
이상의 본탬플릿1의 실시예 (실시예1~8) 와 본제작방법에 의존하지 않고 제작된 비교예 (비교예1과 2) 의 설명으로부터, 초기AlN층3에 C+축배향을 형성함에 의해서, 표면이 치밀하고 평탄하며 낮은 관통전위밀도를 갖는 AlN층4가 구해졌다는 것이 명확해졌다. 또한, 발광다이오드와 반도체레이저 등의 GaN계 질화물 반도체장치를 구성하는 GaN계 질화물반도체층 (AlGaInN 층) 을 본탬플릿1의 AlN층4 위에 형성시킴으로, 높은 품질을 갖는 GaN계 질화물반도체층이 구해졌다는 점도 명확해졌다. 이결과, 본탬플릿1을 사용함에 의해서 GaN계 질화물반도체장치의 고성능화가 실현될 수 있게 되었다.
이상에서, 본제작방법과 본탬플릿에 관해서 상세히 설명하였다. 본발명의 특징은 C+축배향이 형성된 AlN층3을 구축하는 점에 있으며, 상기의 설명된 방법과 조건들은 설명을 위한 예에 불과하며, 이러한 조건들은 본발명이 위에서 설명한 특징을 구축할 수만 있다면 적절히 변경될 수 있다.
상기의 실시형태에서, 초기AlN층3의 위에 횡방향성장법을 이용해서 AlN층4을 애피택셜 성장시키는 경우를 설명했지만, 초기AlN층3의 위해 횡방향성장법을 이용해서 애피택셜 성장시킨 반도체층으로서, AlN층 이외에도 AlGaN층이 되어도 좋다. 상기의 실시형태에서, 실시예에 의한 설명은 생략하였지만, Ga가 쉽게 이동될 수 있기 때문에, AlGaN층의 경우가 AlN층의 경우보다도 횡방향성장을 용이하게 하는 성질을 갖고 있다는 점, 더나아가서, 표면을 오목볼록한 상태로 가공한 사파이어기판위에 횡방향성장법을 이용해서 AlN층들을 직접적으로 성장시킨 사례가 상기의 특허문헌1에서 공개되었다는 점을 고려해보면, 본발명은, AlGaN층의 횡방향성장의 경우에도 적용이 가능할 것으로 판단된다.
상기의 실시형태에서, 본발명의 특징인 C+축배향이 이루어진 초기AlN층3을 구축하기 위해서 행해진 C축배향제어방법으로서, 유량비 (NH3/TMA) 을 조절하는 경우에 관해서 설명했다. C축배향제어방법으로서는 유량비의 조절이외에, 반응가스에 의존하는 제어와 성장초기에 TMA를 선행해서 공급하는 등의 방법들이 고려될 수 있다. 또한, 위의 설명에서, 초기AlN층3과 AlN층4의 성장방법으로서, 유기금속화합물기상성장 (MOVPE) 법을 사용한 경우를 설명했지만, MOVPE법 이외에, 수소화물VPE법 (Hydride-VPE method) 을 이용할 수도 있다. 상기의 실시형태에서, 사파이어 (0001) 기판2의 표면의 오목볼록가공을 포토리소그래피와 이방성에칭법을 이용한 경우를 설명했지만, 볼록부의 상부에 평탄면이 확보될 수만 있다면, 이방성에칭법 이외의 가공법을 이용해도 좋다.
본발명에서 제안된 애피택셜성장용 탬플릿 및 제작방법은 발명다이오드와 반도체레이저 등의 GaN계 질화물반도체장치의 제작에 이용가능하다.
1: 본발명에서 제안된 애피택셜성장용 탬플릿
2: 사파이어 (0001) 기판
3: 초기AlN층
4: AlxGayN (0001) 층
5: Ni마스크
6: 사파이어기판의 표면에 가공된 트랜치
7: 볼록부의 상부
8: 초기AlN층의 오목부
9: 초기AlN층의 볼록부표면
10: 공동 (Void)

Claims (12)

  1. 사파이어 (0001) 기판의 표면을 볼록부의 상부가 일정의 크기를 갖는 평탄면이 되도록 오목볼록한 형태로 가공하고,
    오목볼록한 형태로 가공된 사파이어 (0001) 기판면에, 상기 볼록부의 상부와 상기 오목볼록한 형태의 가공으로 형성된 트랜치부의 측벽면 및 바닥면으로부터 성장되어 상기 볼록부의 상부와 상기 트랜치부의 측벽면 및 바닥면을 덮도록, 상기 볼록부의 상부의 가장자리부분을 제외한 평탄면 위에 C+축배향이 형성된 AlN층이 성장할 수 있도록 C축배향제어를 행하여, 상기 트랜치부의 측벽면 및 바닥면에 퇴적된 AlN 층에 의해서 상기 트랜치부에 새로운 오목부가 형성될 수 있도록 초기 AlN 층을 애피택셜 성장시키고,
    초기 AlN 층 위에 상기 초기 AlN 층의 성장 조건과는 상이한 성장 조건에 의한 횡방향성장법을 이용해서 AlxGayN (0001) 층 (1≥x>0, x+y=1) 을 애피택셜 성장시키고,
    새로운 오목부의 상부가 볼록부의 상부로부터 횡방향성장법에 의해서 성장된AlxGayN (0001) 층으로 피복되는 것을 특징으로 하는 애피택셜성장용 탬플릿의 제작방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 초기 AlN 층의 성장 속도가, 상기 AlxGayN (0001) 층의 성장 속도보다 느린 것을 특징으로 하는 에피택셜 성장용 템플릿의 제작 방법.
  4. 제 1 항에 있어서,
    상기 사파이어 (0001) 기판의 표면에 형성된 트랜치부의 깊이가 1.0 ㎛ 이하인 것을 특징으로 하는 애피택셜성장용 탬플릿의 제작방법.
  5. 제 1 항에 있어서,
    상기 초기AlN층의 성장시에 오목볼록한 형태의 가공으로 형성된 단차부의 부근에는 C+축배향이 형성되지 않은 AlN층이 성장하는 것을 특징으로 하는 애피택셜성장용 탬플릿의 제작방법.
  6. 제 1 항에 있어서,
    상기 AlxGayN (0001) 층이 AlN (0001) 층인 것을 특징으로 하는 애피택셜성장용 탬플릿의 제작방법.
  7. 볼록부의 상부가 일정의 크기를 갖는 평탄면이 되도록 표면을 오목볼록한 형태로 가공한 사파이어 (0001) 기판과,
    오목볼록한 형태로 가공된 사파이어 (0001) 기판면에 애피택셜 성장된 초기AlN층과,
    초기AlN층위에 상기 초기 AlN 층의 성장 조건과는 상이한 성장 조건에 의한 횡방향성장법을 이용해서 애피택셜 성장된 AlxGayN (0001) 층 (1≥x>0, x+y=1) 을 구축하며
    초기AlN층은, 상기 사파이어 (0001) 기판에 형성된 상기 볼록부의 상부와 상기 오목볼록한 형태의 가공으로 형성된 트랜치부의 측벽면 및 바닥면으로부터 성장된 AIN층으로 이루어지고, 상기 볼록부의 상부와 상기 트랜치부의 측벽면 및 바닥면을 덮도록 형성되어 있고, 상기 볼록부 상부의 가장자리부분를 제외한 평탄면상에 성장시킨 AlN층이 C+축배향을 이루며, 상기 트랜치부의 측벽면 및 바닥면에 퇴적된 AlN층에 의해서 상기 트랜치부에 새로운 오목부가 형성되며,
    새로운 오목부의 상부가 볼록부의 상부로부터 횡방향성장법에 의해서 성장된AlxGayN (0001) 층으로 피복되는 것을 특징으로 하는 애피택셜성장용 탬플릿.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 초기 AlN 층이, 상기 AlxGayN (0001) 층보다 느린 성장 속도로 형성되어 있는 것을 특징으로 하는 에피택셜 성장용 탬플릿.
  10. 제 7 항에 있어서,
    상기 사파이어 (0001) 기판의 표면에 형성된 트랜치부의 깊이가 1.0 ㎛ 이하인 것을 특징으로 하는 애피택셜성장용 탬플릿.
  11. 제 7 항에 있어서,
    상기 AlN층은 오목볼록한 형태의 가공으로 형성된 단차부의 부근에는 C+축배향이 이루어지지 않은 AlN층을 포함하는 것을 특징으로 하는 애피택셜성장용 탬플릿.
  12. 제 7 항에 있어서,
    상기 AlxGayN (0001) 층이 AlN(0001) 층인 것을 특징으로 하는 애피택셜성장용 탬플릿.
KR1020147003804A 2009-12-25 2009-12-25 애피택셜성장용 탬플릿 및 제작방법 KR101570625B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/071541 WO2011077541A1 (ja) 2009-12-25 2009-12-25 エピタキシャル成長用テンプレート及びその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127017503A Division KR20120103683A (ko) 2009-12-25 2009-12-25 애피택셜성장용 탬플릿 및 제작방법

Publications (2)

Publication Number Publication Date
KR20140039071A KR20140039071A (ko) 2014-03-31
KR101570625B1 true KR101570625B1 (ko) 2015-11-19

Family

ID=44195103

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020147003804A KR101570625B1 (ko) 2009-12-25 2009-12-25 애피택셜성장용 탬플릿 및 제작방법
KR1020127017503A KR20120103683A (ko) 2009-12-25 2009-12-25 애피택셜성장용 탬플릿 및 제작방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127017503A KR20120103683A (ko) 2009-12-25 2009-12-25 애피택셜성장용 탬플릿 및 제작방법

Country Status (5)

Country Link
US (2) US9412586B2 (ko)
EP (1) EP2518191B1 (ko)
JP (1) JP5635013B2 (ko)
KR (2) KR101570625B1 (ko)
WO (1) WO2011077541A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155010A1 (ja) * 2010-06-07 2011-12-15 創光科学株式会社 エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
US9029174B2 (en) * 2011-02-25 2015-05-12 Meijo University Method for manufacturing semiconductor device
KR101253198B1 (ko) * 2011-07-05 2013-04-10 엘지전자 주식회사 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법
JP5791399B2 (ja) * 2011-07-07 2015-10-07 学校法人立命館 ＡｌＮ層の製造方法
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9653313B2 (en) 2013-05-01 2017-05-16 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
JP2013209273A (ja) * 2012-03-30 2013-10-10 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体結晶
JP6044975B2 (ja) * 2012-06-06 2016-12-14 国立大学法人三重大学 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の作製方法
US9660140B2 (en) * 2012-11-02 2017-05-23 Riken Ultraviolet light emitting diode and method for producing same
US10460952B2 (en) 2013-05-01 2019-10-29 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
EP2992562A4 (en) * 2013-05-01 2017-02-15 Sensor Electronic Technology Inc. Stress relieving semiconductor layer
JP5869064B2 (ja) * 2014-07-17 2016-02-24 創光科学株式会社 エピタキシャル成長用テンプレート及びその作製方法
CN105612276B (zh) * 2014-08-29 2017-02-01 创光科学株式会社 外延生长用模板以及其制作方法、和氮化物半导体装置
TWI569464B (zh) * 2015-10-22 2017-02-01 隆達電子股份有限公司 化合物半導體薄膜結構
JP2017092082A (ja) * 2015-11-02 2017-05-25 住友電気工業株式会社 半導体積層体、発光素子および発光素子の製造方法
JP6827469B2 (ja) * 2016-06-16 2021-02-10 株式会社サイオクス 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
JP6995304B2 (ja) * 2016-12-06 2022-01-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
RU2702948C1 (ru) * 2017-05-26 2019-10-14 Соко Кагаку Ко., Лтд. Основание, нитридный полупроводниковый излучающий ультрафиолетовое излучение элемент и способ производства основания
US10199532B1 (en) * 2017-09-08 2019-02-05 Mikro Mesa Technology Co., Ltd. Light-emitting diode and method for manufacturing the same
JP7089176B2 (ja) * 2018-06-26 2022-06-22 日亜化学工業株式会社 窒化アルミニウム膜の形成方法
JP7242326B2 (ja) * 2019-02-13 2023-03-20 住友化学株式会社 窒化アルミニウム積層部材および窒化アルミニウム層
JP7381249B2 (ja) * 2019-02-13 2023-11-15 住友化学株式会社 窒化アルミニウム積層部材および発光デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003218395A (ja) 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP2006253462A (ja) * 2005-03-11 2006-09-21 Tokyo Univ Of Agriculture & Technology アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
WO2009090821A1 (ja) 2008-01-16 2009-07-23 National University Corporation Tokyo University Of Agriculture And Technology Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
US6599362B2 (en) 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP4538476B2 (ja) 2007-08-27 2010-09-08 独立行政法人理化学研究所 半導体構造の形成方法
KR101030014B1 (ko) 2009-11-09 2011-04-20 삼성에스디아이 주식회사 광전변환소자
WO2011155010A1 (ja) * 2010-06-07 2011-12-15 創光科学株式会社 エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455512B2 (ja) * 1999-11-17 2003-10-14 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP2003218395A (ja) 2002-01-18 2003-07-31 Sony Corp 半導体発光素子、半導体レーザ素子及びこれを用いた発光装置
JP2006253462A (ja) * 2005-03-11 2006-09-21 Tokyo Univ Of Agriculture & Technology アルミニウム系ｉｉｉ族窒化物結晶の製造方法および結晶積層基板
WO2009090821A1 (ja) 2008-01-16 2009-07-23 National University Corporation Tokyo University Of Agriculture And Technology Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板

Also Published As

Publication number Publication date
US20120258286A1 (en) 2012-10-11
US9412586B2 (en) 2016-08-09
EP2518191B1 (en) 2024-03-20
JPWO2011077541A1 (ja) 2013-05-02
JP5635013B2 (ja) 2014-12-03
US20160319459A1 (en) 2016-11-03
EP2518191A1 (en) 2012-10-31
EP2518191A4 (en) 2015-02-11
KR20120103683A (ko) 2012-09-19
KR20140039071A (ko) 2014-03-31
WO2011077541A1 (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
KR101570625B1 (ko) 애피택셜성장용 탬플릿 및 제작방법
JP5406985B2 (ja) エピタキシャル成長用テンプレートの作製方法及び窒化物半導体装置
TWI395260B (zh) 半導體元件之製造
JP5406871B2 (ja) 窒化物半導体構造の製造方法および発光ダイオード
KR101562064B1 (ko) 나노구조 템플릿을 사용한 단결정 반도체 물질의 제조
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
WO2012121154A1 (ja) 下地基板、窒化ガリウム結晶積層基板及びその製造方法
US8129210B2 (en) Manufacturing method of microstructure
JP2007184503A (ja) 半導体部材及びその製造方法
JP2006052102A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2007150250A (ja) 窒化物半導体基板の製造方法
JP4915009B2 (ja) 半導体部材の製造方法
JP4016062B2 (ja) 窒化物半導体構造とその製造方法および発光素子
GB2470097A (en) Epitaxial overgrowth
JP5869064B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
JP3987879B2 (ja) 窒化物半導体発光素子とその製造方法
JP2007184624A (ja) 窒化物半導体構造とその製造方法および発光素子
JP3626737B2 (ja) 窒化物半導体の作製方法
JP2023092803A (ja) 結晶成長用基板、窒化ガリウム基板、半導体基板、および窒化ガリウム基板の製造方法
JP2006324694A (ja) 窒化物半導体構造とその製造方法および発光素子
Ann et al. Study of epitaxial eateral overgrowth of GaN for application in the fabrication of optoelectronic devices

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20180813

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 5