JP6044975B2 - 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の作製方法 - Google Patents
半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の作製方法 Download PDFInfo
- Publication number
- JP6044975B2 JP6044975B2 JP2012129102A JP2012129102A JP6044975B2 JP 6044975 B2 JP6044975 B2 JP 6044975B2 JP 2012129102 A JP2012129102 A JP 2012129102A JP 2012129102 A JP2012129102 A JP 2012129102A JP 6044975 B2 JP6044975 B2 JP 6044975B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- film layer
- epitaxial substrate
- substrate
- aln
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
図1は、本実施の形態に係るエピタキシャル基板10の構成を概略的に示す断面図である。本実施の形態に係るエピタキシャル基板10は、基材1と、下地層2と、厚膜層3とを備える。
ht−dg=r(Wg/2)・・・・・・・・(1)
なる関係が成り立つ。ここで、縦横比rとは、厚膜層3の水平方向と高さ方向の成長速度の比を表すパラメータであり、縦横比rの値が大きいほど、縦方向成長が横方向に比べて支配的であることを表す。下地層2の三角ストライプ構造が同じであれば、成長温度に応じて異なる値を取る。
hb=k(Wg)2/dg・・・・・・・・(2)
なる関係が成り立つことが実験的にわかっている(kは比例定数)。
以降、上述のような構成を有するエピタキシャル基板10の作製手順について順次に説明する。まず、三角ストライプ構造を有する下地層2の形成について説明する。
加工対象基板をアセトンとメタノールとによって順次に超音波洗浄し、純水でリンスした後、さらに、塩酸による洗浄と、フッ酸による酸化膜を除去とを行う。
洗浄後の加工対象基板の平坦層2αの表面に、公知のプラズマCVD法によって、後段の工程においてエッチングマスクとなるSiO2膜5を堆積させる。
形成したSiO2膜5の上に、ヘキサメチルジシラザン(OAP)を塗布し、スピナーによって均一化した後、ベーキングすることでOAP膜6を形成した。これは、SiO2膜5と次に形成するレジスト膜7との密着性を向上させるために行う処理である。
OAP膜6の上にポジ型のレジストを塗布し、スピナーで均一化した後、プリベーキングを行うことによって、レジスト膜7を形成した。
Mask部分とWindow部分とが水平方向に交互に設けられたストライプパターンを有するCr製露光用マスク(図示せず)を用い、該ストライプパターンの延在方向を平坦層2αを構成しているAlNの<1−100>方向に一致させる態様にて加工対象基板を露光する。
露光後の加工対象基板をポジ型レジスト用の現像液に浸し、レジスト膜7(厳密にはOAP膜6も含む)のうち、露光時にWindow部分にあった部分を除去する。その後、純水でリンスし、さらにポストベーキングを行って、加工対象基板において残存しているストライプ状にレジスト膜7を固化させる。
バッファードフッ酸(NH4HF2)をエッチャントとしてSiO2膜5のウェットエッチングを行う。エッチャントがレジスト膜7の下方に回り込むことでSiO2膜5はアンダーカットされ、断面形状が三角形のストライプ状となる。
アセトンを用いた超音波洗浄を行うことにより、レジストを溶解除去する。これにより、ストライプ状のSiO2膜5が加工対象基板の表面に露出する。
RIE(Reactive Ion Etching)装置を用いて、加工対象基板をCl2ガスによりドライエッチングする。エッチングの選択比は、おおよそAlN:SiO2=2:1である。係るドライエッチングによって、平坦層2αの上面がその上に備わるストライプ状のSiO2膜5の形状に応じてエッチングされる。
最後に、フッ酸で残存しているSiO2を完全に除去する。これにより、三角ストライプ構造を有する下地層2が得られる。
次に、厚膜層3の形成に用いるHVPE装置20について概説する。図6は、HVPE装置20の構成を概略的に示す図である。
続いて、上述したHVPE装置20を用いた厚膜層3の形成プロセスについて説明する。厚膜層3を形成するにあたっては、まず、成長用基板10αに対し洗浄処理を施す。具体的には、成長用基板10αをアセトン、メタノールで順次に洗浄した後、純水による超音波洗浄する。そして、塩酸およびフッ酸で金属および酸化膜を除去する。
以上が、HVPE法によってAlNからなる厚膜層3を形成するプロセスの概要であるが、本実施の形態に係るエピタキシャル基板10は、厚膜層3の内部にボイド4が形成される点で特徴的である。係るボイド4は、厚膜層3の成長過程において形成される。以下、そのメカニズムについて詳説する。図8は、厚膜層3を形成するAlNの成長方向の、場所による相違について説明する図である。図9は、厚膜層3の形成が時間tとともに進行する様子を示す図である。
実施例として、上述の実施の形態に係るエピタキシャル基板10作製した。図10は、実施例に係るエピタキシャル基板10の作製に用いる成長用基板10αの主要な箇所の寸法図である。図10に示すように、成長用基板10αにおいては、Wg=10μmである。
比較例として、成長用基板が台形ストライプ構造を有するエピタキシャル基板110を作製した。図12は、比較例に係るエピタキシャル基板110の作製に用いる成長用基板110αの主要な箇所の寸法図である。成長用基板110αは、凸部2aの上端部にテラス部2Tが存在する点で、実施例において用いた成長用基板10αと相違する。なお、図12に示すように、成長用基板110αにおいても、Wg=10μmである。
実施例に係るエピタキシャル基板10と比較例に係るエピタキシャル基板110とについて、SEMによる厚膜層3の形態観察と、レーザー顕微鏡によるエッチピット観察とを行った。エッチピット観察は、エピタキシャル基板10および110を、350℃のKOH+NaOH融液に2分間浸し、転位部分にエッチピットを形成させたうえで行った。
2 下地層
2a (下地層の)凸部
2g (下地層の)溝部
2s (下地層の)平坦部
2t (下地層の)上端
2T テラス部
2α 平坦層
3 厚膜層
4 ボイド
4b (ボイドの)底面
4t (ボイドの)上端
10、110 エピタキシャル基板
10α、110α 成長用基板
20 HVPE装置
21 反応管
22 サセプタ
23 第1供給経路
24 第2供給経路
25 金属アルミニウム
30 基板加熱ヒータ
31 第1ゾーン加熱ヒータ
32 第2ゾーン加熱ヒータ
33 第3ゾーン加熱ヒータ
P (ボイドの)間隔
RE1 低転位領域
RE2 転位偏在領域
S1、S2 (凸部の)斜面
Wg (凸部の)間隔
Claims (8)
- 半導体素子用のエピタキシャル基板であって、
サファイア単結晶基材と、
AlNからなり、前記サファイア単結晶基材の上に形成された下地層と、
AlNからなり、前記下地層の上に形成された厚膜層と、
を備え、
前記下地層が、所定の間隔で離間しかつ同一の延在方向に沿って延在する三角柱状の複数の凸部を上部に有してなり、
前記厚膜層の内部であって、水平面内において隣り合う前記凸部の形成位置の略中間となる複数の位置に、前記延在方向に沿って延在する三角柱状のボイドを有する、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1に記載の半導体素子用のエピタキシャル基板であって、
前記厚膜層の表面においては、前記ボイドの上方に位置する領域が転位偏在領域となっており、前記転位偏在領域以外の領域が前記転位偏在領域よりも相対的に転位密度の小さい低転位領域となっている、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1または請求項2に記載の半導体素子用のエピタキシャル基板であって、
前記複数の凸部のピッチが1μm以上20μm以下である、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1ないし請求項3のいずれかに記載の半導体素子用のエピタキシャル基板であって、
前記延在方向がAlNの<1−100>方向である、
ことを特徴とする半導体素子用エピタキシャル基板。 - 請求項1ないし請求項4のいずれかに記載の半導体素子用のエピタキシャル基板であって、
前記ボイドにおいては、当該ボイドの断面三角形の頂点となる位置が前記厚膜層の内部における最上端部となっており、前記厚膜層の表面から前記頂点までの距離が1μm以上20μm以下であり、かつ、当該ボイドの底部が前記下地層にある前記複数の凸部の上端より上に位置してなる、
ことを特徴とする半導体素子用エピタキシャル基板。 - 半導体素子用エピタキシャル基板の作製方法であって、
サファイア単結晶基材の上にAlNからなる平坦層をエピタキシャル成長させる平坦層形成工程と、
マスクパターンを用いて前記平坦層をウェットエッチングすることによって、AlNからなり、所定の間隔で離間しかつ同一の延在方向に沿って延在する三角柱状の複数の凸部を上部に備える下地層を形成する下地層形成工程と、
HVPE法によって前記下地層の上にAlNからなる厚膜層をエピタキシャル成長させる厚膜層形成工程と、
を備え、
前記厚膜層形成工程においては、前記厚膜層の内部であって水平面内において隣り合う前記凸部の形成位置の略中間となる複数の位置に、前記延在方向に沿って延在する三角柱状のボイドを形成させつつ、前記厚膜層を成長させる、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。 - 請求項6に記載の半導体素子用エピタキシャル基板の作製方法であって、
前記厚膜層形成工程においては、
金属AlとHClガスとを500℃以上550℃以下で反応させて塩化アルミニウムガスを生成する第1工程と、
前記塩化アルミニウムガスとアンモニアガスとを、1200℃以上1700℃以下に加熱した前記下地層形成後の前記サファイア単結晶基材の近傍で反応させることによってAlNを生成させ、前記下地層の上に前記厚膜層をエピタキシャル成長させる第2工程と、
を、雰囲気圧力を1kPa以上100kPa以下に保った反応管内で行う、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。 - 請求項6または請求項7に記載の半導体素子用エピタキシャル基板の作製方法であって、
前記厚膜層形成工程においては、前記厚膜層の表面から前記厚膜層の内部における前記ボイドの最上端部である当該ボイドの断面三角形の頂点までの距離が1μm以上20μm以下であるように、かつ、前記ボイドの底部が前記下地層にある三角柱状の複数の前記凸部の上端より上に位置するように、前記厚膜層を成長させる、
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012129102A JP6044975B2 (ja) | 2012-06-06 | 2012-06-06 | 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012129102A JP6044975B2 (ja) | 2012-06-06 | 2012-06-06 | 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013252989A JP2013252989A (ja) | 2013-12-19 |
JP6044975B2 true JP6044975B2 (ja) | 2016-12-14 |
Family
ID=49950855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012129102A Active JP6044975B2 (ja) | 2012-06-06 | 2012-06-06 | 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6044975B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6986024B2 (ja) | 2016-10-28 | 2021-12-22 | 日本碍子株式会社 | 複合基板および機能素子 |
JP7242326B2 (ja) * | 2019-02-13 | 2023-03-20 | 住友化学株式会社 | 窒化アルミニウム積層部材および窒化アルミニウム層 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3201475B2 (ja) * | 1998-09-14 | 2001-08-20 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP2001111174A (ja) * | 1999-10-06 | 2001-04-20 | Fuji Photo Film Co Ltd | 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子 |
JP4823856B2 (ja) * | 2006-11-01 | 2011-11-24 | 国立大学法人三重大学 | AlN系III族窒化物単結晶厚膜の作製方法 |
KR20120103683A (ko) * | 2009-12-25 | 2012-09-19 | 소코 가가쿠 가부시키가이샤 | 애피택셜성장용 탬플릿 및 제작방법 |
-
2012
- 2012-06-06 JP JP2012129102A patent/JP6044975B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013252989A (ja) | 2013-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4720125B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体 | |
JP4932121B2 (ja) | Iii−v族窒化物系半導体基板の製造方法 | |
JP5276852B2 (ja) | Iii族窒化物半導体エピタキシャル基板の製造方法 | |
JP2013504865A (ja) | 半導体構造の内部機械応力を減少させる方法および機械応力の小さい半導体構造 | |
JP3546023B2 (ja) | 結晶成長用基板の製造方法、およびGaN系結晶の製造方法 | |
JP5065625B2 (ja) | GaN単結晶基板の製造方法 | |
WO2022145454A1 (ja) | 半導体基板、半導体デバイス、電子機器 | |
JP2017522721A (ja) | 半極性iii族窒化物層を含む半導体材料の製造方法 | |
JP4734022B2 (ja) | Iii族窒化物半導体層の形成方法、およびiii族窒化物半導体基板の製造方法 | |
TWI520325B (zh) | Manufacture of nitride semiconductor structures | |
JP4885507B2 (ja) | Iii族窒化物半導体層の形成方法、iii族窒化物半導体基板の製造方法 | |
JP6346457B2 (ja) | 窒化ガリウム結晶自立基板の製造方法 | |
JP6044975B2 (ja) | 半導体素子用エピタキシャル基板および半導体素子用エピタキシャル基板の作製方法 | |
JP5233894B2 (ja) | 窒化物半導体自立基板の製造方法 | |
JP2005327821A (ja) | 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法 | |
JP4888377B2 (ja) | 窒化物半導体自立基板 | |
JP6405767B2 (ja) | 窒化ガリウム基板 | |
JP2012197218A (ja) | 半導体バルク結晶および半導体バルク結晶の製造方法 | |
JP4233894B2 (ja) | 半導体単結晶の製造方法 | |
JP4810517B2 (ja) | Iii−v族窒化物系半導体基板 | |
WO2013141099A1 (ja) | 窒化ガリウム結晶自立基板及びその製造方法 | |
JP2009084136A (ja) | 半導体デバイスの製造方法 | |
JP7090201B2 (ja) | 結晶成長方法および半導体素子用基板 | |
TW563182B (en) | Method of forming epitaxial layer by epitaxial lateral overgrowth | |
JP5182396B2 (ja) | 窒化物半導体自立基板及び発光装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6044975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |