CN116487242A - 抑制射频器件欧姆损耗的方法及射频器件 - Google Patents

抑制射频器件欧姆损耗的方法及射频器件 Download PDF

Info

Publication number
CN116487242A
CN116487242A CN202211629638.2A CN202211629638A CN116487242A CN 116487242 A CN116487242 A CN 116487242A CN 202211629638 A CN202211629638 A CN 202211629638A CN 116487242 A CN116487242 A CN 116487242A
Authority
CN
China
Prior art keywords
germanium
layer
silicon
active layer
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211629638.2A
Other languages
English (en)
Inventor
汪洋
张耀辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202211629638.2A priority Critical patent/CN116487242A/zh
Publication of CN116487242A publication Critical patent/CN116487242A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种抑制射频器件欧姆损耗的方法及射频器件。所述抑制射频器件欧姆损耗的方法包括：在单晶衬底上形成锗硅层，所述锗硅层靠近单晶衬底的界面处具有由于所述单晶衬底和锗硅层晶格失配而产生的应力形变和晶格缺陷；在所述锗硅层上形成有源层，将所述有源层的部分加工形成射频器件结构或者在所述有源层上制作射频器件结构。本发明通过调节锗硅层中锗的含量而使锗硅层产生应力变形和产生缺陷，这些应力形变和晶格缺陷可以阻碍载流子在锗硅层的运动速度，并减少射频器件的欧姆损耗。

Description

抑制射频器件欧姆损耗的方法及射频器件
技术领域
本发明特别涉及一种抑制射频器件欧姆损耗的方法及射频器件，属于半导体技术领域。
背景技术
在射频(RF)应用中，不同类型的结构体可以用于制造RF部件。在这些结构体之中，HR-SOI(“高电阻率介电体上硅”的首字母缩写)型衬底是令人感兴趣的。在本文本中，″高电阻率”是指超过1000欧姆·cm的电阻率。介电体上硅(SOI)结构体依次包括硅基础衬底、介电(例如氧化物)层(通常称作“隐埋氧化物”(BOX)层)以及硅有源层。
为了改善射频(RF)开关所需的插入损耗、谐波畸变和隔离性能，由高电阻率基础衬底替代SOI衬底的硅基础衬底以便形成HR-SOI。采用HR-SOI晶片用于RF应用实现了RF前端模块的单片集成。这导致更小的尺寸，更好的可靠性，改善的性能以及更低的系统成本。
尽管HR-SOI衬底很好地适用于4G和5G应用，但由于HR-SOI衬底在Si/SiO2界面附近吸引自由载流子的固定氧化物电荷所致，它们受到在隐埋氧化物之下诱导的寄生表面导电(PSC)层的影响。这使衬底有效电阻率大幅降低超过一个量级，限制了衬底在满足下一代性能需求方面的能力。为了解决该固有局限并改善有效电阻率，在介电层和高电阻率基础衬底之间引入多晶硅层，从而在介电层下方提供富陷阱层以冻结PSC。这些陷阱源自其中待制造RF部件的多晶硅层的晶界。
现有技术中的增强的HR-SOI结构体包括HR硅衬底以及依次叠层设置在HR硅衬底上的多晶体硅(也称作“polysilicon”)层、氧化物层以及形成有源层的单晶硅层。该增强的HR-SOI结构体可以由Smart Cut″TM方法制造，所述方法包括以下步骤：提供HR硅衬底，在所述HR硅衬底上沉积多晶硅层，提供单晶硅施主衬底，其包括界定待转移至HR硅衬底上的有源层的弱化区；所述弱化区可以通过将原子物种注入施主衬底中而获得，在多晶硅衬底和单晶硅施主衬底的至少一个上形成介电层，例如通过氧化所述衬底中的至少一个，将施主衬底和HR硅衬底键合，所述至少一个介电层位于键合界面处；所述至少一个介电层形成BOX层，沿着弱化区分离施主衬底，由此将单晶有源层转移至HR硅衬底上。
由该方法得到的增强的HR-SOI结构体包括在BOX层和下方层之间的界面处的残留电荷，这是由于注入和氧化步骤所致。所述电荷使稍后形成在有源层中或有源层上的部件的RF性能劣化。具体而言，所述电荷可以在相邻RF部件之间产生不希望的相互作用。多晶硅层旨在捕获所述电荷并且因此避免它们对于RF性能的有害影响。实际上，多晶硅层的表面包括多个晶界，其实现在与BOX层的界面处捕获所述电荷。然而，此种HR-SOI结构体的制造包括在高温下进行的一些步骤(例如在键合之后进行加热处理以便于增强键合强度)。所述高温引起多晶硅层的重结晶，下方的HR硅衬底(其是单晶的)充当该重结晶的晶种。换言之，重结晶从与HR单晶硅衬底的界面开始经多晶硅层向前传播。当重结晶时，由于晶界数量的下降以及可能导致更大表面粗糙度和电荷捕获均匀性的较大晶粒尺寸变化，多晶硅层损失其捕获效率。
为了限制重结晶，可以将多晶硅层的厚度设置为足够高厚度，使得在高温步骤结束时，多晶硅层的至少一部分尚未重结晶。此外，也需要大沉积厚度以便对在沉积之后必须抛光多晶硅层以便减小其粗糙度的事实进行补偿，所述抛光步骤移除了一定厚度的多晶硅层。出于这些原因，在当前的增强HR-SOI结构体中，沉积的多晶硅层通常具有厚于200nm的厚度。然而，增大多晶硅层的厚度具有缺点。实际上，当使用化学气相沉积(CVD)沉积多晶硅层时，多晶硅首先在HR硅衬底的表面上形成晶核，随后形成小晶粒，其随着多晶硅层厚度增长以基本上圆锥方式逐渐增大。由此，多晶硅层与HR硅衬底相反的表面包括比位于与HR硅衬底界面处的表面更小的晶界。因此，多晶硅层的厚度越大，晶界的数目越小，并且因此多晶硅层的捕获效率越小。
发明内容
本发明的主要目的在于提供一种抑制射频器件欧姆损耗的方法及射频器件，从而克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种抑制射频器件欧姆损耗的方法，包括：
在单晶衬底上形成锗硅层，所述锗硅层靠近单晶衬底的界面处具有由于所述单晶衬底和锗硅层晶格失配而产生的应力形变和晶格缺陷；
在所述锗硅层上形成有源层，将所述有源层的部分加工形成射频器件结构或者在所述有源层上制作射频器件结构。
本发明实施例还提供了由所述的抑制射频器件欧姆损耗的方法获得的射频器件。
与现有技术相比，本发明实施例提供的抑制射频器件欧姆损耗的方法，直接在所述单晶衬底上形成锗硅层，并通过调节锗硅层中锗的含量而使锗硅层产生应力变形和产生缺陷，这些应力形变和晶格缺陷可以阻碍载流子在锗硅层的运动速度，并减少射频器件的欧姆损耗。
附图说明
图1是本发明一典型实施案例中形成的单晶衬底和锗硅层的外延结构示意图；
图2是本发明一典型实施案例中施主衬底和有源层的结构示意图；
图3是本发明一典型实施案例中施主衬底的有源层和单晶衬底上的锗硅层结合后的结构示意图；
图4是本发明一典型实施案例中形成的射频器件的结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种抑制射频器件欧姆损耗的方法，包括：
在单晶衬底上形成锗硅层，所述锗硅层靠近单晶衬底的界面处具有由于所述单晶衬底和锗硅层晶格失配而产生的应力形变和晶格缺陷；
在所述锗硅层上形成有源层，将所述有源层的部分加工形成射频器件结构或者在所述有源层上制作射频器件结构。
在一具体实施方式中，所述的方法包括：调节所述锗硅层内锗的含量为1-60％，以使所述锗硅层与单晶衬底之间的晶格失配足以在锗硅层产生所述的应力形变和晶格缺陷，并且，在锗的含量为1-60％的范围内，锗含量越高，所产生的应力越大和晶格缺陷越多。
在一具体实施方式中，所述的方法包括：直接在所述单晶衬底上沉积生长所述的锗硅层，所述锗硅层的沉积温度为100-900℃；优选为100-620℃。
在一具体实施方式中，所述锗硅层的厚度为10-2000nm，优选为10-1000nm，尤其优选为10-500nm。
在一具体实施方式中，所述锗硅层的材质包括但不限于多晶锗硅和/或外延锗硅等，其中，所述多晶锗硅和外延锗硅的生长方式不同，多晶锗硅一般是使用低压化学气象沉积等方法获得的，而外延锗硅一般是使用分子束外延、超高真空化学气象沉积等方法获得的。
在一具体实施方式中，所述的方法包括：提供包含有源层的施主衬底，将所述有源层与锗硅层结合，之后除去所述有源层之外的施主衬底。
在一具体实施方式中，所述的方法包括：
在所述施主衬底内的选定深度处形成弱化区，从而将所述施主衬底分隔出第一部分和第二部分，所述第二部分作为有源层；
将所述有源层与锗硅层结合，并利用所述弱化区将所述第一部分移除；
或者，采用刻蚀和/或研磨的方式除去所述有源层之外的施主衬底。
在一具体实施方式中，所述施主衬底的材质包括但不限于硅等。
在一具体实施方式中，所述的方法包括：采用键合的方式使所述有源层与锗硅层结合。
在一具体实施方式中，所述的方法包括：在对有源层与锗硅层进行键合的过程中和/或键合结束后，对所述有源层与锗硅层进行热处理，所述热处理的温度为10-700℃，时间为10s-2h。
在一具体实施方式中，所述的方法还包括：在所述锗硅层和有源层之间形成介电层。
在一具体实施方式中，所述的方法包括：依次在所述锗硅层上形成介电层和有源层，或者，在有源层上形成介电层，再将所述介电层与所述锗硅层结合，或者，在所述锗硅层上形成第一介电层，在所述有源层形成第二介电层，再将所述第一介电层和第二介电层结合形成所述的介电层。
在一具体实施方式中，所述介电层的材质包括但不限于二氧化硅、氮氧化硅、氮化硅中的任意一种或两种以上的组合。
在一具体实施方式中，所述介电层的厚度为0.1-20nm。
在一具体实施方式中，所述单晶衬底的电阻率大于1000欧姆·cm。
在一具体实施方式中，所述单晶衬底的材质包括但不限于碳化硅、锗、单晶硅中的任意一种。
本发明实施例还提供了由所述的抑制射频器件欧姆损耗的方法获得的射频器件。
如下将结合附图以及具体实施案例对该技术方案、其实施过程及原理等作进一步的解释说明，除非特别说明的之外，本发明实施例中所采用的外延、沉积、Smart Cut工艺以及刻蚀、研磨等工艺均可以是本领域技术人员已知的，在此不做具体的限定和说明。
本发明实施例提出了一种可以抑制射频器件欧姆损耗的方法以及基由该方法获得的射频器件结构，该射频器件可以用于射频器件的制造，采用该方法和基于该方法获得的射频器件结构可以抑制射频器件的欧姆损耗。
实施例1
请参阅图4，一种射频器件结构100，包括单晶衬底(又可称之为高电阻衬底)1、锗硅层2、介电层3和有源层4，所述有源层4用于容纳射频器件。
在本实施例中，所述单晶衬底1可以是由一种材料制成的块状衬底或者是由不同材料的堆叠制成的复合材料衬底，至少一种单晶材料位于衬底的主表面处，示例性的，所述单晶衬底1可以由电阻率大于1000欧姆·cm的单晶硅制成，当然也可以选择其他材料，例如，硅、碳化硅、锗中的任意一种或两种以上的组合。
在本实施例中，所述锗硅层2可以是多晶锗硅或外延锗硅层，所述锗硅层2直接在单晶衬底1上延伸，“直接”意味着锗硅层与单晶衬底的材料在界面处接触；所述锗硅层2的厚度为10-2000nm，优选为10-1000nm，尤其优选为10-500nm，这比现有技术结构体薄得多，所述锗硅层的材质包括但不限于多晶锗硅、外延锗硅等。
在本实施例中，所述锗硅层2作为电子捕获层/抗衰减层，通过调整锗的含量，在锗硅层内部形成应力和位错，从而提高了锗硅的电子捕获效率，具体的，所述锗硅层2内锗的含量为1％，以使所述锗硅层2与单晶衬底1之间的晶格失配足以在锗硅层2产生应力形变和晶格缺陷。
需要说明的是，本发明直接位于所述单晶衬底上的锗硅层，通过调节锗硅层中锗的含量而使锗硅层产生应力变形，同时，由于晶格失配而产生缺陷，这些应力形变和晶格缺陷可以阻碍载流子在锗硅层的运动速度，并减少射频器件的欧姆损耗。
在本实施例中，所述介电层3是可选的，也可以不设置，即所述有源层4可以直接设置在所述锗硅层2上，所述介电层3的材质包括但不限于二氧化硅、氮氧化硅、氮化硅中的任意一种或两种以上的组合，所述介电层3的厚度为0.1-20nm。
在本实施例中，所述有源层4旨在后续工艺中在整个结构体的有源层上制造有源射频器件，所述有源层可以包括子结构体，所述子结构体可以包括至少一个腔和在所述腔上的至少一个悬挂元件；所述有源层4的材质包括但不限于半导体材料、介电材料、铁电材料等。
请参阅图1-图4，一种抑制射频器件欧姆损耗的方法，可以包括如下步骤：
1)提供单晶衬底1，将单晶衬底1引入反应器中并进行多晶锗硅或外延锗硅的沉积，从而形成锗硅层2，如图1所示。
需要说明的，沉积形成锗硅层的方式可以是低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、高密度等离子体化学气相沉积(HDPCVD)、金属有机化合物化学气相沉积(MOCVD)、原子层沉积(ALD)、物理气象沉积(PVD)、分子束外延(MBE)、超真空化学气相沉积(UHV/CVD)、常压及减压外延(ATM＆RP Epi)等等。
具体可以是：将硅烷(SiH4)、锗烷(GeH4)、乙硅烷(S2H6)、丙硅烷(Si3H8)、甲烷(CH4)、甲基硅烷(SiH3CH3)、乙硼烷B2H6以及氢气(H2)中的几种引入反应器中，将反应器中的温度调节至为100-900℃，优选为100-620℃，从而在所述单晶衬底1上沉积形成锗含量锗硅层2；之后从反应器中取出覆盖锗硅层2的单晶衬底。
2)提供包括旨在形成射频器件结构的有源层4的施主衬底30，在所述施主衬底30内的选定深度处形成弱化区31，从而将所述施主衬底分隔出第一部分32和第二部分，所述第二部分作为有源层4，或者，所述第二部分的表层为有源层4；所述弱化区31可以通过注入物种或任何其他合适的工艺而形成，这些技术本质上是已知的并且无需在此更详细地描述。
3)在所述有源层4和/或锗硅层2上形成介电层3。
在本实施例中，所述介电层3可以通过对锗硅层和/或施主衬底氧化而获得，举例来说，图2中示出了在施主衬底30的有源层4上形成介电层3的示例；而当锗硅层2和施主衬底的有源层4上都形成介电层时，在键合之后，两个介电层结合在一起共同形成介电层并作为隐埋介电层。
4)将单晶衬底1上的锗硅层2与施主衬底30上有源层4或有源层4上的介电层3键合以使锗硅层2和有源层4或者使锗硅层2与介电层3结合，如图3所示。
在本实施例中，还可以对结合后的结构进行热处理以增强键合强度，该热处理的温度通常为10-700℃，并且其持续时间通常为时间为10s-2h。
5)通过移除施主衬底30的第二部分32而将有源层4转移至单晶衬底1和锗硅层2上，所述移除可通过以下方式进行：沿着弱化区31使施主衬底30断裂(Smart Cut方法)，或者，刻蚀和/或研磨施主衬底以便仅留下有源层4，如图4所示。
在此种结构体中，所述锗硅层2的厚度为10nm-2000nm，优选为10-1000nm，尤其优选为10nm-500nm，所述锗硅层可以更高效地捕获存在于锗硅层表面处的电荷。
参考实施例1制作获得如下4种wafer，通过实验对比传输线的衰减系数alpha来表征传输线性能，alpha越小传输性能越好，alphaA、alpha_B、alpha_C、alpha_D分别为不同的传输线结构，4种wafer的表征结果如表1所示。
表1 4种wafer的表征结果
由表1可以看出，不同浓度的多晶锗硅相对于多晶硅以及无抗衰减层结构的wafer，有较好的传输性能和较低的衰减系数。
本发明实施例提供的抑制射频器件欧姆损耗的方法，直接在单晶衬底上形成锗硅层，通过调节锗的含量使锗硅层与单晶衬底晶格失配并产生应力变形和位错缺陷，这些应力形变和位错缺陷可以阻碍载流子在锗硅层内的运动速度，并减少射频器件的欧姆损耗。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种抑制射频器件欧姆损耗的方法，其特征在于，包括：
在单晶衬底上形成锗硅层，所述锗硅层靠近单晶衬底的界面处具有由于所述单晶衬底和锗硅层晶格失配而产生的应力形变和晶格缺陷；
在所述锗硅层上形成有源层，将所述有源层的部分加工形成射频器件结构或者在所述有源层上制作射频器件结构。
2.根据权利要求1所述的方法，其特征在于，包括：调节所述锗硅层内锗的含量为1-60％，以使所述锗硅层与单晶衬底之间的晶格失配足以在锗硅层产生所述的应力形变和晶格缺陷。
3.根据权利要求1所述的方法，其特征在于，包括：直接在所述单晶衬底上沉积生长所述的锗硅层，所述锗硅层的沉积温度为100-900℃；优选为100-620℃；优选的，所述锗硅层的厚度为10-2000nm，优选为10-500nm；优选的，所述锗硅层的材质包括多晶锗硅和/或外延锗硅。
4.根据权利要求1所述的方法，其特征在于，包括：提供包含有源层的施主衬底，将所述有源层与锗硅层结合，之后除去所述有源层之外的施主衬底。
5.根据权利要求4所述的方法，其特征在于，包括：
在所述施主衬底内的选定深度处形成弱化区，从而将所述施主衬底分隔出第一部分和第二部分，所述第二部分作为有源层；
将所述有源层与锗硅层结合，并利用所述弱化区将所述第一部分移除；
或者，采用刻蚀和/或研磨的方式除去所述有源层之外的施主衬底；
优选的，所述施主衬底的材质包括硅。
6.根据权利要求5所述的方法，其特征在于，包括：采用键合的方式使所述有源层与锗硅层结合；
优选的，所述的方法包括：在对有源层与锗硅层进行键合的过程中和/或键合结束后，对所述有源层与锗硅层进行热处理，所述热处理的温度为10-700℃，时间为10s-2h。
7.根据权利要求1或5所述的方法，其特征在于，还包括：在所述锗硅层和有源层之间形成介电层；
优选的，所述的方法包括：依次在所述锗硅层上形成介电层和有源层，或者，在有源层上形成介电层，再将所述介电层与所述锗硅层结合，或者，在所述锗硅层上形成第一介电层，在所述有源层形成第二介电层，再将所述第一介电层和第二介电层结合形成所述的介电层。
8.根据权利要求7所述的方法，其特征在于：所述介电层的材质包括二氧化硅、氮氧化硅、氮化硅中的任意一种或两种以上的组合，优选的，所述介电层的厚度为0.1-20nm。
9.根据权利要求1所述的方法，其特征在于：所述单晶衬底的电阻率大于1000欧姆·cm；优选的，所述单晶衬底的材质包括碳化硅、锗、单晶硅中的任意一种。
10.由权利要求1-9中任一项所述的抑制射频器件欧姆损耗的方法获得的射频器件。
CN202211629638.2A 2022-12-15 2022-12-15 抑制射频器件欧姆损耗的方法及射频器件 Pending CN116487242A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211629638.2A CN116487242A (zh) 2022-12-15 2022-12-15 抑制射频器件欧姆损耗的方法及射频器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211629638.2A CN116487242A (zh) 2022-12-15 2022-12-15 抑制射频器件欧姆损耗的方法及射频器件

Publications (1)

Publication Number Publication Date
CN116487242A true CN116487242A (zh) 2023-07-25

Family

ID=87212613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211629638.2A Pending CN116487242A (zh) 2022-12-15 2022-12-15 抑制射频器件欧姆损耗的方法及射频器件

Country Status (1)

Country Link
CN (1) CN116487242A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646073A (en) * 1995-01-18 1997-07-08 Lsi Logic Corporation Process for selective deposition of polysilicon over single crystal silicon substrate and resulting product
US20050164436A1 (en) * 2004-01-23 2005-07-28 Chartered Semiconductor Manufacturing Ltd. Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
WO2016081363A1 (en) * 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A system-on-chip on a semiconductor-on-insulator wafer and a method of manufacturing
US20170084478A1 (en) * 2015-09-17 2017-03-23 Soitec Structure for radiofrequency applications and process for manufacturing such a structure
US20170316968A1 (en) * 2014-11-18 2017-11-02 Sunedison Semiconductor Limited (Uen201334164H) High resistivity semiconductor-in-insulator wafer and a method of manufacturing
US20170338143A1 (en) * 2014-11-18 2017-11-23 SunEdison Semiconductor Limited (UEN201334 164) A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646073A (en) * 1995-01-18 1997-07-08 Lsi Logic Corporation Process for selective deposition of polysilicon over single crystal silicon substrate and resulting product
US20050164436A1 (en) * 2004-01-23 2005-07-28 Chartered Semiconductor Manufacturing Ltd. Method of forming a relaxed semiconductor buffer layer on a substrate with a large lattice mismatch
WO2016081363A1 (en) * 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A system-on-chip on a semiconductor-on-insulator wafer and a method of manufacturing
US20170316968A1 (en) * 2014-11-18 2017-11-02 Sunedison Semiconductor Limited (Uen201334164H) High resistivity semiconductor-in-insulator wafer and a method of manufacturing
US20170338143A1 (en) * 2014-11-18 2017-11-23 SunEdison Semiconductor Limited (UEN201334 164) A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
US20170084478A1 (en) * 2015-09-17 2017-03-23 Soitec Structure for radiofrequency applications and process for manufacturing such a structure

Similar Documents

Publication Publication Date Title
JP7222128B2 (ja) 多層構造
TWI774584B (zh) 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板
US20190013235A1 (en) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
JP7206366B2 (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
EP3221884A1 (en) A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
EP3144958A1 (en) Structure for radiofrequency applications and process for manufacturing such a structure
CN116487242A (zh) 抑制射频器件欧姆损耗的方法及射频器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination