CN1226774C - 含氧化多孔硅的低阻硅衬底及其制备 - Google Patents
含氧化多孔硅的低阻硅衬底及其制备 Download PDFInfo
- Publication number
- CN1226774C CN1226774C CN 03142205 CN03142205A CN1226774C CN 1226774 C CN1226774 C CN 1226774C CN 03142205 CN03142205 CN 03142205 CN 03142205 A CN03142205 A CN 03142205A CN 1226774 C CN1226774 C CN 1226774C
- Authority
- CN
- China
- Prior art keywords
- zone
- silicon
- hour
- substrate
- porous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种适合于制造射频电路的含氧化多孔硅的低阻硅衬底。该衬底的一个表面由区域1和区域2甚至区域3组成,区域1是低阻硅区域,区域2和区域3是形成在低阻硅衬底上的含氧化多孔硅区域。在区域1上适合于制造有源器件,在区域2、区域3上适合于制造无源器件,由此达到在低阻硅上制造射频、微波和毫米波波段等单片集成电路的目的。同时本发明还公开了该衬底的制备,包括:以低阻硅为原料,用金属或氮化硅做掩膜,选择区域形成多孔硅,氧化,涂敷聚酰亚胺,成膜、亚胺化等四步。本发明的优点是可以满足不同射频电路对衬底的要求。同时可以极大降低低阻硅衬底的阻抗损耗和导体损耗;可以使无源元器件和有源元器件集成在一片低阻硅衬底上。
Description
技术领域
本发明涉及适合于制造射频电路的低阻硅衬底的制备。射频电路指工作于射频、微波和毫米波波段的元器件、组件及其组合电路和微电子机械(MEMS)系统,属微电子固体器件及其制造的技术领域。
背景技术
随着通讯、特别是无线移动通信技术的飞速发展,急需将射频/微波有源器件与无源器件,如共平面波导、电容器、电感器、滤波器、放大器、移相器及天线等,集成在与常规IC电路兼容的单片衬底上。电阻率为1~30Ω·cm的低阻硅价格低廉,适于作为制造ULSIC和ASIC集成电路的衬底。但低阻硅却不适合作为射频电路的衬底。如把射频电路制造在低阻硅衬底上,那么后者将为前者引入过大的插入损耗和电容耦合效应,大大降低了前者的工作效率和质量。又因为不同的有源器件、无源器件对衬底的阻抗和介电常数有不同的需求,在同一块衬底上很难满足这种需求。这就是至今未采用低阻硅衬底来制造射频、微波和毫米波波段等单片集成电路(MMIC)的原因。
发明内容
低阻硅经过阳极腐蚀后,可在其表面形成多孔硅(PS),再经过氧化,可把多孔硅氧化成氧化多孔硅(OPS)。OPS是海绵状的多孔物质,OPS的电阻率与OPS的多孔度、孔径和厚度有关,可达106Ω·cm以上的数量级。如把射频、微波和毫米波波段等单片集成电路(MMIC)制造在OPS上,那么后者为前者引入的插入损耗和电容耦合效应将比低阻硅衬底的插入损耗和电容耦合效应大大降低。此外,OPS的介电常数也与OPS的多孔度、孔径和厚度有关。因为空气、二氧化硅和低阻硅的相对介电常数分别为1、3.4和11.9,所以控制OPS加工工序,就可控制OPS的多孔度、孔径和厚度,从而得到介电常数介于1~11.9的OPS,以满足不同射频电路对衬底的要求。综上所述,OPS适于作制造射频、微波和毫米波波段等单片集成电路(MMIC)的衬底。
本发明要解决的技术问题是提出一种含氧化多孔硅的低阻硅衬底,其特征在于,该衬底的一个表面由区域1和区域2甚至区域3组成,区域1是低阻硅区域,区域2和区域3是形成在低阻硅衬底上的OPS区域,根据区域2和区域3上电路所要求的阻抗和介电常数值,可选择不同的OPS的多孔度、孔径和厚度来满足其要求。区域1、区域2和区域3上覆盖有聚酰亚胺层4。在区域1上适合于制造有源器件,在区域2、区域3及其它们上面的聚酰亚胺层4上适合于制造无源器件,由此达到在低阻硅上制造射频、微波和毫米波波段等单片集成电路(MMIC)的目的。
本发明要解决的另一个技术问题是推出一种含氧化多孔硅的低阻硅衬底的制备。本发明采用以下技术方案:以低阻硅为原料,用金属或氮化硅做掩膜,选择区域形成多孔硅,氧化,涂敷聚酰亚胺,成膜、亚胺化四步,将原料加工成成品,即含氧化多孔硅的低阻硅衬底。
现结合附图详细说明本发明所述的衬底的制备。以上所述的一种含氧化多孔硅的低阻硅衬底的制备,以厚度为300μm的N或P型体硅。制作方式可根据需要采用整片或选择制作PS。还可以在其表面加涂一层5~10μm的聚酰亚胺膜。聚酰亚胺的介电常数是4,它的流平性比较好。不仅可以改善多孔硅、氧化多孔硅表面,还可以重复、稳定地在其上制作微米级线条,而且不会增加衬底的损耗。
操作步骤:
第一步形成多孔硅
1).常规清洗硅片
2).在低阻硅表面采用微电子的LPCVD技术生长一层氮化硅掩膜或用蒸发镀膜技术在低阻硅表面形成CrAu掩膜
3).涂敷光刻胶,前烘,光刻、显影出形成多孔硅的窗口
4).分别用丙酮、酒精和去离子水去除表面光刻胶
5).把硅片单面放入5~40%HF溶液内,电流密度为5~30mA/cm2,时间为0.5~3小时
6).加上反向电场2~10分钟后,取出硅片
7).放入去离子水中浸泡、清洗后,用酒精脱水
8).去除CrAu或氮化硅掩膜
如制作无源元器件衬底,2),3),4)步省略;
第二步氧化(见图2)
1).把生长好多孔硅的硅片,放入氧化炉内,先通入干氧,升温至300℃,再通入湿氧
2).逐步升温到氧化温度(600~1180℃),升温过程持续4~10小时
3).恒温湿氧化1~2小时,干氧化0.5~1小时
4).继续通入干氧,自然降温至200℃以下,把片子取出;
第三步涂敷聚酰亚胺层
1).把清洁的氧化多孔硅片放入普通烘箱内,从室温升至200℃,时间为半小时
2).利用旋转离心涂胶工艺,将固体含量10-30%的聚酰亚胺胶液均匀涂布在氧化多孔硅基片的表面,转速为3000~4000rpm,温度为20℃,涂布时间为60秒
3).把涂敷完聚酰亚胺层的基片,放入80℃的烘箱内加热半小时,继续升温至100℃,45分钟
4).涂光刻正胶,4000转,30分钟,前烘15min,光刻,显影,去除不需要的聚酰亚胺
5).分别用丙酮、酒精和去离子水去除光刻正胶;
第四步成膜、亚胺化
1).将上三步完成的基片放入烘箱内进行热处理:100℃半小时→125℃半小时→150℃半小时→175℃半小时→200℃半小时
2).通入氮气,继续升温至300℃,时间为1~2小时,使聚酰亚胺亚胺化,至此,含氧化多孔硅的低阻硅衬底制备完毕。
本发明的突出优点是:
1).通过控制OPS加工工序,可调节PS/OPS的孔径、厚度和多孔度,其介电常数可以从11.9调节至接近1;
2).可以极大降低低阻硅的衬底的阻抗损耗和导体损耗;
3).通过选择制作OPS,可以明显降低有源器件的寄生电容,缓解了微波有源器件寄生电容和寄生电阻这对矛盾,有效提高有源器件的工作频率;
4).可以使无源元器件和有源元器件集成在一片低阻硅衬底上。
附图说明
图1是在低阻硅衬底1上,选择形成OPS示意图,(a)图是在低阻硅上蒸发CrAu4,涂光刻胶5后,开出形成多孔硅的窗口示意图;(b)图是已完成氧化多孔硅2的低阻硅剖面示意图;(c)图是去除掩膜层后的含局部多孔硅的低阻硅剖面示意图。
图2是经过氧化后含局部氧化多孔硅6的低阻硅剖面示意图。
图3是表面涂敷聚酰亚胺7后,局部氧化多孔硅的低阻硅剖面示意图;(a)图表示在整个基片表面涂敷一层聚酰亚胺;(b)图是再在聚酰亚胺上涂敷光刻胶5,(c)图是光刻开出划片槽后,局部氧化多孔硅的低阻硅剖面示意图。
图4是经过亚胺化后,局部氧化多孔硅的低阻硅剖面示意图。
图5是实施例2的实施步骤示意图。
图6是实施例3的实施步骤示意图。
图7是实施例4的实施步骤示意图。
具体实施方式
实施例1,在P型低阻硅衬底区域1上,选择制作多孔硅区域2。
首先取一低阻(1~30Ω.cm)Si衬底上生长一层氮化硅或蒸发CrAu掩膜,用常规光刻方法,涂敷光刻胶,光刻、显影出形成多孔硅的窗口,见图1(a)。去除光刻胶,清洗后,把该片单面放入40%HF溶液内,电流密度为5~10mA/cm2,时间可以20分钟~3小时,如果需要介电常数低一点,衬底损耗小一点,可取较长反应时间。然后,由此形成局部多孔硅,见图1(b)。用碘/碘化钾和盐酸去除CrAu掩膜,见图1(c)。把生长好多孔硅的低阻硅片,放入氧化炉内,先通入干氧,升温至300℃,再通入湿氧,逐步升温到氧化温度(600~1180℃),升温过程缓慢,持续4~10小时,恒温湿氧化1~2小时,干氧化0.5~1小时,继续通入干氧,自然降温至200℃以下,在低阻硅上形成局部氧化多孔硅。见图2。把上述片子放入烘箱,升温至200℃后取出,涂敷聚酰亚胺,转速为3000~4000转,时间为1分钟。见图3(a)。把涂敷聚酰亚胺层的片子放入烘箱,先升温至80℃,半小时后继续升温至100℃、45分钟后,取出片子、涂敷光刻正胶,光刻,显影,去除划片槽上的聚酰亚胺层。见图3(b)。去除光刻胶,逐步升温至200℃。见图3(c)。通入氮气,逐步升温至300℃,恒温1~2小时,完成亚胺化。见图4。至此完成整个工艺过程。
实施例2,在上述实施例1中,已完成局部多孔硅区域2,即图1(c)步骤后,如果需要可以继续制作局部多孔硅区域3。区域2和区域3可以是不同的厚度,原则上区域2要比区域3薄。具体实施方式见图5。
首先在含有区域1和区域2的低阻硅衬底上,见图5(a)。蒸发一层CrAu后,涂敷光刻胶,80℃前烘15分钟,光刻、显影,开出欲多孔硅的窗口,见图5(b)。去除光刻胶,清洗后,把该片单面放入40%HF溶液内,电流密度为5~10mA/cm2,时间为2~3小时,然后,由此形成局部多孔硅区域3,见图5(c)。去除CrAu掩膜,见图5(d)。后面布置同实施例中的图2、3、4。图5(e)进行氧化,图5(f)涂敷聚酰亚胺层,图5(g)涂正胶、光刻、显影,开出划片槽,图5(h)去正胶、亚胺化。至此完成整个工艺过程。
实施例3,在P型低阻硅衬底区域1上用外延的方法生长一层N型低阻硅9后,再在其上制作区域2和区域10。具体实施例见图6。
首先在P型低阻硅衬底上,用常规气相外延、液相外延或分子束外延、金属有机化学气相淀积的方法生长一层1~10微米的N型低阻硅区域9,见图6(a)。再在其上蒸发一层CrAu掩膜,涂敷光刻胶后,光刻显影,腐蚀CrAu,开出需要形成多孔硅的区域2,见图6(b)。去除光刻胶后,重新涂敷光刻胶,光刻、显影,腐蚀CrAu,开出需要形成多孔硅区域10,见图6(c)把片子清洗干净,放入1~40%HF溶液中,形成多孔硅区域2和区域10,见图6(d)。用碘加碘化钾去除CrAu,见图6(e)。把该片放入氧化炉内,先通入干氧,升温至300℃,再通入湿氧,逐步升温到氧化温度(600~1000℃),升温过程缓慢,持续4~10小时,恒温湿氧化1~2小时,干氧化0.5~1小时,继续通入干氧,自然降温至200℃以下,在低阻硅上形成局部氧化多孔硅,见图6(f)。至此完成整个工艺过程。
实施例4,在P型低阻硅衬底区域1上用离子注入或扩散的方法形成一N型低阻硅区域12后,再在其上制作区域2和区域10。具体实施例见图7。
首先在清洁的P型低阻硅衬底区域1上,氧化1微米厚度的二氧化硅11,涂胶、光刻,腐蚀二氧化硅,开出窗口,去除光刻胶、清洗,见图7(a)。用常规热扩散的方法扩磷,形成N区域12,见图7(b)。如果采用离子注入形成N区域的方法,可以省略第一步氧化。在上述片子上蒸发CrAu掩膜,涂敷光刻胶,光刻、显影,腐蚀CrAu,开出形成多孔硅的区域2和区域10,见图7(c)。放入HF溶液中形成多孔硅,见图7(d)。用碘加碘化钾去除CrAu保护层,清洗干净,把该片放入氧化炉内,先通入干氧,升温至300℃,再通入湿氧,逐步升温到氧化温度(600~1000℃),持续4~10小时,恒温湿氧化1~2小时,干氧化0.5~1小时,继续通入干氧,自然降温至200℃以下,在低阻硅上形成局部氧化多孔硅,见图7(e)。至此完成整个工艺过程。
Claims (2)
1.一种含氧化多孔硅的低阻硅衬底,其特征在于:该衬底的一个表面由区域1和区域2甚至区域3组成;区域1是低阻硅区域,区域2和区域3是形成在低阻硅衬底上的含氧化多孔硅区域;根据区域2和区域3上电路所要求的阻抗和介电常数值,可选择不同的含氧化多孔硅的多孔度、孔径和厚度来满足其要求;区域1、区域2和区域3上覆盖有聚酰亚胺层。
2.一种含氧化多孔硅的低阻硅衬底的制备方法,包括以低阻硅为原料,用金属或氮化硅做掩膜,选择区域形成多孔硅,氧化,涂敷聚酰亚胺,成膜、亚胺化四步,其特征在于具体步骤如下:
第一步 形成多孔硅
1).常规清洗硅片
2).在低阻硅表面采用微电子的LPCVD技术生长一层氮化硅掩膜或用蒸发镀膜技术在低阻硅表面形成CrAu掩膜
3).涂敷光刻胶,前烘,光刻、显影出形成多孔硅的窗口
4).分别用丙酮、酒精和去离子水去除表面光刻胶
5).把硅片单面放入5~40%HF溶液内,电流密度为5~30mA/cm2,时间为0.5~3小时
6).加上反向电场2~10分钟后,取出硅片
7).放入去离子水中浸泡、清洗后,用酒精脱水
8).去除CrAu或氮化硅掩膜
如制作无源元器件衬底,2),3),4)步省略;
第二步 氧化
1).把生长好多孔硅的硅片,放入氧化炉内,先通入干氧,升温至300℃,再通入湿氧
2).逐步升温到氧化温度600~1180℃,升温过程持续4~10小时
3).恒温湿氧化1~2小时,干氧化0.5~1小时
4).继续通入干氧,自然降温至200℃以下,把硅片取出;
第三步 涂敷聚酰亚胺层
1).把清洁的氧化多孔硅片放入普通烘箱内,从室温升至200℃,时间为半小时
2).利用旋转离心涂胶工艺,将固体含量10-30%的聚酰亚胺胶液均匀涂布在氧化多孔硅片的表面,转速为3000~4000rpm,温度为20℃,涂布时间为60秒
3).把涂敷完聚酰亚胺层的基片,放入80℃的烘箱内加热半小时,继续升温至100℃,45分钟
4).涂光刻正胶,4000转,30分钟,前烘15min,光刻,显影,去除不需要的聚酰亚胺
5).分别用丙酮、酒精和去离子水去除光刻正胶;
第四步 成膜、亚胺化
1).将上三步完成的硅片放入烘箱内进行热处理:100℃半小时→125℃半小时→150℃半小时→175℃半小时→200℃半小时
2).通入氮气,继续升温至300℃,时间为1~2小时,使聚酰亚胺亚胺化,至此,含氧化多孔硅的低阻硅衬底制备完毕。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03142205 CN1226774C (zh) | 2003-08-11 | 2003-08-11 | 含氧化多孔硅的低阻硅衬底及其制备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03142205 CN1226774C (zh) | 2003-08-11 | 2003-08-11 | 含氧化多孔硅的低阻硅衬底及其制备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1484280A CN1484280A (zh) | 2004-03-24 |
CN1226774C true CN1226774C (zh) | 2005-11-09 |
Family
ID=34155655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03142205 Expired - Fee Related CN1226774C (zh) | 2003-08-11 | 2003-08-11 | 含氧化多孔硅的低阻硅衬底及其制备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1226774C (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7608470B2 (en) * | 2005-06-28 | 2009-10-27 | Intel Corporation | Interconnection device including one or more embedded vias and method of producing the same |
CN100404408C (zh) * | 2005-11-16 | 2008-07-23 | 华东师范大学 | 一种非制冷红外探测器隔热衬底制作方法 |
CN100440650C (zh) * | 2007-03-21 | 2008-12-03 | 山东华光光电子有限公司 | 一种半导体激光器掩蔽膜的制作方法 |
EP3144958B1 (en) * | 2015-09-17 | 2021-03-17 | Soitec | Structure for radiofrequency applications and process for manufacturing such a structure |
CN106044704B (zh) * | 2016-06-27 | 2017-09-29 | 李岩 | 微电子机械系统结构形成方法 |
CN111699551B (zh) * | 2019-01-15 | 2023-10-17 | 深圳市汇顶科技股份有限公司 | 芯片及芯片的制造方法 |
-
2003
- 2003-08-11 CN CN 03142205 patent/CN1226774C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1484280A (zh) | 2004-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102614826B1 (ko) | 결합 전송 라인 공진 rf 필터 | |
JP6803901B2 (ja) | 半導体製品用絶縁層構造及びその作製方法 | |
JP2019123851A (ja) | ミリ波アンテナ用フィルム | |
EP0969500B1 (en) | Single crystal silicon on polycrystalline silicon integrated circuits | |
US20220359272A1 (en) | Semiconductor structure comprising an underground porous layer, for rf applications | |
WO2001086709A3 (en) | Simplified method to produce nanoporous silicon-based films | |
US8481106B2 (en) | High-dielectric constant thin film metal oxides on silicon wafers for capacitor applications and methods of manufacture | |
CN1226774C (zh) | 含氧化多孔硅的低阻硅衬底及其制备 | |
TW200811891A (en) | Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof | |
US20050104188A1 (en) | Optimum padset for wire bonding rf technologies with high-q inductors | |
CN111834518B (zh) | 一种多层膜结构衬底上的压电单晶薄膜及其制备方法 | |
JP4640878B2 (ja) | 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法 | |
JP3959790B2 (ja) | 半導体装置の製造方法 | |
KR101607962B1 (ko) | 저온-용액공정으로 제조된 알루미나/폴리이미드 게이트 절연체 및 이를 포함하는 박막 트랜지스터 | |
US20160307794A1 (en) | Self-forming metal barriers | |
CN114843067B (zh) | 一种柔性电感及其制备方法 | |
RU2040131C1 (ru) | Способ изготовления тонкопленочной микросхемы | |
CN110931288B (zh) | 一种平行双触点接触式开关的制造方法 | |
KR20050059055A (ko) | 고 주파수 기술로 사용하기 위한 전기 전도성 구조물들을제조하는 방법 | |
US20040256350A1 (en) | Methods for forming a conductor on a dielectric | |
JP2022553186A (ja) | 高温プリント回路基板の基板 | |
KR20000003455A (ko) | 반도체 장치의 탄탈륨산화막 캐패시터 제조방법 | |
CN116741767A (zh) | 一种在铁氧体基片上高附着性能的薄膜电路及其制作方法 | |
CN114229838A (zh) | 一种石墨烯器件、多层膜及其制作方法和应用 | |
KR100448859B1 (ko) | 반도체소자의게이트전극형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |