JP4640878B2 - 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法 - Google Patents

低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法 Download PDF

Info

Publication number
JP4640878B2
JP4640878B2 JP2000185606A JP2000185606A JP4640878B2 JP 4640878 B2 JP4640878 B2 JP 4640878B2 JP 2000185606 A JP2000185606 A JP 2000185606A JP 2000185606 A JP2000185606 A JP 2000185606A JP 4640878 B2 JP4640878 B2 JP 4640878B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
dielectric constant
resin insulating
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000185606A
Other languages
English (en)
Other versions
JP2002009202A (ja
Inventor
義克 石月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000185606A priority Critical patent/JP4640878B2/ja
Publication of JP2002009202A publication Critical patent/JP2002009202A/ja
Application granted granted Critical
Publication of JP4640878B2 publication Critical patent/JP4640878B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacture Of Porous Articles, And Recovery And Treatment Of Waste Products (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、低誘電率樹脂絶縁層を用いた回路基板或いは該低誘電率樹脂絶縁層を用いた薄膜多層回路フイルムを製造するのに好適な方法に関する。
【0002】
【従来の技術】
現在、樹脂絶縁層を用いた回路基板或いは樹脂絶縁層を用いた薄膜多層回路フィルムを構成する絶縁層材料として、誘電率が3.5以上もある樹脂材料を用いている為、信号伝送回路の場合、寄生容量に依る信号の伝播遅延が発生する。
【0003】
そこで、絶縁層を構成する樹脂材料の誘電率を低下させる為、樹脂材料の構造中にフッ素などを導入することが行なわれているが、誘電率を2.5以下にすることは実現されていないし、しかも、フッ素を含む絶縁層は積層し難く、多層回路基板や多層回路フィルムを形成することは困難であり、コストも高くなる。
【0004】
また、樹脂材料中に熱分解する物質を添加しておき、絶縁層を形成してから加熱することで空洞を発生させ、誘電率を低下させることが行なわれているが、このようにして形成された絶縁層は、層の強度や密着性に問題がある。
【0005】
【発明が解決しようとする課題】
本発明では、樹脂絶縁層を微細な多孔質にすることで、強度の低下を招来することなく誘電率を低下させ、その低誘電率樹脂絶縁層を用いた回路基板や薄膜多層回路フィルムを実現し、信号伝播の遅延を低減しようとする。
【0006】
【課題を解決するための手段】
本発明では、樹脂絶縁層に金属微粒子を分散させ、その金属微粒子を化学エッチングすることで該樹脂絶縁層を多孔質化して誘電率を低減させることが基本になっている。
【0007】
前記手段を採ることに依り、強度を低下させることなく多孔質化して誘電率を低下させた樹脂絶縁層を実現することができ、従って、その樹脂絶縁膜を用いた回路基板や薄膜多層回路フィルムは強度が高いので取り扱いが容易であり、そして、該基板やフィルムに作り込まれた回路では、信号伝播遅延が少ないので、良質の情報伝送や通信が可能になる。
【0008】
【発明の実施の形態】
実施の形態1
図1乃至図3は本発明の実施の形態1を説明する為の工程要所に於ける絶縁層を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【0009】
図1(A)参照
1−(1)
スパッタリング法を適用することに依り、シリコン・ウエハ1上にCu層を形成する。
【0010】
1−(2)
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチャントを硫酸アンモニウム及び硫酸ナトリウムとするウエット・エッチング法を適用することに依り、前記Cu層をエッチングして導体2を形成する。
【0011】
尚、断面の関係で図示されていないが、この段階で必要箇所にビア(導電プラグ)を形成してよい。
【0012】
1−(3)
スパッタリング法を適用することに依り、厚さが100〔nm〕のCrからなるバリヤ層3を形成する。尚、バリヤ層3の材料としては、前記Crの他、Ti、Al、Ni、Auなどを用いて良い。
【0013】
1−(4)
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチャントをフェリシアン化カリウム及び水酸化ナトリウムとするウエット・エッチング法を適用することに依り、Crからなるバリヤ層3のうち、Cuからなる導体2を覆うもの以外をエッチングして除去する。
【0014】
図1(B)参照
1−(5)
工程1−(4)で形成したレジスト膜を除去してから、スピン・コート法を適用することに依り、ポリイミドからなる絶縁層4を形成してから温度400〔℃〕、時間60〔分〕の加熱を行なう。尚、この工程を経た絶縁膜4の厚さは約10〔μm〕程度である。
【0015】
図2(A)参照
2−(1)
スパッタリング法を適用することに依り、厚さが0.5〔μm〕のCuからなる拡散用金属層5を成膜する。
【0016】
図2(B)参照
2−(2)
温度400〔℃〕、時間60〔分〕の熱処理を行なって、拡散用金属層5からポリイミドからなる絶縁層4内にCuの微粒子6を拡散させる。
【0017】
拡散用金属層5から樹脂層4内にCuの微粒子6を拡散するには、前記熱処理の他、高温雰囲気中に放置、高温多湿雰囲気中に放置等の手段を採っても良い。
【0018】
2−(3)
化学機械研磨(chemical mechanical polishing:CMP)法を適用することに依り、Cuからなる拡散用金属層5を研磨して除去する。
【0019】
図3参照
3−(1)
全体を硫酸中に浸漬して超音波を加える処理を10〔分〕間実施すると、絶縁層4内に分散していたCuの微粒子6がエッチングされ、その結果、絶縁層4には径が100〔Å〕以下の空洞6Aが生成されて多孔質となる。
【0020】
本発明の場合、前記したように、下層の導体2はCrからなるバリヤ層3で覆われているので、この化学エッチングに依って導体2が損傷されることは皆無である。
【0021】
前記工程を経て得られた多孔質化絶縁層4の誘電率を測定したところ、2.4なる値が得られた。因みに、従来の技術に依って多孔質化した絶縁層に於ける誘電率は2.5であるから、本発明に依った場合、僅かではあるが低い値が得られた。この理由は、分子レベルの大きさで空洞を形成した場合と、金属微粒子の大きさで空洞を形成した場合とでは、空洞率に違いがある為である。
【0022】
本発明に依った場合、誘電率を低下させることができるのもさることながら、多孔質化しても分子構造に大きな影響を与えることがなく、従って、基材の物性を維持することができるので、強度並びに密着性の低下は生じない。
【0023】
実施の形態2
図4乃至図7は本発明の実施の形態2を説明する為の工程要所に於ける絶縁層を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【0024】
図4(A)参照
4−(1)
リソグラフィ技術に於けるレジスト・プロセス、スパッタリング法、リフト・オフ法を適用することに依り、ガラスからなる支持基板11に樹脂薄膜多層回路フィルム形成予定部分に開口をもち且つ厚さが0.1〔μm〕のCrからなる密着層12を形成する。
【0025】
支持基板11の材料としては、ガラスの他にシリコン・ウエハ、セラミックス基板などを用いることができ、また、密着層12の材料としては、実施の形態1と同様、樹脂との密着性が良好なCu、Ti、Niなど、シラン・カップリング剤などのカップリング剤を用いることができる。
【0026】
図4(B)参照
4−(2)
スピン・コート法を適用することに依り、ポリイミドの前駆体であるポリアミック酸を塗布してから、温度400〔℃〕、時間60〔分〕のキュアーを行って、厚さが5〔μm〕のポリイミドからなる絶縁層13(第一層)を形成する。
【0027】
この絶縁層13には、ポリイミドの他に種々な材料を用いることが可能であるが、後のプロセスに耐え得る材料として、現状ではポリイミドが最良であるが、そのポリイミドも、感光性があるもの、フィルム状のもの、感光性をもったフィルム状のものなど、種々な種類のものがあり、そして、フィルム状のものを用いる場合、スピン・コート法ではなく、貼り合わせで絶縁層13を形成することができる。
【0028】
4−(3)
実施の形態1と同様にしてCuからなる配線14、ビア15、ポリイミドからなる絶縁層16(第二層)を形成し、次いで、同様の工程を繰り返すことで配線17、ビア18、絶縁層19(第三層)、配線20を形成する。
【0029】
図5(A)参照
5−(1)
密着層12のエッジ、即ち、密着層12と薄膜多層回路フィルム領域との界面に図示の矢印に見られるようにYAGレーザを照射する。
【0030】
図5(B)参照
5−(2)
工程5−(1)で説明したYAGレーザの照射に依って、薄膜多層回路フィルム領域とその周囲との間には、図示されているような切り溝19Aが形成されて分離される。
【0031】
尚、薄膜多層回路フィルム領域を周囲から分離するには、支持基板11の裏面から薄膜多層回路フィルム領域の全域にレーザや紫外線等を照射するようにしても良く、その場合、支持基板11はガラスなどの透明体であることが必要であり、紫外線を用いる場合には、絶縁層13が感光性のものであることが必要である。
【0032】
図6参照
6−(1)
薄膜多層回路フィルム領域を支持基板11から剥離し、フレキシブル薄膜多層回路フィルム21を取り出すが、この際、超音波を加えることで、剥離が容易になり、また、支持基板11とフレキシブル薄膜多層回路フィルム21との間に水分が入り込むと自然に分離して浮いてくる。
【0033】
剥離が困難である場合には、表面に粘着テープを貼付し、その粘着テープを剥離することで、同時にフレキシブル薄膜多層回路フィルム21を取り出すことができる。
【0034】
図7参照
7−(1)
完成された樹脂絶縁層を用いたフレキシブル薄膜多層回路フィルムを剥離した後、フェリシアン化カリウム及び水酸化ナトリウムをエッチャントとして支持基板11上のCrからなる密着層12を剥離することで、その上の不要になった絶縁層13などを同時に除去する。
【0035】
7−(2)
表面に形成された諸被膜が全て除去された支持基板11は、プラズマ照射、再研磨、スクラブなどの処理を施し、再使用することができる。
【0036】
本発明に依る低誘電率樹脂絶縁膜の用途としては、樹脂薄膜多層回路基板、プリント配線板、MCM(multi chip module)基板、半導体チップなどに応用することができ、また、フレキシブルである薄膜多層回路フィルムは、デバイスとMCM基板とを結ぶインターポーザ、ガラス・エポキシ回路基板などに接合したプリント回路基板、セラミックス回路基板などに接合したMCM、その他の電子装置に応用できるなど多岐に亙る。
【0037】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができ、以下、それを付記として例示する。
【0038】
(付記1)
基板(例えばシリコン・ウエハ1)に樹脂絶縁層(例えばポリイミドからなる絶縁層4)を形成してから金属微粒子(例えばCuの微粒子6)を拡散する工程と、
該金属微粒子を化学エッチングして微細な孔(例えば空洞6A)を生成して該樹脂絶縁層を多孔質化する工程と
が含まれてなることを特徴とする低誘電率樹脂絶縁層の製造方法。(1)
【0039】
(付記2)
基板(例えばシリコン・ウエハ1)上に配線などの導体(例えば導体2)を形成してから該導体を覆うバリヤ層(例えばバリヤ層3)を形成する工程と、
全面を覆う樹脂絶縁層(例えばポリイミドからなる絶縁層4)及び拡散用金属層(例えばCuからなる拡散用金属層5)を積層形成する工程と、
該拡散用金属層から該樹脂絶縁層に金属微粒子(Cuの微粒子6)を拡散させてから該拡散用金属層を除去する工程と、
該樹脂絶縁層に拡散された金属微粒子のみを化学エッチングして微細な孔(例えば空洞6A)を生成させて該樹脂絶縁層を多孔質化する工程と
が含まれてなることを特徴とする低誘電率樹脂絶縁層を用いた回路基板の製造方法。(2)
【0040】
(付記3)
(付記2)に於いて、前記樹脂絶縁層を多孔質化する工程を経た後、
該多孔質化樹脂絶縁膜上に配線などの導体を形成してから該導体を覆うバリヤ層を形成する工程と、全面を覆う樹脂絶縁層及び拡散用金属層を積層形成する工程と、該拡散用金属層から該樹脂絶縁層に金属微粒子を拡散させてから該拡散用金属層を除去する工程と、該樹脂絶縁層に拡散された金属微粒子のみを化学エッチングして微細な孔を生成させて該樹脂絶縁層を多孔質化する工程とを繰り返して多層にすること
を特徴とする低誘電率樹脂絶縁層を用いた回路基板の製造方法。
【0041】
(付記4)
支持基板(例えばガラスからなる支持基板11)上に該支持基板とは密着性が低い第一の樹脂絶縁層(例えばポリイミドからなる絶縁層13)を形成する工程と、
該第一の樹脂絶縁層上に配線などの第一の導体(例えば配線14)を形成してから該第一の導体を覆うバリヤ層(図示せず)を形成する工程と、
全面を覆う第二の樹脂絶縁層(例えばポリイミドからなる絶縁層16)及び拡散用金属層(例えば銅層)
を積層形成する工程と、
該拡散用金属層から該第二の樹脂絶縁層に金属微粒子(例えば銅の微粒子)を拡散させてから該拡散用金属層を除去する工程と、
該第二の樹脂絶縁層に拡散された金属微粒子のみを化学エッチングして微細な孔を生成させて該第二の樹脂絶縁層を多孔質化する工程と、
該固定基板上の第一の絶縁層から最表面層までを剥離してフレキシブル薄膜多層回路フィルムとする工程と
が含まれてなることを特徴とする低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法。(3)
【0042】
【発明の効果】
本発明に依る低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法に於いては、基板に樹脂絶縁層を形成してから金属微粒子を拡散し、該金属微粒子を化学エッチングして微細な孔を生成して該樹脂絶縁層を多孔質化することが基本になっている。
【0043】
前記構成を採ることに依り、強度を低下させることなく多孔質化して誘電率を低下させた樹脂絶縁層を実現することができ、従って、その樹脂絶縁膜を用いた回路基板や薄膜多層回路フィルムは強度が高いので取り扱いが容易であり、そして、該基板やフィルムに作り込まれた回路では、信号伝播遅延が少ないので、良質の情報伝送や通信が可能になる。
【図面の簡単な説明】
【図1】本発明の実施の形態1を説明する為の工程要所に於ける絶縁層を表す要部切断側面図である。
【図2】本発明の実施の形態1を説明する為の工程要所に於ける絶縁層を表す要部切断側面図である。
【図3】本発明の実施の形態1を説明する為の工程要所に於ける絶縁層を表す要部切断側面図である。
【図4】本発明の実施の形態2を説明する為の工程要所に於ける絶縁層を表す要部切断側面図である。
【図5】本発明の実施の形態2を説明する為の工程要所に於ける絶縁層を表す要部切断側面図である。
【図6】本発明の実施の形態2を説明する為の工程要所に於ける絶縁層を表す要部切断側面図である。
【図7】本発明の実施の形態2を説明する為の工程要所に於ける絶縁層を表す要部切断側面図である。
【符号の説明】
1 シリコン・ウエハ
2 導体
3 バリヤ層
4 絶縁層
5 拡散用金属層
6 Cuの微粒子
6A 空洞

Claims (2)

  1. 基板上に導体を形成してから該導体を覆うバリヤ層を形成する工程と、
    全面を覆う樹脂絶縁層及び拡散用金属層を積層形成する工程と、
    該拡散用金属層から該樹脂絶縁層に金属微粒子を拡散させてから該拡散用金属層を除去する工程と、
    該樹脂絶縁層に拡散された金属微粒子のみを化学エッチングして孔を生成させて該樹脂絶縁層を多孔質化する工程と
    が含まれてなることを特徴とする低誘電率樹脂絶縁層を用いた回路基板の製造方法。
  2. 支持基板上に第一の樹脂絶縁層を形成する工程と、
    該第一の樹脂絶縁層上に第一の導体を形成してから該第一の導体を覆うバリヤ層を形成する工程と、
    全面を覆う第二の樹脂絶縁層及び拡散用金属層を積層形成する工程と、
    該拡散用金属層から該第二の樹脂絶縁層に金属微粒子を拡散させてから該拡散用金属層を除去する工程と、
    該第二の樹脂絶縁層に拡散された金属微粒子のみを化学エッチングして孔を生成させて該第二の樹脂絶縁層を多孔質化する工程と、
    該支持基板上の第一の樹脂絶縁層から最表面層までを剥離してフレキシブル薄膜多層回路フィルムとする工程と
    が含まれてなることを特徴とする低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法。
JP2000185606A 2000-06-21 2000-06-21 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法 Expired - Fee Related JP4640878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000185606A JP4640878B2 (ja) 2000-06-21 2000-06-21 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000185606A JP4640878B2 (ja) 2000-06-21 2000-06-21 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法

Publications (2)

Publication Number Publication Date
JP2002009202A JP2002009202A (ja) 2002-01-11
JP4640878B2 true JP4640878B2 (ja) 2011-03-02

Family

ID=18685910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000185606A Expired - Fee Related JP4640878B2 (ja) 2000-06-21 2000-06-21 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法

Country Status (1)

Country Link
JP (1) JP4640878B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ
JP4549691B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法
US7545042B2 (en) 2005-12-22 2009-06-09 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
US8051557B2 (en) 2006-03-31 2011-11-08 Princo Corp. Substrate with multi-layer interconnection structure and method of manufacturing the same
TWI381433B (zh) 2006-07-27 2013-01-01 Princo Corp 結合ic整合基板與載板之結構及其製造方法與電子裝置之製造方法
JP4577526B2 (ja) * 2007-07-17 2010-11-10 ソニーケミカル&インフォメーションデバイス株式会社 フレキシブル配線回路基板の製造方法
JP2014022459A (ja) * 2012-07-13 2014-02-03 Asahi Kasei E-Materials Corp 積層体及びフレキシブルデバイスの製造方法
CN104869754B (zh) 2014-02-25 2018-06-26 财团法人工业技术研究院 嵌有导线的软性基板及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167265A (ja) * 1991-12-11 1993-07-02 Oki Electric Ind Co Ltd 高速信号用プリント配線板
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JPH07202439A (ja) * 1993-12-27 1995-08-04 Furukawa Electric Co Ltd:The 高周波用多層回路基板
JPH09296057A (ja) * 1996-05-01 1997-11-18 Agency Of Ind Science & Technol 高分子成形体の凹凸状表面形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167265A (ja) * 1991-12-11 1993-07-02 Oki Electric Ind Co Ltd 高速信号用プリント配線板
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JPH07202439A (ja) * 1993-12-27 1995-08-04 Furukawa Electric Co Ltd:The 高周波用多層回路基板
JPH09296057A (ja) * 1996-05-01 1997-11-18 Agency Of Ind Science & Technol 高分子成形体の凹凸状表面形成方法

Also Published As

Publication number Publication date
JP2002009202A (ja) 2002-01-11

Similar Documents

Publication Publication Date Title
US10172235B1 (en) Wiring board and method for manufacturing the same
JP3630777B2 (ja) マルチチップ・モジュールの製造方法
TWI288448B (en) Semiconductor device and method of manufacturing the same
US20060220167A1 (en) IC package with prefabricated film capacitor
JPH0923065A (ja) 薄膜多層配線基板及びその製法
WO2004006331A1 (ja) 多層配線回路モジュール及びその製造方法
TW200929477A (en) Interposer and method for manufacturing interposer
JP4640878B2 (ja) 低誘電率樹脂絶縁層を用いた回路基板の製造方法及び低誘電率樹脂絶縁層を用いた薄膜多層回路フィルムの製造方法
JP2024050818A (ja) パッケージング基板及びこれを含む半導体装置
JP4285629B2 (ja) 集積回路を搭載するインターポーザ基板の作製方法
JP2000196243A (ja) フレキシブル多層回路基板の製造方法
JP7254930B2 (ja) パッケージング基板及びこれを含む半導体装置
US11075130B2 (en) Package substrate having polymer-derived ceramic core
JP3272945B2 (ja) 配線基板の製造方法
KR20210071075A (ko) 패키징 기판 및 이의 제조방법
KR102412292B1 (ko) 패키징 기판 및 이를 포함하는 반도체 장치
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
TWI656605B (zh) 線路板的製造方法
JP2006080399A (ja) 半導体装置および半導体装置の製造方法
JPH0582711A (ja) 配線基板の製造方法
JPH11274296A (ja) 多層配線構造及びその形成方法
JP2002280451A (ja) 多層配線形成方法
TW423034B (en) Method for forming low-impedance high-density deposited-on-laminate structures having reduced stress
JP2917909B2 (ja) 多層配線基板の製造方法
JPH0964536A (ja) 薄膜配線基板およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees