KR20190108138A - 반도체 구조를 위한 지지부 - Google Patents

반도체 구조를 위한 지지부 Download PDF

Info

Publication number
KR20190108138A
KR20190108138A KR1020197024048A KR20197024048A KR20190108138A KR 20190108138 A KR20190108138 A KR 20190108138A KR 1020197024048 A KR1020197024048 A KR 1020197024048A KR 20197024048 A KR20197024048 A KR 20197024048A KR 20190108138 A KR20190108138 A KR 20190108138A
Authority
KR
South Korea
Prior art keywords
layer
support
supports
trapping layer
insulating layer
Prior art date
Application number
KR1020197024048A
Other languages
English (en)
Inventor
패트릭 레이노드
마르셀 브뢰까르
프레데릭 알리베르
크리스텔 베이티조우
루차나 카펠로
이사벨 베르트랑
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20190108138A publication Critical patent/KR20190108138A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 반도체 구조를 위한 지지부(1)에 관한 것이며, 그 지지부(1)는, 베이스 기판(3), 베이스 기판(3) 상에 위치되고, 20 nm 초과의 두께를 갖는 제1 실리콘 이산화물 절연층(2a), 및 제1 절연층(2a) 상에 위치되고, 1000 ohm.cm 초과의 저항률 및 5 미크론 초과의 두께를 갖는 전하 트래핑 층(2)을 포함한다.

Description

반도체 구조를 위한 지지부
본 발명은 반도체 구조를 위한 지지부에 관한 것이다.
집적 디바이스들은 일반적으로, 이들의 제작 동안 주로 이들을 유지하는 역할을 하는 기판들 상에 형성된다. 그러나, 이들 디바이스들의 집적도 및 예상되는 성능의 증가는 이들의 성능과 이들이 형성되는 기판의 특성들이 점점 더 강하게 커플링되게 하였다. 이는 특히, 전기 통신 분야(전화 통신, Wi-Fi, 블루투스 등)에서 특히 채용되는, 약 3 kHz 내지 300 GHz에 포함되는 주파수를 갖는 RF 디바이스 프로세싱 신호들에 해당된다.
디바이스/기판 커플링의 예로서, 집적 디바이스들을 통해 전파되는 고-주파수 신호들에 의해 생성되는 전자기장들이 기판의 벌크 내에 침투하고, 기판에서 발견되는 임의의 전하 캐리어들과 상호 작용한다. 이는 신호의 전력의 일부를 소비하는 커플링 손실들, 그리고 가능하게는 컴포넌트들 간의 크로스토크를 초래한다.
커플링의 제2 예에 따르면, 기판 전하 캐리어들은 원하지 않는 고조파들을 생성할 수 있으며, 그 고조파들은 집적 디바이스들을 통해 전파되는 신호들과 간섭하여 디바이스 품질을 저하시킬 수 있다.
이러한 효과들은, 채용된 기판이, 집적 디바이스들이 상부에 그리고 내부에 형성되는 유용한 층과 지지부 사이에 매립된 절연층을 포함하는 경우, 특히 관찰 가능하다. 절연층에 트래핑된 전하들은 상보적인 부호의 전하들이 이 절연층 아래에 축적되게 하여, 지지부에 전도성 평면이 형성되게 한다. 이러한 전도성 평면에서, 유용한 층의 컴포넌트들에 의해 생성되는 전자기장들과 이동 전하들이 강하게 상호 작용할 가능성이 있다.
이러한 효과를 방지 또는 제한하기 위해, 매립된 절연층과 지지부 사이에서 절연층 바로 아래에, 전하 트래핑 층, 예컨대 1 내지 5 미크론(micron)의 다결정질 실리콘의 층을 삽입하는 것이 알려져 있다. 이어서, 다결정을 형성하는 입자들의 경계들이 전하 트랩들을 형성하며, 트래핑되는 전하 캐리어들은 가능하게는, 트래핑 층 그 자체 또는 하부 지지부로부터 유래한다. 따라서, 절연층 아래의 전도성 평면의 형성이 방지된다. 이러한 타입의 기판의 제작은, 예컨대, 문헌들 제FR2860341호, 제FR2933233호, 제FR2953640호, 제US2015115480호, 제US7268060호, 또는 제US6544656호에서 설명된다.
트래핑 층의 존재 시에, 디바이스/기판 커플링은 지지부 내의 이동 전하들과 전자기장들 간의 상호 작용의 강도에 따라 좌우되고, 그에 따라, 이러한 지지부 내로의 이들 전자기장들의 침투 깊이에 따라 좌우된다. 이들 전하들의 밀도 및/또는 이동도는 지지부의 저항률에 따라 좌우된다.
지지부의 저항률이 비교적 높은 경우, 즉 1000 ohm.cm 초과인 경우(그리고 그에 따라 전하 밀도가 비교적 낮은 경우), 1 내지 5 미크론 두께의 트래핑 층은, 전자기장이 지지부 내에 깊이 침투하는 경우에도, 디바이스/기판 커플링을 제한하는 데 적합할 수 있다. 신호들의 무결성, 그리고 그에 따른 유용한 층에 집적된 디바이스들의 무선 주파수(RF) 성능이 보존된다.
대조적으로, 지지부의 저항률이 더 낮은 경우, 즉 1000 ohm.cm 미만인 경우, 또는 집적 디바이스로부터 예상되는 성능이 높은 경우, 전하들이 기판 내로 더 깊이 이동하게 되는 구역을 시프팅하고, 이러한 지지부 내로의 전자기장들의 침투 깊이를 제한하기 위해, 두께가 5 미크론 초과, 또는 심지어 10 또는 20 미크론 초과인 매우 두꺼운 트래핑 층을 형성할 수 있는 것이 바람직할 것이다. 따라서, 이들 전자기장들과의 상호 작용들이 방지될 수 있고, 유용한 층 내에 집적된 디바이스들의 성능이 개선될 수 있다.
그러나, 5 미크론 이상 트래핑 층의 두께를 증가시키는 것이 항상 예상되는 성능 개선을 발생시키지는 않는다는 것이 관찰되었는데, 이는 특히, 이러한 층이 받게 될 가능성이 있는 열 처리들 동안 이러한 층이 재결정화될 가능성이 있기 때문이다. 이들 열 처리들은 기판의 유용한 층 내에 또는 상에 RF 집적 디바이스를 제작하는 데 요구되는 열 처리들, 또는 기판 그 자체를 생성하는 데 요구되는 열 처리들에 대응할 수 있다.
이러한 층의 재결정화를 방지하기 위해, 문헌 제US9129800호는 결정질 지지부와 전하 트래핑 층 사이에 실리콘 산화물 층을 형성하는 것을 고려한다.
이 문헌에 따르면, 이러한 층은, 열 처리들의 적용 후에, 2 nm 미만의 최종 두께를 갖기 위해, 열 처리들의 적용 전에, 0.5 내지 10 nm의 비교적 얇은 초기 두께를 가질 필요가 있다.
다르게 말하자면, 이러한 층의 초기 두께는, 기판의 RF 성능에 악영향을 미치지 않기 위해 기판이 받게 될 서멀 버짓(thermal budget)에 따라 선택되어야만 한다.
열 처리의 전체 지속기간 동안 절연층이 존재하지 않는 경우, 트래핑 층은 부분적으로 또는 완전히 재결정화될 가능성이 있다. 결과적으로, 더 낮은 결정 입계 밀도(grain boundary density) 또는 이들 입자들의 큰 사이즈는 층의 트래핑 특성들을 감소시킨다.
절연 산화물 층의 최종 두께가 2 nm를 초과하는 경우, 이는 지지부에 존재하는 전하들에 대해 투명하지 않게 된다. 따라서, 이들 전하들은 터널 효과에 의해서만 절연층을 통과할 수 있으며, 다결정질 층 내에 확산되어 그 다결정질 층에 트래핑될 수 없다. 따라서, 이들 전하들이 지지부에 축적되고, 전도성 평면이 절연층 아래에 형성되며, 이는 기판의 RF 성능에 악영향을 미친다.
이러한 산화물에 대한 적합한 초기 두께를 선택하는 것은 간단하지 않다. 구체적으로, 기판이 받게 될 수 있는 열 처리들, 특히 집적 디바이스의 형성 동안 적용되는 열 처리들은, 기판의 제작 전에 항상 알려져 있는 것이 아니다. 그러나, 이들 열 처리들은, 예컨대 용해에 의해, 이러한 실리콘 이산화물 절연층의 두께 또는 품질에 영향을 미칠 수 있다. 이에 대하여, 디바이스 제작에서의 열 처리들은 높은 서멀 버짓들을 가질 수 있으며, 이는, 적합한 두께를 갖는 산화물 층이 선택되지 않은 경우에, 트래핑 층의 품질에 상당한 영향을 미칠 수 있다. 따라서, 이는 도펀트 활성화를 위한 열 프로세싱 동작들 동안 또는 매립 산화물 크리프(creep) 기법을 사용하여 유용한 층의 구역들 내에 스트레인(strain)을 도입하는 목적을 위한 것일 경우에 해당되는, 수 분 동안의 1200 ℃에서의 열 프로세싱 동작일 수 있다.
따라서, 인용된 선행 기술 문헌의 교시는, 기판, 및 그 기판 상에 형성될 집적 디바이스들을 제작하는 모든 단계들의 과정에 걸쳐 트래핑 층이 수용하게 될 총 서멀 버짓을 알고 있지 않고는 구현하는 것이 간단하지 않다.
본 발명은 전술된 결점들 전부 또는 일부를 극복하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해, 본 발명의 하나의 주제는, 본 발명의 가장 넓은 허용 형태 내에서, 반도체 구조를 위한 지지부를 제공하며, 그 지지부는:
- 베이스 기판;
- 베이스 기판 상에 위치되고, 20 nm 초과의 두께를 갖는 제1 실리콘 이산화물 절연층;
- 제1 절연층 상에 위치되고, 1000 ohm.cm 초과의 저항률 및 5 미크론 초과의 두께를 갖는 전하 트래핑 층을 포함한다.
제1 절연층은 두꺼운 트래핑 층이 형성될 수 있게 하며, 이러한 트래핑 층은 우수한 전하 트래핑 특성들을 나타내고, 낮은 재결정화 가능성을 갖는다. 예상외로, 본 출원의 발명자들은, 이러한 절연층에 의해 야기될 수 있는 RF 성능의 감소가, 그 절연층에 의해 형성이 가능하게 되는 두꺼운 트래핑 층에 의해 얻어지는 이점들에 의해 크게 보상됨을 관찰하였다.
단독으로 또는 임의의 기술적으로 실현 가능한 조합으로 구현될 수 있는, 본 발명의 다른 유리한 및 비-제한적인 특징들에 따르면:
● 트래핑 층은 다결정질 실리콘을 포함하고;
● 다결정질 실리콘은 탄소가 풍부하고;
● 다결정질 실리콘은 10 nm 내지 900 nm에 포함되는 치수들을 갖는 실리콘 입자들로 구성되고;
● 트래핑 층은 비정질 또는 다공성 실리콘을 포함하고;
● 트래핑 층은 10 미크론 초과의 두께를 갖고;
● 트래핑 층은 다결정질 실리콘과 실리콘 이산화물의 교번 층들로 형성되고;
● 베이스 기판은 1000 ohm.cm 미만 또는 500 ohm.cm 미만, 또는 10 ohm.cm 미만의 저항률을 갖고;
● 베이스 기판은 1000 ohm.cm 초과 또는 10 kohm.cm 초과의 저항률을 갖고;
● 베이스 기판은 실리콘, 석영, 유리, 또는 사파이어로 제조되고;
● 지지부는 트래핑 층 상에 위치된 제2 절연층을 포함한다.
다른 양태에 따르면, 본 발명의 주제는 반도체 구조를 제공하며, 그 반도체 구조는:
- 위에서 설명된 바와 같은 지지부;
- 그 지지부 상의 절연층;
- 절연층 상의 유용한 층을 포함한다.
유용한 층은 적어도 하나의 집적 디바이스를 포함할 수 있다.
본 발명의 다른 특징들 및 이점들은 본 발명의 다음의 상세한 설명으로부터 명백하게 될 것이며, 그 설명은 첨부 도면들을 참조하여 제공된다.
도 1은 본 발명에 따른 반도체 구조를 위한 지지부를 개략적으로 도시한다.
도 2는 본 발명에 따른 지지부를 포함하는 절연체-상-반도체 기판을 도시한다.
도 3은 본 발명에 따른 지지부에 대해 행해진 실험 측정들을 그래프의 형태로 제시한다.
도 1은 본 발명에 따른 반도체 구조를 위한 지지부(1)를 개략적으로 도시한다. 지지부(1)는 규격화된 사이즈, 예컨대 200 mm 또는 300 mm 또는 심지어 450 mm의 직경의 원형 웨이퍼의 형태를 취할 수 있다. 그러나, 본 발명은 이들 치수들 또는 그 형상에 어떠한 방식으로도 제한되지 않는다.
따라서, 반도체 구조가 완성형 또는 반-완성형 집적 디바이스인 경우에서, 지지부(1)는 직사각형 또는 정사각형 길이 방향 단면의 재료 블록의 형태를 취할 것이며, 수 밀리미터 내지 수 센티미터인 그 단면의 치수들은 집적 디바이스의 치수들에 대응한다.
지지부(1)는 베이스 기판(3)을 포함하며, 그 베이스 기판(3)은 전형적으로 두께가 수 백 미크론이다. 바람직하게 그리고 특히, 지지부(1)가 예상 RF 성능이 높은 반도체 구조를 수용하도록 의도되는 경우, 베이스 기판은 1000 ohm.cm 초과, 그리고 한층 더 바람직하게는 3000 ohm.cm 초과의 높은 저항률을 갖는다. 베이스 기판에서 이동하기 쉬운 전하들의 밀도, 즉 홀들 또는 전자들은 제한된다. 그러나, 본 발명은 그러한 저항률을 갖는 베이스 기판으로 제한되지 않으며, 본 발명은, 베이스 기판이 약 수 백 ohm.cm, 예컨대 1000 ohm.cm 미만, 또는 500 ohm.cm 미만, 또는 10 ohm.cm 미만의 더 일반적인 저항률을 갖는 경우에도 또한, RF 성능에 관하여 이점들을 제공한다.
유용성 및 비용의 이유들로 인해, 베이스 기판(3)은 단결정질 실리콘으로 제조되는 것이 바람직하다. 베이스 기판(3)은 예컨대, 소량의 격자간 산소를 함유하는 CZ 기판일 수 있으며, 이러한 타입의 기판은, 본질적으로 잘 알려져 있는 바와 같이, 1000 ohm.cm를 초과할 수 있는 저항률을 갖는다. 대안적으로, 베이스 기판은 다른 재료로 형성될 수 있으며: 베이스 기판은 예컨대, 사파이어, 유리, 석영, 실리콘 탄화물 등으로 제조될 수 있다.
지지부(1)는 또한, 제1 실리콘 이산화물 절연층(2a)을 포함하며, 제1 실리콘 이산화물 절연층(2a)은 베이스 기판(3) 상에 위치되고, 베이스 기판(3)과 직접적으로 접촉한다. 제1 절연층(2a)은 20 nm 초과의 두께, 예컨대 20 nm 내지 20 미크론에 포함된 두께를 갖는다. 제1 절연층(2a)은 베이스 기판(3)의 산화 또는 그 기판 상의 증착에 의해 획득될 수 있다. 제1 절연층을 형성하는 데 요구되는 시간 및 비용을 제한하기 위해, 제1 절연층의 두께는 100 내지 200 nm, 이를테면 예컨대 145 nm에 포함되도록 선택될 수 있다.
20 nm의 두께를 초과하는 경우, 제1 절연층은, 높은 서멀 버짓들에 대해서도, 온도에 대해 안정적이다. 제1 절연층은 특히, 예컨대 용해에 의해 절연 파괴되지 않으면서, 수 시간의 지속기간 동안 1200 ℃ 이상의 온도들에 노출될 수 있다.
지지부(1)는 또한, 트래핑 층(2)을 포함하며, 그 트래핑 층(2)은 제1 절연층(2a) 상에 위치되고, 제1 절연층(2a)과 직접적으로 접촉한다. 트래핑 층(2)은 1000 ohm.cm 초과, 바람직하게는 10 kohm.cm 초과의 저항률을 갖는다. 본 출원의 도입부에서 상세히 상술된 바와 같이, 트래핑 층의 기능은 지지부(1)에 존재하는 임의의 전하 캐리어들을 트래핑하고 이들의 이동도를 제한하는 것이다. 이는 특히, 지지부 내로 침투하는 전자기장을 방출하고, 그에 따라, 이들 전하들과 상호 작용하여 그 전하들을 이동하게 하기 쉬운 반도체 구조가 지지부(1)에 제공되는 경우이다.
트래핑 층(2)은 일반적으로, 구조적 결함들, 이를테면 전위들, 결정 입계들, 비정질 구역들, 간극들, 개재물들, 세공들 등을 갖는 비-결정질 반도체 층으로 형성될 수 있다. 구조적 결함들은, 예컨대, 불완전 또는 댕글링 화학 결합들의 위치에서, 재료를 통해 유동하는 임의의 전하들에 대한 트랩들을 형성한다. 따라서, 트래핑 층에서 전도가 방지되며, 이는 결과적으로 높은 저항률을 나타낸다. 트래핑 층이 지지부와 직접적으로 접촉하지 않고 비정질 절연층과 직접적으로 접촉하기 때문에, 이러한 층의 트래핑 특성들은 지지부가 매우 높은 열 처리를 받는 경우에도 보존될 수 있다. 구조적 결함들은 재결정화되기 어렵다.
위에서 언급된 유용성 및 비용의 동일한 이유들로 인해, 트래핑 층(2)은 다결정질 실리콘으로 제조되는 것이 바람직하다. 그러나, 트래핑 층은 다른 다결정질 반도체 재료로 형성될 수 있거나 또는 다른 다결정질 반도체 재료를 포함할 수 있다. 대안적으로, 트래핑 층(2)은 비정질 또는 다공성 실리콘으로 형성될 수 있거나, 또는 비정질 또는 다공성 실리콘을 포함할 수 있다.
적어도 하나의 중간 층, 예컨대 탄소 층, 또는 탄소-실리콘 합금으로 구성된 층을 트래핑 층(2) 내에 삽입하는 것을 고려하는 것이 또한 가능하다. 중간 층은 또한, 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있거나, 또는 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다. 이러한 경우에, 트래핑 층(2)은, 다결정질 실리콘(또는 다른 재료, 또는 비정질 또는 다공성 재료)의 층들과 상이한 성질(실리콘 이산화물 또는 질화물, 탄소 등)의 중간 층들의 교번으로 형성된다.
임의의 경우에, 트래핑 층(2)은 1000 ohm.cm 초과의 높은 저항률을 갖는다. 이를 위해, 트래핑 층(2)은 의도적으로 도핑되지 않으며, 즉, 트래핑 층(2)은 입방 센티미터당 10 E14개의 원자들 미만의 전하 캐리어 도펀트 농도를 갖는다. 트래핑 층은 그 트래핑 층의 저항률 특성을 개선하기 위해 질소 또는 탄소가 풍부할 수 있다.
제1 절연층(2a)이 제공된 베이스 기판(3) 상의 트래핑 층(2)의 제작은 업계-표준 증착 장비를 사용하여 특히 수월하게 되고 달성 가능하다. 따라서, 이는 RPCVD(원격 플라즈마-강화 화학 기상 증착) 또는 PECVD(플라즈마-강화 화학 기상 증착)를 수반할 수 있다. 이는 또한, LPCVD(저압 화학 기상 증착)를 수반할 수 있다.
예상외로, 본 출원의 발명자들은, 제1 절연층(2a) 상에 생성되고, 20 nm 초과의 두께를 갖고, 전형적으로는 10 내지 900 nm에 포함되는 치수들의 입자들로 형성된 다결정질 실리콘에 기초한 트래핑 층(2)이 효과적인 전하 트래핑에 특히 적합한 것을 관찰하였다. 더욱이, 이들 입자들의 치수들은, 트래핑 층(2)의 두께가 상당한 경우에도, 트래핑 층(2)의 두께 전체에 걸쳐 비교적 일정하다. 이들 특성들은 또한, 트래핑 층(2)이 서멀 버짓에 노출된 후, 심지어 높은 서멀 버짓에 노출된 후에도 보존된다.
입자 사이즈가 2개의 방식들로 지지부의 RF 성능에 직접적으로 영향을 미친다는 것이 관찰되었다. 첫번째로, 더 큰 입자들은 재료 내의 결정 입계들의 더 낮은 밀도를 발생시킨다. 이들 경계들이 전하 트래핑의 주요 구역을 형성하기 때문에, 트랩 밀도가 감소된다.
게다가, 입자들은 또한, 내부에 존재하는 전하 캐리어들에 대한 한정 공간을 형성한다. 상당한 사이즈, 예컨대 대략 집적 디바이스의 사이즈의 입자들에서, 전하들은, 디바이스가 볼 때, 무-결함 재료에 있는 것처럼 거동한다.
이들 2개의 양태들은 조합되어, 트래핑 층(2)의 다결정의 입자들이 상당한 사이즈들로 이루어질 때, 지지부의 RF 성능을 감소시킨다.
상보적인 연구들은 입자들의 사이즈가 바람직하게는 100 nm(100 nm 미만에서 입자들의 열 안정성이 더 이상 보장되지 않고, 그에 따라, 온도에 의해 입자들이 재결정화될 수 있는 리스크가 존재함) 내지 1000 nm(1000 nm 초과에서 지지부의 RF 성능이 영향을 받음)에 포함되어야만 함을 보여주었다.
따라서, 본 발명에 따른 지지부(1)는, 10 내지 900 nm에 포함되는 사이즈의 입자들로 형성된 다결정질 실리콘 재료를 포함하고, 5 미크론 초과, 그리고 잠재적으로는 10 미크론 또는 20 미크론에 이르는 두께를 갖는 두꺼운 트래핑 층(2)을 가질 수 있다. 위에서 언급된 바와 같이, 각각의 다결정질 층의 입자들의 사이즈를 제한하기 위해, 트래핑 층 내에 하나 또는 복수의 중간 층들을 삽입하는 것이 제공될 수 있으며, 그 입자들의 사이즈는 두께에 따라 증가되는 경향이 있다. 작은 입자들의 형성을 촉진하기 위해, 그에 따라, 2개의 중간 층들 사이에 위치된 다결정질 층들의 두께를 1 미크론 이하의 두께로 제한하도록 선택하는 것이 가능하다.
인용된 선행 기술 문헌은, 본 발명에 의해 권장되는 바와 같은, 트래핑 층(2)과 베이스 기판(3) 사이에 두꺼운 제1 절연층(2a)을 배치하는 것을 권장하지 않는 것이 유의되어야 한다. 구체적으로 그리고 이 문헌에 따르면, 이 절연체 내의 전하들의 존재는 제1 절연층(2a) 아래의 베이스 기판(3)에서 상보적인 부호의 전하들로 구성된 전도성 평면이 형성되게 한다. 이러한 전도성 평면은 지지부(1)의 무선 주파수 성능에 영향을 미친다.
그러나, 놀랍게도, 본 출원의 발명자들은, 이러한 성능 손실이 사실상, 5 미크론 초과의 두께를 갖는 트래핑 층(2)을 형성함으로써 획득되는 이득보다 작아서, 이로써, 지지부(1)의 전체 RF 성능이 전체적으로 개선되는 것을 관찰하였다.
5 미크론 초과의 두께를 갖는 트래핑 층을 형성함으로써, 베이스 기판(3)의 벌크 내에 가장 깊이 침투하는 전자기장들만이 기판에 존재하는 이동 전하들에 영향을 미칠 가능성이 있게 된다. 이들 전자기장들은, 특히, 그 전자기장들이 유래된 신호들이 매우 높은 주파수, 예컨대 기가헤르츠 초과의 주파수를 갖는 경우에, 지지부 내에 침투하는 전자기장들의 작은 부분만을 구성한다.
제1 절연층(2a) 아래의 전하들의 축적, 및 지지부 내에 충분히 깊이 침투하는 전자기장들과 이들 전하들의 상호 작용은 RF 성능을 감소시킨다. 그러나, 예상외로, 이러한 감소는 트래핑 층(2)의 5 미크론 초과의 상당한 두께에 관련된 RF 성능의 증가에 의해 크게 보상된다.
도 3의 그래프는 출원인에 의해 준비된 일련의 실험들 및 시뮬레이션들의 결과들을 제시한다.
상이한 특성들을 갖고 본 발명에 따른 복수의 지지부들이 준비되었다. 이들 지지부들은 300 mm의 직경 및 17.6 k.ohm의 저항률을 갖는 실리콘 웨이퍼로 구성된 베이스 기판을 포함한다. 베이스 기판들에는 각각, 열 산화에 의해 145 nm의 두께를 갖는 실리콘 이산화물 절연층이 제공되었다. 다결정질 실리콘으로 제조된 트래핑 층은 RPCVD에 의해 이 절연층 상에 형성되었고, 이 층은 2 미크론, 7 미크론, 및 16 미크론의 두께를 갖는다.
이어서, 이러한 방식으로 준비된 지지부들 각각에 대해, 제2 고조파 왜곡 측정이라고 지칭되는 특성화 측정이 수행되었다. 이 측정은 900 MHz에서 이루어진다. 이를 위해, 실리콘 이산화물 층 및 공면 금속 라인들이 각각의 지지부 상에 형성되었다.
2015년 1월, 소이텍(Soitec)에 의해 그리고 문헌 제US2015/0168326호에서 공개된 "백서- RF SOI 웨이퍼 특성화"라는 명칭의 문헌에서 상세한 설명이 발견될 이러한 특성화 측정은, 특성화된 지지부 상에 형성될 RF 집적 디바이스의 성능을 매우 잘 나타내기 때문에, 특히 의미가 있다.
도 3의 그래프의 가로 축은 미크론 단위로 트래핑 층(2)의 두께 "e"를 나타낸다. 세로 축은 dBm 단위로 제2 고조파 왜곡 측정(HD2로 표시됨)을 나타낸다.
행해진 6개의 측정들이 도 3의 그래프 상의 포인트들에 의해 표현되었다. 이들 측정 포인트들은, 결정된 저항률의 베이스 기판 및 결정된 두께의 다결정질 실리콘 트래핑 층을 갖는 지지부에 대해 제2 고조파 왜곡 측정의 시뮬레이션을 교정하는 것을 가능하게 하였다. 시뮬레이션 측정들은 베이스 기판의 다양한 저항률 값들에 대해 실선들로 도 3의 그래프 상에 표현된다.
다결정질 실리콘 층의 두께가 증가되는 경우, 모든 지지부들의 RF 성능이 개선된다는 것이 관찰되었다. 더 구체적으로, 트래핑 층의 두께가 5 미크론 초과인 경우, 성능이 현저하게 증가된다. 절연층의 존재는 달성될 수 있는 성능의 레벨을 제한하지 않는다. 이들 성능 레벨들은 지지부가 노출될 수 있는 온도와 무관하게 안정적일 것으로 예상되는데, 이는 절연층이 다결정질 트래핑 층의 재결정화를 방지하기 때문이다.
도 1에 도시된 지지부(1)의 설명으로 돌아가면, 반도체 구조와 지지부(1)의 조립을 용이하게 하기 위해, 트래핑 층(2) 상에 트래핑 층(2)과 직접적으로 접촉하는 제2 절연층(4)을 제공하는 것이 선택적으로 가능하다. 이러한 제2 절연층(4)은 트래핑 층(2)의 산화 또는 증착에 의해 형성될 수 있다. 이러한 조립의 품질을 개선하기 위해, 제2 절연층(4)의 형성 전 및/또는 후에, 폴리싱 단계가 제공될 수 있다.
위에서 언급된 바와 같이, 지지부(1)는 트래핑 층(2)의 측에 반도체 구조를 수용하도록 의도된다.
이러한 구조는 지지부(1) 상에 다수의 방식들로 형성될 수 있지만, 유리하게는 이러한 형성은 유용한 층(5)을 지지부에 전사하는 단계를 포함한다.
본질적으로 잘 알려져 있는 바와 같이, 이러한 전사는 일반적으로, 도너 기판의 면을 지지부(1)에 본딩함으로써 달성된다. 지지부(1)에는 절연층(4)이 제공될 수 있거나 또는 제공되지 않을 수 있다. 동일한 방식으로, 도너 기판에는 제2 절연층(4)과 동일한 성질 또는 상이한 성질의 다른 절연층(6)이 사전에 제공되었을 수 있다. 그러한 다른 절연층(6)은 예컨대, 실리콘 산화물 또는 실리콘 질화물일 수 있다. 절연층(2a)의 존재로 인해 지지부의 트래핑 층(2)이 재결정화되기 쉽기 때문에, 조립체는 강화 열 처리, 심지어 높은 서멀 버짓을 갖는 강화 열 처리를 받을 수 있다. 강화 열 처리는 1200 ℃에서 수 시간 동안의 열 처리에 대응할 수 있는데, 이는 일반적으로, 2개의 실리콘 산화물 층들을 접촉시키는 본드를 완전히 강화하기 위해 요구된다.
이러한 본딩 단계 후에, 도너 기판의 두께는 유용한 층(5)을 형성하기 위해 감소된다. 이러한 감소 단계는 기계적 또는 화학적 박형화의 단계일 수 있다. 이는 또한, 예컨대 Smart CutTM 기술의 원리들에 따라, 사전에 도너 기판 내에 도입된 취약한 구역을 이용하는 파열 레벨(fracture level)일 수 있다.
두께-감소 단계 후에, 유용한 층(5)을 완성하기 위한 단계들, 이를테면 폴리싱 단계, 감소된 또는 비활성 분위기 하에서의 열 처리, 및 희생 산화의 시퀀스가 수행될 수 있다.
도너 기판이 단순한 반도체 기판, 즉 집적 디바이스들을 포함하지 않는 반도체 기판이고, 그에 따라, 절연체-상-반도체 기판이 형성되는 경우, 여기서, 도 3에 도시된 바와 같이, 유용한 층(5)은 본 발명의 지지부를 포함하는 버진(virgin) 반도체 층이다. 이어서, 기판은 집적 디바이스들을 형성하기 위해 사용될 수 있다.
도너 기판이 도너 기판의 표면 상에 집적 디바이스들을 형성하기 위해 사전에 프로세싱된 경우, 이들 디바이스들을 포함하는 유용한 층(5)이 이 프로세스의 종료 시에 획득된다.
당연히, 본 발명은 설명된 실시예로 제한되지 않으며, 청구 범위에서 정의되는 바와 같은 본 발명의 범위를 벗어나지 않으면서 다양한 실시예들이 그 설명된 실시예로부터 이루어질 수 있다.
"반도체 구조"라는 표현은, 집적 디바이스가 반도체 재료들로 형성되든지 또는 형성되지 않든지 관계 없이, 집적 디바이스를 지칭한다. 예컨대, 이는, 전형적으로는 리튬 탄탈레이트와 같은 압전 재료로 제조된 층 상에 그리고 내에 생성된 표면 또는 벌크 음향파 타입 디바이스일 수 있다.
"반도체 구조"라는 표현은 또한, 반도체 재료들에 기초한 것이든 또는 그렇지 않든지, 집적 디바이스들이 형성될 수 있는 버진 디바이스 재료의 층(또는 복수의 층들)을 지칭한다.

Claims (14)

  1. 반도체 구조를 위한 지지부(1)로서,
    - 베이스 기판(3);
    - 상기 베이스 기판(3) 상에 위치되고, 20 nm 초과의 두께를 갖는 제1 실리콘 이산화물 절연층(2a);
    - 상기 제1 절연층(2a) 상에 위치되고, 1000 ohm.cm 초과의 저항률 및 5 미크론 초과의 두께를 갖는 전하 트래핑 층(2)
    을 포함하는,
    반도체 구조를 위한 지지부.
  2. 제1항에 있어서,
    상기 트래핑 층(2)은 다결정질 실리콘을 포함하는,
    반도체 구조를 위한 지지부.
  3. 제2항에 있어서,
    상기 다결정질 실리콘은 탄소가 풍부한,
    반도체 구조를 위한 지지부.
  4. 제2항 또는 제3항에 있어서,
    상기 다결정질 실리콘은 10 내지 900 nm에 포함되는 치수들을 갖는 실리콘 입자들로 구성되는,
    반도체 구조를 위한 지지부.
  5. 제1항에 있어서,
    상기 트래핑 층(2)은 비정질 또는 다공성 실리콘을 포함하는,
    반도체 구조를 위한 지지부.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 트래핑 층(2)은 10 미크론 초과의 두께를 갖는,
    반도체 구조를 위한 지지부.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 트래핑 층(2)은 상기 다결정질 실리콘과 실리콘 이산화물의 교번 층들로 형성되는,
    반도체 구조를 위한 지지부.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 베이스 기판(3)은 1000 ohm.cm 미만 또는 500 ohm.cm 미만, 또는 10 ohm.cm 미만의 저항률을 갖는,
    반도체 구조를 위한 지지부.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 베이스 기판은 1000 ohm.cm 초과 또는 10 kohm.cm 초과의 저항률을 갖는,
    반도체 구조를 위한 지지부.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 베이스 기판(3)은 실리콘으로 제조되는,
    반도체 구조를 위한 지지부.
  11. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 베이스 기판(3)은 석영, 유리, 또는 사파이어로 제조되는,
    반도체 구조를 위한 지지부.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 트래핑 층(2) 상에 위치된 제2 절연층(4)을 포함하는,
    반도체 구조를 위한 지지부.
  13. 반도체 구조로서,
    - 제1항 내지 제11항 중 어느 한 항에 따른 지지부(1);
    - 상기 지지부(1) 상의 절연층(4, 6); 및
    - 상기 절연층(4, 6) 상의 유용한 층(5);
    을 포함하는,
    반도체 구조.
  14. 제13항에 있어서,
    상기 유용한 층(5)은 적어도 하나의 집적 디바이스를 포함하는,
    반도체 구조.
KR1020197024048A 2017-01-26 2018-01-11 반도체 구조를 위한 지지부 KR20190108138A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1750646 2017-01-26
FR1750646A FR3062238A1 (fr) 2017-01-26 2017-01-26 Support pour une structure semi-conductrice
PCT/EP2018/050677 WO2018137937A1 (en) 2017-01-26 2018-01-11 Support for a semiconductor structure

Publications (1)

Publication Number Publication Date
KR20190108138A true KR20190108138A (ko) 2019-09-23

Family

ID=59253590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024048A KR20190108138A (ko) 2017-01-26 2018-01-11 반도체 구조를 위한 지지부

Country Status (9)

Country Link
US (2) US11373856B2 (ko)
EP (1) EP3574519B1 (ko)
JP (1) JP2020505769A (ko)
KR (1) KR20190108138A (ko)
CN (1) CN110199375A (ko)
FR (1) FR3062238A1 (ko)
SG (1) SG11201906017UA (ko)
TW (1) TW201841341A (ko)
WO (1) WO2018137937A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
FR3098342B1 (fr) * 2019-07-02 2021-06-04 Soitec Silicon On Insulator structure semi-conductrice comprenant une couche poreuse enterrée, pour applications RF
CN110687138B (zh) * 2019-09-05 2022-08-05 长江存储科技有限责任公司 半导体结构的测量与边界特征提取方法及其装置
FR3104322B1 (fr) * 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf
EP4189734B1 (fr) * 2020-07-28 2024-06-26 Soitec Procede de report d'une couche mince sur un substrat support muni d'une couche de piegeage de charges
FR3113184B1 (fr) * 2020-07-28 2022-09-16 Soitec Silicon On Insulator Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
US11522516B2 (en) 2020-08-27 2022-12-06 RF360 Europe GmbH Thin-film surface-acoustic-wave filter using lithium niobate
CN116783719A (zh) * 2020-12-31 2023-09-19 华为技术有限公司 一种集成电路、功率放大器及电子设备
FR3127588A1 (fr) 2021-09-28 2023-03-31 Lynred Procede de realisation d’au moins une fenetre optique, fenetre optique et detecteur infrarouge associes
FR3138239B1 (fr) * 2022-07-19 2024-06-21 Soitec Silicon On Insulator Procédé de fabrication d’un substrat support pour application radiofréquences

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6910A (en) * 1849-11-27 Abraham johnson and henry johnson
US269976A (en) * 1883-01-02 John watters
US347597A (en) * 1886-08-17 habyey
EP2037009B1 (en) 1999-03-16 2013-07-31 Shin-Etsu Handotai Co., Ltd. Method for producing a bonded SOI wafer
AU2001257359A1 (en) 2000-04-27 2001-11-07 Verion Inc. Zero order release and temperature-controlled microcapsules and process for the preparation thereof
FR2838865B1 (fr) 2002-04-23 2005-10-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat avec couche utile sur support de resistivite elevee
KR20060118437A (ko) * 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
FR2860341B1 (fr) 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
FR2880189B1 (fr) 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US8252653B2 (en) * 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
EP3734645A1 (en) 2010-12-24 2020-11-04 QUALCOMM Incorporated Trap rich layer for semiconductor devices
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US8772059B2 (en) * 2011-05-13 2014-07-08 Cypress Semiconductor Corporation Inline method to monitor ONO stack quality
FR2985812B1 (fr) 2012-01-16 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de test de substrats semi-conducteurs pour applications radiofrequences
JP5978986B2 (ja) * 2012-12-26 2016-08-24 信越半導体株式会社 高周波半導体装置及び高周波半導体装置の製造方法
US9601591B2 (en) * 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
US9299736B2 (en) 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
FR3019373A1 (fr) 2014-03-31 2015-10-02 St Microelectronics Sa Procede de fabrication d'une plaque de semi-conducteur adaptee pour la fabrication d'un substrat soi et plaque de substrat ainsi obtenue
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
WO2016081313A1 (en) * 2014-11-18 2016-05-26 Sunedison Semiconductor Limited A method of manufacturing high resistivity semiconductor-on-insulator wafers with charge trapping layers
FR3029682B1 (fr) 2014-12-04 2017-12-29 Soitec Silicon On Insulator Substrat semi-conducteur haute resistivite et son procede de fabrication
US10006910B2 (en) * 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) * 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10283402B2 (en) * 2015-03-03 2019-05-07 Globalwafers Co., Ltd. Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
JP6344271B2 (ja) * 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
US9881832B2 (en) * 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
KR101666753B1 (ko) 2015-06-18 2016-10-14 주식회사 동부하이텍 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈

Also Published As

Publication number Publication date
US11373856B2 (en) 2022-06-28
CN110199375A (zh) 2019-09-03
WO2018137937A1 (en) 2018-08-02
TW201841341A (zh) 2018-11-16
JP2020505769A (ja) 2020-02-20
SG11201906017UA (en) 2019-08-27
US20200020520A1 (en) 2020-01-16
EP3574519B1 (en) 2020-08-19
FR3062238A1 (fr) 2018-07-27
EP3574519A1 (en) 2019-12-04
US20220301847A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
US20220301847A1 (en) Support for a semiconductor structure
US11251265B2 (en) Carrier for a semiconductor structure
KR102301594B1 (ko) 높은 저항률 실리콘-온-절연체 구조 및 그의 제조 방법
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
KR101870476B1 (ko) 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
KR102172705B1 (ko) Rf 애플리케이션들을 위한 반도체 온 절연체 기판
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
US20220247374A1 (en) Method for manufacturing a structure comprising a thin layer transferred onto a support provided with a charge trapping layer
US20180182640A1 (en) Process for the manufacture of a semiconductor element comprising a layer for trapping charges
US10361114B2 (en) Method for preparing substrate with carrier trapping center
US20240290615A1 (en) Supports for semiconductor structures
US10510531B2 (en) Method of fabrication of a semiconductor element comprising a highly resistive substrate
JP2015050429A (ja) Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application