CN112292760A - 前侧型图像传感器和制造这种传感器的方法 - Google Patents

前侧型图像传感器和制造这种传感器的方法 Download PDF

Info

Publication number
CN112292760A
CN112292760A CN201980041160.1A CN201980041160A CN112292760A CN 112292760 A CN112292760 A CN 112292760A CN 201980041160 A CN201980041160 A CN 201980041160A CN 112292760 A CN112292760 A CN 112292760A
Authority
CN
China
Prior art keywords
layer
imager
silicon
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980041160.1A
Other languages
English (en)
Inventor
沃尔特·施瓦岑贝格
M·塞列尔
卢多维克·埃卡尔诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN112292760A publication Critical patent/CN112292760A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种前侧型图像传感器，所述前侧型图像传感器依次包括：半导体支撑衬底(1)；第一电绝缘分隔层(2a)；以及被称为有源层的单晶半导体层(3a)，所述单晶半导体层(3a)包括光电二极管的矩阵阵列，所述传感器的特征在于，它在支撑衬底(1)与第一电绝缘层(2a)之间还包括：第二电绝缘分隔层(2b)和第二导电或半导体层(4)，所述第二导电或半导体层(4)被称为中间层，被布置在第二分隔层(2b)与第一分隔层(2a)之间，第二分隔层(2b)比第一分隔层(2a)厚。

Description

前侧型图像传感器和制造这种传感器的方法
技术领域
本发明涉及前侧成像器，并且涉及制造这种成像器的方法。
背景技术
文献US 2016/0118431描述了一种前侧成像器。
如图1所示，所述成像器包括绝缘体上半导体(SOI)衬底，该SOI衬底从其后侧到其前侧包括具有一定掺杂水平的硅载体衬底1'、称为掩埋氧化物(BOX)的硅氧化物层2'以及称为有源硅层的层3'(其掺杂水平可以与载体层1'的掺杂水平不同)，在该层中限定了光电二极管的矩阵阵列，每个光电二极管限定了一个像素。
根据一个实施方式，掩埋氧化物被选择得相对较薄(即，具有小于100nm的厚度，特别是约20nm的厚度)，以便起到电容器的电介质的作用。衬底的位于掩埋氧化物下面的部分被偏压到与有源层的电压不同的电压，这允许电介质层与该有源层之间的界面被钝化。
要施加到衬底的位于BOX下方的部分的电压取决于BOX的厚度。要施加的电势差与掩埋氧化物的厚度成比例。
相反，如果掩埋氧化物被选择得相对较厚(即，具有约100nm至200nm或更大的厚度)，则它具有反射光学特性，并允许反射入射光子以将它们限制在有源层中，特别是在光子的波长处于近红外范围内的情况下。
这两个功能中的每一个的最佳厚度范围并不重合，并且需要技术人员在掩埋氧化物的反射率与他通过在有源层与衬底之间施加低电势差来使每个像素极化的能力之间做出折衷。
发明内容
本发明的一个目的是设计一种表现优于现有成像器的前侧成像器，特别是一种衬底，可以从该衬底获得所述成像器。
优选地，该衬底必须能够以低成本制造。
为此，本发明的第一主题涉及一种前侧成像器，所述前侧成像器依次包括：
-半导体载体衬底，
-第一电绝缘分隔层，以及
-称为有源层的单晶半导体层，其包括光电二极管的矩阵阵列，
所述成像器的特征在于，所述成像器在所述载体衬底与所述第一电绝缘层之间还包括：
-第二电绝缘分隔层，以及
-称为中间层的第二半导体或导电层，其布置在所述第二分隔层与所述第一分隔层之间，所述第二分隔层比所述第一分隔层厚。
“前侧”在本文中是指成像器的打算暴露于光辐射的那侧，该侧与相关联的电子元件位于结构的同一侧。
第一分隔层有利地具有介于10nm至100nm之间的厚度。
第二分隔层有利地具有介于100nm至300nm之间的厚度。
根据一个实施方式，中间层由掺杂的多晶或非晶材料制成。
根据一个实施方式，中间层由掺杂的硅制成。
另选地，中间层由金属制成。
中间层有利地具有介于20nm至150nm之间的厚度。
根据一个实施方式，有源层包括硅籽晶层(seed layer)。
根据另一实施方式，籽晶层是硅-锗层。
根据一个实施方式，有源层还包括位于籽晶层上的硅-锗单晶层。
特别有利地，硅-锗层中的锗含量低于或等于10％。
优选地，硅-锗层的厚度小于临界厚度，该临界厚度被定义为这样的厚度：超过该厚度时发生硅-锗弛豫。
根据另一实施方式，有源层还包括在籽晶层上的硅的单晶层。
根据一个实施方式，衬底在有源层上还包括称为光学限制层的层，该层的从前侧朝着有源层的光反射系数比从有源层朝着前侧的反射系数高。
有利地，所述光学限制层在两层硅氧化物之间包括氮化钛层。
根据一个实施方式，每个光电二极管通过一直延伸到第一电绝缘层的至少一个电隔离沟槽与相邻的光电二极管分开。
有利地，所述沟槽包括导电或半导体通孔，该导电或半导体通孔在由电绝缘材料制成的壁之间一直延伸到中间层。
根据一个实施方式，所述至少一个沟槽延伸穿过光学限制层。
根据一个实施方式，每个沟槽包括一直延伸到中间层的第一壁和至少部分地延伸到第二分隔层中的第二壁，以电隔离中间层的一段，导电或半导体通孔电连接到中间层的所述段。
如上所述的成像器由用于前侧成像器的衬底形成，该衬底依次包括：
-半导体载体衬底，
-第一电绝缘分隔层，以及
-称为籽晶层的单晶半导体层，其适合于单晶半导体层的外延生长，
所述衬底在所述载体衬底与所述第一电绝缘层之间还包括：
-第二电绝缘分隔层，以及
-称为中间层的第二半导体或导电层，其布置在所述第二分隔层与所述第一分隔层之间，所述第二分隔层比所述第一分隔层厚。
根据一个实施方式，籽晶层是硅层。
根据另一实施方式，籽晶层是硅-锗层。
根据一个实施方式，衬底在籽晶层上还包括硅-锗单晶层，所述硅-锗层与籽晶层一起形成成像器的有源层。
根据另一实施方式，衬底还包括在籽晶层上的硅单晶层，所述硅层与籽晶层一起形成成像器的有源层。
根据一个实施方式，可以使用包括以下步骤的方法来制造所述衬底：
-提供第一供体衬底，
-在所述第一供体衬底中形成弱化区，以便划定第一半导体层，
-将所述第一层转移至半导体载体衬底，电绝缘层位于所述供体衬底与所述载体衬底之间的界面处，以便形成包括所述载体衬底、所述电绝缘层和所转移的层的结构，
-提供第二供体衬底，
-在所述第二供体衬底中形成弱化区，以便划定单晶半导体层，
-将所述单晶半导体层转移至所述结构，电绝缘层位于所述第二供体衬底与所述结构之间的界面处。
根据一个另选实施方式，可以使用包括以下步骤的方法来制造衬底：
-通过在覆盖有电绝缘层的载体衬底上沉积导电或半导体层来形成结构，
-提供供体衬底，
-在所述供体衬底中形成弱化区，以便划定单晶半导体层，
-将所述单晶半导体层转移至所述结构，电绝缘层位于所述第二供体衬底与所述结构之间的界面处，
本发明的另一主题涉及一种用于制造如上所述的前侧成像器的方法。
根据一个实施方式，所述制造方法包括以下步骤：
-提供第一供体衬底，
-在所述第一供体衬底中形成弱化区，以便划定第一半导体层，
-将所述第一层转移至半导体载体衬底，电绝缘层位于所述供体衬底与所述载体衬底之间的界面处，以便形成包括所述载体衬底、所述电绝缘层和所转移的层的结构，
-提供第二供体衬底，
-在所述第二供体衬底中形成弱化区，以便划定单晶半导体层，
-将所述单晶半导体层转移至所述结构，电绝缘层位于所述第二供体衬底与所述结构之间的界面处，
-在所转移的单晶半导体层上外延生长单晶半导体层，所外延的单晶半导体层与所转移的单晶半导体层一起形成所述成像器的有源层。
根据一个另选实施方式，所述制造方法以下步骤：
-通过在覆盖有电绝缘层的载体衬底上沉积导电或半导体层来形成结构，
-提供供体衬底，
-在所述供体衬底中形成弱化区，以便划定单晶半导体层，
-将所述单晶半导体层转移至所述结构，电绝缘层位于所述第二供体衬底与所述结构之间的界面处，
-在所转移的单晶半导体层上外延生长单晶半导体层，所外延的单晶半导体层与所转移的单晶半导体层一起形成所述成像器的有源层。
所述方法还包括在有源层中形成光电二极管的矩阵阵列的步骤。
此外，可以在有源层上形成称为光学限制层的层，所述光学限制层的从前侧朝着有源层的光反射系数比从有源层朝着前侧的反射系数高。
附图说明
参照附图，从下面的详细描述中，本发明的其他特征和优点将变得明显，附图中：
-图1是诸如文献US 2016/0118431中所描述的用于前侧成像器的SOI衬底的剖视图；
-图2是准备用于外延形成根据本发明的前侧成像器的有源层的SOI衬底的剖视图；
-图3A至图3E示意性地例示了用于制造图2的衬底的方法的主要步骤；
-图4A至图4D示意性地例示了用于制造图2的衬底的另一方法的主要步骤；
-图5例示了在图2的衬底上外延生长有源层之后获得的衬底；
-图6例示了在图5的衬底中形成电隔离沟槽以便使成像器的每个像素单个化后获得的衬底；
-图7A例示了在图6的衬底上形成光学限制层之后获得的衬底；
-图7B例示了在图5的衬底上形成光学限制层并在所述衬底中形成电隔离沟槽之后获得的衬底；
-图8和图9例示了图6的衬底的变型，其中每个沟槽包括与中间层接触的半导体通孔。
为了使附图更清楚，未必按比例示出各个层。
具体实施方式
与图1的衬底相比，根据本发明的成像器衬底包括堆叠，该堆叠包括两个电绝缘分隔层，这两个电绝缘分隔层由被称为中间层的半导体或导电层隔开。堆叠插入在载体衬底与有源层之间，并且被配置为将穿过有源层的光子朝着同一有源层反射。
通常通过将单晶锭切片来获得载体衬底。所述衬底基本上起成像器的机械载体的作用。载体衬底可以包括选自硅、III-V族半导体、玻璃、二氧化硅、蓝宝石、氧化铝、氮化铝、碳化硅或甚至陶瓷或金属合金的材料。有利地，载体衬底由硅制成。可以优化其掺杂(如果是硅的话)、性质和特性，以便以混合方式以片上系统的形式集成除成像器以外的电子器件。衬底的所述掺杂在材料的整个厚度上可以是均匀的或限于其一段。优选地，掺杂区与两个分隔层中的一者相邻。
有源层包括单晶半导体，并且旨在接纳允许捕获图像的光电二极管的矩阵阵列。
中间层任一侧的两个分隔层具有不同的厚度，并且在成像器的操作中起不同的作用。
第一分隔层位于前侧的一侧，并且比第二分隔层更薄，第二分隔层位于后侧的一侧。
第一分隔层的作用是允许偏压(bias)从中间层转移到有源层。第二分隔层的作用是使中间层与衬底电绝缘，并允许将有源层与载体衬底分隔开的层的堆叠相对于来自有源层的光子具有合适的反射率。
两个分隔层中的每一者由诸如介电材料的电绝缘材料制成(例如，氧化物)，诸如热或沉积的硅氧化物，或者甚至是氮氧化物。包含这两个电绝缘分隔层的结构于是可以被称为“双BOX”，即“双掩埋氧化物”。
衬底在其前侧的一侧上包括第一分隔层上的籽晶层，所述籽晶层是单晶半导体层，所述单晶半导体层适于旨在与所述籽晶层一起形成成像器的有源层的单晶半导体层的外延生长。
籽晶层的材料根据外延层的材料来选择，并且特别是具有适合于允许外延层生长同时防止或至少使诸如位错(dislocation)的晶体缺陷的产生最小化的晶格参数。
籽晶层和外延层可以由相同的材料(同质外延)或两种不同的材料(异质外延)制成。
外延层可以由硅制成。在这种情况下，籽晶层有利地由硅制成。
优选地，外延层由硅-锗(SiGe)制成，因为硅-锗具有比硅更高的光吸收系数，特别是在红外方面，该吸收系数与锗的浓度成比例。然后，籽晶层可以由硅-锗或硅制成。在后一种情况下，外延层的设计必须不仅考虑锗的浓度而且考虑所述层的厚度。具体地，如果通过在硅籽晶层(其晶格参数不同于硅-锗的晶格参数)上外延形成SiGe层，则SiGe层超过一定的厚度会发生弛豫，该厚度称为临界厚度。这种弛豫导致在SiGe层内形成位错。这种位错使得SiGe层不适合用作有源层(特别是在成像器中)，因此必须避免。现在，临界厚度与锗的浓度成反比。因此，外延层的厚度和所述层中锗的浓度是由于以下因素之间的折衷而得到的：
-一方面，足够大的厚度以捕获最多的近红外波长的光子，
-另一方面，足够浓度的锗以增加有源层吸收光子的能力(特别是在近红外下)，以及
-最后，小于临界厚度的有限的厚度(取决于浓度)，以便避免硅-锗弛豫以及产生由此造成的晶体缺陷(位错)。
通常，寻求使外延层的厚度和锗的浓度最大化，以便在红外中获得最佳的吸收。优选地，有源层的锗含量低于或等于10％。具体而言，Si0.9Ge0.1层的临界厚度约为几微米，这适合于前侧成像器的有源层。
中间层可以是半导体或者甚至是导电材料。具体地，该中间层的作用是允许从后面对有源层施加偏压，换句话说，经由设置在载体衬底与第二电绝缘层之间的区域。这样的偏压允许在有源层与掩埋的中间层之间施加电势差。
中间层可以是单晶的，但这不是必要的，因为既不寻求实现通过该层传导电子的能力，也不寻求任何其他电子特性(例如，通常为除成像器以外的应用而考虑的)，而仅仅是为了实现改变第一分隔层的外围上的有源层的电势的能力。
中间层因此可以是多晶的和/或非晶的，这使得其制造便宜，和/或金属。可以或多或少地掺杂该层，以确保其能够被偏压。半导体中间层有利地由硅制成。所述层然后通常具有介于20nm至150nm之间的厚度。
插在有源层与中间层之间的第一电绝缘分隔层起到电容器的电介质的作用，从而允许在电绝缘材料的外围上对有源层施加偏压。为此，第一分隔层被选择为足够薄以最小化要施加在中间层与有源层之间的电势差。通常，第一分隔层的厚度介于10nm至100nm之间。
相比之下，第一分隔层的厚度太小，以至于不能允许所有穿过有源层的光子被反射，特别是波长在近红外范围内的光子。因此，穿过有源层的光子易于穿过第一分隔层和中间层。
第二分隔层的作用是引起光子(特别是波长在近红外范围内的光子)通过堆叠朝着有源层中形成的像素反射，该堆叠包括：第二分隔层、中间层和第一分隔层。为此，该第二分隔层具有足够大的厚度，以便特别是在近红外范围内具有高反射率(或光反射系数)。通常，例如由硅氧化物制成的第二分隔层的厚度介于100nm至300nm之间。
图2是根据本发明的一个实施方式的用于前侧成像器的衬底的剖视图。
所述衬底从其后侧到其前侧依次包括：
-载体衬底1，优选为半导体载体衬底，
-第二电绝缘分隔层2b，
-半导体中间层4，
-第一电绝缘分隔层2a，以及
-单晶半导体籽晶层3a。
现在将描述用于制造图2所示的衬底的方法的示例。
根据图3A至图3E所示的第一实施方式，用于制造衬底的方法包括两个连续的层转移步骤，其中例如SmartCutTM工艺被实施两次。
一方面，参照图3A，提供了第一供体衬底40，其包括旨在形成中间层4的半导体。
另一方面，参照图3B，提供了载体衬底1，并且供体衬底被接合至载体衬底，第二分隔层2b在接合界面处。如图3A所示，所述层2b例如在接合之前预先形成在第一供体衬底40的表面上。另选地，层2b可以形成在载体衬底1上，或者甚至通过将形成在第一供体衬底上的层与形成在载体衬底上的层结合而形成。
接下来，第一供体衬底被减薄，以便将半导体层4转移到受体衬底。这种减薄可以通过从与接合界面相反的一侧对半导体进行抛光或蚀刻来进行。然而，有利地，在接合步骤之前，在半导体中有利地形成弱化区41，以划定待转移的表面层4；所述弱化区可以通过注入诸如氢和/或氦之类的原子物种而形成(所述注入由图3A中的箭头示意性地示出)。在接合步骤之后，所述减薄包括沿着弱化区41分离第一供体衬底40，这导致中间层4转移到载体衬底1上(见图3C)。通常，所转移的层4的厚度小于或等于300nm。可选地，为了促进新的层转移步骤的实施，在所转移的层的自由表面上进行精加工处理，该处理可能导致所转移的层变薄并且其粗糙度降低。
参照图3D，此外，提供了第二供体衬底30，其包括适合于有源层的外延生长并旨在形成籽晶层3a的单晶材料。
参照图3E，该第二供体衬底被接合至预先转移到载体衬底1上的中间层4，第一分隔层2a处于结合界面处。如图3D所示，所述层2a例如在结合之前预先形成在第二供体衬底30的表面上。另选地，层2a可以在其转移到载体衬底1之后形成在中间层4上，或者甚至通过将形成在第二供体衬底上的层和形成在所转移的中间层上的层结合而形成。
接下来，第二供体衬底被减薄，以便将半导体层3a转移到受体衬底，这使得可以获得图2所示的衬底。可以通过对半导体进行抛光或蚀刻来进行这种减薄，以获得有源层的外延所需的厚度和表面光洁度。然而，有利地，在接合步骤之前，在单晶半导体中有利地形成弱化区31，以划定待转移的籽晶层3a。在接合步骤之后，所述减薄包括沿着弱化区31分离第二供体衬底30，这导致籽晶层3a转移到由载体衬底1、第二分隔层2b和中间层4组成的结构上。通常，所转移的籽晶层的厚度小于或等于300nm。可选地，在所转移的籽晶层的自由表面上进行精加工处理以促进外延的实施，该处理可能导致所转移的层变薄和/或其粗糙度降低。
根据第二实施方式，如图4A至图4D所示，制造衬底的方法包括沉积中间层的步骤(代替从供体衬底转移所述层)和单个层转移步骤，以形成籽晶层。
该方法的第二实施方式利用以下事实：半导体中间层不具有光学或电子功能，因此可以由不是单晶而是多晶和/或非晶的材料制成。因此，可以通过在下面的第二电绝缘层2b上沉积来形成中间层。
参照图4A，提供了覆盖有第二分隔层2b的载体衬底1。如果载体衬底1由硅制成，则通常通过载体衬底1的热氧化来形成所述层2b。所述层还可以通过化学气相沉积(CVD)形成，然后可能需要进行旨在降低其粗糙度的处理。
参照图4B，沉积例如由多晶硅和/或非晶硅制成的中间层4。该沉积可以通过CVD或通过在各种温度(取决于所使用的技术，从300℃到大于800℃)下的外延来实现。该沉积之后可以进行平滑处理，例如等离子体处理，或对层4进行抛光，以获得适合于接合然后转移籽晶层的表面光洁度。
参照图4C，提供了供体衬底30，该供体衬底30包括适合于有源层的外延生长并旨在形成籽晶层3a的单晶材料。根据一个实施方式，籽晶层3a由弱化区31划定，该弱化区31通过注入诸如氢和/或氦之类的原子物种而形成。
参照图4D，该供体衬底30被接合至预先沉积在载体衬底1上的中间层4，第一分隔层2a在接合界面处。如图4C所示，所述层2a例如在接合之前预先形成在供体衬底30的表面上。另选地，层2a可以在中间层4沉积在载体衬底1上之后形成在中间层4上，或者甚至通过将形成在供体衬底上的层和形成在所沉积的中间层上的层结合而形成。
接下来，供体衬底30被减薄，以将层3a转移到中间层4，这使得可以获得图2所示的衬底。有利地，所述减薄包括沿着弱化区31分离供体衬底30。另选地，可通过从与接合界面相反的一侧对供体衬底进行抛光或蚀刻来进行减薄，以获得有源层的外延所需的厚度和表面光洁度。通常，所转移的籽晶层的厚度小于或等于300nm。可选地，在所转移的籽晶层的自由表面上进行精加工处理以促进外延的实施，该处理可能导致所转移的层变薄和/或其粗糙度降低。
该方法的第二实施方式特别有利之处在于，因为它涉及单个层转移步骤而不是两个层转移步骤，所以较便宜。
无论采用哪种制造图2所示结构的方法，然后都在所转移的籽晶层3a上外延生长硅-锗或硅层3b，直到获得有源层所需的厚度(见图5)为止，即，通常厚度大于或等于1μm。可以稍微掺杂外延层3b。
籽晶层3a和外延层3b一起形成有源层3。由于外延层3b的厚度明显大于籽晶层3a的厚度，因此即使层3a和3b由不同的材料制成，也认为有源层的光学特性基本上是外延层3b的光学特性。
因此，例如，如果外延层由SiGe制成，而籽晶层不是由SiGe制成(例如当其由硅制成时)，则相对于SiGe层的厚度而言硅层足够薄(厚度小于或等于300nm)，以至于在红外吸收方面不会显著影响有源层的特性。
然而，可以例如通过热混合工艺来改变籽晶层的性质。众所周知，所述工艺包括使在硅层上外延生长的SiGe层氧化，所述氧化具有仅消耗硅(以形成硅氧化物)并使锗朝着与SiGe层的自由表面相反的面迁移的效果。于是在表面上获得SiO2层，然后可以通过蚀刻将其除去。
参照图6，在有源层3中形成多个电隔离沟槽5，这些电隔离沟槽5一直延伸到第一电绝缘层2a。这些沟槽在成像器领域中被称为电容型深沟槽隔离(CDTI)。由这种沟槽界定的有源层的每个区域旨在形成成像器的一个像素。为此，制造成像器的方法的后续步骤是在所述区域中形成光电二极管(未示出)。沟槽和光电二极管的制造方法是本领域技术人员已知的，因此在本文中将不再详细描述。
根据一个可选的但有利的实施方式，参照图7A，有源层3(其中已经形成沟槽隔离5)被光学限制层6覆盖，该光学限制层6的从前侧朝着有源层的光反射系数比从有源层朝着前侧的反射系数高。所述光学限制层6由确保根据入射光子的方向来选择反射率的层的堆叠构成。根据一个优选实施方式，所述光学限制层6在具有不同厚度的两层硅氧化物之间包括氮化钛层。这种堆叠的一个优点是它与微电子中使用的工艺兼容；因此，光学限制层的形成可以容易地集成到制造成像器的工艺中。例如，光学限制层6从前侧到后侧包括厚度为100nm的SiO2层、厚度为10nm的TiN层和厚度为200nm的SiO2层。这种堆叠从成像器的前侧到有源层的反射率为0.5％，而从有源层到前侧的反射率为37％。
所述光学限制层6使入射在成像器表面上的辐射基本上通过而没有被反射，但是相反地，反射存在于有源层中并被双BOX结构反射的光子，这具有将所述光子捕获在有源层中并增加它们在有源层中的路径长度的效果。因此，所述光学限制层允许增加有源层的光吸收。
根据图7B所示的一个实施方式，电隔离沟槽5也延伸至光学限制层6。该构造有利地使得即使是在限制层中，两个相邻像素(或两个相邻成像器)也能够彼此电隔离，特别是避免寄生效应或遮蔽效应。
根据图8所示的一个实施方式，可以完全对每个像素施加偏压(即，对其所有厚度施加偏压)。为此，每个沟槽5由导电的或半导体的通孔5a形成(例如，由硅制成)，该通孔5a在由电绝缘材料制成的壁5b之间一直延伸到中间层4。这种布置的特别有利之处在于，由于半导体层5a和4是电连接的，所以它允许通过一次接触就使整个像素被施加偏压。
最后，根据图9所示的一个实施方式，可以完全且独立地对每个像素施加偏压。具体地，通过调节每个沟槽的内壁和外壁5b的深度和厚度，可以独立于相邻像素来对每个像素施加偏压。例如，每个像素可以在一侧(图9的中心像素的右侧)上由一直延伸到中间层4的壁5b界定，该壁5b由相对薄的电绝缘材料制成，而在另一侧(图9的中心像素的左侧)上由至少部分地延伸到第二分隔层2b中的壁5b界定，该壁5b由相对较厚的电绝缘材料制成。位于像素下方的中间层4的段4a电连接至仅位于像素的一侧(图9的中心像素的右侧)的半导体层5a，并与中间层4的其余部分电隔离。因此，可以有利地独立地寻址每个像素。
尽管未在图8和图9中示出，但是如图7B和图7A所示，光学限制层可以存在于有源层上并且可以被沟槽5穿过或不被沟槽5穿过。
示例
根据现有技术(如图1所示，在载体衬底与有源层之间具有单层硅氧化物)以及根据本发明(如图5所示，在载体衬底与有源层之间具有双BOX结构)，已对各种衬底进行了光吸收的数值模拟。从衬底的前侧到后侧，所述双BOX结构由以下堆叠构成：
-第一分隔层2a：SiO2，40nm
-半导体中间层4：多晶硅，100nm
-第二分隔层2b：SiO2，150nm
对于940nm的入射波长，这种堆叠的反射率约为72％。
在这些模拟中，某些衬底覆盖有光学限制层，该光学限制层的从前侧朝着有源层的反射率比从有源层朝着前侧的反射率高。所述光学限制层由下列堆叠构成(从衬底的前侧朝着后侧)：SiO2,100nm/TiN,10nm/SiO2,200nm。
有源层由6μm厚度的硅层构成或者由锗浓度等于10％的、2μm厚度的SiGe层构成。
下表示出了针对垂直入射(即，垂直于衬底的前侧的入射)并且具有940nm的波长的辐射的、有源层中的光吸收系数。该模拟未考虑来自分隔各个像素的沟槽的衍射或折射的影响。
Figure BDA0002844354830000121
当使用双BOX结构代替单层SiO2时，观察到吸收的显著改善。当有源层由SiGe而不是硅制成时，和/或当添加了将光子限制在有源层中的光学限制层时，光吸收进一步改善。
参考文献
US 2016/0118431

Claims (23)

1.一种前侧成像器，所述前侧成像器依次包括：
半导体载体衬底(1)，
第一电绝缘分隔层(2a)，以及
称为有源层的单晶半导体层(3)，所述单晶半导体层(3)包括光电二极管的矩阵阵列，
所述成像器的特征在于，所述成像器在所述载体衬底(1)与所述第一电绝缘层(2a)之间还包括：
第二电绝缘分隔层(2b)，以及
称为中间层的第二半导体或导电层(4)，所述第二半导体或导电层(4)被布置在所述第二分隔层(2b)与所述第一分隔层(2a)之间，所述第二分隔层(2b)比所述第一分隔层(2a)厚。
2.根据权利要求1所述的成像器，其中，所述第一分隔层(2a)具有介于10nm至100nm之间的厚度。
3.根据权利要求1和2中任一项所述的成像器，其中，所述第二分隔层(2b)具有介于100nm至300nm之间的厚度。
4.根据权利要求1至3中的一项所述的成像器，其中，所述中间层(4)由掺杂的多晶或非晶材料制成。
5.根据权利要求1至4中的一项所述的成像器，其中，所述中间层(4)由掺杂的硅制成。
6.根据权利要求1至4中的一项所述的成像器，其中，所述中间层(4)由金属制成。
7.根据权利要求1至6中的一项所述的成像器，其中，所述中间层(4)具有介于20nm至150nm之间的厚度。
8.根据权利要求1至7中的一项所述的成像器，其中，所述有源层(3)包括硅籽晶层(3a)。
9.根据权利要求1至7中的一项所述的成像器，其中，所述有源层(3)包括硅-锗籽晶层(3a)。
10.根据权利要求8和9中任一项所述的成像器，其中，所述有源层(3)在所述籽晶层(3a)上还包括硅-锗单晶层(3b)。
11.根据权利要求10所述的成像器，其中，所述硅-锗层(3b)中的锗含量小于或等于10％。
12.根据权利要求10和11中任一项所述的成像器，其中，所述硅-锗层(3b)的厚度小于临界厚度，该临界厚度被定义为这样的厚度：超过该厚度时发生硅-锗弛豫。
13.根据权利要求8所述的成像器，其中，所述有源层(3)在所述籽晶层上还包括硅单晶层。
14.根据权利要求1至13中的一项所述的成像器，所述成像器在所述有源层(3)上还包括称为光学限制层的层(6)，该层(6)的从前侧朝着所述有源层的光反射系数比从所述有源层朝着所述前侧的反射系数高。
15.根据权利要求14所述的成像器，其中，所述光学限制层(6)在两层硅氧化物之间包括氮化钛层。
16.根据权利要求1至15中的一项所述的成像器，其中，每个光电二极管通过一直延伸到所述第一电绝缘层(2a)的至少一个电隔离沟槽(5)而与相邻的光电二极管分开。
17.根据权利要求16所述的成像器，其中，所述沟槽包括导电或半导体通孔(5a)，该导电或半导体通孔(5a)在由电绝缘材料制成的壁(5b)之间一直延伸到所述中间层(4)。
18.根据权利要求16和17中任一项所述的成像器，当从属于权利要求14时，其中，所述至少一个沟槽(5)延伸穿过所述光学限制层(6)。
19.根据权利要求17所述的成像器，其中，每个沟槽(5)包括一直延伸到所述中间层(4)的第一壁(5b)和至少部分地延伸到所述第二分隔层(2b)中的第二壁(5b)，以便电隔离所述中间层(4)的一段，所述导电或半导体通孔(5a)电连接到所述中间层(4)的所述段。
20.一种制造前侧成像器的方法，所述方法包括以下步骤：
提供第一供体衬底(40)，
在所述第一供体衬底中形成弱化区(41)，以便划定第一半导体层(4)，
将所述第一层(4)转移至半导体载体衬底(1)，电绝缘层(2b)位于所述供体衬底(40)与所述载体衬底(1)之间的界面处，以便形成包括所述载体衬底(1)、所述电绝缘层(2b)和所转移的层(4)的结构，
提供第二供体衬底(30)，
在所述第二供体衬底中形成弱化区(31)，以便划定单晶半导体层(3a)，
将所述单晶半导体层(3a)转移至所述结构，电绝缘层(2a)位于所述第二供体衬底(30)与所述结构之间的界面处，
在所转移的单晶半导体层(3a)上外延生长单晶半导体层(3b)，所外延的单晶半导体层(3b)与所转移的单晶半导体层(3a)一起形成所述成像器的有源层(3)。
21.一种制造前侧成像器的方法，所述方法包括以下步骤：
通过在覆盖有电绝缘层(2b)的载体衬底(1)上沉积导电或半导体层(4)来形成结构，
提供供体衬底(30)，
在所述供体衬底(30)中形成弱化区(31)，以便划定单晶半导体层(3a)，
将所述单晶半导体层(3a)转移至所述结构，电绝缘层(2a)位于所述第二供体衬底(30)与所述结构之间的界面处，
在所转移的单晶半导体层(3a)上外延生长单晶半导体层(3b)，所外延的单晶半导体层(3b)与所转移的单晶半导体层(3a)一起形成所述成像器的有源层(3)。
22.根据权利要求20和21中任一项所述的方法，所述方法还包括：在所述有源层(3)上形成称为光学限制层的层(6)，所述光学限制层(6)的从前侧朝着所述有源层的光反射系数比从所述有源层朝着所述前侧的反射系数高。
23.根据权利要求20至22中的一项所述的方法，所述方法还包括在所述有源层(3)中形成光电二极管的矩阵阵列。
CN201980041160.1A 2018-06-21 2019-06-21 前侧型图像传感器和制造这种传感器的方法 Pending CN112292760A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1855540A FR3083000A1 (fr) 2018-06-21 2018-06-21 Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
FR1855540 2018-06-21
PCT/FR2019/051515 WO2019243751A1 (fr) 2018-06-21 2019-06-21 Capteur d'image de type face avant et procede de fabrication d'un tel capteur

Publications (1)

Publication Number Publication Date
CN112292760A true CN112292760A (zh) 2021-01-29

Family

ID=63638027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980041160.1A Pending CN112292760A (zh) 2018-06-21 2019-06-21 前侧型图像传感器和制造这种传感器的方法

Country Status (9)

Country Link
US (1) US20210384223A1 (zh)
EP (1) EP3811411A1 (zh)
JP (1) JP7467805B2 (zh)
KR (1) KR102666552B1 (zh)
CN (1) CN112292760A (zh)
FR (1) FR3083000A1 (zh)
SG (1) SG11202012792SA (zh)
TW (1) TW202015226A (zh)
WO (1) WO2019243751A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205930A1 (en) * 2004-03-16 2005-09-22 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US20060255371A1 (en) * 2005-05-13 2006-11-16 Stmicroelectronics S.A. Integrated circuit comprising a photodiode of the floating substrate type and corresponding fabrication process
KR20070118391A (ko) * 2006-06-12 2007-12-17 삼성전자주식회사 크로스토크가 감소한 이미지 센서
CN101140864A (zh) * 2005-09-07 2008-03-12 硅绝缘体技术有限公司 半导体异质结构和形成半导体异质结构的方法
US20080290525A1 (en) * 2007-05-21 2008-11-27 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
US20090294883A1 (en) * 2008-05-30 2009-12-03 Pradyumna Kumar Swain Method for electronically pinning a back surface of a back-illuminated imager fabricated on a utsoi wafer
CN105575982A (zh) * 2014-11-04 2016-05-11 株式会社理光 固体摄像元件
WO2016206809A1 (en) * 2015-06-24 2016-12-29 Pixium Vision Sa Photosensitive pixel structure with increased light absorption and photosensitive implant
JP2017054890A (ja) * 2015-09-08 2017-03-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
WO2018083990A1 (ja) * 2016-11-02 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、並びに電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407733A (en) * 1990-08-10 1995-04-18 Viratec Thin Films, Inc. Electrically-conductive, light-attenuating antireflection coating
US6365479B1 (en) * 2000-09-22 2002-04-02 Conexant Systems, Inc. Method for independent control of polycrystalline silicon-germanium in a silicon-germanium HBT and related structure
US7768085B2 (en) * 2005-10-11 2010-08-03 Icemos Technology Ltd. Photodetector array using isolation diffusions as crosstalk inhibitors between adjacent photodiodes
JP5356872B2 (ja) * 2009-03-18 2013-12-04 パナソニック株式会社 個体撮像装置の製造方法
US8587063B2 (en) * 2009-11-06 2013-11-19 International Business Machines Corporation Hybrid double box back gate silicon-on-insulator wafers with enhanced mobility channels
EP2498280B1 (en) 2011-03-11 2020-04-29 Soitec DRAM with trench capacitors and logic back-biased transistors integrated on an SOI substrate comprising an intrinsic semiconductor layer and manufacturing method thereof
JP2013115100A (ja) 2011-11-25 2013-06-10 Toshiba Corp 固体撮像装置
US20140339614A1 (en) * 2011-12-30 2014-11-20 Shanghai Advanced Research Institute, Chinese Aca- Demy Of Sciences Image sensor and method of fabricating the same
US9105577B2 (en) * 2012-02-16 2015-08-11 International Business Machines Corporation MOSFET with work function adjusted metal backgate
US8772899B2 (en) * 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
GB2507512A (en) * 2012-10-31 2014-05-07 Ibm Semiconductor device with epitaxially grown active layer adjacent a subsequently grown optically passive region
US10056293B2 (en) * 2014-07-18 2018-08-21 International Business Machines Corporation Techniques for creating a local interconnect using a SOI wafer
US9219150B1 (en) 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures
FR3027731B1 (fr) * 2014-10-24 2018-01-05 Stmicroelectronics Sa Capteur d'image face avant a courant d'obscurite reduit sur substrat soi
TWI767411B (zh) * 2015-07-24 2022-06-11 光程研創股份有限公司 半導體結構
US9859311B1 (en) * 2016-11-28 2018-01-02 Omnivision Technologies, Inc. Storage gate protection
US10515989B2 (en) * 2017-08-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Device comprising photodiode and method of making the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205930A1 (en) * 2004-03-16 2005-09-22 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US20060255371A1 (en) * 2005-05-13 2006-11-16 Stmicroelectronics S.A. Integrated circuit comprising a photodiode of the floating substrate type and corresponding fabrication process
CN101140864A (zh) * 2005-09-07 2008-03-12 硅绝缘体技术有限公司 半导体异质结构和形成半导体异质结构的方法
KR20070118391A (ko) * 2006-06-12 2007-12-17 삼성전자주식회사 크로스토크가 감소한 이미지 센서
US20080290525A1 (en) * 2007-05-21 2008-11-27 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
US20090294883A1 (en) * 2008-05-30 2009-12-03 Pradyumna Kumar Swain Method for electronically pinning a back surface of a back-illuminated imager fabricated on a utsoi wafer
CN105575982A (zh) * 2014-11-04 2016-05-11 株式会社理光 固体摄像元件
WO2016206809A1 (en) * 2015-06-24 2016-12-29 Pixium Vision Sa Photosensitive pixel structure with increased light absorption and photosensitive implant
JP2017054890A (ja) * 2015-09-08 2017-03-16 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
WO2018083990A1 (ja) * 2016-11-02 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、並びに電子機器

Also Published As

Publication number Publication date
SG11202012792SA (en) 2021-01-28
WO2019243751A1 (fr) 2019-12-26
KR20210021488A (ko) 2021-02-26
TW202015226A (zh) 2020-04-16
JP7467805B2 (ja) 2024-04-16
FR3083000A1 (fr) 2019-12-27
US20210384223A1 (en) 2021-12-09
KR102666552B1 (ko) 2024-05-20
EP3811411A1 (fr) 2021-04-28
JP2021527954A (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
US11855120B2 (en) Substrate for a front-side-type image sensor and method for producing such a substrate
CN109155278B (zh) 制造应变绝缘体上半导体衬底的方法
US11552123B2 (en) Front-side type image sensors
US20210366763A1 (en) Semiconductor on insulator structure for a front side type imager
US11127775B2 (en) Substrate for front side type imager and method of manufacturing such a substrate
JP7467805B2 (ja) 前面撮像素子及びそのような撮像素子を製造するための方法
WO2009036950A2 (en) Method for fabricating a mixed orientation substrate
TWI810422B (zh) 用於製造供用於前側影像感測器之基材的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination