TWI720161B - 用於射頻應用之絕緣體上半導體底材 - Google Patents

用於射頻應用之絕緣體上半導體底材 Download PDF

Info

Publication number
TWI720161B
TWI720161B TW106109658A TW106109658A TWI720161B TW I720161 B TWI720161 B TW I720161B TW 106109658 A TW106109658 A TW 106109658A TW 106109658 A TW106109658 A TW 106109658A TW I720161 B TWI720161 B TW I720161B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
semiconductor
silicon
radio frequency
Prior art date
Application number
TW106109658A
Other languages
English (en)
Other versions
TW201803015A (zh
Inventor
阿爾諾 卡斯泰克斯
奧列格 科諾強克
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW201803015A publication Critical patent/TW201803015A/zh
Application granted granted Critical
Publication of TWI720161B publication Critical patent/TWI720161B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明與用於射頻應用之一絕緣體上半導體底材(1)有關，尤其與一絕緣體上矽底材，其包含一半導體頂層(11)、一埋置氧化物層(9)及設置在一矽支撐底材(3)上方之一鈍化層(7)，以及與此種底材相關之製作方法有關。本發明亦與一射頻元件(17)有關。在所述鈍化層(7)與所述矽支撐底材(3)間設有一穿透層(5)，以確保射頻元件下方有足夠高的電阻率，並同時保持矽支撐底材(3)中的低差排遷移。

Description

用於射頻應用之絕緣體上半導體底材
本發明與用於射頻應用之絕緣體上半導體(semiconductor on insulator，SOI)底材有關，詳言之，本發明係關於包含一半導體頂層、一埋置氧化物層，以及設置在一矽支撐底材上方之一鈍化層之絕緣體上矽底材及其相關方法。本發明亦與射頻元件有關。
用於射頻應用之已知底材包含一三層結構：矽層、二氧化矽層、多晶矽層。此種三層結構被設置在高主體電阻率(bulk resistivity)之一支撐底材上，該支撐底材具有低間隙氧(interstitial oxygen)含量。就此種底材而言，間隙氧含量的範圍在5到10 ppma之間，標準間隙氧含量底材則在20到25 ppma之間，高間隙氧含量底材則在25到30 ppma之間。在這種情況下，高電阻率通常指3000Ωm或更大的電阻率值。射頻元件需要此種高主體電阻率，以限制或抑制來自主動元件下方的所有材料的寄生信號，亦稱為底材損耗(substrate loss)。
多晶矽層則需用來抑制進一步的寄生損耗，其可因表面電荷在電場影響下而存在於支撐底材與二氧化矽層間的界面處所致。多晶矽層係作為鈍化層以減少信號損耗。
已知間隙氧會在熱處理後給予熱供體(thermal donors)，從而降低支撐底材的主體電阻率，並增加底材損耗，因此需要低間隙氧底材。但低間隙氧底材的使用並非毫無缺點。
低間隙氧含量會讓矽對差排遷移(dislocation migration)更敏感。氧的間隙原子傾向於附著於矽原子上，並聚集成防止差排遷移到晶格中的二氧化矽沉澱物。當間隙氧含量低時，會有較少二氧化矽沉澱物存在於材料中，導致差排遷移在SOI底材及/或射頻元件製作期間的熱處理後增加，造成不樂見的晶體結構改變及所謂滑移線(slipline)的出現。差排遷移也會導致底材的塑性變形，此種變形在CMOS製程的微影期間可能造成疊對(overlay)問題。
因此，本發明的一個目標是提供一種可克服或至少減少前述問題，適於射頻應用的改進SOI底材。
前述目標可經由本發明之SOI底材，尤其是絕緣體上矽底材，而實現，該SOI底材包含一半導體頂層、一埋置氧化物層，以及設置在一矽支撐底材上方之一鈍化層，該SOI底材之特徵在於，其鈍化層與矽支撐底材間設有一穿透層，該穿透層具有一較高電阻率矽層，其間隙氧含量低於矽支撐底材之間隙氧含量。
本發明不限於半導體頂層，而是可應用於其他類型的頂層材料，例如壓電材料，尤其是鉭酸鋰(Lithium Tantalate)或鈮酸鋰(Lithium Niobate)。
依照本發明，提供具低間隙氧含量的穿透層，使支撐底材可以使用，在本發明中，滑移線及疊對問題可通過降低差排在支撐底材內遷移的能力而減少。事實上，低間隙氧含量從矽層開始只需到一定深度即可，視待製作在底材上的射頻元件的射頻信號會穿透SOI底材多遠而定。
依照一實施例，鈍化層及穿透層可為相同材料。這樣，界面處的晶格不匹配負面影響可獲得減少甚至抑制。
依照一實施例，鈍化層可為一多晶層，且穿透層可為一單晶材料。多晶層可用於捕捉電荷並讓寄生損耗減少，而單晶層則具有獨立於層厚度的低表面粗糙度之層所具備的優點。
依照一變化例，穿透層可為一多晶層。在此情況下，該多晶層可被提供成具有足以同時發揮減少表面相關寄生損耗及底材損耗兩種作用的厚度。
依照本發明一實施例，低間隙氧含量與低於15 ppma，詳言之為5到10 ppma，的濃度有關。在此濃度範圍下，可在鈍化層中達成所需電阻率水平，以減少底材損耗。此外，高電阻率與2000Ωm或更高，詳言之為3000Ωm或更高，的電阻率有關，即使在高於450℃的溫度下進行至少1小時的熱處理後也能夠保持這種電阻率值。應了解的是，通常會影響矽的電氣行為的其他雜質，亦稱施體(donors) 雜質及受體(acceptors) 雜質，具有低於1x1012 cm-3的濃度，以獲得間隙氧含量與電阻率水平間的關係。
依照一實施例，鈍化層及穿透層具有之組合厚度為大約3μm至30μm，詳言之為4至10μm，更詳言之為大約5μm。相較於具有典型725μm厚度的習知SOI底材(其具有低間隙氧含量的矽支撐底材)，本發明之SOI底材只有一薄薄的部分會受到低間隙氧區域的差排遷移影響。如此一來，後續元件製作的微影步驟便得以簡化。
本發明的目標亦可透過一射頻元件實現。本發明之射頻元件包含電性隔離的多個元件結構，詳言之，元件內的導線可為彼此電性隔離，這些元件結構彼此間具有一最小距離d，並設置在如前所述之SOI底材上面及/或當中，該射頻元件之特徵在於，其埋置氧化物層、鈍化層及穿透層之總厚度，使得射頻信號最多穿透至穿透層。這樣，經由將穿透層厚度調整到射頻設計的特定尺寸d，便可減少底材損耗，同時維持高度的製造可行性(尤其就微影期間的疊對問題而言)。
依照本發明一實施例，埋置氧化物層、鈍化層及穿透層之總厚度可被組構成不超過所述最小距離d的十倍，詳言之不超過所述最小距離d的五倍。
本發明的目標亦可透過一種用於製作如前所述之SOI底材之方法而實現，其中穿透層係磊晶生長在支撐底材上，且半導體頂層及埋置氧化物層係經由一層移轉方法移轉至鈍化層上，該層移轉方法詳言之包含一鍵合方法。鈍化層及穿透層最好都是磊晶生長而成。
本發明的目標更可透過一種用於製作如前所述之SOI底材之替代方法而實現，其中穿透層係經由一層移轉方法，尤其是一鍵合方法，移轉至支撐底材上。這可透過鍵合支撐底材及低間隙氧底材，然後蝕刻低間隙氧底材至所需厚度而達成，或透過實施Smart Cut類型的製程而達成，此類製程包括的步驟為：在低間隙氧底材內形成一預定分裂區，將低間隙氧底材鍵合至支撐底材，以及透過諸如熱處理等方式分離低間隙氧底材的剩餘部分，以獲得支撐底材上的穿透層。
利用上述方法，可獲得具本發明優點之底材。
本發明的目標亦可透過一種用於製作如前所述之射頻元件之方法而實現，該方法包括之步驟為：提供具有不同厚度之穿透層之多個SOI底材；在該些SOI底材上面或當中形成射頻元件；確定射頻信號在該些SOI底材中之穿透深度；及選擇具有使射頻信號最多穿透至穿透層之穿透層厚度之SOI底材。以此方式可確定最佳的穿透層厚度，以在優化製造可行性的同時維持射頻元件的運作。
圖1概要描繪本發明第一實施例之一SOI底材1。該SOI底材1是作為製作射頻元件(例如用於行動電話、智慧型手機、平板電腦或個人電腦等通訊裝置)的起始材料而使用。
如前所述，本發明不限於半導體頂層，而是可應用於其他類型的頂層材料，例如壓電材料，尤其是鉭酸鋰或鈮酸鋰。此概括敘述適用於下文有關半導體頂層的所有實施例，所述半導體頂層通常可為包含半導體材料或壓電材料之一頂層。因此，包含一壓電層之SOI類型底材亦落入本發明之範圍內。
所述SOI底材1包含一矽支撐底材3、一穿透層5、一鈍化層7、一埋置氧化物層9，以及一半導體頂層11。
矽支撐底材3可為一標準矽底材或矽晶圓，其具有大約15 Ωm之標準電阻率，大約20至25 ppma的間隙氧含量，以及大約700至750μm的厚度。本實施例的埋置氧化物層9，亦稱BOX層，為二氧化矽層，具有100至1000奈米的典型厚度。本實施例的半導體頂層為一矽層，其具有大約50至200奈米的厚度。
夾在矽支撐底材3與埋置氧化物層9之間的是穿透層5及鈍化層7。
本實施例的穿透層5為具高電阻率、低間隙氧含量之一矽層，其電阻率值為2000Ωm或更高，詳言之為3000Ωm或更高，其間隙氧濃度小於15ppma，詳言之為5到10ppma。如前所述，即使這種電阻率值在高於450℃的溫度下進行至少1小時的熱處理後也能夠保持。因此，本發明的穿透層5相較於矽支撐底材3具有較高的電阻率及較低的間隙氧含量。在本實施例中，穿透層5為一單晶層。
本實施例的鈍化層7為一多晶矽層，其具有大約200至2500奈米之厚度。
SOI底材對射頻應用是特別有利的。與射頻元件相關的一個問題是信號損耗。將鈍化層7及穿透層5導入SOI底材係用以減少信號損耗。在信號通過存在於矽層當中或之上的射頻元件的信號線時，會發生寄生損耗。寄生信號經由埋置氧化物層進入矽底材，並可到達射頻元件的其他信號線。與此對應的損耗稱為底材損耗。
為減少這些損耗，穿透層5為具有低間隙氧含量之高電阻層，其電阻比標準正常間隙氧含量的矽底材高得多。因為電阻高，故損耗得以減少。
此外，因表面電荷積聚在穿透層5表面而可能發生的損耗，也因為多晶鈍化層7的存在而得以減少，多晶鈍化層7阻礙了這些表面電荷對導電的貢獻，從而減少與表面電荷相關的信號損耗。
不像習知技術那樣只使用低間隙氧矽底材，本發明經由結合低間隙氧之穿透層5與具有正常間隙氧濃度的標準矽支撐底材3，而得以減少對產量有負面影響的滑移線及差排遷移的發生。
埋置氧化物層9、鈍化層7及穿透層5的厚度係經過選定，以使來自於穿過射頻元件的信號的寄生信號最多只能到達穿透層5，這樣寄生信號便「見不到」標準矽支撐底材3中的較低電阻。因此，埋置氧化物層9、鈍化層7及穿透層5具有最少3μ m最多30μm之組合厚度，詳言之為最多10μm，更詳言之為最多5μm。
與此同時，可使用一標準矽支撐底材3，這樣射頻元件製造商便可使用標準的CMOS製造方法。
圖2概要描繪本發明之一SOI底材13之第二實施例。第二實施例的特徵與第一實施例的特徵相同者使用相同的元件符號，其相關說明可參考前文。
第二及第一實施例的差別在於，在第二實施例的SOI底材13中，鈍化層及穿透層係以相同材料，即矽，製成，且具有相同，即多晶，的晶體結構。因此，兩者形成一修改後鈍化層15，其厚度遠超過習知技術的鈍化層厚度。
圖3概要描繪本發明之第三實施例之射頻元件17。該射頻元件17被設置在SOI底材1上面或當中，詳言之在圖1所繪的矽層11當中。第三實施例的特徵與第一實施例的特徵相同者使用相同的元件符號，其相關說明可參考前文。作為替代方案，可使用圖2所繪的SOI底材13。
射頻元件17包含電性隔離之多個元件結構19a，19b，19c，這些元件結構彼此之間具有一最小距離d，如圖所繪19a及19b間的距離所示。當射頻信號穿過元件結構19b時，寄生信號21會穿過SOI底材。依照本發明，寄生信號的影響會被穿透層5及鈍化層7降低，如前文關於第一及第二實施例的詳細說明所述。
根據本實施例，厚度d’被選定成不超過射頻元件17的最小距離d的十倍，詳言之，不超過射頻元件17的最小距離d的五倍。這樣，射頻的寄生信號21只能到達具較高電阻率的穿透層5而不會通過導電性更佳的矽支撐底材3。
圖4描繪本發明之第四實施例，即根據本發明第一或第二實施例之一種用於製作SOI底材之方法。同樣地，第四實施例的特徵與第一至第三實施例的特徵相同者使用相同的元件符號，其相關說明可參考前文。
步驟a)包括提供一標準矽底材3，其具有大約20至25ppma之正常間隙氧含量。此類型的底材普遍用於半導體產業中。
在步驟b)中，使一單晶矽層，即穿透層5，同質磊晶生長在矽支撐底材3上。其生長條件被選定成使穿透層5具有5到10 ppma氧濃度的較低間隙氧含量。這樣，便可在磊晶層中獲得至少為2000Ωm或更高，詳言之為3000Ωm，之電阻率，此電阻率高於矽支撐底材3的電阻率。
在磊晶生長後，可改變生長條件，以接著獲得對應於鈍化層7之一多晶層。
穿透層5及鈍化層7的結合厚度d’’係依照前文第一至第三實施例中有關層5，7，9厚度所說明之參數而決定。
依照一替代方案，步驟b)可被步驟b’)取代，在步驟b’)中，修改後鈍化層15同時扮演穿透層5及鈍化層7的角色，且修改後鈍化層15直接在矽支撐底材3上生長成一多晶層。
步驟c)包括製備一施體底材23，其包含一矽施體底材25，其設有一二氧化矽層27及一預定分裂區29，該預定分裂區29可經由習知技術之離子植入法實現。
在步驟d)中，施體底材23可透過諸如鍵合等方法，經由二氧化矽層27的表面而接合至第一替代方案的鈍化層7的表面，或接合至第二替代方案的修改後鈍化層15。
在步驟e)中，可進行一分離處理，例如一熱處理，以在預定分裂區29進行分離，從而將矽施體底材23之一矽層31及二氧化矽層27移轉至第一替代方案的鈍化層7上，或移轉至第二替代方案的修改後鈍化層15上。因此，二氧化矽層27對應於第一及第二實施例的埋置氧化物層9，矽層31對應於第一及第二實施例的半導體頂層11。
使用此方法，可獲得第一實施例的SOI底材1或第二實施例的SOI底材13。這些底材接著可用於在諸如CMOS製程步驟中製造射頻元件。
圖5描繪本發明之第五實施例，即本發明之一種用於製作SOI底材之替代方法。圖5所繪之方法適合用於製作第一實施例的SOI底材1。第五實施例的特徵與第一及第四實施例的特徵相同者使用相同的元件符號，其相關說明可參考前文。
步驟a)包括提供具正常間隙氧含量及正常電阻率之一標準矽支撐底材3，例如一矽晶圓，以及提供一低間隙氧含量矽底材33，例如一低間隙氧含量矽晶圓，其具有5 至 10 ppma的間隙氧含量，以及大於2000Ωm，詳言之為大於3000Ωm，之電阻率。
步驟b)包括將矽支撐底材3以諸如鍵合之方式接合至低間隙氧含量矽底材33。
在步驟c)中，蝕刻低間隙氧含量矽底材33以獲得前文所述之具所需厚度之一穿透層5。
步驟d)包括將多晶矽鈍化層7生長在穿透層5上，使其具有200至2500奈米之厚度。
根據一替代方案，在低間隙氧含量矽底材33為多晶性質的情況下，蝕刻步驟c)可用於獲得同時發揮鈍化層7及穿透層5的作用之一修改後鈍化層。故在此替代方案中，不需進行步驟d)。
步驟e)包括製備一施體底材23，其包含一矽施體底材25，其設有一二氧化矽層27及一預定分裂區29，該預定分裂區29可經由習知技術之離子植入法實現。
在步驟f)中，施體底材23可透過諸如鍵合等方法，經由其二氧化矽層27的表面而接合至鈍化層7的表面。
在步驟g)中，可進行一分離處理，例如一熱處理，以在預定分裂區29進行分離，從而將矽施體底材23之一矽層31及二氧化矽層27移轉至鈍化層7上。因此，二氧化矽層27對應於第一實施例的埋置氧化物層9，矽層31對應於第一實施例的半導體頂層11。以此方式便獲得依照第一實施例的SOI底材1。
圖6描繪本發明之第六實施例，即本發明之一種用於選定SOI底材之穿透層厚度之方法。該選擇取決於待製作於本發明所述SOI底材1，13上面或當中的射頻元件。第六實施例的特徵與前述實施例的特徵相同者使用相同的元件符號。
第一步驟a)包含提供具有不同穿透層5厚度的多個絕緣體上半導體底材。該些厚度係經過選定，以使埋置氧化物層9、鈍化層7及穿透層5的厚度整體維持在大約3μm至高達大約30μm之間的範圍。此範圍厚度亦適用於第二實施例的SOI底材13及修改後鈍化層15。
在下一步驟b)中，將射頻元件，例如射頻元件17，形成在SOI底材1，13上面或當中。相同的射頻元件17可應用相同的製程，製作在具有不同穿透層5厚度的各SOI底材上面或當中。
在下一步驟c)中，經由判定相鄰射頻元件結構中的寄生信號（例如在信號通過元件結構19b傳遞的情況下，相鄰元件結構為19a 或19c），來確定寄生射頻信號的穿透深度。或者，亦可判定寄生信號的衰減。
最後，依照步驟d)，選定所具有的穿透層5(或修改後鈍化層15)厚度，讓寄生射頻信號最多只能穿進穿透層5(或修改後鈍化層15)的SOI底材1或13。在滿足前述條件的SOI底材1或13中，具有最薄穿透層5(或修改後鈍化層15)厚度者，為具有最佳化厚度參數的SOI底材。
依序重複前述步驟，便可大量生產具有最佳化穿透層5(或修改後鈍化層15)厚度的SOI底材1或13。
在前述實施例中，半導體頂層11為矽製，埋置氧化物層為二氧化矽製。依照進一步的變化例，亦可使用其他合適材料，例如SiGe或GaAs。除多晶矽外，其他電荷捕捉層亦可用於鈍化層7。
1‧‧‧SOI底材 3‧‧‧矽支撐底材 5‧‧‧穿透層 7‧‧‧鈍化層 9‧‧‧埋置氧化物層 11‧‧‧半導體頂層 13‧‧‧SOI底材 15‧‧‧鈍化層 17‧‧‧射頻元件 19a、19b、19c‧‧‧元件結構 21‧‧‧寄生信號 23‧‧‧施體底材 25‧‧‧矽施體底材 27‧‧‧二氧化矽層 29‧‧‧預定分裂區 31‧‧‧矽層 33‧‧‧矽底材
所揭實施例的額外益處及優點將在本說明書及所附圖式中更為彰顯。這些益處及優點可經由本說明書及其圖式所示的各種實施例及特徵而個別實現，而要獲得一項或多項此類益處或優點，並不需提供全部的實施例及特徵。
本發明之上述及其他目標與特徵，將在以下結合圖式之詳細說明及較佳實施例中更為彰顯，在這些圖式中： 圖1描繪本發明之SOI底材之第一實施例； 圖2描繪本發明之SOI底材之第二實施例； 圖3描繪本發明之第三實施例，即本發明之SOI底材上之射頻元件； 圖4描繪本發明之第四實施例，即本發明之一種用於製作SOI底材之方法； 圖5描繪本發明之第五實施例，即本發明之一種用於製作SOI底材之替代方法；及 圖6描繪本發明之第六實施例，即本發明之一種用於選定SOI底材之穿透層厚度之方法。
3‧‧‧矽支撐底材
5‧‧‧穿透層
7‧‧‧鈍化層
9‧‧‧埋置氧化物層
11‧‧‧半導體頂層

Claims (12)

  1. 一絕緣體上半導體底材，尤其是一絕緣體上矽底材，其包含一半導體頂層(11)、一埋置氧化物層(9)及設置在一矽支撐底材(3)上方之一鈍化層(7)，該絕緣體上半導體底材之特徵在於所述鈍化層(7)與所述矽支撐底材(3)間設有一穿透層(5)，其中所述穿透層(5)為具有較低間隙氧含量之一較高電阻率矽層，其間隙氧含量低於所述矽支撐底材(3)之間隙氧含量，其電阻率高於所述矽支撐底材(3)之電阻率。
  2. 如申請專利範圍第1項之絕緣體上半導體底材，其中所述穿透層(5)及所述鈍化層(7)為相同材料。
  3. 如申請專利範圍第1或2項之絕緣體上半導體底材，其中所述鈍化層(7)為一多晶層且所述穿透層(5)為一單晶材料。
  4. 如申請專利範圍第1或2項之絕緣體上半導體底材，其中所述穿透層(5)為一多晶層。
  5. 如申請專利範圍第1至4項中任一項之絕緣體上半導體底材，其中低間隙氧含量係指低於15ppma之濃度。
  6. 如申請專利範圍第1至5項中任一項之絕緣體上半導體底材，其中高電阻率係指2000Ωm或更高之電阻率。
  7. 如申請專利範圍第1至6項中任一項之絕緣體上半導體底材，其中所述埋置氧化物層(9)、所述鈍化層(7)及所述穿透層(5)具有之組合厚度為3μm至30μm。
  8. 一射頻元件，其具有電性隔離之多個元件結構(19a,19b,19c)，所述元件結構彼此間具有一最小距離d，並設置在如申請專利範圍第1至6 項中任一項之絕緣體上半導體底材上面及/或當中，該射頻元件之特徵在於其鈍化層(7)及穿透層(5)之組合厚度(d’)使射頻信號最多穿透至穿透層(5)。
  9. 如申請專利範圍第8項之射頻元件，其中埋置氧化物層(9)、鈍化層(7)及穿透層(5)之組合厚度不超過所述最小距離d之十倍。
  10. 一種用於製作如申請專利範圍第1至7項中任一項之絕緣體上半導體底材之方法，其中穿透層係磊晶生長在支撐底材上，且半導體頂層及埋置氧化物層係經由一層移轉方法移轉至鈍化層上。
  11. 一種用於製作如申請專利範圍第1至7項中任一項之絕緣體上半導體底材之方法，其中穿透層係經由一層移轉方法移轉至支撐底材上。
  12. 一種用於製作如申請專利範圍第8或9項之射頻元件之方法，該方法包括之步驟為：提供具有不同厚度之穿透層之多個絕緣體上半導體底材；在該些絕緣體上半導體底材上面或當中形成射頻元件；確定射頻信號在該些絕緣體上半導體底材中之穿透深度；及選擇具有使射頻信號最多穿透至穿透層之穿透層厚度之絕緣體上半導體底材。
TW106109658A 2016-03-31 2017-03-23 用於射頻應用之絕緣體上半導體底材 TWI720161B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??1652782 2016-03-31
FR1652782 2016-03-31
FR1652782A FR3049763B1 (fr) 2016-03-31 2016-03-31 Substrat semi-conducteur sur isolant pour applications rf

Publications (2)

Publication Number Publication Date
TW201803015A TW201803015A (zh) 2018-01-16
TWI720161B true TWI720161B (zh) 2021-03-01

Family

ID=56511678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109658A TWI720161B (zh) 2016-03-31 2017-03-23 用於射頻應用之絕緣體上半導體底材

Country Status (8)

Country Link
US (3) US10886162B2 (zh)
JP (1) JP6657516B2 (zh)
KR (1) KR102172705B1 (zh)
CN (1) CN109075120B (zh)
DE (1) DE112017001617T5 (zh)
FR (1) FR3049763B1 (zh)
TW (1) TWI720161B (zh)
WO (1) WO2017167923A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
US10546771B2 (en) * 2016-10-26 2020-01-28 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
WO2020072212A1 (en) * 2018-10-01 2020-04-09 Applied Materials, Inc. Method of forming an rf silicon on insulator device
TWI815970B (zh) * 2018-11-09 2023-09-21 日商日本碍子股份有限公司 壓電性材料基板與支持基板的接合體、及其製造方法
FR3103631B1 (fr) 2019-11-25 2022-09-09 Commissariat Energie Atomique Dispositif électronique integré comprenant une bobine et procédé de fabrication d’un tel dispositif
CN110890418B (zh) * 2019-12-02 2021-11-05 中国科学院上海微系统与信息技术研究所 一种具有双埋氧层的晶体管结构及其制备方法
FR3104322B1 (fr) * 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf
JP7392578B2 (ja) * 2020-06-05 2023-12-06 信越半導体株式会社 高周波半導体装置の製造方法及び高周波半導体装置
FR3119046B1 (fr) * 2021-01-15 2022-12-23 Applied Materials Inc Substrat support en silicium adapte aux applications radiofrequences et procede de fabrication associe
TWI761255B (zh) * 2021-07-08 2022-04-11 環球晶圓股份有限公司 晶圓及晶圓的製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090110898A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation High resistivity soi base wafer using thermally annealed substrate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
US6897084B2 (en) 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US7529433B2 (en) * 2007-01-12 2009-05-05 Jds Uniphase Corporation Humidity tolerant electro-optic device
US8078565B2 (en) 2007-06-12 2011-12-13 Kana Software, Inc. Organically ranked knowledge categorization in a knowledge management system
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
KR101870476B1 (ko) * 2011-03-16 2018-06-22 썬에디슨, 인크. 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US8536035B2 (en) 2012-02-01 2013-09-17 International Business Machines Corporation Silicon-on-insulator substrate and method of forming
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US9853133B2 (en) 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090110898A1 (en) * 2007-10-31 2009-04-30 International Business Machines Corporation High resistivity soi base wafer using thermally annealed substrate

Also Published As

Publication number Publication date
DE112017001617T5 (de) 2018-12-20
FR3049763B1 (fr) 2018-03-16
WO2017167923A1 (en) 2017-10-05
KR102172705B1 (ko) 2020-11-02
KR20180127436A (ko) 2018-11-28
US20210057269A1 (en) 2021-02-25
US20190115248A1 (en) 2019-04-18
FR3049763A1 (zh) 2017-10-06
JP6657516B2 (ja) 2020-03-04
CN109075120A (zh) 2018-12-21
TW201803015A (zh) 2018-01-16
US20230238274A1 (en) 2023-07-27
US11626319B2 (en) 2023-04-11
CN109075120B (zh) 2023-04-07
JP2019514202A (ja) 2019-05-30
US10886162B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
TWI720161B (zh) 用於射頻應用之絕緣體上半導體底材
JP6344271B2 (ja) 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
US8212294B2 (en) Structure having silicon CMOS transistors with column III-V transistors on a common substrate
US20030003679A1 (en) Creation of high mobility channels in thin-body SOI devices
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
KR102047864B1 (ko) 단결정 재료 사용의 개선된 효율을 갖는 유사 기판
WO2005081748A2 (en) Semiconductor structure having strained semiconductor and method therefor
CN110235238B (zh) 用于射频应用的结构
KR20130138711A (ko) 절연체 상 Ⅲ/Ⅴ 상의 Ｇｅ 구조의 형성 방법
TWI578495B (zh) 製造半導體裝置之方法和製造晶圓的方法，及其半導體裝置和晶圓
KR100655437B1 (ko) 반도체 웨이퍼 및 그 제조방법
JP2015501548A (ja) セミコンダクタ・オン・インシュレータ構造およびその製造方法
US20140035094A1 (en) Semiconductor structure
WO2016125427A1 (ja) 貼り合わせ半導体ウェーハ及びその製造方法
JP2827414B2 (ja) 半導体装置
TWI751352B (zh) 集成射頻元件用底材及其製作方法
TW202147400A (zh) 用於製作射頻應用之絕緣體上半導體底材之方法
CN113540339A (zh) 一种制备压电复合薄膜的方法及压电复合薄膜
JP2789965B2 (ja) 半導体装置用貼り合わせ基板およびその製造方法
JP5538673B2 (ja) Ｓｏｑ基板を用いた半導体基板の製造方法
JP2020038939A (ja) 縦型化合物半導体デバイスの製造方法
JPH0555359A (ja) Ｓｏｉ型半導体基板およびその製造方法
JPH04258133A (ja) 半導体装置の製造方法
JPS63281440A (ja) 誘電体分離基板の製造方法