JP6657516B2 - Ｒｆ用途のための半導体オンインシュレータ基板 - Google Patents

Ｒｆ用途のための半導体オンインシュレータ基板 Download PDF

Info

Publication number
JP6657516B2
JP6657516B2 JP2018550442A JP2018550442A JP6657516B2 JP 6657516 B2 JP6657516 B2 JP 6657516B2 JP 2018550442 A JP2018550442 A JP 2018550442A JP 2018550442 A JP2018550442 A JP 2018550442A JP 6657516 B2 JP6657516 B2 JP 6657516B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
substrate
insulator
interstitial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018550442A
Other languages
English (en)
Other versions
JP2019514202A (ja
Inventor
アルノー カステス，
アルノー カステス，
オレグ クローシュカ，
オレグ クローシュカ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2019514202A publication Critical patent/JP2019514202A/ja
Application granted granted Critical
Publication of JP6657516B2 publication Critical patent/JP6657516B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、シリコン支持基板の上に半導体上部層、埋込み酸化物層及び不動態化層を含む、ＲＦ用途で使用するための半導体オンインシュレータ基板、特にシリコンオンインシュレータ基板、並びに対応する方法に関する。本発明は、ＲＦデバイスにも関する。
高周波（ＲＦ）用途のための公知の基板は、多結晶Ｓｉ層上の二酸化シリコンＳｉ０２上のシリコンＳｉの３層構造を含む。この３層構造は、低格子間酸素含有量（「低Ｏｉ」）を有するバルク高抵抗率支持基板上に設けられている。そのような基板に対しては、格子間酸素含有量は、標準Ｏｉ基板に対する２０〜２５ｐｐｍａ又は高Ｏｉ基板に対する２５〜３０ｐｐｍａの代わりに５〜１０ｐｐｍａの範囲にある。本文脈における高抵抗率は、典型的には３０００Ωｍ以上の抵抗率値を指す。この高いバルク抵抗率は、能動デバイスの下のすべての材料から生じる基板損失とも呼ばれる寄生信号を制限又は抑制するために、ＲＦデバイスにおいて必要である。
多結晶Ｓｉ層は、電界の影響下で支持基板と二酸化シリコン層との間の界面に存在する表面電荷に起因して発生する可能性があるさらなる寄生損失を抑制するために必要である。この多結晶Ｓｉ層は、不動態化層として働き、したがって、信号損失を低減させることができる。
格子間酸素は、熱処理後にサーマルドナーを生成することが知られており、したがって支持基板のバルク抵抗率を減少させ、以て基板損失を増加させ、したがって低Ｏｉ基板が必要となる。しかしながら、低Ｏｉの使用は、欠点がないわけではない。
低Ｏｉ含有量は、シリコンを転位移動に対してより敏感にする。酸素格子間原子は、シリコン原子に結合して、転位が結晶格子中に移動するのを妨げるＳｉ０２の小さな析出物に凝集する傾向がある。低Ｏｉ含有量では、材料中に存在するＳｉ０２析出物が少なくなり、半導体オンインシュレータ基板及び／又はＲＦデバイスの製造中の熱処理時に転位移動が増大し、結晶構造の望ましくない改変及びいわゆるスリップラインの出現を招く。また、転位移動は、基板の塑性変形を引き起こす可能性があり、この塑性変形によってＣＭＯＳ処理中にリソグラフィ中のオーバーレイ問題が引き起こされる可能性がある。
したがって、本発明の目的は、以前に特定された問題を克服する、又は少なくとも低減させるＲＦ用途に適した改善された半導体オンインシュレータ基板を提供することである。
本目的は、シリコン支持基板の上に半導体上部層、埋込み酸化物層及び不動態化層を含む本発明による半導体オンインシュレータ基板、特に、シリコンオンインシュレータ基板において、侵入層が不動態化層とシリコン支持基板との間に設けられていることを特徴とし、侵入層がシリコン支持基板よりも低い格子間酸素含有量を有する高抵抗シリコン層である、半導体オンインシュレータ基板よって達成される。
本発明は、半導体上部層に限定されることなく、例えば圧電材料、特にタンタル酸リチウム、ニオブ酸リチウムのような他のタイプの材料の上部層に適用することができる。
本発明によると、転位が支持基板内部で移動する能力を低下させることによってスリップライン及びオーバーレイの問題を低減させることができる支持基板を使用することができるように、特有の層である、低Ｏｉ含有量を有する侵入層が導入される。実際は、低Ｏｉ含有量は、基板上に準備されるＲＦデバイスのＲＦ信号が半導体オンインシュレータ基板内にどれくらい深く侵入するかに応じて、シリコン層から開始して、ある深さまで必要なだけである。
一実施形態によると、不動態化層及び侵入層は、同じ材料とすることができる。この場合、界面における格子不整合の悪影響を低減させることができ、又は抑制することさえできる。
一実施形態によると、不動態化層は、多結晶層とすることができ、侵入層は、単結晶材料とすることができる。多結晶層は、電荷に対するトラップとして働き、寄生損失の低下を可能にするが、単結晶層は、低い表面粗さを有する層を層の厚さと無関係に得ることができるという利点を有する。
一変形形態によると、侵入層は、多結晶層とすることができる。この場合、多結晶層は、表面関連の寄生損失及び基板損失の低減という両方の役割を果たすのに十分な厚さを有する。
本発明の一実施形態によると、低格子間酸素含有量は、１５ｐｐｍａ未満、特に５〜１０ｐｐｍａの濃度を指すことができる。この濃度範囲において、所望の抵抗率レベルを不動態化層内で達成し、基板損失を低減させることができる。高抵抗という用語は、４５０℃よりも高い温度で少なくとも１時間の熱処理持続時間の後でさえ、２０００Ωｍ以上、特に３０００Ωｍ以上の抵抗率を指すことができる。ドナー及びアクセプタとしても知られている、シリコンの電気的な挙動に通常影響を及ぼす他の不純物は、格子間酸素含有量と抵抗率レベルとの間の関係を得るために、１×１０１２ｃｍ−３未満の濃度を有すると理解されたい。
一実施形態によると、不動態化層及び侵入層は、約３μｍ〜３０μｍ、特に４μｍ〜１０μｍ、さらには特に約５μｍの合計の厚さを有する。典型的には７２５μｍの厚さを有する低Ｏｉシリコン支持基板を有する従来技術の半導体オンインシュレータ基板と比較すると、半導体オンインシュレータ基板の薄い部分のみが、低Ｏｉ領域での転位移動の影響下にある。したがって、後続のデバイス製造のリソグラフィステップを簡略化することができる。
また、本発明の目的は、高周波（ＲＦ）デバイスによって達成される。本発明のＲＦデバイスは、電気的に絶縁されたデバイス構造を備え、特に、デバイス内部の導電性線路が相互に電気的に絶縁され、上述したような半導体オンインシュレータ基板上及び／又は半導体オンインシュレータ基板内に設けられた相互間の最小距離ｄを有してもよく、埋込み酸化物層、不動態化層及び侵入層の合計の厚さが、ＲＦ信号が最大でも侵入層にしか侵入しないようなものであることを特徴とする。したがって、侵入層の厚さをＲＦ設計の特定の寸法ｄに調整することによって、基板損失を低減させることができ、一方で、特にリソグラフィ中のオーバーレイに関して製造性を高く保つことができる。
本発明の一実施形態によると、埋込み酸化物層、不動態化層及び侵入層の合計の厚さは、距離ｄの１０倍、特に５倍を超えないようにすることができる。
また、本発明の目的は、上述したような半導体オンインシュレータ基板を作製する方法によって達成され、侵入層を支持基板上にエピタキシャル成長させ、半導体上部層及び埋込み酸化物層が、特に接合方法を含む層転写プロセスによって不動態化層上に転写される。不動態化層及び侵入層の両方をエピタキシャル成長させるのが好ましい。
本目的は、上述したような半導体オンインシュレータ基板を作製する代替の方法によってさらに達成され、侵入層が層転写法、特に接合法によって支持基板上に転写される。本目的は、支持基板上の侵入層を得るために、例えば、支持基板と低ＯＩ基板を接合し、次いで、Ｏｉ基板を所望の厚さまでエッチバックすることによって、又はＯＩ基板内部に所定の分割領域を形成するステップと、ＯＩ基板を支持基板に接合するステップと、ＯＩ基板の残りの部分を、例えば、熱処理によって剥離するステップと、を含むスマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）タイプのプロセスを適用することによって達成されてもよい。
上述の方法によって、有利な基板を得ることができる。
また、本発明の目的は、上述されたような高周波デバイスを作製するための方法によって達成され、本方法は、異なる厚さの侵入層を有する複数の半導体オンインシュレータ基板を用意するステップと、半導体インシュレータ基板上に又は半導体インシュレータ基板内に高周波デバイスを形成するステップと、複数の半導体オンインシュレータ基板内のＲＦ信号の侵入深さを決定するステップと、ＲＦ信号が最大でも侵入層にしか侵入しない侵入層の厚さを有する半導体オンインシュレータ基板を選択するステップと、を含む。このようにして、最適化された侵入層の厚さを、ＲＦデバイスの機能を維持しながら製造性が最適化されるように決定することができる。
開示された実施形態のさらなる恩恵及び利点は、本明細書及び図面から明らかになるであろう。恩恵及び／又は利点は、そのような恩恵及び／又は利点の１つ又は複数を得るためにすべてが提供される必要はない本明細書及び図面の様々な実施形態並びに特徴によって個別に得られてもよい。
本発明の上記の及び他の目的並びに特徴は、添付図面と併せて提供される以下の説明及び好ましい実施形態からより明らかになるであろう。
本発明による半導体オンインシュレータ基板の第１の実施形態である。 本発明による半導体オンインシュレータ基板の第２の実施形態である。 本発明の第３の実施形態、すなわち本発明による半導体オンインシュレータ基板上のＲＦデバイスである。 本発明の第４の実施形態、すなわち本発明による半導体オンインシュレータ基板を作製する方法である。 本発明の第５の実施形態、すなわち本発明による半導体オンインシュレータ基板を作製する代替方法である。 本発明の第６の実施形態、すなわち本発明による半導体オンインシュレータ基板の侵入層の厚さを選択する方法である。
図１は、本発明の第１の実施形態による半導体オンインシュレータ基板（ＳｏＩ基板）１を概略的に示す。本実施形態によるＳｏＩ基板１は、例えば、モバイルフォン、スマートフォン、タブレット又はパーソナルコンピュータのような通信装置で使用される高周波（ＲＦ）デバイスの製造の出発材料として使われる。
既に上述したように、本発明は、半導体上部層に限定されることなく、例えば、圧電材料、特にタンタル酸リチウム又はニオブ酸リチウムのような他のタイプの材料の上部層に適用することができる。そのような一般化は、一般的に半導体材料又は圧電材料を含む上部層であってもよい半導体上部層に関して以下に記載されるようなすべての実施形態について当てはまる。したがって、圧電性上部層を含むＳｏＩタイプの基板も本発明の範囲内にある。
ＳｏＩ基板１は、シリコン支持基板３、侵入層５、不動態化層７、埋込み酸化物層９及び半導体上部層１１を含む。
シリコン支持基板３は、１５Ωｍの標準抵抗率、約２０〜２５ｐｐｍａの格子間酸素含有量、及び７００〜７５０μｍのオーダの厚さを有する標準シリコン（Ｓｉ）基板又はＳｉウェーハである。ボックス層とも呼ばれる埋込み酸化物層７は、本実施形態では、１００〜１０００ｎｍの典型的な厚さを有する二酸化シリコン（ＳｉＯ２）層である。本実施形態における半導体層は、約５０ｎｍ〜２００ｎｍの厚さを有するシリコン層である。
侵入層５及び不動態化層７は、Ｓｉ基板３と埋込み酸化物層９との間に挟まれている。
本実施形態では、本実施形態の侵入層５は、２０００Ωｍ以上の抵抗率値を有する高抵抗率層、特に３０００Ωｍ以上の層を有するシリコン層であり、低格子間酸素含有量は、１５ｐｐｍａ未満、特に５〜１０ｐｐｍａの格子間酸素の濃度を指す。既に上述したように、そのような抵抗率値は、４５０℃よりも高い温度で少なくとも１時間の熱処理の後でさえ維持される。したがって、本発明によると、侵入層５は、シリコン支持基板３よりも高い抵抗率及びより低い格子間酸素含有量を有する。本実施形態における侵入層５は、単結晶層である。
本実施形態における不動態化層７は、約２００〜２５００ｎｍの典型的な厚さを有する多結晶Ｓｉ層である。
ＳｏＩ基板は、ＲＦ用途にとって特に重要である。ＲＦデバイスに関連する１つの問題は、信号損失の発生である。損失を低減させるために、不動態化層７及び侵入層５がＳｏＩ基板構造に導入されている。寄生損失は、信号が、Ｓｉ層内又はＳｉ層上に存在するＲＦデバイスの信号線を通過するときに発生する。寄生信号は、埋込み酸化物層を介してＳｉ基板内に流入し、ＲＦデバイスの他の信号線に到達することができる。対応する損失は、基板損失と呼ばれる。
損失を低減させるために、侵入層５は、低Ｏｉ含有量の高抵抗層であり、したがって標準の通常ＯｉＳｉ基板よりもはるかに高い抵抗を有する。高抵抗のために、損失を低減させることができる。
さらに、侵入層５の表面に蓄積する表面電荷に起因して発生する可能性がある損失は、そのような表面電荷の電気伝導への寄与を妨げる、したがって表面電荷関連の信号損失を低減させる多結晶不動態化層７の存在によって低減する。
従来技術と同様の低ＯｉＳｉ基板のみを使用する代わりに、低Ｏｉ侵入層５を通常のＯｉ濃度を有する標準のＳｉ基板３と組み合わせることによって、生産歩留まりに悪影響を有する望ましくないスリップライン及び転位移動の発生を低減させることが可能になる。
したがって、埋込み酸化物層９、不動態化層７及び侵入層５の厚さは、ＲＦ設計を通過する信号から生じる寄生信号が、最大でも侵入層５にしか到達せず、したがって標準のＳｉ支持基板３のより低い抵抗を「認識（ｓｅｅ）」しないように選択される。結果として、これらの層は、少なくとも３μｍ、最大でも３０μｍ、特に最大でも１０μｍ、さらに特に最大でも５μｍの合計の厚さを有する。
同時に、ＲＦデバイス製品が標準のＣＭＯＳ作製方法を使用することを可能にする標準のＳｉ基板３を使用することができる。
図２は、本発明の第２の実施形態による半導体オンインシュレータ基板（ＳｏＩ基板）１３を概略的に示す。第１の実施形態と同じ第２の実施形態の特徴は、同じ参照番号を有し、上記のこれらの説明が参照される。
第２の実施形態と第１の実施形態の差異は、第２の実施形態のＳｏＩ基板１４では、不動態化層及び侵入層が同じ材料、すなわちシリコンで作られ、同じ結晶構造、すなわち多結晶であることである。したがって、これらの層は、従来技術の不動態化層の厚さをはるかに超える厚さを有する１つの改変された不動態化層１５を形成している。
図３は、本発明の第３の実施形態による高周波（ＲＦ）デバイス１７を概略的に示す。ＲＦデバイス１７は、図１に示されるようなＳｏＩ基板１上に又はＳｏＩ基板１内に、特にＳｉ層１１内に配置されている。第１及び第２の実施形態と同じ第３の実施形態の特徴は、同じ参照番号を有し、上記のこれらの説明が参照される。代替として、図２に示されるようなＳｏＩ基板１３が使用されてもよい。
ＲＦデバイス１７は、２つの構造間、ここでは１９ａと１９ｂ間の最小距離ｄを有する複数の電気的に絶縁されたデバイス構造１９ａ、１９ｂ、１９ｃを備える。ＲＦ信号がデバイス構造１９ｂを通過するとき、寄生信号２１がＳｏＩ基板を通過する。本発明によると、寄生信号２１の影響は、第１及び第２の実施形態に関して上で詳細に説明されたように侵入層５及び不動態化層７によって低減する。
本発明の本実施形態によると、厚さｄ’は、ＲＦデバイス１７の距離ｄの１０倍、特に５倍を超えないように選択される。この場合、ＲＦ寄生信号２１は、より高い抵抗率を有する侵入層５に達することができるのみであり、導電性のより良好なＳｉ支持基板３を通過しない。
図４は、本発明の第４の実施形態、すなわち本発明の第１又は第２の実施形態による半導体オンインシュレータ基板を作製する第１の方法を示す。再び、第１〜第３の実施形態と同じ第４の実施形態の特徴は、同じ参照番号を有し、上記のこれらの説明が参照される。
ステップａ）は、約２０〜２５ｐｐｍａの通常の格子間酸素含有量（Ｏｉ）を有する標準のＳｉ基板３を用意するステップからなる。このタイプの基板は、半導体産業において一般に使用されている。
ステップｂ）の間に、最初に単結晶Ｓｉ層である侵入層５をＳｉ支持基板３上にホモエピタキシャル成長させる。成長条件は、５〜ｐｐｍａの酸素濃度のより低いＯｉ含有量が達成されるように選択される。したがって、エピタキシャル層内に得られるＳｉ支持基板３と比較して、少なくとも２０００Ωｍ以上、特に３０００Ωｍの高抵抗率を得ることができる。
次いで、エピタキシャル成長の後に、成長条件を変更して不動態化層７に対応する多結晶層を得る。
２つの層５及び７の厚さｄ’’は、層５、７及び９の厚さｄ’を達成するために、実施形態１〜３に関して上述されたパラメータに従って決定される。
代替形態によると、ステップｂ）は、侵入層５及び不動態化層７の両方の役割を同時に果たす改変された不動態化層１５をＳｉ支持基板３上に多結晶層として直接成長させるステップｂ’）と置き換えられてもよい。
ステップｃ）は、二酸化シリコン層２７を有するＳｉドナー基板２５と、例えば、当技術分野で知られているようなイオン注入によって達成される、Ｓｉドナー基板２５内の所定の分割領域２９と、を含むドナー基板２３を準備するステップからなる。
ステップｄ）の間に、ドナー基板２３を、例えば接合によって、二酸化シリコン層２７の表面を介して、第１の代替形態では不動態化層７の表面に、又は第２の代替形態では改変された不動態化層１５に付着させることができる。
ステップｅ）の間に、剥離処理、例えば熱処理が行われて、所定の分割領域２９で剥離を達成し、以て第１の代替形態では不動態化層７上に又は第２の代替形態では改変された不動態化層１５にＳｉドナー基板２３のＳｉ層３１及び二酸化シリコン層２７を転写する。したがって、層２７が埋込み酸化物層９に、並びに層３１が第１及び第２の実施形態の半導体上部層に対応する。
本方法を使用して、第１の実施形態によるＳｏＩ基板１又は第２の実施形態によるＳｏＩ基板１３を得ることができる。次いで、この基板を、例えば、ＣＭＯＳプロセスステップを使用して、ＲＦデバイスの作製に使用することができる。
図５は、本発明の第５の実施形態、すなわち本発明による半導体オンインシュレータ基板を作製する代替の方法を示す。図５に示される方法は、第１の実施形態によるＳｏＩ基板１を作製するのに適している。第１の実施形態、及び第４の実施形態による方法と同じ第５の実施形態の特徴は、同じ参照番号を有し、上記のこれらの説明が参照される。
ステップａ）は、標準のＳｉ支持基板３、したがって、通常の格子間酸素含有量及び通常の抵抗率を有する、例えばＳｉウェーハを用意するステップ、並びに５〜１０ｐｐｍａのＯｉ含有量及び２０００Ωｍよりも大きい、特に３０００Ωｍよりも大きい抵抗率を有する低格子間酸素含有量のＳｉ基板３３、例えば低ＯｉＳｉウェーハを用意するステップからなる。
ステップｂ）は、例えば接合によって、Ｓｉ支持基板３を低ＯｉＳｉ基板３３に付着させるステップからなる。
ステップｃ）の間に、低ＯｉＳｉ基板３３をエッチバックして、上述したような所望の厚さの侵入層５を得る。
次いで、ステップｄ）は、侵入層５の上に典型的には２００〜２５００ｎｍの厚さを有する多結晶Ｓｉ不動態化層７を成長させるステップからなる。
代替形態によると、低格子間酸素含有量Ｓｉ基板３３が多結晶質である場合は、ステップｃ）のエッチバックを使用して、不動態化層７及び侵入層５の役割を同時に果たす改変された不動態化層を得ることができる。本代替形態では、したがって、ステップｄ）は、実現されない。
ステップｅ）は、二酸化シリコン層２７を有するＳｉドナー基板２５と、例えば、当技術分野で知られているようなイオン注入によって達成される、Ｓｉドナー基板２５内の所定の分割領域２９と、を含むドナー基板２３を準備するステップからなる。
ステップｆ）の間に、ドナー基板２３を、例えば接合によって、二酸化シリコン層２７の表面を介して、不動態化層７の表面に付着させる。
ステップｇ）の間に、剥離処理、例えば熱処理が行われて、所定の分割領域２９で剥離を達成し、以てＳｉドナー基板２３のＳｉ層３１及び二酸化シリコン層２７を不動態化層７上に転写する。したがって、層２７が埋込み酸化物層９に対応し、層３１が第１の形態の半導体上部層１１に対応する。したがって、第１の実施形態によるＳｏＩ基板１が得られる。
図６は、本発明の第６の実施形態、すなわち本発明による半導体オンインシュレータ基板の侵入層の厚さを選択する方法を示す。選択は、本発明によるＳｏＩ基板１、１３上に又はＳｏＩ基板１、１３内に作製されるＲＦデバイスに依存する。以下で使用される参照番号は、既に上述したような、同じ参照番号を有する特徴を指す。
第１のステップａ）は、異なる厚さの侵入層５を有する複数の半導体オンインシュレータ基板１を用意するステップからなる。厚さは、埋込み酸化物層９、不動態化層７及び侵入層５の全体の合計の厚さが、約３μｍ〜最大約３０μｍの範囲に留まるように選択される。同じことが、第２の実施形態によるＳｏＩ基板１３及び改変された不動態化層１５に当てはまる。
次のステップｂ）では、ＲＦデバイス１７のような高周波デバイスが、半導体インシュレータ基板１、１３上に又は半導体インシュレータ基板１、１３内に形成される。異なる侵入層５厚さを有する異なるＳｏＩ基板のそれぞれに対して、同じ製造プロセスを使用して同じＲＦデバイス１７が製造される。
続いて、ステップｃ）の間に、隣り合うＲＦデバイス構造、例えば、基準信号が構造１９ｂを通過する場合は、１９ａ又は１９ｃにおける寄生信号を決定することによって、寄生ＲＦ信号の侵入深さが決定される。或は、寄生信号の減衰も決定することができる。
最後に、ステップｄ）によると、寄生ＲＦ信号が最大でも侵入層５（又は改変された不動態化層１５）にしか侵入しない侵入層５（又は改変された不動態化層１５）の厚さを有する半導体オンインシュレータ基板１又は１３が選択される。この条件を満たすＳｏＩ基板１又は１３の中で、最も薄い侵入層５（又は最も薄い改変された不動態化層１５）を有するものが、最適化された厚さパラメータを有するものである。
次いで、このフィードバックループの後に、最適化された厚さの侵入層５又は改変された不動態化層１５を有するＳｏＩ基板１又は１３の大量生産を開始することができる。
上記の実施形態では、半導体層１１は、シリコン、及びＳｉＯ２の埋込み酸化物層で作られた。さらなる変形形態によると、ＳｉＧｅ又はＧａＡｓのような他の適切な材料も使用することができる。多結晶Ｓｉの代わりに、他の電荷トラッピング層を不動態化層７に使用することもできる。

Claims (12)

  1. シリコン支持基板（３）の上に半導体上部層（１１）、埋込み酸化物層（９）及び不動態化層（７）を含む半導体オンインシュレータ基板において、侵入層（５）が前記不動態化層（７）と前記シリコン支持基板（３）との間に設けられており、前記侵入層（５）が前記シリコン支持基板（３）よりも低い格子間酸素含有量を有するより高抵抗のシリコン層であることを特徴とする、半導体オンインシュレータ基板。
  2. 前記不動態化層（７）及び前記侵入層（５）が同じ材料である、請求項１に記載の半導体オンインシュレータ基板。
  3. 前記不動態化層（７）が多結晶層であり、前記侵入層（５）が単結晶材料である、請求項１又は２に記載の半導体オンインシュレータ基板。
  4. 前記侵入層（５）が多結晶層である、請求項１又は２に記載の半導体オンインシュレータ基板。
  5. 低格子間酸素含有量が１５ｐｐｍａ未満の濃度を指す、請求項１〜４のいずれか一項に記載の半導体オンインシュレータ基板。
  6. 前記高抵抗という用語が、２０００Ωｍ以上の抵抗率を指す、請求項１〜５のいずれか一項に記載の半導体オンインシュレータ基板。
  7. 前記埋込み酸化物層（９）、前記不動態化層（７）及び前記侵入層（５）が３μｍ〜３０μｍの合計の厚さを有する、請求項１〜６のいずれか一項に記載の半導体オンインシュレータ基板。
  8. 請求項１〜６のいずれか一項に記載の半導体オンインシュレータ基板上に及び／又はそのような半導体オンインシュレータ基板内に設けられた相互間の最小距離ｄを有する電気的に絶縁されたデバイス構造（１９ａ、１９ｂ、１９ｃ）を有する高周波デバイスにおいて、前記不動態化層（７）及び前記侵入層（５）の合計の厚さ（ｄ’）が、高周波信号が最大でも前記侵入層（５）にしか侵入しないようなものであることを特徴とする、高周波デバイス。
  9. 前記埋込み酸化物層（９）、前記不動態化層（７）及び前記侵入層（５）の合計の前記厚さが、前記距離ｄの１０倍を超えないようなものである、請求項８に記載の高周波デバイス。
  10. 前記侵入層を前記支持基板上にエピタキシャル成長させ、前記半導体上部層及び前記埋込み酸化物層が、層転写プロセスによって、前記不動態化層上に転写される、請求項１〜７のいずれか一項に記載の半導体オンインシュレータ基板を作製するための方法。
  11. 前記侵入層が層転写法によって、前記支持基板上に転写される、請求項１〜７のいずれか一項に記載の半導体オンインシュレータ基板を作製するための方法。
  12. 異なる厚さの前記侵入層を有する複数の半導体オンインシュレータ基板を用意するステップと、
    前記半導体オンインシュレータ基板上に又は前記半導体オンインシュレータ基板内に高周波デバイスを形成するステップと、
    前記複数の半導体オンインシュレータ基板における高周波信号の侵入深さを決定するステップと、
    前記高周波信号が最大でも前記侵入層にしか侵入しない前記厚さの前記侵入層を有する前記半導体オンインシュレータ基板を選択するステップと、
    を含む、請求項８又は９に記載の高周波デバイスを作製するための方法。
JP2018550442A 2016-03-31 2017-03-30 Ｒｆ用途のための半導体オンインシュレータ基板 Active JP6657516B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1652782 2016-03-31
FR1652782A FR3049763B1 (fr) 2016-03-31 2016-03-31 Substrat semi-conducteur sur isolant pour applications rf
PCT/EP2017/057614 WO2017167923A1 (en) 2016-03-31 2017-03-30 Semiconductor on insulator substrate for rf applications

Publications (2)

Publication Number Publication Date
JP2019514202A JP2019514202A (ja) 2019-05-30
JP6657516B2 true JP6657516B2 (ja) 2020-03-04

Family

ID=56511678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550442A Active JP6657516B2 (ja) 2016-03-31 2017-03-30 Ｒｆ用途のための半導体オンインシュレータ基板

Country Status (8)

Country Link
US (3) US10886162B2 (ja)
JP (1) JP6657516B2 (ja)
KR (1) KR102172705B1 (ja)
CN (1) CN109075120B (ja)
DE (1) DE112017001617T5 (ja)
FR (1) FR3049763B1 (ja)
TW (1) TWI720161B (ja)
WO (1) WO2017167923A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf
US10546771B2 (en) * 2016-10-26 2020-01-28 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
FR3079662B1 (fr) * 2018-03-30 2020-02-28 Soitec Substrat pour applications radiofrequences et procede de fabrication associe
WO2020072212A1 (en) * 2018-10-01 2020-04-09 Applied Materials, Inc. Method of forming an rf silicon on insulator device
TWI815970B (zh) * 2018-11-09 2023-09-21 日商日本碍子股份有限公司 壓電性材料基板與支持基板的接合體、及其製造方法
FR3103631B1 (fr) 2019-11-25 2022-09-09 Commissariat Energie Atomique Dispositif électronique integré comprenant une bobine et procédé de fabrication d’un tel dispositif
CN110890418B (zh) * 2019-12-02 2021-11-05 中国科学院上海微系统与信息技术研究所 一种具有双埋氧层的晶体管结构及其制备方法
FR3104322B1 (fr) * 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf
JP7392578B2 (ja) * 2020-06-05 2023-12-06 信越半導体株式会社 高周波半導体装置の製造方法及び高周波半導体装置
FR3119046B1 (fr) * 2021-01-15 2022-12-23 Applied Materials Inc Substrat support en silicium adapte aux applications radiofrequences et procede de fabrication associe
TWI761255B (zh) * 2021-07-08 2022-04-11 環球晶圓股份有限公司 晶圓及晶圓的製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
US6897084B2 (en) 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US7529433B2 (en) * 2007-01-12 2009-05-05 Jds Uniphase Corporation Humidity tolerant electro-optic device
US8078565B2 (en) 2007-06-12 2011-12-13 Kana Software, Inc. Organically ranked knowledge categorization in a knowledge management system
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
KR101870476B1 (ko) * 2011-03-16 2018-06-22 썬에디슨, 인크. 핸들 웨이퍼에 고 비저항 영역을 갖는 실리콘-온-인슐레이터 구조체 및 그러한 구조체를 제조하는 방법
FR2973158B1 (fr) * 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US8536035B2 (en) 2012-02-01 2013-09-17 International Business Machines Corporation Silicon-on-insulator substrate and method of forming
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
WO2015112308A1 (en) * 2014-01-23 2015-07-30 Sunedison Semiconductor Limited High resistivity soi wafers and a method of manufacturing thereof
US9853133B2 (en) 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
FR3049763B1 (fr) * 2016-03-31 2018-03-16 Soitec Substrat semi-conducteur sur isolant pour applications rf

Also Published As

Publication number Publication date
DE112017001617T5 (de) 2018-12-20
TWI720161B (zh) 2021-03-01
FR3049763B1 (fr) 2018-03-16
WO2017167923A1 (en) 2017-10-05
KR102172705B1 (ko) 2020-11-02
KR20180127436A (ko) 2018-11-28
US20210057269A1 (en) 2021-02-25
US20190115248A1 (en) 2019-04-18
FR3049763A1 (ja) 2017-10-06
CN109075120A (zh) 2018-12-21
TW201803015A (zh) 2018-01-16
US20230238274A1 (en) 2023-07-27
US11626319B2 (en) 2023-04-11
CN109075120B (zh) 2023-04-07
JP2019514202A (ja) 2019-05-30
US10886162B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
JP6657516B2 (ja) Ｒｆ用途のための半導体オンインシュレータ基板
US8212294B2 (en) Structure having silicon CMOS transistors with column III-V transistors on a common substrate
US10283401B2 (en) Bonded semiconductor wafer and method for manufacturing bonded semiconductor wafer
JP2017147458A (ja) 集積回路のトランジスタ構造
EP3574519B1 (en) Support for a semiconductor structure
CN101828260A (zh) 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法
JPH03132055A (ja) 半導体基板の製造方法
GB2580264A (en) Optical modulator and method of fabricating an optical modulator
US20090104752A1 (en) Method for Producing Soi Wafer
JP2015228432A (ja) Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
KR20150000386A (ko) 응력 변형된 반도체 구조물 형성 방법
JP2019521509A (ja) 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法
US7749817B2 (en) Single-crystal layer on a dielectric layer
JP2699359B2 (ja) 半導体基板の製造方法
CN105140107B (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
JP6070487B2 (ja) Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス
WO2016125427A1 (ja) 貼り合わせ半導体ウェーハ及びその製造方法
JP2017504951A (ja) プレーナ型異種デバイス
US8932942B2 (en) Method of forming an electrical contact between a support wafer and the surface of a top silicon layer of a silicon-on-insulator wafer and an electrical device including such an electrical contact
CN113540339A (zh) 一种制备压电复合薄膜的方法及压电复合薄膜
JPS62165315A (ja) 半導体装置の製造方法
JPS6165449A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181121

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200110

R150 Certificate of patent or registration of utility model

Ref document number: 6657516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250