JP2017504951A - プレーナ型異種デバイス - Google Patents

プレーナ型異種デバイス Download PDF

Info

Publication number
JP2017504951A
JP2017504951A JP2016526310A JP2016526310A JP2017504951A JP 2017504951 A JP2017504951 A JP 2017504951A JP 2016526310 A JP2016526310 A JP 2016526310A JP 2016526310 A JP2016526310 A JP 2016526310A JP 2017504951 A JP2017504951 A JP 2017504951A
Authority
JP
Japan
Prior art keywords
layer
group
insulator
epitaxially
horizontal axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016526310A
Other languages
English (en)
Other versions
JP6347081B2 (ja
Inventor
ジュン、キミン
モロー、パトリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017504951A publication Critical patent/JP2017504951A/ja
Application granted granted Critical
Publication of JP6347081B2 publication Critical patent/JP6347081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一実施形態において、第２の半導体層は、第１の半導体層の上に（例えば、複数の層転写技術を用いて）転写される。第２の層は、複数の所望のウェル内にパターニングされる。複数のウェルの間に、第１の層が露出する。Ｓ１及びＳ２の両方を含むプレーナ型異種基板を完成させるべく、露出された第１の層は転写された第２の層のレベルまでエピタキシャルに成長させられる。複数の異種材料は、例えば、ＩＩＩ−Ｖ族又はＩＶ族材料のうち１つから形成されたＰチャネルデバイスが、ＩＩＩ−Ｖ族又はＩＶ族材料のうち１つから形成されたＮチャネルデバイスと同一平面を成すように利用され得る。実施形態は、第１の層の上に転写されようとしている第２の層により、格子パラメータの適合を必要としない。また、バッファ及び／又はヘテロエピタキシーは存在しない（又はほとんど存在しない）。他の複数の実施形態は本明細書で説明される。

Description

一実施形態は、格子不整合半導体デバイスに対処する。
様々な電子デバイス及び光電子デバイスが、例えば、高品質な元素シリコン（Ｓｉ）基板上のＩＩＩ−Ｖ族半導体、又はＳｉ基板上のＩＶ族半導体を開発することによって、可能になり得る。ＩＩＩ−Ｖ族又はＩＶ族材料の性能上の複数の利点を実現することが可能である複数の表面層は、限定されないが、インジウムアンチモン（ＩｎＳｂ）、インジウムヒ素（ＩｎＡｓ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）などの極めて高易動度の材料から製造されるＣＭＯＳ及び量子井戸（ＱＷ）トランジスタなど、様々な高性能電子デバイスを提供する。電子デバイスだけでなく、レーザ、検出器、光起電力素子などの光デバイスも、限定されないが、ガリウムヒ素（ＧａＡｓ）及びインジウムガリウムヒ素（ＩｎＧａＡｓ）など、様々な他の直接バンドギャップ材料から製造され得る。
しかしながら、Ｓｉ基板上へのＩＩＩ−Ｖ族及びＩＶ族材料の成長は、多くの課題を与える。ＩＩＩ−Ｖ族半導体のエピタキシャル（エピ）層とＳｉ半導体基板との間、又はＩＶ族半導体のエピ層とＳｉ半導体基板との間に生じる、格子不整合、極性違いの不整合、及び熱的な不整合によって、複数の結晶欠陥が生成される。エピ層と基板との間の格子不整合が数パーセントを超えるとき、その不整合によって生じた歪みは非常に大きくなり、複数の欠陥がエピ層に生成される。いったん膜厚が臨界厚（すなわち、この厚さ以下では膜が完全に歪むが、この厚さを超えると部分的に歪緩和される）より厚くなると、膜と基板との界面及びエピ膜中にミスフィット転位が形成されることによって、歪みは歪緩和される。エピの結晶欠陥は、貫通転位、積層欠陥、及び双晶の形態になり得る。多くの欠陥、特に貫通転位及び双晶は、半導体デバイスが加工される「デバイス層」内に増殖することが多い。概して、欠陥発生の重大さは、ＩＩＩ−Ｖ族半導体とＳｉ基板との間、又はＩＶ族半導体とＳｉ基板との間の格子不整合の量と相関関係がある。
本発明の複数の実施形態の複数の特徴及び利点が、添付の特許請求の範囲、１又は複数の例示的な実施形態の以下の詳細な説明、及び対応する複数の図から明らかになるであろう。
従来のアスペクト比の閉じ込め構造を示す。 格子不整合を埋める従来のバッファを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板の別のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板の別のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板の別のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板の別のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板の別のプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のさらなるプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のさらなるプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のさらなるプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のさらなるプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のさらなるプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板のさらなるプロセスフローを示す。 本発明の一実施形態における、プレーナ型異種基板を示す。 本発明の一実施形態における、さらなるプレーナ型異種基板を示す。 本発明の一実施形態における、デバイス形成プロセスを示す。
ここで複数の図面を参照する。図中、同様の構造には、同様の参照指示符号が与えられ得る。様々な実施形態の構造をより明らかに示すべく、本明細書に含まれる複数の図面は、半導体／回路構造の概略図である。従って、複数の例示された実施形態の特許請求される複数の構造を依然として組み込んでいるが、製造された複数の集積回路構造の実際の外観は、例えば顕微鏡写真においては異なるように見える場合がある。さらに、複数の図面は、例示された複数の実施形態を理解するのに有用な構造を示すだけである場合がある。複数の図面の明確性を保持すべく、当技術分野において知られる複数の付加的な構造は含まれていない場合がある。例えば、必ずしも半導体デバイスの全ての層が示されているわけではない。「一実施形態」、「様々な実施形態」、及び同様のものは、そのように説明される実施形態が複数の特定の特徴、構造、又は特性を含み得るが、必ずしも全ての実施形態が複数の特定の特徴、構造、又は特性を含むわけではないことを示す。いくつかの実施形態は、他の複数の実施形態について説明される複数の特徴のいくつか、又は全てを有し得るか、又はそれらのうちのいずれも有し得ない。「第１の」、「第２の」、「第３の」及び同様のものは共通の対象物を説明し、同様の複数の対象物の異なる複数の例が参照されていることを示す。そのような複数の形容詞は、そのように説明される複数の対象物が、時間的に、空間的に、序列において、又は任意の他の態様においてのいずれかで、所定の順でなければならないことを暗示するものではない。「接続される（ｃｏｎｎｅｃｔｅｄ）」は、複数の要素が互いに直接物理的に又は電気的に接触していることを示し得て、「結合される（ｃｏｕｐｌｅｄ）」は、複数の要素が互いに協働又は相互作用するが、それらは直接物理的に又は電気的に接触しても、接触しなくてもよいことを示し得る。また、異なる複数の図において、同一又は類似の複数の部分を指定すべく、複数の類似又は同一の番号が用いられるが、そうすることにより、複数の類似又は同一の番号を含む全ての図が、単一又は同一の実施形態を構成することを意味するわけではない。
従来技術には、アスペクト比トラッピング（ＡＲＴ）が含まれる。ＡＲＴは、特定の角度で上に向かって増殖する貫通転位に基づいている。図１に見られるように、ＡＲＴでは、トレンチ内に位置する第２の半導体（Ｓ２）１０３の複数の欠陥がトレンチの側壁で終結し、その終結部より先のどの層の部分も欠陥が無いように、トレンチが第１の半導体（Ｓ１）１０１に十分高いアスペクト比で形成されている。トレンチは、バリア１１６を含んでも、含まなくてもよい。
図２に見られるように、格子不整合の構成における欠陥に対処する別の従来技術は、Ｓ１基板２０１と対象の層（例えば、Ｓ２のＩＩＩ−Ｖ族材料２０３、及び同様のものを含むデバイス層）との間の格子定数差を埋める厚膜バッファ２１７（例えば、０．５ミクロン厚、又はそれより厚い）の堆積を含む。バッファは、複数のバリア部分２１６の間にあり得る。そのような複数の従来技術では、複雑なアニール及び組成傾斜プロセスが使用されて、複数の欠陥を厚膜バッファ内で互いに「曲げる」ので、複数の欠陥は消滅する。多くの厚膜バッファ技術は時間と費用がかかり、バッファの望ましくない表面の粗さを含み、最小欠陥密度は依然として高いままである。
さらに、スケーリングが進んでデバイスがより微細になるにつれ、トレンチ又はウェルに利用可能な場所は縮小する。しかしながら、バッファは容易にスケーリングされることはない。従って、バッファはＡＲＴ構造に結合される必要があり得る。ＡＲＴは、必要な遷移層／バッファの厚さを低減し得るが、ＡＲＴ構造自体は非常に高いアスペクト比のパターニングを必要とする。また、スケーリングが進むにつれ、非常に高いアスペクト比の構造の製造は、その構造（例えば、トレンチ）に利用可能な場所がデバイスの微細化とともに限られるので、より難しくなる。
非常に類似した格子パラメータを有する特定の材料群（例えば、ゲルマニウム及びガリウムヒ素）が存在する一方で、これらの材料を互いに異種な態様でバッファを使用することなく（又は小さいバッファを用いて）結合することには限られた成果しかなかった。
しかしながら、一実施形態は、上述された複数の従来の方法とは異なっている。例えば、第２の半導体層は、第１の半導体層の上に（例えば、複数の層転写技術を用いて）転写される。第２の層は次に、複数の所望のウェル内にパターニングされる。複数のウェルの間に、第１の層が露出する。ここで、Ｓ１及びＳ２の両方を含むプレーナ型異種基板を完成させるべく、露出された第１の層は転写された第２の層のレベルまでエピタキシャルに成長させられる。複数の異種材料は、例えば、ＩＩＩ−Ｖ族又はＩＶ族材料の１つから形成されたＰチャネルデバイスが、ＩＩＩ−Ｖ族又はＩＶ族材料の１つから形成されたＮチャネルデバイスと同一平面を成すように利用され得る。本実施形態は、第１の層の上に転写されようとしている第２の層により、格子パラメータの適合を必要としない。また、バッファ及び／又は（ある材料が、格子歪を伴った態様ではあるが、異なる材料の上にエピタキシャルに成長する）ヘテロエピタキシーは存在しない（又はほとんど存在しない）。従って、バッファ又は高アスペクト比の閉じ込め構造なしに、広範囲にわたる格子不整合の材料が互いに使用され得る。
図３〜図１１は、本発明の一実施形態における、プレーナ型異種基板のためのプロセスフローを含む。
図３において、Ｓ２の３０３及び層間絶縁体（ＩＬＤ）３０２は、Ｓ１の３０１に転写される。例えば、図３の基板材料を形成すべく、適切なプロセスでバルク基板上にＳｉＧｅを成長させ、次に歪緩和したＳｉＧｅの最上層（例えば、部分３０３）を異なる基板（例えば、酸化ケイ素ウェーハであり得るＳ１基板基部３０１など）に転写することによって、歪緩和ＳｉＧｅ基板が用意される基板ＳｉＧｅ・オン・インシュレータ（ＳＧＯＩ）プロセスなどの適切な層転写／接合技術で、層３０２、３０３は転写され得る。
層転写の別の例は、酸化物などのＩＬＤ３０２が最初にＳ２ウェーハ３０３上に熱的に成長させられて酸化物／シリコン界面をもたらすプロセスを含む。次に、Ｓ２ウェーハ中に解放界面（すなわち、劈開層）を形成すべく、高ドーズ量の水素イオン（例えば５ｘ１０１６個／ｃｍ２）が注入される。次に、ウェーハ３０３とウェーハ３０１との間に埋め込まれている埋め込み酸化物３０２を形成すべく、Ｓ２ウェーハ上の酸化物がＳ１ウェーハ３０１の表面（又は、Ｓ１上の酸化物部分）に化学的に接合される。解放界面中にボイドを形成すべく、水素を約５００℃（場合によっては、２００℃、３００℃、又は４００℃など、より低い温度）で熱的に活性化させた後に、解放界面より下に位置するシードウェーハの部分が除去されるか、又は端面３０３'において劈開されて、Ｓ２の本体３０３を埋め込み酸化物３０２に取り付けられた状態で残す。次に、層３０１、３０２、３０３を含む接合構造は、約１１００℃の適温でアニールを受ける。最後に、表面３０３'を平滑にすべく、化学機械研磨（ＣＭＰ）プロセスが実行される。最終結果が図３の構造である。
いくつかの実施形態において、部分３０２は、層転写前に（Ｓ１ではなく）Ｓ２に結合された何らかの酸化物、及び層転写前に（Ｓ２ではなく）Ｓ１に結合された付加的な酸化物を含み得る。次に、酸化物及び付加的な酸化物は、層転写プロセス中に共に結合される。一実施形態において、層３０２は、酸化物、金属、ポリマー接着剤、及び同様のものなど、様々な接合材料のいずれかを含み得る。
他の複数の実施形態は、他の複数の層転写プロセスを使用し得るが、例えば、解放界面を形成すべくプラズマ浸漬イオン注入（ＰＩＮ）プロセスが使用されてよく、常温で化学的にＳ２ウェーハ上の酸化物をＳ１ウェーハに接合させるべく低電力プラズマプロセスが使用され、次に解放界面にクラックを起こすべく常温などで圧搾空気バーストが使用され、次に解放界面を仕上げるべく化学気相エッチングが実行される。
使用された層転写技術及び層３０２の組成に関わらず、図３は、Ｓ１層の上に転写されたＳ２層を含む。
図４において、層３０３の上にブロック層３０４が形成される。一実施形態において、ＩＬＤ３０２に加えて、層３０４は第２のＩＬＤを含む。図５において、ウェルをパターニングすべく、層３０４の上にマスク３０５が形成される。図６において、層３０４、３０３、３０２を貫通してウェルが実際に形成され、その後マスク層は除去される。Ｓ１の３０１は、ここで再び露出される。図７において、図６の構造の上にスペーサ層３０６が形成され、次に図８において、スペーサ層３０６の頂面が除去され、層３０６の側壁を残す。
図９において、Ｓ１の部分３０７が、Ｓ１の３０１の上、且つ層３０２、３０３、３０４を貫通してパターニングされたウェル内にエピタキシャルに成長させられ、スペーサ３０６の残りの側壁部分内に保護される。図１０において、ＩＬＤ２の３０４は除去され、本構造の最上部は平坦化されて、デバイス形成の準備が整う。
例えば、図１１において、デバイス形成は、Ｎ及びＰチャネルデバイスの形成に関する。より具体的には、エピタキシャルに形成されたＳ１の３０７内に、Ｐチャネル３１６に隣接するソース（Ｓ）及びドレイン（Ｄ）が形成される。Ｓ２の３０３には、Ｎチャネル３１７に隣接する別のソース（Ｓ）及びドレイン（Ｄ）が形成される。他の複数の実施形態において、ＰチャネルはＳ２の３０３にあってよく、ＮチャネルはエピタキシャルＳ１の３０７にあってよい。付加的なデバイス加工がＳ２のチャネルデバイス（及び、簡潔さのために本明細書では説明しないが、エピタキシャルのＳ１デバイス）に起こり、これによりゲート酸化物３０９及びチャネル３１７の上にポリシリコン３１０が形成される。次に、コンタクト酸化物３１２、フィールド酸化物３１１、金属間酸化物３１３、及びパッシベーション窒化物３１５と共に、金属コンタクト３０８がソース及びドレインのために形成される。Ｐ及びＮチャネルデバイスの２つのドレインなど、Ｐ及びＮチャネルがコンタクトを共有する場合、金属部分３１４が、２つのドレイン（又は、他の複数の実施形態においてはソース）のコンタクトに結合し得る。
従って、図１１は、第１の層３０１（例えば、Ｓ１の３０１を含む層）の直上の第２の層（例えば、部分３０３及び３０７を含む層）と、第１の層と第２の層との間の絶縁体３０２とを備える装置を示す。第２の層は、絶縁体３０２の直上の第１の部分（例えば、Ｓ２の３０３）と、絶縁体３０２の直上にはない第２の部分（例えば、エピタキシャルＳ１の３０７）を含む。本明細書で使用されているが、「層」は、デバイススタック内の特定の高さにおける複数の材料部分を含み、これらの材料部分は必ずしも互いにモノリシック構造であるわけではなく、互いに同じ材料であるわけでもない。
Ｓ２部分はＳ１層の上にエピタキシャルに形成されてはおらず、エピタキシャルＳ１の３０７はＳ１層３０１の上にエピタキシャルに形成されている。３０３及び３０７部分は、互いに格子不整合である。例えば、エピタキシャルＳ１の３０７及びＳ２の３０３はそれぞれ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＡＩＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｓ、及びＩｎＳｂなどの異なるＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族材料を含み得る。２つの部分間の格子不整合は１％より少ないか、又は、２、３、４、５、６、７、８、９、１０、１１、１２％又はそれより多くなり得る。
Ｓ１の３０１層と平行な水平軸３１５は、Ｓ２の３０３及びエピタキシャルＳ１の３０７部分を通っている。実際には、図１１において、軸３１５はＰ及びＮチャネルデバイスの両方のソース、ドレイン、及びチャネルを通っている。Ｐ及びＮチャネルデバイスを通る軸の経路（軸３１５が経路内に含まれる）は、プレーナ型の異種基板を表している。
層転写（例えば、イオンカッティングに基づいて実行される転写）に依存する複数の実施形態は、材料の組み合わせによって（すなわち、同一又は類似の格子定数を持つ複数の材料を選択することによって）限定されない。２つ又はそれより多くの格子不整合材料は、薄いＩＬＤ分離（例えば、ＩＬＤ１の３０２は１０ｎｍ又はそれより薄い厚さであり、他の複数の実施形態では３、４、５、６、７、８、又は９ｎｍの厚さのＩＬＤ厚を有している）を使って統合され得る。層３０４、３０３、３０２を貫通して形成されたトレンチ／ウェル（図６を参照）は浅いので、狭い異種の複数のウェルが容易に画定され得る。これは、数十ナノメートルの深さにすぎないロジックＰ／Ｎウェルと互換性がある。さらに、図１１の実施形態は、Ｓ１の３０１とＳ１の３０７との間にバッファを必要としないか、又は無視できるほどのバッファしか必要としない。
図１２〜図１６は、本発明の一実施形態におけるプレーナ型異種基板の別のプロセスフローを含み、これにより、浅いトレンチ分離（ＳＴＩ）が、図７のスペーサ３０６の代わりに、絶縁体分離に使用される。図１２において、層４０３（Ｓ２）及び４０２（ＩＬＤ１）、又は少なくとも４０２の部分は、層４０１（Ｓ１）の上に（又は、層転写が行われる前に、Ｓ１の４０１に結合される４０２の部分の上に）転写される。
いくつかの実施形態において、部分４０２は、層転写前に（Ｓ１ではなく）Ｓ２に結合された何らかの酸化物、及び層転写前に（Ｓ２ではなく）Ｓ１に結合された付加的な酸化物を含み得る。次に、酸化物及び付加的な酸化物は、層転写プロセス中に共に結合される。一実施形態において、層４０２は、酸化物、金属、ポリマー接着剤、及び同様のものなど、様々な接合材料のいずれかを含み得る。使用された層転写技術及び層４０２の組成に関わらず、図１２は、Ｓ１層の上に転写されたＳ２層を含む。
図１３において、バリア層４０４（例えば、ＩＬＤ２）が形成され、次にＳＴＩ構造が層４０２、４０３、４０４内に形成される。マスク４０５が堆積されてパターニングされ（図１４）、次に層４０２、４０３、４０４を貫通し、ＳＴＩ構造４０６によって囲まれたウェル（不図示）を形成するのに使用される。図１５において、Ｓ１の４０７が、ウェル内且つＳ１の４０１の上に形成される。図１６において、ＩＬＤ４０４が除去され、スペーサ側壁の代わりにＳＴＩ構造を有するだけの、図１０で説明されたのと同じ構造を表す。水平軸４１５は、チャネル３１６、３１７を含むデバイスなどの複数の格子不整合デバイスになるところを通っている（すなわち、軸４１５は軸３１５と類似している）。次に、図１１で説明されたように、デバイス形成が始まり得る。
図１７〜図２２は、本発明の一実施形態における、部分的な層転写に依存するプレーナ型異種基板のための、さらなるプロセスフローを含む。図１７において、ＩＬＤ１５０２がＳ１の５０１の上に形成される。図１８において、マスク５０５が層５０２の上に形成されてパターニングされるので、ウェルが層５０２に形成され得る（図１９）。図２０において、部分的な層転写が行われ、これにより、Ｓ２の５０３（例えば、ＧａＡｓ）が層５０２の上に転写される。層５０３は、（図３で扱われた全体的な層転写と異なり）転写される材料の島のようなものであることに留意されたい。
いくつかの実施形態において、部分５０２は、層転写前に（Ｓ１ではなく）Ｓ２に結合された何らかの酸化物、及び層転写前に（Ｓ２ではなく）Ｓ１に結合された付加的な酸化物を含み得る。次に、酸化物及び付加的な酸化物は、層転写プロセス中に共に結合される。一実施形態において、層５０２は、酸化物、金属、ポリマー接着剤、及び同様のものなど、様々な接合材料のいずれかを含み得る。使用された層転写技術及び層５０２の組成に関わらず、図２０は、Ｓ１層の上に転写されたＳ２層を含む。
ＰＣＴ出願第ＰＣＴ／ＵＳ２０１３／０７５９４７号でより十分に説明されるように、部分的な層転写の方法は、第１の接合材料の第１の部分に結合された第１の層、及び第２の接合材料の第２の部分に結合された第２の層を提供する段階と、第１の部分を第２の部分に直接接続することに基づいて、第２の層の上方及び上に第１の層を部分的に転写する段階と、その後、第１の層の第１のセクションを第１の層の第２のセクションから分離して、第２の層に結合された第１のセクションを残すが、第２のセクションを第２の層から分離する段階を備え、第１の部分の第１の側壁は、第１のセクションを第２のセクションから分離することに基づいて、不均一に鋸歯状になっている。
上述の部分的な層転写プロセスは、第１の部分及び第２の部分のうち少なくとも１つが柱状であって水平面及び鉛直面を含み、第１の部分を第２の部分に直接接続するときに、水平面及び鉛直面は全て何も覆われておらずに露出しているということを任意に含み得る。
上述の部分的な層転写プロセスは、第１の最大径を有するドナーウェーハに第１の層が含まれ、第１の最大径より大きい第２の最大径を有するレシーバウェーハに第２の層が含まれるということを、任意に含み得る。
上述の部分的な層転写プロセスは、第１のセクションを第２のセクションから分離することが、水素及びヘリウムのうち少なくとも１つを含む層を破壊することを含むということを、任意に含み得る。
図２１において、スペーサ層が設けられてパターニングされ、これにより複数のスペーサ側壁５０６だけが元のスペーサ層から残る。図２２において、エピタキシャルＳ１の５０７がＳ１の５０１の上に形成され、図１０で説明されたのと同じ構造を表す。次に、図１１で説明されたように、デバイス加工が行われ得る。水平軸５１５は、チャネル３１６、３１７を含むデバイスなどの複数の格子不整合デバイスになるところを通っている（すなわち、軸５１５は軸３１５と類似している）。
図２３は、同種のエピタキシー（例えば、Ｓ１の３０１の上にエピタキシャルＳ１の３０７を成長させる）の先を行く、本発明の一実施形態におけるプレーナ型異種基板を含む。例えば、上述されたように、図２３において、ＩＬＤ１の６０２及びＳ１の６０１の上方にＳ２の６０３が形成される。しかしながら、複数のスペーサ側壁６０６によって囲まれ、層６０３及び６０２を貫通するウェルが、エピタキシャルＳ１以外のものを形成するのに使用される。例えば、Ｓ３がＳ１の上にエピタキシャルに成長させられ得る。従って、Ｓ１及びＳ３が類似した格子パラメータを有する（例えば、ＩｎＰ、ＩｎＧａＡｓ、及び同様のもの）が、Ｓ２がＳ１及び／又はＳ３と全く異なる格子定数を有する場合には、図２３の転写層の実施形態が適切である。Ｓ３はバッファを使わずに、又は無視できるほどのバッファを使ってＳ１の上に成長させられるが、Ｓ２は層転写によって形成される。いくつかの実施形態において、Ｓ１の６０７もＳ１の６０１の上にエピタキシャルに成長させられ得る。水平軸６１５は、Ｓ１、Ｓ２、及び／又はＳ３の中の複数のチャネルを含むデバイスなどの複数の格子不整合デバイスになるところを通っている（すなわち、軸６１５は軸３１５と類似している）。
そのため、図２３において、Ｓ２及びＳ３は両方ともＳ１層の直上にあり、Ｓ１、Ｓ２、及びＳ３層はそれぞれ、ＩＶ族、ＩＩ−ＶＩ族、ＩＩＩ−Ｖ族材料及び同様のものを含み、Ｓ３材料はＳ１及び／又はＳ２と格子不整合になっている。
図２４は、本発明の一実施形態における、さらなるプレーナ型異種基板を含む。図２４は、材料部分７０７がＳ１の７０１の上にエピタキシャルに成長させられる点で、図２３に類似している。上述されたように、部分７０７はＳ１又はＳ３であり得る。Ｓ２の７０３は、（全体的な、又は部分的な層転写を用いて）本構造に転写される。しかしながら、図２４は、半導体（Ｓ）材料の上にあるＩＬＤ２の７１１の上にＳ１が形成される点で異なる。また、上述されたように、複数の側壁スペーサ７０６（又はＳＴＩ及び同様のもの）、複数のウェルを形成するための複数のマスク、及び同様のものを用いて、Ｓ１の上にＳ'がエピタキシャルに成長させられる。
従って、図２４において、Ｓ層はＳ１及びＳ２を含む複数の層の直下にあり、さらなる絶縁体がＳ層とＳ１層との間にある。Ｓは絶縁体７１１の直上にはなく、Ｓ'はＳの上にエピタキシャルに形成される（Ｓ'はＳと同じ材料を含んでよく、又はＳと異なる材料を含んでもよい）。Ｓ'、Ｓ１、Ｓ２、及び／又は部分７０７の材料は全て、互いに格子不整合であってよい。Ｓ、Ｓ'、Ｓ１、Ｓ２、Ｓ３のいずれも（又は部分７０７に何があっても）複数のデバイスを含み得る。
図２４に示されるように、一実施形態は２つより多くの層を統合し得る。図２４は、３つの異なる半導体層（Ｓ、Ｓ１、Ｓ２）が統合された基板を説明している。一実施形態において、Ｓ１層はＳ層の上に転写され、Ｓ２層はＳ１層の上に転写される。Ｓ２及びＩＬＤ１がパターニングされ、次に、部分７０７がエピタキシャルに成長させられ、次に、Ｓ１及びＩＬＤ２がパターニングされてＳ'がＳの上にエピタキシャルに成長させられる。
図２５は、本発明の一実施形態における方法を含む。ブロック２５０１は、第１の層を形成する段階を含む。ブロック２５０５は、第１の層と第２の層との間に絶縁体を伴って、第１の層の上に第２の層を形成する段階を含む。ブロック２５１０は、Ｓ２層及びＩＬＤ１層を貫通するウェルを形成する段階を含む。ブロック２５１５は、Ｓ１層の上に別の部分（例えば、Ｓ３又はＳ１'）をエピタキシャルに形成する段階を含む。
例１は、第１の層の直上にある第２の層と、第１の層と第２の層との間にある絶縁体を備える装置を含み、（ａ）第２の層は、絶縁体の直上にある第１の部分と絶縁体の直上にはない第２の部分とを含み、（ｂ）第１の部分は第１の層の上にエピタキシャルに形成されず、第２の部分は第１の層の上にエピタキシャルに形成され、（ｃ）第１の部分及び第２の部分は互いに格子不整合になっており、（ｄ）第１の層及び第２の層と平行な水平軸は、第１の部分及び第２の部分を通る。
例１の別の様式は、第１の層の直上にある第２の層を備える装置を含み、（ａ）第２の層は、絶縁体層によって第１の層から分離された第１の部分と、第１の層の上にエピタキシャルに形成された第２の部分とを含み、（ｂ）第１の部分は第１の層の上にエピタキシャルに形成されず、（ｃ）第１の部分及び第２の部分は互いに格子不整合になっており、（ｄ）第１の層及び第２の層と平行な水平軸は、第１の部分及び第２の部分を通る。
例２において、第１の部分及び第２の部分は、ＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族を含む群からそれぞれ選択された第１の材料及び第２の材料をそれぞれ有することを、例１の主題は任意に含み得る。
例３において、第１の部分及び第２の部分は両方とも第１の層の直上にあり、第１の層は第２の材料を含むことを、例１〜例２の主題は任意に含み得る。
例４において、第１の部分及び第２の部分は両方とも第１の層の直上にあり、第１の層はＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族材料を含む群から選択された付加的材料を含み、第２の材料は付加的材料と格子不整合になっていることを、例１〜例３の主題は任意に含み得る。
例５において、第１の部分及び第２の部分は、Ｎチャネルデバイス及びＰチャネルデバイスからそれぞれ選択された第１のデバイス及び第２のデバイスをそれぞれ有し、第１のデバイスは第２のデバイスに対して逆極性であることを、例１〜例４の主題は任意に含み得る。例えば、この文脈において、ＮチャネルデバイスはＰチャネルデバイスに対して逆極性である。
例６において、第１のデバイス及び第２のデバイスは、水平軸が通るチャネルをそれぞれ含むことを、例１〜例５の主題は任意に含み得る。
例７において、絶縁体は酸化物を含み、第１の部分は絶縁体と直接接触し、第１の層はＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族材料を含む群から選択された付加的材料を有し、第２の部分は第１の層と直接接触することを、例１〜例６の主題は任意に含み得る。
例８において、第１の部分は、装置に転写されていて、装置の上に成長させられていない層を含むことを、例１〜例７の主題は任意に含み得る。
例９において、絶縁体部分は、第１の部分及び第２の部分の両方と直接接触し、水平軸は第１の部分及び第２の部分を通ることを、例１〜例８の主題は任意に含み得る。
例１０において、第１の部分及び第２の部分のいずれとも直接接触するバッファを有しないことを、例１〜例９の主題は任意に含み得る。
例１１において、例１〜例１０の主題は、第１の層及び第２の層の直下にある第３の層と、第３の層及び第１の層の間にある付加的な絶縁体とを任意に含み得て、（ａ）第２の層は絶縁体の直上にはない第３の部分を含み、（ｂ）第３の部分は第３の層の上にエピタキシャルに形成され、（ｃ）第１の部分、第２の部分、及び第３の部分は互いに格子不整合になっており、（ｄ）水平軸は第３の部分を通る。
例１２において、例１〜例１１の主題は、第３の層を備えることを任意に含み得て、（ａ）第２の層は絶縁体の直上にはない第３の部分を含み、（ｂ）第３の部分は第３の層の上にエピタキシャルに形成され、（ｃ）第３の部分は第１の部分及び第２の部分のうち少なくとも１つと格子不整合になっており、（ｄ）水平軸は第３の部分を通る。
別の例において、第１の部分の第１の側壁は不均一に鋸歯状になっていることを、例１〜例１２の主題は任意に含み得る。不均一な鋸歯形状は、部分的な層転写の証拠になり得る。本明細書で使用されるように、「不均一に鋸歯状」という用語は、通常、半導体加工と関連する表面より粗い表面を示し、一般的に、層の表面が完全に平滑なことはない。しかしながら、この実施形態において不均一に鋸歯状になった側壁の粗さは、部分的な層転写の劈開プロセス中に生じる破壊に起因して引き起こされる。例えば、いくつかの実施形態において、第１の部分に由来するドナーウェーハ部分は２０ｎｍの厚さだけでよい。結果として、ドナーウェーハの上部部分がドナー部分から機械的に引き離されるか、又は分離されるとき、ドナー部分（第１の部分を含む）の薄さが第１の部分の複数の側壁において破壊／鋸歯形状を引き起こす。その理由は、複数の側壁が、ドナーウェーハとレシーバウェーハとの間の複数の結合界面間の接合界面の境界に位置するからである。これは、エッチング又は研磨又は平滑化によって形成された端部ではなく、その代わりに機械的な破壊によって形成されている。結果として、第１の部分の複数の側壁は、ドナーウェーハに接続するレシーバウェーハの複数の部分に設けられている複数のより平滑な側壁よりも粗くなる（その理由は、複数のより平滑な側壁は機械的な破壊でではなく、その代わりにレシーバウェーハの従来の加工手段で形成されたからである）。
例１３は、第１の層の直上にある第２の層を含み、（ａ）第２の層は第１の部分及び第２の部分を含み、（ｂ）第１の部分は第１の層の上にエピタキシャルに形成されてはおらず、第２の部分は第１の層の上にエピタキシャルに形成されており、（ｃ）第１の部分及び第２の部分は互いに格子不整合になっており、（ｄ）第１の層及び第２の層と平行な水平軸は、第１の部分及び第２の部分を通り、（ｅ）第１の部分は第１の層に直接接触しない。
例１４において、第１の部分及び第２の部分は、ＩＶ族及びＩＩＩ−Ｖ族材料を含む群からそれぞれ選択された第１の材料及び第２の材料をそれぞれ有することを、例１３の主題は任意に含み得る。
例１５において、第１の部分及び第２の部分は両方とも第１の層の直上にあり、第１の層は第２の材料を含むことを、例１３〜例１４の主題は任意に含み得る。
例１６において、第１の部分及び第２の部分は両方とも第１の層の直上にあり、第１の層はＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族材料を含む群から選択された付加的材料を含み、第２の材料は付加的材料と格子不整合になっていることを、例１３〜例１５の主題は任意に含み得る。
例１７において、第１の部分及び第２の部分は、Ｎチャネルデバイス及びＰチャネルデバイスを含む群からそれぞれ選択された第１のデバイス及び第２のデバイスをそれぞれ有し、第１のデバイスは第２のデバイスの第２のドレインに対して逆極性の第１のドレインを有することを、例１３〜例１６の主題は任意に含み得る。
例１８において、水平軸は第１のドレイン及び第２のドレインを通ることを、例１３〜例１７の主題は任意に含み得る。
例１９において、第１の部分は、装置に転写されていて、装置の上に成長させられていない層を含むことを、例１３〜例１８の主題は任意に含み得る。
例２０において、方法は、第１の層を形成する段階と、第１の層と第１の部分を有する第２の層との間に絶縁体を有して第１の層の上に第２の層を形成する段階と、第２の層を貫通するウェルを形成する段階と、第２の層に含まれる第２の部分を第１の層の上且つウェルの中にエピタキシャルに形成する段階とを備え、（ａ）第１の部分は第１の層の上にエピタキシャルに形成されておらず、（ｂ）第１の部分及び第２の部分は互いに格子不整合になっており、（ｃ）第１の層及び第２の層と平行な水平軸は、第１の部分及び第２の部分を通る。
例２１において、第１の層の上に第２の層を形成する段階は、第２の層を基板から第１の層に転写する段階を含むことを、例２０の主題は任意に含み得る。
例２２において、基板を第２の層から削り取る、基板を第２の層から劈開する、及び基板を第２の層からエッチングすることのうち少なくとも１つによって、第２の層を基板から分離する段階を、例２０〜例２１の主題は任意に含み得る。
例２３において、Ｎチャネルデバイス及びＰチャネルデバイスを含む群からそれぞれ選択された第１のデバイス及び第２のデバイスを、それぞれ第１の部分及び第２の部分に形成する段階を、例２０〜例２２の主題は任意に含み得て、第１のデバイスは第２のデバイスの第２のドレインに対して逆極性の第１のドレインを含む。
本発明の複数の実施形態についての前述の説明は、例示及び説明を目的として提示されてきた。それは網羅的であることも、本発明を開示された複数のまさにその形態に限定することも意図されていない。この説明及び以下の特許請求の範囲は、左、右、最上部、最下部、上方、下方、上部、下部、第１、第２、等の複数の用語を含み、これらは説明の目的だけに用いられるのであって、限定するものであると解釈されるべきではない。例えば、相対的な上下位置を指定する複数の用語は、基板のデバイス側（又はアクティブ面）又は集積回路がその基板の「最上部」の表面である状況を指し、参照する標準の地球座標系において、基板の「最上部」側が「最下部」側より下の方にあっても、依然として「最上部」という用語が意味する範囲に入り得るため、実際には基板はいずれの方向をも取り得る。本明細書（特許請求の範囲においても含む）において用いられるように「上」という用語は、第２の層の「上」の第１の層が、第２の層の上に直接存在して第２の層と直接接触するということを、そのようなことが具体的に述べられない限りは示さず、第１の層と第１の層の上の第２の層との間には第３の層又は他の構造が存在し得る。本明細書で説明されたデバイス又は物品の複数の実施形態は、複数の配置及び方向で製造され、使用され、又は輸送され得る。当業者は、上述の教示を踏まえれば多くの変形形態及び変更形態が可能であることを理解できよう。当業者は、複数の図面において示された様々な構成要素に対する様々な等価な組み合わせ及び代替物を理解するであろう。従って、本発明の範囲は、この詳細な説明によってではなく、むしろ本明細書に添付の特許請求の範囲によって限定されることが意図されている。

Claims (24)

  1. 第１の層の直上にある第２の層を備えた装置であって、
    （ａ）前記第２の層は絶縁体層によって前記第１の層から分離された第１の部分と、前記第１の層の上にエピタキシャルに形成された第２の部分とを含み、
    （ｂ）前記第１の部分は前記第１の層の上にエピタキシャルに形成されてはおらず、
    （ｃ）前記第１の部分及び前記第２の部分は互いに格子不整合になっており、
    （ｄ）前記第１の層及び前記第２の層と平行な水平軸は、前記第１の部分及び前記第２の部分を通る、
    装置。
  2. 前記第１の部分及び前記第２の部分は、ＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族を含む群からそれぞれ選択された第１の材料及び第２の材料をそれぞれ有する、
    請求項１に記載の装置。
  3. 前記第１の部分及び前記第２の部分は両方とも、前記第１の層の直上にあり、前記第１の層は前記第２の材料を含む、
    請求項２に記載の装置。
  4. 前記第１の部分及び前記第２の部分は両方とも、前記第１の層の直上にあり、
    前記第１の層は、ＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族材料を含む群から選択された付加的材料を含み、
    前記第２の材料は、前記付加的材料と格子不整合になっている、
    請求項２又は３に記載の装置。
  5. 前記第１の部分及び前記第２の部分は、Ｎチャネルデバイス及びＰチャネルデバイスを含む群からそれぞれ選択された、第１のデバイス及び第２のデバイスをそれぞれ含み、
    前記第１のデバイスは前記第２のデバイスに対して逆極性である、
    請求項２から４の何れか一項に記載の装置。
  6. 前記第１のデバイス及び前記第２のデバイスは、前記水平軸が通るチャネルをそれぞれ含む、
    請求項５に記載の装置。
  7. 前記絶縁体は酸化物を含み、前記第１の部分は前記絶縁体と直接接触し、前記第１の層はＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族材料を含む群から選択された付加的材料を含み、
    前記第２の部分は、前記第１の層と直接接触する、
    請求項２から６の何れか一項に記載の装置。
  8. 前記第１の部分は、前記装置に転写されており、前記装置の上に成長させられていない層を含む、
    請求項２から７の何れか一項に記載の装置。
  9. 絶縁体部分は、前記第１の部分及び前記第２の部分の両方と直接接触し、
    前記水平軸は、前記第１の部分及び前記第２の部分を通る、
    請求項１から８の何れか一項に記載の装置。
  10. 前記第１の部分及び前記第２の部分のいずれとも直接接触するバッファを備えない、
    請求項１から９の何れか一項に記載の装置。
  11. 前記第１の層及び前記第２の層の直下にある第３の層と、
    前記第３の層と前記第１の層との間にある付加的絶縁体とを、
    備え、
    （ａ）前記第２の層は、前記絶縁体の直上にはない第３の部分を含み、
    （ｂ）前記第３の部分は、前記第３の層の上にエピタキシャルに形成され、
    （ｃ）前記第１の部分、前記第２の部分、及び前記第３の部分は互いに格子不整合になっており、
    （ｄ）前記水平軸は前記第３の部分を通る、
    請求項１から１０の何れか一項に記載の装置。
  12. 第３の層を備え、
    （ａ）前記第２の層は、前記絶縁体の直上にはない第３の部分を含み、
    （ｂ）前記第３の部分は前記第３の層の上にエピタキシャルに形成され、
    （ｃ）前記第３の部分は、前記第１の部分及び前記第２の部分のうち少なくとも１つと格子不整合になっており、
    （ｄ）前記水平軸は前記第３の部分を通る
    請求項１から１１の何れか一項に記載の装置。
  13. 前記第１の部分の第１の側壁は不均一に鋸歯状になっている、
    請求項１から１２の何れか一項に記載の装置。
  14. 第１の層の直上にある第２の層を備え、
    （ａ）前記第２の層は第１の部分及び第２の部分を含み、
    （ｂ）前記第１の部分は前記第１の層の上にエピタキシャルに形成されてはおらず、前記第２の部分は前記第１の層の上にエピタキシャルに形成されており、
    （ｃ）前記第１の部分及び前記第２の部分は互いに格子不整合になっており、
    （ｄ）前記第１の層及び前記第２の層と平行な水平軸は、前記第１の部分及び前記第２の部分を通り、
    （ｅ）前記第１の部分は前記第１の層と直接接触しない、
    装置。
  15. 前記第１の部分及び前記第２の部分は、ＩＶ族及びＩＩＩ−Ｖ族材料を含む群からそれぞれ選択された第１の材料及び第２の材料をそれぞれ含む、
    請求項１４に記載の装置。
  16. 前記第１の部分及び前記第２の部分は両方とも、前記第１の層の直上にあり、前記第１の層は前記第２の材料を含む、
    請求項１５に記載の装置。
  17. 前記第１の部分及び前記第２の部分は両方とも、前記第１の層の直上にあり、
    前記第１の層は、ＩＶ族、ＩＩＩ−Ｖ族、及びＩＩ−ＶＩ族材料を含む群から選択された付加的材料を含み、
    前記第２の材料は前記付加的材料と格子不整合になっている、
    請求項１５又は１６に記載の装置。
  18. 前記第１の部分及び前記第２の部分は、Ｎチャネルデバイス及びＰチャネルデバイスを含む群からそれぞれ選択された第１のデバイス及び第２のデバイスをそれぞれ含み、
    前記第１のデバイスは、前記第２のデバイスの第２のドレインに対して逆極性の第１のドレインを含む、
    請求項１５から１７の何れか一項に記載の装置。
  19. 前記水平軸は、前記第１のドレイン及び前記第２のドレインを通る、
    請求項１８に記載の装置。
  20. 前記第１の部分は、前記装置に転写されていて、前記装置の上に成長させられていない層を含む、
    請求項１５から１９の何れか一項に記載の装置。
  21. 第１の層を形成する段階と、
    前記第１の層の上に第２の層を形成し、前記第１の層と前記第２の層との間には絶縁体を有し、前記第２の層は第１の部分を有する段階と、
    前記第２の層を貫通するウェルを形成する段階と
    前記第２の層に含まれる第２の部分を、前記第１の層の上且つ前記ウェルの中にエピタキシャルに形成する段階とを、
    備え、
    （ａ）前記第１の部分は前記第１の層の上にエピタキシャルに形成されておらず、
    （ｂ）前記第１の部分及び前記第２の部分は互いに格子不整合になっており、
    （ｃ）前記第１の層及び前記第２の層と平行な水平軸は、前記第１の部分及び前記第２の部分を通る、
    方法。
  22. 前記第１の層の上に前記第２の層を形成する段階は、前記第２の層を基板から前記第１の層に転写する段階を有する、
    請求項２１に記載の方法。
  23. 前記基板を前記第２の層から削り取る、前記基板を前記第２の層から劈開する、前記基板を前記第２の層からエッチングすることのうち少なくとも１つによって、前記第２の層を前記基板から分離する段階を備える、
    請求項２２に記載の方法。
  24. Ｎチャネルデバイス及びＰチャネルデバイスを含む群からそれぞれ選択された第１のデバイス及び第２のデバイスを、それぞれ前記第１の部分及び前記第２の部分に形成する段階を備え、
    前記第１のデバイスは、前記第２のデバイスの第２のドレインに対して逆極性の第１のドレインを含む、
    請求項２１から２３の何れか一項に記載の方法。
JP2016526310A 2013-12-18 2013-12-18 プレーナ型異種デバイス、及びその製造方法 Active JP6347081B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/076058 WO2015094219A1 (en) 2013-12-18 2013-12-18 Planar heterogeneous device

Publications (2)

Publication Number Publication Date
JP2017504951A true JP2017504951A (ja) 2017-02-09
JP6347081B2 JP6347081B2 (ja) 2018-06-27

Family

ID=53403333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526310A Active JP6347081B2 (ja) 2013-12-18 2013-12-18 プレーナ型異種デバイス、及びその製造方法

Country Status (7)

Country Link
US (1) US10014374B2 (ja)
EP (1) EP3084806A4 (ja)
JP (1) JP6347081B2 (ja)
KR (1) KR102203033B1 (ja)
CN (1) CN105745737B (ja)
TW (1) TWI593125B (ja)
WO (1) WO2015094219A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412744B1 (en) * 2015-01-30 2016-08-09 International Business Machines Corporation III-V CMOS integration on silicon substrate via embedded germanium-containing layer
US11094578B2 (en) * 2019-05-22 2021-08-17 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372166A (ja) * 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05251738A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd 半導体光素子アレイの作製方法
JP2006527915A (ja) * 2003-06-17 2006-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス
JP2007142401A (ja) * 2005-11-18 2007-06-07 Internatl Business Mach Corp <Ibm> 基板、方法（１つまたは複数のｓｏｉ領域またはバルク半導体領域あるいはその両方を有するハイブリッド結晶表面配向基板）
JP2008523620A (ja) * 2004-12-08 2008-07-03 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 複数のスタックしたハイブリッド方位層を含む半導体装置および半導体装置の形成方法
JP2008166776A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom シリコンベースの領域及びＧａＡｓベースの領域を関連付けるＳＯＩ基板の製造方法
JP2009514252A (ja) * 2005-11-01 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー モノリシックに集積化された半導体材料およびデバイス
JP2010529666A (ja) * 2007-06-06 2010-08-26 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ ハイブリッド構成要素の製造方法
JP2011228651A (ja) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法
JP2013201449A (ja) * 2007-04-20 2013-10-03 Internatl Business Mach Corp <Ibm> 半導体構造を形成する方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US6878611B2 (en) * 2003-01-02 2005-04-12 International Business Machines Corporation Patterned strained silicon for high performance circuits
US6927146B2 (en) 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
JP2005072084A (ja) 2003-08-28 2005-03-17 Toshiba Corp 半導体装置及びその製造方法
US7662689B2 (en) 2003-12-23 2010-02-16 Intel Corporation Strained transistor integration for CMOS
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
US8319285B2 (en) * 2005-12-22 2012-11-27 Infineon Technologies Ag Silicon-on-insulator chip having multiple crystal orientations
US7638356B2 (en) 2006-07-11 2009-12-29 The Trustees Of Princeton University Controlled growth of larger heterojunction interface area for organic photosensitive devices
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8912055B2 (en) 2011-05-03 2014-12-16 Imec Method for manufacturing a hybrid MOSFET device and hybrid MOSFET obtainable thereby
CN102810476B (zh) 2011-05-31 2016-08-03 中国科学院微电子研究所 鳍式场效应晶体管的制造方法
US8529809B2 (en) * 2011-09-22 2013-09-10 The Boeing Company Compression molding of composite material quasi-isotropic flakes
US8575666B2 (en) 2011-09-30 2013-11-05 Raytheon Company Method and structure having monolithic heterogeneous integration of compound semiconductors with elemental semiconductor
US8872225B2 (en) 2012-12-20 2014-10-28 Intel Corporation Defect transferred and lattice mismatched epitaxial film

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372166A (ja) * 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH05251738A (ja) * 1992-03-05 1993-09-28 Fujitsu Ltd 半導体光素子アレイの作製方法
JP2006527915A (ja) * 2003-06-17 2006-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス
JP2008523620A (ja) * 2004-12-08 2008-07-03 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 複数のスタックしたハイブリッド方位層を含む半導体装置および半導体装置の形成方法
JP2009514252A (ja) * 2005-11-01 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー モノリシックに集積化された半導体材料およびデバイス
JP2007142401A (ja) * 2005-11-18 2007-06-07 Internatl Business Mach Corp <Ibm> 基板、方法（１つまたは複数のｓｏｉ領域またはバルク半導体領域あるいはその両方を有するハイブリッド結晶表面配向基板）
JP2008166776A (ja) * 2006-12-21 2008-07-17 Commiss Energ Atom シリコンベースの領域及びＧａＡｓベースの領域を関連付けるＳＯＩ基板の製造方法
JP2013201449A (ja) * 2007-04-20 2013-10-03 Internatl Business Mach Corp <Ibm> 半導体構造を形成する方法
JP2010529666A (ja) * 2007-06-06 2010-08-26 エス・オー・アイ・テック・シリコン・オン・インスレーター・テクノロジーズ ハイブリッド構成要素の製造方法
JP2011228651A (ja) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、及びｓｏｉ基板の作製方法

Also Published As

Publication number Publication date
US10014374B2 (en) 2018-07-03
KR20160098169A (ko) 2016-08-18
CN105745737A (zh) 2016-07-06
TW201528532A (zh) 2015-07-16
EP3084806A1 (en) 2016-10-26
WO2015094219A1 (en) 2015-06-25
EP3084806A4 (en) 2017-07-26
JP6347081B2 (ja) 2018-06-27
US20160247882A1 (en) 2016-08-25
TWI593125B (zh) 2017-07-21
CN105745737B (zh) 2020-07-07
KR102203033B1 (ko) 2021-01-14

Similar Documents

Publication Publication Date Title
US7282425B2 (en) Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
US9064699B2 (en) Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
KR102110858B1 (ko) 결함 이동 및 격자 불일치된 에피택셜 막
TWI552338B (zh) 異質層裝置
TW201344758A (zh) 半導體裝置及其製造方法
US20160225861A1 (en) Aspect ratio trapping and lattice engineering for iii/v semiconductors
CN105874571B (zh) 局部层转移的系统和方法
US20170271146A1 (en) Semiconductor structure having insulator pillars and semiconductor material on substrate
JP6347081B2 (ja) プレーナ型異種デバイス、及びその製造方法
CN101093847A (zh) 半导体器件及其制造方法
EP2924722A1 (en) Method for manufacturing a semiconductor-on-insulator device
US9608068B2 (en) Substrate with strained and relaxed silicon regions
US9337281B2 (en) Planar semiconductor growth on III-V material

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180509

R150 Certificate of patent or registration of utility model

Ref document number: 6347081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250