CN1959933A

CN1959933A - 一种大面积自支撑宽禁带半导体材料的制作方法

Info

Publication number: CN1959933A
Application number: CN 200610105112
Authority: CN
Inventors: 郝跃; 张进城; 陈军峰
Original assignee: Xidian University
Current assignee: Xidian University
Priority date: 2006-12-04
Filing date: 2006-12-04
Publication date: 2007-05-09
Anticipated expiration: 2026-12-04
Also published as: CN100435279C

Abstract

本发明公开了一种基于双缓冲柔性衬底的大面积、自支撑宽禁带半导体材料制作方法。主要解决现有技术制作的宽禁带半导体材料存在高缺陷密度、大量裂纹、外延材料厚度过小，无法剥离等技术问题。其技术方案是：首先在硅片上制作SOI结构；接着在SOI结构的SOL上利用光刻、外延工艺制作岛状缓冲层，形成双缓冲柔性衬底；接着在该双缓冲柔性衬底上外延生长半导体材料；最后将所生长半导体材料下面的双缓冲柔性衬底或SOI结构层剥离掉，最终形成所需的大面积、自支撑宽禁带半导体材料。本发明具有能够释放外延材料与硅片材料之间因晶格失配、热失配产生高应力的优点，可用于进行碳化硅SiC、氮化镓GaN等材料的制作。

Description

一种大面积自支撑宽禁带半导体材料的制作方法

技术领域

本发明属于微电子技术领域，涉及半导体材料、器件制作技术，具体的说是一种大面积、自支撑的宽禁带半导体材料制作方法，可用于进行炭化硅SiC、氮化镓GaN等薄膜材料的制作。

背景技术

近年来以SiC、GaN为代表的第三代宽禁带半导体材料由于具有大禁带宽度、高临界场强、高热导率、高载流子饱和速率、异质结界面二维电子气浓度高等优良特性，使其受到了人们广泛的关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、异质结双极晶体管HBT、发光二极管LED、激光二极管LD等器件将具有现有器件无法比拟的优异性能，因此近年来国内外对其进行了广泛而深入的研究并相继取得了令人瞩目的成果。

然而，目前第三代宽禁带半导体材和相关器件面临的一个重大障碍就是没有天然的单晶材料，难以人工制备获得高质量、大尺寸的单晶材料。与此同时，随着以第三代宽禁带半导体材料为基础的大功率器件以及微波功率器件的集成度、功率密度越来越高，其散热问题也越来越严重，对衬底的尺寸、散热能力、绝缘性能的要求越来越苛刻。

以GaN材料为例。80年代末Nakamura等人提出了利用二步法在蓝宝石衬底上外延生长GaN材料的方案，参见Nakamura S.GaN Growth UsingGaN Buffer Lager.Jpn.J Appl Phys.30(10)，L 1705～L 1707，1991。该方案是在蓝宝石衬底上首先生长一层GaN缓冲层，以降低由蓝宝石与GaN晶格失配所引起的高缺陷密度，然后在缓冲层上再生长GaN材料。该方案虽然能够获得比采用单步工艺质量更好的GaN材料，但是由于GaN材料(0001)生长面与蓝宝石衬底(0001)晶面的晶格失配高达约13.8％，所以即使采用了此方案生长的GaN材料的缺陷密仍高达10⁸-10¹⁰/cm²以上。

1993年Detchprohm和Amano等人进一步提出了在ZnO衬底上生长GaN材料的方案，参见Detchprohm T，Amano H，Hiramatsu K，et al.J Cryst Growth.128，384，1993。该方案是在蓝宝石衬底上首先外延一层ZnO材料用作GaN材料外延生长的衬底；然后利用ZnO材料的晶格结构和晶格常数与GaN材料相近的特性在ZnO材料的表面外延一层GaN材料。虽然ZnO材料与GaN材料具有相近的晶体结构和晶格常数，但是由于ZnO材料与蓝宝石材料之间较大的晶格失配导致通过外延生长的ZnO材料自身就具有较高的缺陷密度，因此在ZnO衬底上生长出的GaN材料的缺陷密度仍然很高。

1999年Hersee等人提出了使用纳米异质外延的方案，参见Zubia D，Hersee S D.J Appl Phys Lett.49，140，1996。该方案首先在Si衬底上制作Si纳米柱状阵列，然后在其上直接外延GaN材料。Si纳米柱由于纳米尺寸效应能够在一定程度上释放GaN与衬底间晶格失配产生的应力，但是因为Si衬底的范性较差导致GaN材料的厚底仍然不能较大。

以SiC材料为例，由于SiC材料在常压下难以形成熔体，温度达到2400度时会直接升华，因而很难使用传统的熔融法进行制备。1983年Nishino等人提出了在Si衬底上生长3C-SiC的方案，参见Nishino S，Powell J A，Will H A.Appl Phys Lett.42，460，1983。采用该方案在Si上通过CVD技术在高温下生长出了质量较好的立方相3C结构的SiC薄膜。但是，由于SiC与Si衬底的晶格失配高达20％、热失配亦达到8％，导致SiC薄膜内的残余应力较大，很难生长大厚度的SiC材料。由此可见，要解决高质量宽禁带半导体材料的生长问题就只有寻找新的技术途径。

发明的内容

本发明的目的在于克服上述现有技术的不足，提供一种制作高质量、大尺寸、自支撑宽禁带半导体材料的方法。以解决目前第三代宽禁带半导体材料异质外延生长技术由于没有合适衬底造成的晶格失配与热失配导致的高应力问题，以用于各种宽禁带半导体材料的生长。

实现本发明目的的技术方案是：在硅片上制作绝缘层上的硅结构，即SOI结构，再在该SOI上制作岛状阵列缓冲层，最终在岛状缓冲层之上外延生长所需的大面积、自支撑宽禁带半导体材料。

其具体制作过程如下：

(1)根据自支撑外延层的应用选择硅片的晶向和尺寸；

(2)利用常规的注氧隔离SIMOX、硅片键合BESOI、智能剥离UNIBOND在所选的硅片上制作掩埋氧化层BOX、表层硅SOL，形成SOI结构；

(3)在SOI结构的表层硅SOL上利用光刻、外延工艺制作岛状缓冲层，形成双缓冲柔性衬底；

(4)在所述双缓冲柔性衬底上利用常规的外延工艺生长半导体材料；

(5)利用常规的剥离工艺将所述半导体材料下面的双缓冲柔性衬底或SOI结构层剥离掉，形成大面积、自支撑的宽禁带半导体材料。

上述半导体材料的制作方法中，其中所述的利用光刻工艺制作岛状缓冲层的过程如下：

第一步，根据设计的单个岛尺寸和间距制作掩模板；

第二步，将制作的掩模板置于涂有光刻胶的SOL上进行光刻、显影；

第三步，先使用腐蚀液对SOL进行刻蚀，以保证每个岛的高度，再使用有机溶剂去除光刻胶并清洗表面，在SOL上形成岛状缓冲层。

上述半导体材料的制作方法中，其中所述的利用外延工艺制作岛状缓冲层的过程是：选择与所要生长的宽禁带半导体材料相近的材料作为制作SOL上岛状缓冲层的外延材料，通过控制外延时的温度、压力使得外延处于岛状生长模式，调整生长时间控制单个岛的尺寸与间距，在SOL上形成岛状缓冲层。

本发明由于采用了基于SOI结构与岛状缓冲层组成的双缓冲柔性衬底结构，能够释放外延材料与硅片材料之间因晶格失配、热失配产生的高应力，克服了基于硅衬底外延技术存在的高缺陷密度、大量裂纹、外延材料厚度过小无法剥离等技术难题，可制作高质量的自支撑宽禁带半导体材料。同时由于本发明制作的宽禁带半导体材料尺寸主要取决于所用硅片的尺寸，因此可实现大尺寸外延材料的制作。目前，硅片的尺寸已达8～12英寸，远大于现有宽禁带半导体材料常用衬底的2～4英寸。

基于本发明制作的宽禁带半导体材料能够构造各种高性能的半导体器件，这些器件对于大功率的微波功率器件而言，其散热能力优于传统的蓝宝石及硅衬底的器件，且器件的栅长大于常用的SiC衬底的器件。对于光电器件而言，由于能够在一片外延材料上集成更多的器件，因而极大地提高了器件的产量，降低了单个器件的成本。

附图说明

图1是本发明的制作过程图

图2是本发明基于双缓冲层柔性衬底的六方相6H结构SiC材料制作过程图，该双缓冲层柔性衬底是由(100)晶面SOI与Si岛状缓冲层构成。

图3是本发明基于双缓冲层柔性衬底的立方相3C结构GaN材料制作过程图，该双缓冲层柔性衬底是由(111)晶面SOI与AlN岛状缓冲层构成。

具体实施方式

以下参照附图详细说明本发明的过程与实施例。

参照图1，本发明的制作过程如下：

第一步，根据自支撑外延层的应用选择一定尺寸的硅片。

该硅片晶面的选择：根据外延材料的晶向选择不同晶面的硅片，例如，形态为六方相的6H结构SiC可选择(100)晶面的硅片；而立方相为3C结构的SiC可选择(111)晶面的硅片。

该硅片尺寸的选择：根据外延材料的外延技术和用途选择硅片的尺寸。例如，对于GaN使用的金属有机物化学气相淀积MOCVD外延技术，硅片的尺寸取决于MOCVD反应室尺寸的大小。此外，对于试验用外延材料，为了降低单次试验的成本可使用小尺寸的硅片；对于生产用外延材料，为了降低单个器件的成本可选择大尺寸的硅片。总之，硅片尺寸的选择必须同时考虑反应室尺寸和材料用途两方面的因素。

第二步，在上述硅片上制作BOX、SOL形成SOI结构。

该SOI结构的工艺：根据实际条件可选用注氧隔离SIMOX、硅片键合BESOI、智能剥离UNIBOND等常规SOI工艺。

该SOI各层的厚度：SOL厚度小于200纳米，BOX的厚度在10～200纳米之间。

第三步，在上述SOI结构上制作岛状缓冲层，形成双缓冲柔性衬底结构。

该岛状缓冲层的制作工艺：根据外延材料与设备情况可选用光刻、外延、纳米自组织生长等不同的工艺，例如，对于GaN材料可选用MOCVD外延工艺，对于SiC材料可选用光刻工艺，对于ZnO材料可选用纳米自组织工艺。

所述的利用光刻工艺制作岛状缓冲层的过程如下：

1、根据设计的单个岛尺寸和间距制作掩模板；

2、使用甩胶机将光刻胶均匀的黏附在硅片上；

3、将涂抹好光刻胶的硅片放入恒温干燥箱中进行烘烤；

4、将制作好的掩模板与硅片压紧，在紫外高压水银灯下曝光；

5、首先将曝光后的硅片放入显影液中进行显影。然后将硅片放入清洗液中进行漂洗，得到所需的图形；

6、首先，将显影后的硅片放入烤箱中。然后，用红外灯从背面烘烤；

7、使用HF酸和HNO₃酸溶液对硅片进行腐蚀，以保证每个岛的高度，在SOL上形成岛状缓冲层。

所述的利用外延工艺制作岛状缓冲层的过程如下：

首先选择与所要生长的宽禁带半导体材料相近的材料作为制作SOL上岛状缓冲层的外延材料，再通过控制外延时的温度、压力使得外延处于岛状生长模式，然后调整生长时间控制单个岛的尺寸与间距，使其在SOL上形成岛状缓冲层。

第四步，在双缓冲柔性衬底结构上外延生长宽禁带半导体材料。

该外延生长技术：根据材料类型选用不同的外延技术。例如：SiC材料可使用化学气相淀积CVD方法；GaN材料可使用金属有机物化学气相淀积MOCVD方法。此步骤使用的工艺流程与传统的外延工艺相同。

第五步，对双缓冲柔性衬底进行剥离。

首先，使用比例为1∶10的HF酸和HNO₃酸溶液剥离掉SOI结构最下面的体硅层；接着，使用HF酸剥离BOX；最后，使用比例为1∶10的HF酸和HNO₃酸溶液剥离掉SOL和岛状缓冲层。

通过以上的工艺步骤得到了高质量的大面积、自支撑宽禁带半导体材料。

实施例1

本发明制作6英寸自支撑80微米六方相6H结构的SiC材料。

衬底选用：商业上可买到的6寸(100)晶面Si片。

SOI制作工艺：采用注氧隔离SIMOX。

岛状缓冲层制作：采用光刻。

参照图2，本实施例1的制作过程如下：

1.在6英寸(100)晶面的Si片上制作SOI结构，即使用SIMOX工艺制作厚度为100纳米的SOL层，厚度为100纳米的BOX层。

2.在SOI上通过光刻制作Si岛状缓冲层，形成双缓冲柔性衬底。

首先设计单个岛的尺寸为150纳米、间距为200纳米，根据这些数据制作曝光用掩模板；

接着，使用甩胶机将聚乙烯醇肉桂酸酯KPR光刻胶均匀的黏附在6英寸(100)晶面的Si片上；

接着，将涂抹好光刻胶的6英寸(100)晶面的Si片放入80度的恒温干燥箱中进行烘烤12分钟后取出；

接着，将制作好的掩模板与6英寸(100)晶面的Si片压紧，在紫外高压水银灯下曝光；

接着，将曝光后的硅片放入丁酮溶液中进行显影，去掉未感光的光刻胶保留感光部分。然后将6英寸(100)晶面的Si片放入丙酮和去离子水中进行漂洗后取出；

接着，将漂洗后的6英寸(100)晶面的Si片放入烤箱中，在150度下烘烤20分钟，再用红外灯从背面烘烤15分钟；

最后，使用比例为1∶10，浓度为49％的HF酸和浓度为70％的HNO₃酸溶液在25℃度时对硅片进行腐蚀，刻蚀深度为70～80纳米，形成岛状缓冲层与SOI组成的双缓冲柔性衬底。

3.在双缓冲柔性衬底上使用硅烷、甲烷分别作为硅源和碳源，利用CVD方法，控制温度为1400℃度，在双缓冲柔性衬底上外延生长厚度为80微米的SiC材料。

4.对外延生长的SiC材料下面的双缓冲柔性衬底，按如下过程进行剥离：

首先，使用比例为1∶10浓度为49％的HF酸和浓度为70％的HNO₃酸溶液在25℃度时对SOI的体硅层进行剥离，该腐蚀速率为每秒5.5微米，时间为45秒钟，该体硅层位于BOX之下；

然后，使用浓度为12％的HF酸溶液在25℃度时对BOX进行腐蚀，该腐蚀速率为每秒32埃，时间为40秒；

最后，使用比例为1∶10，浓度为49％的HF酸和浓度为70％的HNO₃酸溶液在25℃度时，对SOL与Si岛状缓冲层进行剥离，时间为5秒钟，最后形成6英寸自支撑80微米六方相6H结构的SiC材料。

实施例2

本发明制作4英寸自支撑100微米立方相3C结构的GaN材料。

衬底选用：商业上可买到的4寸(111)晶面的Si片。

SOI制作工艺：采用注氧隔离SIMOX。

岛状缓冲层制作：采用外延。

参照图3，本实施例2的制作过程如下：

1.在硅片上利用SIMOX工艺注氧，制作厚度为30纳米的SOL层，厚度为120纳米的BOX层，形成SOI结构；

2.在SOL上使用三甲基铝、高纯氨气作为铝源于氮源，利用MOCVD方法在温度为450℃度，压力为40托的条件下，通过外延方法制作AlN岛状缓冲层，以形成双缓冲柔性衬底；

3.在双缓冲柔性衬底上使用三乙基镓、高纯氨气作为镓源与氮源，采用MOCVD方法在温度为950℃度，压力为40托的条件下，在双缓冲柔性衬底上外延生长厚度为100微米的GaN材料。

4.按如下过程对所生长的GaN材料的SOI结构进行剥离：

首先，使用比例为1∶10浓度为49％的HF酸和浓度为70％的HNO₃酸溶液，在25℃度时对SOI的体硅层进行剥离，其腐蚀速率为每秒5.5微米，时间为45秒钟，该体硅层位于BOX层之下；

然后，使用浓度为12％的HF酸溶液，在25℃度时对BOX进行腐蚀，腐蚀速率为每秒32埃，时间为40秒，以剥离掉BOX；

最后，使用比例为1∶10浓度为49％的HF酸和浓度为70％的HNO₃酸溶液，在25℃度时对SOL进行剥离，时间为3秒钟，最终形成4英寸自支撑100微米立方相3C结构的GaN材料。

此外，除光刻与外延技术外还可以使用纳米自组织技术制作本发明的的岛状缓冲层。

对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims

1.一种大面积自支撑宽禁带半导体材料的制作方法，按如下过程进行：

第一步，根据自支撑外延层的应用选择硅片的晶向和尺寸；

第二步，利用常规的注氧隔离SIMOX、硅片键合BESOI、智能剥离UNIBOND在所选的硅片上制作掩埋氧化层BOX、表层硅SOL，形成SOI结构；

第三步，在SOI结构的表层硅SOL上利用光刻、外延工艺制作岛状缓冲层，形成双缓冲柔性衬底；

第四步，在所述双缓冲柔性衬底上利用常规的外延工艺生长半导体材料；

第五步，利用常规的剥离工艺将所述半导体材料下面的双缓冲柔性衬底或SOI结构层剥离掉，形成大面积、自支撑的宽禁带半导体材料。

2.根据权利要求1所述的半导体材料的制作方法，其特征在于利用光刻工艺制作岛状缓冲层的过程如下：

第一步，根据设计的单个岛尺寸和间距制作掩模板；

3.根据权利要求1所述的半导体材料的制作方法，其特征在于利用外延工艺制作岛状缓冲层的过程是：选择与所要生长的半导体材料相近的材料作为制作SOL上岛状缓冲层的外延材料，通过控制外延时的温度、压力使得外延处于岛状生长模式，调整生长时间控制单个岛的尺寸与间距，在SOL上形成岛状缓冲层。