DE2636383A1 - Halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Halbleiteranordnung und verfahren zu ihrer herstellung

Info

Publication number
DE2636383A1
DE2636383A1 DE19762636383 DE2636383A DE2636383A1 DE 2636383 A1 DE2636383 A1 DE 2636383A1 DE 19762636383 DE19762636383 DE 19762636383 DE 2636383 A DE2636383 A DE 2636383A DE 2636383 A1 DE2636383 A1 DE 2636383A1
Authority
DE
Germany
Prior art keywords
layer
insulating layer
silicon oxide
etching
phosphorus pentoxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762636383
Other languages
English (en)
Other versions
DE2636383C2 (de
Inventor
Yasuo Iizuka
Hiroshi Nakasone
Noboru Okuyama
Teruo Yoneyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9748475A external-priority patent/JPS5221782A/ja
Priority claimed from JP9748575A external-priority patent/JPS5929137B2/ja
Priority claimed from JP9748775A external-priority patent/JPS5228279A/ja
Priority claimed from JP9748675A external-priority patent/JPS5922378B2/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2636383A1 publication Critical patent/DE2636383A1/de
Application granted granted Critical
Publication of DE2636383C2 publication Critical patent/DE2636383C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Halbleiter anordnung; und Verfahren zu ihrer Herstellung
Die Erfindung betrifft einen Halbleiter unter Verwendung eines Siliziumoxidfilms und ein Verfahren zu seiner Herstellung.
Bei integrierten Schaltungen mit eingebauten Halbleitern ist es erforderlich, daß die funktioneilen Elemente in geeigneter Weise elektrisch angeschlossen sind. Im einzelnen gesagt, wird ein isolierender Film oder eine isolierende Schicht, z.B. ein Siliziumoxidfilm, auf einem Halbleitersubstrat ausgebildet, worauf in dem Siliziumoxidfilm Öffnungen vorgesehen werden. Dann wird auf den Siliziumoxidfilm ein elektrisch leitendes Metall, z.B. Aluminium, aufgedampft, wobei auf dem Siliziumoxidfilm eine elektrisch leitende Schicht gebildet wird. Auf diese Weise werden dann auch die funktionellen Elemente durch die Öffnungen in dem Siliziumoxidfilm elektrisch (leitend) verbunden. Wenn in diesem Falle der Siliziumoxidfilm dick ist, ist der Abstand zwischen der obersten Schicht des Si-
-2-
70 9 80 7/007S
liziumoxidfilms und der freiliegenden Oberfläche des Halbleitersubstrats groß, weswegen die auf dem Siliziumoxidfilm gebildete elektrisch leitende Schicht beträchtlich stufig bzw. abgestuft wird. Dies führt möglicherweise an dem abgestuften Teil der elektrisch leitenden Schicht zur Rißbildung, weswegen eine Reihe von Endprodukten wegen wechselnder Qualität ausgesondert werden muß.
Um nun diesem Nachteil zu begegnen, wird die Umfangsfläche der in dem Siliziumoxidfilm befindlichen Öffnungen schrittweise von der freiliegenden Substratoberfläche her zur Oberseite des Siliziumoxidfilms hin nach außen mehrfach abgestuft oder geätzt, um die Umfangsflache der Öffnungen zu neigen. Die Bildung mehrstufiger oder geneigter Wandflächen bei den Öffnungen führt jedoch zu einer Vergrößerung der integrierten Schaltung, so daß die Herstellung hochintegrierter oder miniaturisierter Halbleiteranordnungen sehr stark erschwert oder gar unmöglich gemacht wird. Weiterhin erhöht eine derartige Behandlung die Anzahl der zur Herstellung der Halbleiter(anordnungen) erforderlichen Schritte und kompliziert in höchst unerwünschter Weise die Herstellungsstufen.
Der Erfindung lag nun die Aufgabe zugrunde, eine hochintegrierbare und miniaturisierbare Halbleiteranordnung ohne die Gefahr einer Rißbildung in einem elektrisch leitenden Film sowie ein Verfahren zur Herstellung derselben zu entwickeln.
Gegenstand der Erfindung ist somit eine Halbleiteranordnung aus einem Halbleitersubstrat und einer darauf ausge-
-3-709807/0875
bildeten isolierenden Schicht, welche dadurch gekennzeichnet ist, daß die isolierende Schicht aus einer ersten Schicht aus Siliziumoxid und einer zweiten Schicht aus Phosphorpentoxid und Bortrioxid enthaltenden Siliziumoxidschicht besteht, daß die Konzentrationen an Phosphorpentoxid und Bortrioxid in der zweiten Siliziumoxidschicht derart sind, daß die Schmelztemperatur der zweiten Schicht unter 12000C liegt, daß das Verhältnis zwischen der Ätzgeschwindigkeit der ersten Schicht und der Ätzgeschwindigkeit der zweiten Schicht 0,5 bis 2,0 beträgt und daß die zweite Schicht eine Polarisierbarkeit unter 0,3 aufweist.
Im folgenden wird die Erfindung anhand der Zeichnungen näher erläutert. Im einzelnen zeigen:
Fig. 1 charakteristische Kurven, aus denen die Beziehung zwischen dem Gehalt an B2O^, und P2 0C in einer zweiten Schicht oder BPSG-Schicht und der Schmelztemperatur der zweiten Schicht bzw. dem Verhältnis zwischen der Ätzgeschwindigkeit der ersten Schicht und der Ätzgeschwindigkeit der zweiten Schicht hervorgeht;
Fig. 2 eine Darstellung des Ätzzustands der BPSG-Schicht (d.h. der zweiten Schicht) und der SiO2-Schicht (d.h. der ersten Schicht), nachdem sie mit einem zahlenmäßig bestimmten Verhältnis zwischen der Ätzgeschwindigkeit der BPSG-Schicht und der Ätzgeschwindigkeit der SiO2-SChIcIIt geätzt worden sind;
-4-709807/0875
Fig. 3 eine graphische Darstellung, aus der die Beziehung zwischen dem Gehalt an B0O-, und P0O1- in der BPSG-
^ D 2 5
Schicht und der Polarisierbarkeit der BPSG-Schicht hervorgeht, und
Fig.4A bis 4E schematische Darstellungen der einzelnen Rerstellungsstufen einer Halbleiteranordnung gemäß einer Ausführungsform des Verfahrens der Erfindung.
Im folgenden wird nun die der Erfindung zugrundeliegende Erkenntnis näher erläutert:
Es ist bekannt, daß eine Phosphorpentoxid (PpO1-) enthaltende SiOp-Schicht (im folgenden als PSG-Schicht bezeichnet) und eine Bortrioxid (BpO^) enthaltende SiOp-Schicht (im folgenden als BSG-Schicht bezeichnet) bei Hitzeeinwirkung aufschmelzen. Mit zunehmendem PpO^-Gehalt steigt die Ätzgeschwindigkeit bzw. das Ausmaß der Ätzung der PSG-Schicht. Wenn beispielsweise der PpO^-Gehalt der PSG-Schicht 6 Mol-% beträgt, ist die Ätzgeschwindigkeit bzw. das Ätzausmaß der PSG-Schicht etwa 5- bis 6-mal größer als normal, wobei es zu einer thermischen Oxidation des Siliziums kommt und Schwierigkeiten auftreten, der PSG-Schicht ein feines Muster zu verleihen. Wenn andererseits die BSG-Schicht weniger BpCU enthält, wird die Schmelztemperatur relativ hoch. Wenn die BSG-Schicht bei einer Temperatur von etwa 10000C, wie sie auf diesem technischen Gebiet üblich ist, aufgeschmolzen werden soll, werden in der BSG-Schicht mehr als 26 Mol-% B2O, benötigt. Da jedoch die eine derart große Menge BpO^ enthaltende BSG-Schicht mit derzeit verfügbaren Lösungsmitteln nicht geätzt werden kann, kann man
-5-709807/0875
keine BSG-Sehicht mit einem derart hohen B20-,-Gehalt zum Einsatz bringen.
Die Erfindung beruht nun auf der Erkenntnis, daß eine B9Ox-P2O,-enthaltende Siliziumoxidschicht (BPSG-Schicht) selbst bei geringerem Gehalt an B9O^ wegen der Wechselwirkung von P2Oc und B20T bei üblicher Temperatur aufgeschmolzen werden kann. Selbst bei einer Erhöhung des P90,--Gehalts erhöht sich das Verhältnis der Ätzgeschwindigkeit nicht merklich. Ferner lag der Erfindung auch noch die Erkenntnis zugrunde, daß .sircK die Polarisierbarkeit der BPSG-Schicht ■von den Substanzen P~0^ und BpO- abhängt.
Es wurden verschiedene BPSG-Schichten mit wechselndem Verhältnis P^O0- und B2O^ hergestellt. Die Figur 1 zeigt die Schmelztemperatur, Polarisierbarkeit und das Ätzverhältnis der BPSG-Schicht und SiO9-Schicht bei Verwendung eines rTH^F-Ätzmittels. In Figur 1 ist auf der Abszisse die P2Oc-Molkonzentration, auf der Ordinate die Β,,Ο,-Molkonzentration aufgetragen. Die durchgezogenen Linien in Figur 1 zeigen die Gehalte an P9O1- und B„0-», wenn die Verhältnisse zwischen den Ätzgeschwindigkeiten der BPSG-Schicht und den Ätzgeschwindigkeiten der SiO2-Schicht 0,5, 0,8, ip, 1,4 und 2,0 betragen. Die im vorliegenden Falle applizierte SiGp-Schicht wurde durch thermische Oxidation erzeugt. Die BPSG-Schicht wurde auf der SiO2-Schicht ausgebildet. Die SiO^-Schicht verhindert die Bildung eines unerwünschten Anschlusses durch Diffusion von in der BPSG-Schicht enthaltenen Verunreinigungen in das Siliziumsubstrat. Das Verhältnis der angegebenen Ätzgeschwindigkeiten ist nach Erwägungen," welche Form die BPSG-Schicht und SiO2~Schicht
709807/08 75
nach dem Ätzen aufweisen sollen, gewählt worden. Dies beruht darauf, daß sich die Form der Itzfläche entsprechend dem Verhältnis der Ätzgeschwindigkeiten stark ändert. Dies geht aus Figur 2 hervor, in welcher der Ätzzustand einer 0,3 η dicken BPSG-Schicht 11 auf der SiC^-Schicht 10 nach dem Ätzen "bei Einhaltung eines "Verhältnisses Ätzgeschwindigkeiten der BPSG-Schicht 11 zur Ätzgeschwindigkeit der SiO^-Schicht von 5, 2, 1, 1/2 bzw. 1/5 dargestellt ist. In Figur 2 zeigen die Kurven a, b, c, d und e die Ätzflächen nach dem Atzen bei Einhaltung eines Verhältnisses Ätzges chwindigkeit der BPSG-Schicht 11 zur Ätzgeschwindigkeit der SiO2-Schicht 10 von 5, 2, 1, 1/2 bzw. 1/5. Wie aus Figur 2 hervorgeht, liegen bei Einhaltung eines Verhältnisses Ätzgeschwindigkeit der BPSG-Schicht 11 zur Ätzgeschwindigkeit der SiOp-Schicht 10 von 1 (Kurve c) die Ätzflächen der BPSG-Schicht 11 und der SiOg-Schicht 10 praktisch auf derselben Krümmung. Dies wird bevorzugt, da zwischen der Ätzfläche der BPSG-Schicht 11 und der Ätzfläche der SiOp-Schicht 10 keine steilen bzw. undeutlichen Winkel gebildet werden. Wenn jedoch das Verhältnis der Ätzgeschwindigkeit der BPSG-Schicht 11 zur Ätzgeschwindigkeit der SiOp-Schicht 10 im Bereich von 0,5 bis 2,0, insbesondere 0,8 bis 1,4, liegt, läßt sich der erfindungsgemäß angestrebte Erfolg ebenfalls erreichen.
Die Beziehung zwischen dem PpO1-- und BpO^-Gehalt der BPSG-Schicht und der Schmelztemperatur wird im folgenden näher erläutert:
Die gestrichelt gezeichneten Linien von Figur 1 zeigen die Beziehungen zwischen den P2O5- u*10· B20^-Gehalten der BPSG-
-7-709807/0875
Schicht und Grenzlinien der BPSG-Schicht bei 100O0C, 11000C und 12000C. Bei der Herstellung von Halbleiteranordnungen ist es erforderlich, daß die BPSG-Schicht unter 120O0C, vorzugsweise bei 11000C, schmilzt. Der Pn°5~ und· Β2°3~ Gehalt der BPSG-Schicht sollte derart gewählt werden, daß diesen Anforderungen Genüge getan wird.
Im folgenden wird nun die Beziehung zwischen der Polarisation der BPSG-Schicht und den Eigenschaften bzw. Charakteristiken der Halbleiteranordnung erläutert werden.
Eine Halbleiteranordnung mit einer PSG-Schicht auf einer auf einem Siliziumsubstrat befindlichen Siliziumoxidschicht zeigt instabile elektrische Eigenschaften bei relativ niedriger Temperatur, beispielsweise 600C, da durch die Polarisation der PSG-Schicht ein externes elektrisches Feld entsteht. Es ist bekannt, daß bei einem MOS-Transistor die Änderung ^Vth.sat des Schwellenwerts durch folgende Gleichung ausgedrückt wird: (E.H. Snow und B.E. Deal in "J. Electrochem. Soc", 113 (1966) 236).
-K0XpXgVp
(1)
In der Gleichung bedeuten:
Kn Dielektrizitätskonstante von Siliziumoxid Kg Dielektrizitätskonstante der aufgeschmolzenen PSG Schicht
X0 Dicke der Siliziumoxidschicht Xg Dicke der aufgeschmolzenen PSG-Schicht
-8-
709807/0875
Vp angelegte Spannung
Xp Polarisierbarkeit der BPSG-Schicht.
Aus der Gleichung (1) geht hervor, daß das Ausmaß, bis zu dem die ßiarisation der BPSG-Schicht groß wird, steigt. Die Polarisierbarkeit der BPSG-Schicht wird, wie aus Figur 3 hervorgeht, im Verhältnis zum Quadrat der Kolkonzentration an P2Oc in der BPSG-Schicht erhöht. Gemäß Figur dient die Konzentration des PSG-Schicht zuzusetzenden BpCU als Parameter, wobei die Molkonzentration Pp0K aus der Abszisse und die Polarisation der BPSG-Schicht aus der Ordinate hervorgeht. Hieraus ist ersichtlich, daß die -durch Zugabe von BpO, zu der PSG-Schicht gebildete BPSG-Schicht eine hervorragende Polarisierbarkeit besitzt. Es sei angenommen, daß ^Vth.sat = 0,5 V bei XQ = 1,0 u, Xg = 0,5 ii und Vp = 20 V. In diesem Falle gibt es bezüglich der Zuverlässigkeit der Halbleiteranordnung keine Probleme.
In Gleichung (1) werden XQ = 1,0 u, Xg = 0,5 M und Vp = 20 V eingesetzt und der erhaltene Ausdruck bezüglich der Xp-Ausbeuten umgestellt:
Xp = 0,3 (2)
Die Konzentration an Ρ2 Ο5 u*10- B2°3 in der BPSG-Schic:i:rt er~ hält man aus Figur 3 unter Verwendung der Gleichung (2). Die Ergebnisse sind in Figur 1 durch die strichpunktierte Linie dargestellt. Der molare Konzentrationsbereich an BpO, und PpOc-j der den Anforderungen an die Ätzgeschwindigkeit, Schmelztemperatur und Polarisierbarkeit genügt, ist in Figur 1 durch den schraffierten Bereich wiedergegeben.
-9-709807/0875
Eine Halbleiteranordnung gemäß der Erfindung und ihre Herstellung werden im folgenden anhand eines siliziumisolierten Sperr-MOS-Feldeffekt-Transistors näher erläutert.
Ein Siliziumsubstrat 20 mit η-Leitfähigkeit wird zur Ausbildung einer 5000 A dicken Feldsilikonoxidschicht 21 auf der Oberfläche einer Hitzebehandlung unterworfen. Dann wird die Siliziumoxidschicht 21 selektiv weggeätzt, um diejenigen Stellen des Substrats freizulegen, auf die es für die Transistorbildung ankommt. ¥ie aus Figur 4A hervorgeht, wird auf der freiliegenden Oberfläche des Substrats 20 durch thermische Oxidation eine etwa 1500 2. dicke Siliziumoxidschicht als Sperroxidfilm (gate oxide film) 22 gebildet. Auf der Feldoxidschicht 21 werden durch Pyrolyse eines Silans unter Verwendung von Stickstoff oder Wasserstoff als Trägergas eine polykristalline Siliziumoxidschicht 23 und ein Sperroxidfilm (gate oxide film) 22 gebildet. Auf dem polykristallinen Siliziumfilm 23 wird durch Aufdampfen eine Siliziumoxidschicht 24 abgelagert. Die Siliziumoxidschicht 24 wird zur Bildung von Masken selektiv geätzt. Aus Figur 4B geht hervor, daß die polykristalline Siliziumschicht mit Ausnahme der maskierten Bereiche entfernt wurde. Aus Figur 4B geht ferner noch hervor, daß die polykristalline Siliziumschicht 23 auf den Stellen des Sperroxidfilms 22, d.h. auf einem Sperrbereich und einem Bereich der Feldoxidschicht 21, belassen wurde. Letztere Schicht dient zum elektrischen Anschluß. Der Sperroxidfilm 22 wird mit Ausnahme des unter der polykristallinen Siliziumschicht 23 liegenden Teils weggeätzt. In die polykristallinen Schichten 23 und den freiliegenden Teil des Substrats 20 werden "Annahmeverunreinigungen"
-10-
709807/0875
- ίο -
(acceptance impurities) eindiffundiert, so daß die polykristallinen Schichten 23 einen niedrigen Widerstand erhalten. Im Substrat 20 werden, wie aus Figur C hervorgeht, ein Lieferbereich 25 für p-Leitfähigkeit und Ablaufbereiche 26 (drain regions) ausgebildet. Die Oberfläche dieses erhaltenen Halbleitergefüges wird zur Bildung eines Siliziumoxidfilms oder eines ersten Schutzfilms 27 6 min lang in einem Gasgemisch aus SiH^ (16,5 ml/min) und Sauerstoff (235 ml/min) auf eine Temperatur von 4000C erhitzt·. Dann wird auf dem ersten Schutzfilm 27 ein Siliziumoxidfilm oder zweiter Schutzfilm 28 mit gegebener Menge BpO^ und PpO1-(\gj-. den gestrichelten Bereich von Figur 1) ausgebildet. Hierzu bedient man sich desselben Verfahrens wie bei der Erzeugung des ersten Schutzfilms 27, wobei jedoch ein Gasgemisch aus PH^ (2,5 ml/min) und BpHg (1,0 ml/min) zum Einsatz gelangt. Die erhaltene Halbleiterstruktur wird dann, wie aus Figur 4D hervorgeht, zur Abrundung scharfer Kanten der BPSG-Schicht 28 20 min lang auf eine Temperatur von 10000C erhitzt. Hierauf werden diejenigen Stellen der Schutzschichten 27 und 28, unter denen der Lieferbereich 25, der Ablaufbereich 26 und die polykristalline Siliziumschicht 23 liegen, zur Ausbildung entsprechender Öffnungen mittels eines Photoresists mit NH^F geätzt. Schließlich wird auf die BPSG-Schicht 28 zur Ausbildung einer Al-Schicht einer Dicke von 1,3 H Aluminium aufgedampft. Die Aluminiumschicht wird mittels eines Photoresists mit einem Ätzmittelgemisch aus Phosphorsäure, Salpetersäure und Essigsäure weggeätzt. Hierbei werden eine Lieferelektrode 28, eine Ablaufelektrode 30, eine Sperrelektrode 31 und eine Elektrode 32 zum elektrischen Anschluß, d.h. eine Halbleiteranordnung, erhalten.
-11-
709807/0875
Bei der beschriebenen Halbleiteranordnung wird der zweite Schutzfilm bzw. die BPSG-Schicht 28 derart gewählt, daß ihre Stärke mehr als ein Drittel des maximalen vertikalen Abstands einer abgestuften Oberfläche des ersten Schutzfilms bzw. der SiO2-Schicht 27 beträgt. Unter dem Begriff "maximaler vertikaler Abstand" ist hier und im folgenden der höchste Stufenteil des ersten Schutzfilms 27 zu verstehen .
Obwohl eine Halbleiteranordnung gemäß der Erfindung im Zusammenhang mit einem Silizium-MOS-Feldeffekt-Transistor erläutert wurde, ist die Erfindung nicht auf derartige Transistoren beschränkt. Die Erfindung läßt sich vielmehr auch auf planare Transistoren, Dioden und dergleichen anwenden. Ferner können erfindungsgemäß auch andere Substrate als Siliziumsubstrate zum Einsatz gelangen.
Im vorliegenden Falle wurde■die Ausbildung der BPSG-Sghicht durch Dampfphas.enwachstum auf dem Siliziumoxidfilm beschrieben. Die Erfindung ist jedoch nicht ausschließlich auf die Dampfphasenwachstumsmethode beschränkt. So kann man sich sämtlicher üblicher Weisen zur Bildung von Siliziumoxid, z.B. eines Verfahrens, bei welchem ein Lösungsmittel in Anwesenheit von pulverförmigem Silizium oder pulverförmigem Siliziumoxid, Bor und Phosphor verdampft wird, eines Zerstäubungsverfahrens, eines Elektronenstrahl- oder Laserstrahlverfahrens und dergleichen, bedienen. Die Öffnung für den Elektrodenanschluß kann vor oder nach der Hitzebehandlung ausgebildet werden.
709807/0875

Claims (12)

  1. PATENTANWÄLTE
  2. HENKEL, KERR FEl LER & HÄNZEL
  3. /DJbOOO
  4. TL-XWiRAMMK- M UPSOH. MuNC111-.N
  5. D-HOOf) Ml=NCHEN «Π
  6. — -\-v
  7. !'OSIStHIcK ΜϊΜΉΙΛ HCM
  8. "Ι
  9. Tokyo Shibaura Electric
    Co., Ltd.
    Kawasaki, Japan
  10. INSl-RZfTCHF-N' UiTKIfI-T.
  11. Mi'NCIII.N. I)F-N
  12. 12. flug. 1976
    Patentanspr ü c h e
    .!Halbleiteranordnung aus einem Halbleitersubstrat und einer darauf ausgebildeten isolierenden Schicht, dadurch gekennzeichnet, daß die isolierende Schicht aus einer ersten Schicht aus einem Siliziumoxid und einer zweiten Schicht aus einem Siliziumoxid und Phosphorpentoxid und Bortrioxid besteht, daß die Konzentrationen an Phosphorpentoxid und Bortrioxid in der zweiten Schicht derart sind, daß die Schmelztemperatur der zweiten Schicht unter 120O0C liegt, daß das Verhältnis zwischen der Ätzgeschwindigkeit der ersten Schicht und der 'Ätzgeschwindigkeit der zweiten Schicht 0,5 bis 2,0 beträgt und daß die zweite Schicht eine PoIarisierbarkeit unter 0,3 aufweist.
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht zur Substratoberfläche führende Öffnungen für einen Elektrodenanschluß aufweist.
    709807/0875
    3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Konzentrationen an Phosphorpentoxid und Bortrioxid in der zweiten Schicht derart sind, daß die Schmelztemperatur der zweiten Schicht unter 110O0C liegt, und daß das Verhältnis zwisehen der Ätzgeschwindigkeit der ersten Schicht und der Ätzgeschwindigkeit der zweiten Schicht 0,8 bis 1,4 beträgt.
    4. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Konzentrationen an Ehosphorpentoxid und Bortrioxid in der zweiten Schicht in das schraffierte Gebiet von Figur 1 fallen und daß das Halbleitersubstrat aus Silizium besteht.
    5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Schicht eine Dicke über einem Drittel der Dicke des maximalen Abstands der abgestuften Oberfläche der ersten Schutzschicht besitzt.
    6. Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß man auf einem Halbleitersubstrat eine erste Isolierschicht aus Siliziumoxid ausbildet, auf mindestens einem Teil der ersten Isolierschicht eine zweite Isolierschicht aus Siliziumoxid und Phosphorpentoxid sowie Bortrioxid, deren Konzentrationen derart sind, daß die Schmelztemperatur der zweiten Isolierschicht unter 12000C liegt, das Verhältnis zwischen der Ätzgeschwindigkeiten der ersten und zweiten Isolierschichten 0,5 bis 2,0 beträgt und die Polarisierbarkeit der zweiten Isolierschicht unter 0,3 liegt, ausbildet und schließlich (zur Abrundung sämtlicher Kanten) die zweite Isolierschicht bei einer Temperatur von unter 12000C zum Schmelzen bringt.
    709807/0875
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß man zusätzlich die erste und zweite Isolierschicht durchdringende Öffnungen zur Ausbildung eines Elektrodenanschlusses vor dem Aufschmelzen der zweiten Isolierschicht erzeugt.
    8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß man zusätzlich die erste und zweite Isolierschicht durchdringende Öffnungen zur Ausbildung eines Elektrodenanschlusses nach dem Aufschmelzen der zweiten Isolierschicht erzeugt.
    709807/0875
DE2636383A 1975-08-13 1976-08-12 Verfahren zum Herstellen eines MOS-Feldeffekttransistors Expired DE2636383C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9748475A JPS5221782A (en) 1975-08-13 1975-08-13 Producing system and unit of semiconductor
JP9748575A JPS5929137B2 (ja) 1975-08-13 1975-08-13 半導体装置及びその製造方法
JP9748775A JPS5228279A (en) 1975-08-13 1975-08-13 Process of semiconductor device
JP9748675A JPS5922378B2 (ja) 1975-08-13 1975-08-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE2636383A1 true DE2636383A1 (de) 1977-02-17
DE2636383C2 DE2636383C2 (de) 1984-03-08

Family

ID=27468545

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2636383A Expired DE2636383C2 (de) 1975-08-13 1976-08-12 Verfahren zum Herstellen eines MOS-Feldeffekttransistors

Country Status (2)

Country Link
DE (1) DE2636383C2 (de)
GB (1) GB1504484A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3345044A1 (de) * 1982-12-13 1984-07-05 Nishizawa, Jun-Ichi, Sendai, Miyagi Verfahren zur herstellung eines halbleiter-fotodetektors
DE102017101333A1 (de) 2017-01-24 2018-07-26 X-Fab Semiconductor Foundries Ag Halbleitersubstrat und verfahren zur herstellung eines halbleitersubstrates

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517729A (en) * 1981-07-27 1985-05-21 American Microsystems, Incorporated Method for fabricating MOS device with self-aligned contacts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040180A1 (de) * 1970-01-22 1971-07-29 Intel Corp Verfahren zur Herstellung von Halbleitervorrichtungen mit bruchsicheren Schichten und Halbleitervorrichtung
DE1589899B2 (de) * 1966-09-02 1972-11-23 Hitachi Ltd., Tokio Halbleiteranordnung mit einem mehrschichtigen Isolierfilm und Verfahren zu ihrer Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589899B2 (de) * 1966-09-02 1972-11-23 Hitachi Ltd., Tokio Halbleiteranordnung mit einem mehrschichtigen Isolierfilm und Verfahren zu ihrer Herstellung
DE2040180A1 (de) * 1970-01-22 1971-07-29 Intel Corp Verfahren zur Herstellung von Halbleitervorrichtungen mit bruchsicheren Schichten und Halbleitervorrichtung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Chr. Gerthsen, H.O. Kneser "Physik", Springer- Verlag, Berlin (1971), S.186-189 *
J. of the El. chem. Soc., Bd.113, Nr.3 (März 1966), S.263-269 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3345044A1 (de) * 1982-12-13 1984-07-05 Nishizawa, Jun-Ichi, Sendai, Miyagi Verfahren zur herstellung eines halbleiter-fotodetektors
DE102017101333A1 (de) 2017-01-24 2018-07-26 X-Fab Semiconductor Foundries Ag Halbleitersubstrat und verfahren zur herstellung eines halbleitersubstrates
US10930497B2 (en) 2017-01-24 2021-02-23 X-Fab Semiconductor Foundries Gmbh Semiconductor substrate and method for producing a semiconductor substrate
DE102017101333B4 (de) 2017-01-24 2023-07-27 X-Fab Semiconductor Foundries Gmbh Halbleiter und verfahren zur herstellung eines halbleiters

Also Published As

Publication number Publication date
DE2636383C2 (de) 1984-03-08
GB1504484A (en) 1978-03-22

Similar Documents

Publication Publication Date Title
DE3841588C2 (de)
DE69425636T2 (de) Planarisierungstechnik für eine integrierte Schaltung
DE2620155C2 (de)
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3685969T2 (de) Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung.
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE3587364T2 (de) Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung.
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE3525550C2 (de) Verfahren zur Herstellung von Feldeffekttransistoren mit isoliertem Gate und hoher Ansprechgeschwindigkeit in integrierten Schaltungen hoher Dichte
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3851271T2 (de) Halbleiteranordnung mit einem Kondensator und einer vergrabenen Passivierungsschicht.
DE1589890B2 (de) Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur
DE2923969A1 (de) Verfahren zur herstellung integrierter halbleiterschaltungen
DE2636383A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8125 Change of the main classification

Ipc: H01L 21/56

8181 Inventor (new situation)

Free format text: YONEYAMA, TERUO, YOKOSUKA, KANAGAWA, JP IIZUKA, YASUO NAKASONE, HIROSHI, YOKOHAMA, KANAGAWA, JP OKUYAMA, NOBORU, TOKYO, JP

D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP