DE3345044A1 - Verfahren zur herstellung eines halbleiter-fotodetektors - Google Patents

Verfahren zur herstellung eines halbleiter-fotodetektors

Info

Publication number
DE3345044A1
DE3345044A1 DE19833345044 DE3345044A DE3345044A1 DE 3345044 A1 DE3345044 A1 DE 3345044A1 DE 19833345044 DE19833345044 DE 19833345044 DE 3345044 A DE3345044 A DE 3345044A DE 3345044 A1 DE3345044 A1 DE 3345044A1
Authority
DE
Germany
Prior art keywords
control gate
gate region
layer
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833345044
Other languages
English (en)
Other versions
DE3345044C2 (de
Inventor
Jun-Ichi Nishizawa
Soubei Suzuki
Takashige Sendai Miyagi Tamamushi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of DE3345044A1 publication Critical patent/DE3345044A1/de
Application granted granted Critical
Publication of DE3345044C2 publication Critical patent/DE3345044C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer Halbleiter-Fotodetektorgruppe mit einer Matrix von Bildelementen beschrieben, die jeweils durch einen einzigen SIT (= Static Induction Transistor) gebildet werden. Hierzu wird zunächst eine Feldoxidschicht auf der ersten Hauptoberfläche eines Siliziumscheibchens ausgebildet. Teile dieser Feldoxidschicht werden von vorgegebenen Bereichen der ersten Hauptoberfläche entfernt. In diesen vorgegebenen Bereichen werden ein Steuer-Gate-Bereich und ein Abschirm-Gate-Bereich ausgebildet, wobei der Abschirm-Gate-Bereich den Steuer-Gate-Bereich umgibt. Oxidschichten werden auf dem Steuer-Gate-Bereich und dem Abschirm-Gate-Bereich hergestellt. Teile der Feldoxidschicht zwischen dem Steuer-Gate-Bereich und dem Abschirm-Gate-Bereich werden entfernt, um die erste Hauptoberfläche des Silizium-Scheibchens teilweise freizulegen; in dem freigelegten Bereich wird ein erster Hauptelektroden-Bereich ausgebildet. Dann wird eine erste leitende Elektrode auf dem ersten Haupt-Bereich abgelagert; anschließend wird die gesamte erste Hauptoberfläche des Silizium-Scheibchens mit einer ersten isolierenden Schicht bedeckt. Anschließend werden Teile der ersten isolierenden Schicht von dem Steuer-Gate-Bereich, und die gesamte erste Oberfläche des Silizium-Scheibchens wird mit einer zweiten isolierenden Schicht bedeckt. Dann wird eine zweite leitende Elektrode auf dem Steuer-Gate-Bereich auf der zweiten isolierenden Schicht ausgebildet. Teile der

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiter-Fotodetektoren, und insbesondere ein Verfahren zur Herstellung eines Halbleiter-Fotodetektors aus einem einzigen, statischen Induktions-Transistor, (der im folgenden auch als SIT = single electrostatic induction type transistor bezeichnet werden soll) oder aus mehreren solcher Transistoren, die zu einer Gruppe zusammengestellt sind.
Ein solcher Halbleiter-Bildwandler, der als Fernsehaufnahmeröhre verwendet wird, wird nach dem englischen Begriff "electron induced conductivity" auch als EIC Röhre bezeichnet.
Die Erfinder der vorliegenden Erfindung haben eine Halbleiter-Abbildungseinrichtung entwickelt, bei der jedes einzelne Abbildungselement durch einen einzigen SIT gebildet wird, der sowohl Bildwandler-Funktion als auch Schalt-Funktion hat; mit "Bildwandler-Funktion" ist gemeint, dass das zugehörige Bildelement ein elektrisches Signal erzeugt, das der einfallenden Lichtmenge entspricht. Diese Halbleiter-Abbildungseinrichtung wird in den japanischen Patentanmeldungen No. 204656/1981 und 157693/1982 vom 17. Dez. 1981 bzw. 9.Sept. 1982 beschrieben.
Der SIT, der die Halbleiter-Abbildungseinrichtung bildet, weist einen Drain-Bereich 3 vom n[hoch]+ Typ, einen Steuer-Gate-Bereich 4 vom p[hoch]+ Typ sowie einen Abschirm-Gate-Bereich 5 vom p[hoch]+ Typ auf, die in einer Epitaxial-Schicht 2 vom n[hoch]- Typ ausgebildet sind, die auf einem Si Substrat
1 vom n[hoch]+ Typ ausgebildet ist, wie man in Fig. 1 erkennt. Der Abschirm-Gate-Bereich 5 vom p[hoch]+ Typ ist so ausgebildet, dass er den Drain-Bereich vom n[hoch]+ Typ und den Steuer-Gate-Bereich 4 vom p[hoch]+ Typ umgibt und dazu dient, diese Bereiche mittels einer Verarmungs- bzw. Sperrschicht gegen die benachbarten Bildelemente abzuschirmen bzw. zu isolieren.
Das Substrat n vom n[hoch]+ Typ bildet einen Quellen bzw. Source-Bereich, der allen darin ausgebildeten Bildelementen gemeinsam ist.
Eine Drain-Elektrode 8 ist mit dem Drain-Bereich 3 vom n[hoch]+ Typ und eine Quellenelektrode bzw. eine Sourceelektrode 10 ist mit dem Source-Bereich 1 verbunden. Eine Steuer-Gate-Elektrode 9 ist über einen Gate-Kondensator, der durch eine isolierende Gate-Schicht 7 gebildet wird, an den Steuer-Gate-Bereich 4 angeschlossen.
Eine SIT Bildaufnahmezelle mit dem obigen Aufbau enthält einen vertikalen SIT 20 und einen Gate-Kondensator 21, der äquivalent zwischen den Elektroden 8, 9 und 10 ausgebildet ist, wie man in Fig. 2 erkennt.
Die Quellenelektrode 10 ist geerdet. Die Steuer-Gate-Elektrode 9 empfängt einen Ausleseimpuls, großes Phi[tief]G, und die Drain-Elektrode 8 ist über einen Schalter 22, der bei einem Video-Zeilen-Auswahlimpuls großes Phi[tief]S eingeschaltet wird, mit einer Vorspannschaltung 23 und einem Ausleseanschluß 24 verbunden.
Wenn das SIT Bildaufnahme-Element in diesem vorgespannten Zustand mit Licht bestrahlt wird, so werden rund um den Steuergate-Bereich 4 Elektronen/Löcher-Paare erzeugt. Die Elektronen der so gebildeten Paare fließen in die Source-Elektrode 10, wo sie sich sammeln; andererseits sammeln sich die Löcher in dem Steuer-Gate-Bereich 4, der eine schwebende bzw. erdfreie Elektrode des Kondensators 21 bildet.
Auch beim Ansammeln vieler Löcher befindet sich der SIT noch im nicht-leitenden Zustand. Wenn ein positiver Gate-Impulse großes Phi[tief]G über den Gate-Kondensator 21 angelegt wird, verringert sich das Sperrpotential des echten Gates, so dass ein Strom durch den SIT 20 fließt; der Wert bzw. Betrag dieses Stroms hängt von der Menge an Löchern ab, die sich in dem Steuergate-Bereich 4 gesammelt haben, d.h., von der Lichtmenge, die auf das entsprechende Bildaufnahmeelement des SIT gefallen ist. Dieser Stromwert wird am Anschluß 24 als Videosignal ausgelesen.
Wie oben erwähnt wurde, dient bei dieser SIT-Struktur der Abschirm-Gate-Bereich 5 vom p[hoch]+ Typ dazu, die benachbarten Bildelemente voneinander elektrostatisch zu trennen. In diesem Fall kann es möglich werden, die Bereiche 3 und 1 vom n[hoch]+ Type jeweils als Source-Bereich bzw. Drain-Bereich zu verwenden.
Eine solche Abbildungseinrichtung mit einer Gruppe aus mehreren SITs mit einem gemeinsamen Abschirm-Gate-Bereich hat einen sehr viel einfacheren Aufbau als die herkömmlichen Abbildungsbereiche aus mehreren Bildaufnahme-Elementen, die jeweils eine Diode für die fotoelektrische Umwandlung und einen MOS-Transistor für die zugehörige Schaltfunktion aufweisen, weil der SIT sowohl für die fotoelektrische Umwandlung, also als Foto-Detektor, als auch für die Schaltfunktion dient. Wenn also eine solche Abbildungseinrichtung verwendet wird, wird es möglich, die Integrationsdichte der Schaltung wesentlich zu verbessern. Außerdem hat eine Abbildungseinrichtung mit einer Gruppe aus SITs mit gemeinsamem Abschirm-Gate-Bereich einen sehr guten fotoelektri- schen Umwandlungswirkungsgrad, so dass das Schaltrauschen vermieden wird, was bei MOS-Einrichtungen zwangsläufig auftritt. Obwohl die Abbildungseinrichtung nach der japanischen Patentanmeldung No. 204656/1982 oder 157693/1982 mit einer zweidimensionalen Gruppe von SITs mit einem gemeinsamen Abschirm-Gate-Bereich aufgebaut ist, ist es möglich, in ähnlicher Weise eine Abbildungseinrichtung mit eindimensional angeordneten SITs mit gemeinsamem Abschirm-Gate-Bereich aufzubauen. Außerdem ist es selbstverständlich auch möglich, einen einzigen SIT als fotoelektrischen Wandler einzusetzen. Es wird deshalb ausdrücklich darauf hingewiesen, dass in dieser Beschreibung unter dem Begriff "Fotodetektor" sowohl ein fotoelektrischer Wandler, der durch einen einzigen SIT gebildet wird, als auch eine Abbildungseinrichtung gemeint ist, die aus mehreren SITs aufgebaut ist; diese SITs sind in einer Gruppe mit einem gemeinsamen Abschirm-Gate-Bereich angeordnet. Der Fotodetektor aus mindestens einem SIT, der sowohl eine fotoelektrische Umwandlung als auch eine Schaltfunktion durchführt, soll als Ersatz für die herkömmlichen MOS-Fotodetektoren dienen. Die Entwicklung solcher SIT Fotodetektoren ist jedoch erst in der Anfangsstufe; es müssen insbesondere noch effektive Verfahren zur Herstellung solcher SIT Fotodetektoren entwickelt werden.
Es ist deshalb ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Fotodetektors aus mindestens einem SIT mit dem oben beschriebenen Aufbau zu schaffen; insbesondere soll ein Verfahren zur Fertigung eines Fotodetektors vorgeschlagen werden, der eine gewünschte Lichtempfindlichkeits-Kennlinie hat; außerdem soll bei der Verwendung mehrerer SITs die Änderung der fotodynamischen Eigenschaften der SITs möglichst gering sein.
Dies wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale erreicht.
Zweckmäßige Ausführungsformen sind in den Unteransprüchen zusammengestellt.
Die vorliegende Erfindung schafft also ein Verfahren zur Herstellung eines SIT Fotodetektors vom vertikalen Typ, bei dem ein erster und ein zweiter Hauptelektroden-Bereich auf einer ersten und einer zweiten Hauptoberfläche eines Silizium-Scheibchens ausgebildet werden, wobei die folgenden Verfahrensschritte benutzt werden:
i) ein Steuergate-Bereich mit einer darauf hergestellten Oxid-Schicht und ein Abschirm-Gate-Bereich, der den Steuer-Gate-Bereich umgibt, werden an vorgegebenen Stellen auf der ersten Hauptoberfläche ausgebildet, auf der jeweils eine Feldoxid-Schicht ausgebildet ist; anschließend wird ein erster Hauptelektroden-Bereich an einer vorgegebenen Stelle zwischen den Gate-Bereichen ausgebildet (für den Fall, dass der Fotodetektor mehrere, zu einer Gruppe zusammengefasste SITs enthält, werden mehrere Sätze entsprechend dem Schritt i) ausgebildet, wobei jeder Satz den Steuer-Gate-Bereich und den ersten Hauptelektroden-Bereich enthält; gleichzeitig wird auf der ersten Hauptoberfläche der Abschirm-Gate-Bereich ausgebildet, der allen Sätzen gemeinsam ist).
ii) eine Elektrode aus einem ersten leitenden Material wird auf dem ersten Hauptelektroden-Bereich ausgebildet; dann wird die gesamte erste Hauptoberfläche mit einer ersten isolierenden Schicht bedeckt;
iii) die erste isolierende Materialschicht auf dem Steuer-Gate-Bereich wird entfernt; dann wird die gesamte erste Hauptoberfläche mit einer zweiten isolierenden Schicht bedeckt;
iv) eine Elektrode aus einem zweiten leitenden Material wird auf der zweiten isolierenden Materialschicht auf dem Steuer-Gate-Bereich ausgebildet;
v) die zweite isolierende Materialschicht, die erste isolierende Materialschicht und die Oxidschicht auf dem Bereich des Abschirm-Gate-Bereiches werden entfernt, um ein Kontaktloch zu bilden; dann wird die gesamte erste Hauptoberfläche mit einer Metallschicht bedeckt;
vi) die Metallschicht wird wenigstens auf dem Steuer-Gate-Bereich entfernt; und
vii) eine Elektrode wird auf der zweiten Hauptoberfläche ausgebildet, wodurch ein zweiter Hauptelektroden-Bereich entsteht.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden, schematischen Zeichnungen näher erläutert. Es zeigen
Fig. 1 eine Querschnittsansicht eines SIT,
Fig. 2 ein Diagramm einer Schaltung zum Auslesen dieses SIT,
Fig. 3A bis 3K und 4 Querschnittsansichten zur Erläuterung des Ablaufs des Verfahrens nach der vorliegenden Erfindung,
und
Fig. 5 eine grafische Darstellung der fotodynamischen
Eigenschaften eines SIT Fotodetektors, der mit dem erfindungsgemäßen Verfahren hergestellt worden ist.
Fig. 3 zeigt schematische Querschnittsansichten eines SIT in verschiedenen Stufen seiner Herstellung zur Erläuterung einer Ausführungsform des erfindungsgemäßen Verfahrens zur Fertigung von Fotodetektoren.
Gemäß Fig. 3A wird zunächst ein Si Substrat 1 (111) vom n[hoch]+ Typ mit einer Verunreinigungskonzentration von 10[hoch]18 bis 10[hoch]20 cm[hoch]-3 präpariert, bzw. hergestellt. Obwohl Sb, P oder ähnliche Substanzen als Dotierungsmittel für die Herstellung des Si Substrates 1 vom n[hoch]+ Type eingesetzt werden können, wird nach einer bevorzugten Ausführungsform Sb verwendet, dessen Diffusions-Koeffizient klein ist. Auf dem Si Substrat 1 vom n[hoch]+ Typ wird in einem Epitaxialverfahren eine n[hoch]- Schicht 2 aufgebracht, die eine Dicke von 5 bis 10 µm und eine Verunreinigungsdichte von 10[hoch]13 bis 10[hoch]15 cm[hoch]-3 hat. Wenn dieses Scheibchen 25 bis 60 min. lang bei 1000 bis 1100 °C einer Sauerstoffatmosphäre ausgesetzt wird, wird auf der Schicht 2 vom n[hoch]- Typ eine Feldoxid-Schicht 6 aus SiO[tief]2 mit einer Dicke von 3000 bis 8000 Angstrom ausgebildet.
Gemäß Fig. 3B werden vorgegebene Bereiche der Feldoxid-Schicht 6, in denen Gate-Bereiche ausgebildet werden sollen, durch Naßätzen unter Verwendung einer Maskentechnik entfernt; dann wird B (Bor) auf diesen Bereichen durch thermische Zersetzung von BBr[tief]3 bei näherungsweise 950 °C abgelagert. Anschließend werden durch thermische Diffusion von B in einer oxidierenden Atmosphäre von nassem O[tief]2 bei ca. 110 °C mit Bor dotierte Gate-Bereiche 4 und 5 vom n[hoch]+ Typ in der n[hoch]- Schicht 2 ausgebildet, wobei diese Gate-Bereiche 4 und 5 jeweils eine Tiefe von 2 bis 4 µm und eine
Verunreinigungsdichte von 10[hoch]18 bis 10[hoch]21 cm[hoch]-3 haben. Der Gate-Bereich 4 dient als Steuer-Gate-Bereich, während der Bereich 5 als Abschirm-Gate-Bereich dient, der den Steuer-Gate-Bereich 4 umgibt.
Wenn die Abbildungseinrichtung durch mehrere, zu einer Gruppe angeordnete SITs gebildet werden soll, wird die entsprechende Zahl von Steuer-Gate-Bereichen 4 ausgebildet; der Abschirm-Gate-Bereich 5 wird so geformt, dass er die jeweiligen Steuer-Gate-Bereiche 4 gemeinsam umgibt.
Die Thermodiffusion von B wird in der oxidierenden Atmosphäre ausgeführt; dadurch wird eine Oxid-Schicht 7 auf den Gate-Bereichen 4 und 5 vom p[hoch]+ Typ ausgebildet. Die p[hoch]+ Typ Bereiche 4 und 5 können durch Ionen-Implantation von B statt der Thermodiffusion hergestellt werden. In einem solchen Fall kann die Ionen-Implantation von B durchgeführt werden, nachdem die Feldoxid-Schicht 6 auf diesen Bereichen vollständig entfernt worden ist, wie es auch bei der Thermodiffusion der Fall war. Als Alternative hierzu kann sie durch die Feldoxid-Schicht 6 durchgeführt werden, nachdem ihre Dichte durch teilweises Abtragen reduziert worden ist. In jedem Fall wird die Oxidschicht 6 auf den Gate-Bereichen 4 und 5 vom p[hoch]+ Typ ausgebildet, und zwar unabhängig von der Art, wie diese Schicht hergestellt worden ist.
Gemäß Fig. 3C wird ein Bereich der Feldoxid-Schicht 6 in der Fläche zwischen dem Steuer-Gate-Bereich 4 und dem Abschirm-Gate-Bereich 5 durch Naßätzen unter Verwendung einer Maskentechnik vollständig entfernt; in der so freigelegten Fläche wird ein Drain-Bereich 3 vom n[hoch]+ Typ in der epitaxialen Schicht vom n[hoch]- Typ ausgebildet. Die Verunreinigungsdichte des Drain-Bereiches 3 vom n[hoch]+ Typ beträgt 10[hoch]19 bis 10[hoch]21 cm[hoch]-3; ihre Tiefe liegt im allgemeinen bei
0,1 bis 0,5 µm. As oder P kann als Dotierungsmittel verwendet werden, um den Drain Bereich 1 vom n[hoch]+ Typ zu bilden; besonders geeignet ist As. Die Bildung des Drain-Bereiches 3 vom n[hoch]+Typ unter Verwendung eines Dotierungsmittels kann durch Thermodiffusion oder Ionen-Implantation im Vakuum oder in einem geschlossenen Rohr erfolgen.
Obwohl gemäß Fig. 3A zwei Drain-Bereiche 3 vom n[hoch]+ Typ symmetrisch in Bezug auf den Steuer-Gate-Bereich 4 ausgebildet werden, und zwar jeder in einer Zwischenlage zwischen dem Steuer-Gate-Bereich 4 und dem den Steuer-Gate-Bereich 4 umgebenden Abschirm-Gate-Bereich 5, wird darauf hingewiesen, dass es ausreicht, wenigstens einen Drain-Bereich 3 vom n[hoch]+ Typ zwischen dem Steuer-Gate-Bereich 4 und dem Abschirm-Gate-Bereich 5 vorzusehen; außerdem muß der Drain-Bereich 3 nicht in der Mitte zwischen den Bereichen 4 und 5 liegen.
Wie es bereits in der oben erwähnten japanischen Patentanmeldung No. 157693/1982 beschrieben wird, kann die Lichtempfindlichkeit des SIT verbessert werden, indem der Drain-Bereich 4 in der Fläche zwischen den Bereichen 4 und 5 näher bei dem Abschirm-Gate-Bereich 4 ausgebildet wird.
Dann wird gemäß Fig. 3D eine Schicht 8 aus einem ersten leitenden Material auf der gesamten Oberfläche des Scheibchens abgelagert. Als erstes leitendes Material kann polykristallines Si, das mit P dotiert ist (ein solches Material wird als "DOPOS" bezeichnet), metallische Silizid-Verbindungen mit hohem Schmelzpunkt, wie beispielsweise Molybdänsilicid, oder SnO[tief]2 verwendet werden. Ein besonders geeignetes, leitendes Material für diesen Zweck ist DOPOS. Die Ablagerung einer DOPOS Schicht 8 kann durch chemische Ablagerung aus der Gasphase (CVD = Chemical Vapor Deposition) unter Verwendung eines Gasgemischs aus
SiH[tief]4 und PH[tief]3 erfolgen.
Gemäß Fig. 3E wird die erste leitende Materialschicht 8 mit Ausnahme der Bereiche, die sich auf den Drain-Bereichen 3 vom n[hoch]+ Typ befinden, unter Verwendung einer Maskentechnik weggeätzt, so dass auf den Drain-Bereichen 3 vom n[hoch]+ Typ Drain-Elektroden entstehen. Wenn DOPOS als leitendes Material verwendet wird, sollte die Entfernung der DOPOS Schicht 8 mit Ausnahme der Teile auf den Drainbereichen 3 vom n[hoch]+ Typ durch ein Plasmaätzverfahren erfolgen, wobei CF[tief]4, CF[tief]4 +O[tief]2 oder PCl[tief]3 als Ätzmittel verwendet werden.
Gemäß Fig. 3F wird dann die gesamte Oberfläche des Scheibchens mit einer ersten Schicht 11 aus einem isolierenden Material beschichtet. Die Beschichtung der Scheibchenoberfläche mit der ersten Schicht 11 aus dem isolierenden Material erfolgt im allgemeinen durch chemische Ablagerung aus der Dampfphase eines Phosphosilizid-Säureglases (PSG) auf seiner gesamten Oberfläche unter Verwendung von SiH[tief]4 /O[tief]2 /PH[tief]3 bei ca. 400 °C oder von SiH[tief]4 /N[tief]2 O /PH[tief]3 bei ca. 750 °C.
Gemäß Fig. 3G werden die erste Schicht 11 aus dem isolierenden Material und die Oxid-Schicht 6 auf dem Steuer-Gate-Bereich 4 durch Naßätzen unter Verwendung einer Maskentechnik entfernt.
Anschließend (siehe Fig. 3H) wird die gesamte Oberfläche durch eine zweite isolierende Schicht 12 aus einem zweiten isolierenden Material bedeckt. Obwohl Si[tief]3 N[tief]4, SiO[tief]2, Al[tief]2 O[tief]3 oder AlN[tief]3 als zweites isolierendes Material verwendet werden können, wird bevorzugt Si[tief]3 N[tief]4 eingesetzt, da dieses Material eine hohe Dielektrizitätskonstante hat und bei niedrigen Temperaturen aus Gründen, die noch erläutert werden sollen, als überlegene bzw. bessere Schicht erhalten werden kann. Wenn die isolierende Schicht 12 aus Si[tief]3 N[tief]4 besteht, kann sie durch chemische Ablagerung aus der Dampfphase unter Verwendung von SiH[tief]4 /NH[tief]3 bei 400-700 °C ausgebildet werden, wodurch sich Dicken von 50 bis 100 Angstrom erzielen lassen.
Gemäß Figur 3I wird die gesamte Oberfläche des Scheibchens durch eine leitende Schicht aus einem zweiten leitenden Material bedeckt; dann wird die leitende Schicht mit Ausnahme ihres Teils auf dem Steuergatebereich 4 unter Verwendung einer Maskentechnik entfernt bzw. weggeätzt, wodurch auf der zweiten isolierenden Schicht 12 eine Steuer-Gate-Elektrode 9 entsteht. Dabei wird ein Kondensator 10 zwischen dem Steuer-Gate-Bereich 4 und der Steuer-Gate-Elektrode 9 ausgebildet, wobei die zweite isolierende Schicht 12 als dielektrische Fläche dient. Da diese Elektrode 9 auf dem Steuer-Gate-Bereich 4 vorgesehen wird, der als Lichtempfangsbereich verwendet werden kann, sollte die Steuer-Gate-Elektrode 12 so transparent wie möglich sein; ihre Dicke liegt im allgemeinen im Bereich von 2000 bis 5000 Angstrom. Ein leitendes Material, wie beispielsweise mit Sb dotiertes SnO[tief]2, DOPOS, In[tief]2 O[tief]3, Ta[tief]2 O[tief]5 oder Al kann für die Herstellung der Steuer-Gate-Elektrode 9 eingesetzt werden. Besonders gute Ergebnisse werden erhalten, wenn man mit Sb dotiertes SnO[tief]2 oder DOPOS verwendet. Wird als Elektrodenmaterial mit Sb dotiertes SnO[tief]2 eingesetzt, so wird eine Schicht aus mit Sb dotiertem SnO[tief]2 auf der gesamten Oberfläche des Scheibchens durch chemische Ablagerung auf der Dampfphase unter Verwendung von SnCl[tief]2 /SbCl[tief]5 aufgebracht; dann wird die SnO[tief]2 Schicht mit Ausnahme des Teils, der sich auf dem Steuer-Gate-Bereich 4 befindet, durch Plasmaätzen mit einer Maske entfernt. In diesem Fall wird als bevorzugtes Ätzmittel CCl[tief]4 eingesetzt. Wenn andererseits DOPOS als leitendes Material verwendet wird, wird die DOPOS Schicht auf der gesamten Oberfläche des Scheibchens durch chemische Ablagerung aus der Dampfphase (CVD) unter Verwendung von SiH[tief]4 /PH[tief]3 abgelagert; dann wird die DOPOS Schicht mit Ausnahme wenigstens eines Teils, der sich auf dem Steuer-Gate-Bereich 4 befindet, unter Verwendung einer Maske durch ein Plasmaverfahren weggeätzt. In diesem Fall kann ein Ätzmittel, wie beispielsweise CF[tief]4, CF[tief]4 + O[tief]2 oder PCl[tief]3, eingesetzt werden. Wenn als abzufühlender Strahl ein hochenergetischer Strahl, wie beispielsweise ein Elektronenstrahl, zur Verfügung steht, kann Aluminium als Material für die Steuer-Gate-Elektrode verwendet werden.
Gemäß Fig. 3J werden dann die zweite Schicht 12 aus dem isolierenden Material, die erste Schicht 11 aus dem isolierenden Material und die Oxidschicht 6 auf dem Teil des Abschirm-Gate-Bereiches 5 entfernt, wodurch ein Kontaktloch CH entsteht. Im einzelnen wird dabei die gesamte Oberfläche des Scheibchens mit Ausnahme des Bereiches maskiert, der dem Bereich entspricht, in dem das Kontaktloch ausgebildet werden soll; dann wird die zweite isolierende Materialschicht 12, wie beispielsweise die Si[tief]3 N[tief]4 Schicht, durch ein Plasma-Verfahren weggeätzt; dann werden die erste isolierende Materialschicht 11, die beispielsweise aus PSG besteht, und die Oxidschicht 6 durch Naßätzen entfernt. Es muß nicht immer ein Kontaktloch für jeden SIT vorgesehen werden. Die Zahl der Kontaktlöcher und ihre Lagen werden beliebig in Abhängigkeit von der Zahl der SITs, die den Fotodetektor bilden, und dem Widerstandswert des Abschirm-Gate-Bereiches 5 festgelegt.
Gemäß Fig. 3K wird die gesamte Oberfläche des Scheibchens mit einer Metallschicht 13 in einer Dicke von ungefähr 1,0 µm beschichtet. Die Metallschicht 13 wird durch Ablagerung einer Aluminium Schicht, die 0 bis 10 % Si enthält, auf der Oberfläche des Scheibchens unter Verwendung eines Elektronenstrahls oder eines Zerstäubungsverfahrens ausgebildet.
Anschließend wird wenigstens ein Teil der Metallschicht 13 auf dem Steuergate-Bereich entfernt; dann wird eine Elektrode 15, die beispielsweise aus Aluminium bestehen kann, auf der gesamten rückseitigen Oberfläche des Scheibchens ausgebildet, d.h., der Oberfläche des Si Substrates 1 vom n[hoch]+ Typ (dem Source-Bereich vom n[hoch]+ Typ), wie man in Fig. 4 erkennt.
Das so präparierte Scheibchen wird in einem Vakuum, einer Inertgas-Atmosphäre oder einer Wasserstoffgas-Atmosphäre bei 400 bis 450 °C einer Wärmebehandlung unterzogen.
Bei dem so hergestellten SIT, der aus Fig. 4 zu erkennen ist, kann nur der Metallschichtbereich auf dem Steuer-Gate-Bereich 4, der als Lichtempfangsbereich des Fotodetektors dient, entfernt werden, d.h. es wird nicht die Metalls 13 mit Ausnahme ihres Bereiches, der das Kontaktloch CH füllt, und eines Bereiches, der die Lichtabschirm-Schicht 14 im Anschluß an die Abschirm-Elektrode 13 bildet und dazu dient, den rechten Abschirm-Gate-Bereich gegen Licht abzuschirmen, entfernt wie oben beschrieben wurde.
Mit dem erfindungsgemäßen Verfahren zur Herstellung eines Fotodetektors wird es möglich, einen Fotodetektor aus mindestens einem SIT anzufertigen, der überlegene Lichtempfindlichkeits-Eigenschaften hat. Der Wirkungsgrad für die fotoelektrische Umwandlung ist also sehr gut. Weiterhin kann ein Fotodetektor aus mehreren SITs gebildet werden, bei dem die Änderung der fotodynamischen Eigenschaften der jeweiligen SITs minimal ist.
Fig. 5 zeigt eine graphische Darstellung der fotodynamischen Eigenschaften eines Fotodetektors, der mit dem erfindungsgemäßen Verfahren hergestellt worden ist. Die aus Fig. 5 ersichtlichen, fotodynamischen Eigenschaften werden von drei SITs des Fotodetektors aus einer 4 x 4 Matrix von SITs erhalten, die jeweils den gleichen, aus Fig. 4 ersichtlichen Querschnitt haben, nur mit der Ausnahme, dass sich der Drain-Bereich 3 näher bei dem Abschirm-Gate-Bereich 5 befindet. Die Struktur jedes SITs enthält die epitaxiale Schicht 2 vom n[hoch]- Typ mit einer Verunreinigungsdichte von 10[hoch]13 cm[hoch]-3 und einer Tiefe von 8 bis 10 µm, den Steuer-Gate-Bereich 4 vom p[hoch]+ Typ und dem Abschirm-Gate-Bereich 5 vom p[hoch]+ Typ mit einer Verunreinigungsdichte von 10[hoch]19 cm[hoch]-3 oder mehr und einer Tiefe von 2 bis 4 µm. Die Fläche jedes SIT liegt in der Größenordnung von 100 µm x 100 µm.
In Fig. 5 entspricht die Gruppe A der Kurven den fotodynamischen Eigenschaften, die für einen Chip (Chip A) mit 6 SITs als 4 x 4 Matrix beobachtet werden, deren Strukturbedingungen jeweils W[tief]1 -W[tief]2 = 2,0 µm betragen, während die Gruppe B der Kurven die fotodynamischen Eigenschaften darstellen, die für einen Chip (Chip B) einer 4 x 4 Matrix von SITs beobachtet werden, deren Strukturbedingungen jeweils W[tief]1 -W[tief]2 = 1,0 µm betragen, wobei W[tief]1 der Abstand zwischen dem Steuer-Gate-Bereich und dem Drain-Bereich ist.
Eine umgekehrte Vorspannung bzw. eine Gegen- bzw. Sperrspannung, die durch einen Vorspannungswiderstand R[tief]SG = 1 M Ohm an den elektrisch gemeinsamen Abschirm-Gate-Bereich des Chips A und durch einen Widerstand mit dem gleichen Widerstandswert an den des Chips B angelegt wird, ist - 1,8 V bzw. - 1,5 V. Die aus Fig. 5 ersichtlichen fotodynamischen Eigenschaften gelten für den Fall, dass die Lichtintegrationszeit 10 msec. beträgt.
Beim Anlegen von Ausleseimpulsen des Signals O[tief]G, die jeweils eine Amplitude von 5 V und eine Dauer von 1 sek. haben, werden dem einfallenden Licht entsprechende Videoinformationen bzw. elektrische Signale sequentiell ausgelesen.
Wie man aus Fig. 5 erkennt, haben die SITs, die den Chip A bilden, sowie die SITs, die den Chip B bilden, eine hohe Lichtempfindlichkeit, d.h., sie liefern eine hohe Ausgangsspannung. Insbesondere sind die SITs, die den Chip A bilden und deren Strukturbedingung jeweils W[tief]1 -W[tief]2 = 2 µm ist, sehr viel empfindlicher gegenüber sehr schwachem Licht als die SITs, die den Chip B bilden und deren Strukturbedingung jeweils W[tief]1 -W[tief]2 = 1 µm ist.
Es hat sich herausgestellt, dass der fotodynamische Bereich des Fotodetektors 40 dB oder mehr beträgt, während sein Verhältnis Signal/Rauschen ebenfalls 40 dB oder mehr beträgt. Der mit dem erfindungsgemäßen Verfahren hergestellte SIT Fotodetektor hat also ein überlegenes Lichtansprechverhalten.
Weiterhin kann man aus Fig. 5 erkennen, dass die Änderung der fotodynamischen Eigenschaften der jeweiligen SITs, die den Chip A bilden, und der SITs, die den Chip B bilden, sehr gering ist. Mit dem erfindungsgemäßen Verfahren wird es also möglich, einen Fotodetektor aus mehreren SITs zu erhalten, bei dem die Änderung der fotodynamischen Eigenschaften sehr gering ist.

Claims (4)

1. Verfahren zur Herstellung eines Fotodetektors aus wenigstens einem vertikalen, statischen Induktions-Transistor, dadurch gekennzeichnet, dass
a) auf der ersten Hauptoberfläche eines Silizium-Scheibchens eine Feldoxid-Schicht ausgebildet wird, dass
b) die Feldoxid-Schicht wenigstens teilweise auf vorgegebenen Bereichen der ersten Hauptoberfläche entfernt wird, dass
c) ein Steuer-Gate-Bereich und ein Abschirm-Gate-Bereich in den vorgegebenen Bereichen der ersten Hauptoberfläche ausgebildet werden, wobei der Steuer-Gate-Be- reich durch den Abschirm-Gate-Bereich umgeben ist, und der Steuer-Gate-Bereich und der Abschirm-Gate-Bereich mit Oxidschichten versehen werden, dass
d) wenigstens ein Teil der Feldoxid-Schicht in einem Bereich zwischen dem Steuer-Gate-Bereich und dem Abschirm-Gate-Bereich entfernt wird, um die erste Hauptoberfläche des Silizium-Scheibchens teilweise freizulegen, dass
e) ein erster Hauptelektroden-Bereich in dem freiliegenden Bereich der ersten Hauptoberfläche des Silizium-Scheibchens ausgebildet wird, dass
f) eine Elektrode aus einem ersten leitenden Material auf dem ersten Hauptelektrodenbereich ausgebildet wird, dass
g) die gesamte erste Hauptoberfläche des Silizium-Scheibchens mit einer ersten isolierenden Materialschicht bedeckt wird, dass
h) ein Teil der ersten isolierenden Materialschicht auf dem Steuergate-Bereich entfernt wird, dass
i) die gesamte erste Hauptoberfläche des Silizium-Scheibchens mit einer zweiten isolierenden Materialschicht bedeckt wird, dass
j) eine Elektrode aus einem zweiten leitenden Material auf der zweiten isolierenden Materialschicht auf dem Steuer-Gate-Bereich ausgebildet wird, dass
k) Bereiche der zweiten isolierenden Materialschicht, der ersten isolierenden Materialschicht und der Oxidschicht auf dem Abschirm-Gate-Bereich entfernt werden, um ein Kontaktloch zu bilden, dass
l) die gesamte erste Hauptoberfläche des Silizium-Scheibchens mit einer Metallschicht bedeckt wird, dass
m) wenigstens ein Teil der Metallschicht auf dem Steuergate-Bereich entfernt wird, und dass dann
n) eine Elektrode für den zweiten Hauptelektroden-
Bereich auf der zweiten Hauptoberfläche des Silizium-Scheibchens ausgebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Schritt c) mehrere Steuer-Gate-Bereiche in einer Gruppe ausgebildet werden, und dass der Abschirm-Gate-Bereich so gemustert bzw. geformt ist, dass er gemeinsam die jeweiligen Steuer-Gate-Bereiche umgibt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Gruppe der Steuer-Gate-Bereiche eindimensional ist.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Gruppe der Steuergate-Bereiche zweidimensional ist.
DE3345044A 1982-12-13 1983-12-13 Verfahren zur Herstellung eines Halbleiter-Fotodetektors Expired - Lifetime DE3345044C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57218589A JPS59107582A (ja) 1982-12-13 1982-12-13 半導体光検出装置の製造方法

Publications (2)

Publication Number Publication Date
DE3345044A1 true DE3345044A1 (de) 1984-07-05
DE3345044C2 DE3345044C2 (de) 1995-10-05

Family

ID=16722319

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3345044A Expired - Lifetime DE3345044C2 (de) 1982-12-13 1983-12-13 Verfahren zur Herstellung eines Halbleiter-Fotodetektors

Country Status (3)

Country Link
US (1) US4499654A (de)
JP (1) JPS59107582A (de)
DE (1) DE3345044C2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105672A (ja) * 1981-12-17 1983-06-23 Fuji Photo Film Co Ltd 半導体撮像装置
JPS59108372A (ja) * 1982-12-13 1984-06-22 Fuji Photo Film Co Ltd 半導体光検出装置及びその製造方法
GB2176935B (en) * 1985-06-21 1988-11-23 Stc Plc Photoconductor
JPH0691235B2 (ja) * 1986-07-23 1994-11-14 新技術事業団 撮像素子アレイ及びその製作方法
US5215928A (en) * 1990-09-07 1993-06-01 Sony Corporation Method of manufacturing a semiconductor device for optical pick-up
EP1110802A3 (de) * 1992-05-12 2001-07-11 Seiko Epson Corporation Elektrofahrzeug
US6372537B1 (en) * 2000-03-17 2002-04-16 Taiwan Semiconductor Manufacturing Company Pinned photodiode structure in a 3T active pixel sensor
US6504195B2 (en) * 2000-12-29 2003-01-07 Eastman Kodak Company Alternate method for photodiode formation in CMOS image sensors
CN102124568B (zh) * 2008-07-09 2013-03-20 创造者科技有限公司 包括静电感应晶体管和薄膜晶体管的电子器件、电子器件制造方法和显示面板
US9348035B2 (en) 2013-10-22 2016-05-24 General Electric Company Systems and methods for selectable detector configurations

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649884A (en) * 1969-06-06 1972-03-14 Nippon Electric Co Field effect semiconductor device with memory function
US3738062A (en) * 1971-11-11 1973-06-12 H Ughi Security and safety device for apertures in buildings
DE2636383A1 (de) * 1975-08-13 1977-02-17 Tokyo Shibaura Electric Co Halbleiteranordnung und verfahren zu ihrer herstellung
GB2026768A (en) * 1978-07-24 1980-02-06 Siemens Ag Process for the production of an integrated multilayer insulation storage cell
EP0096725A1 (de) * 1981-12-17 1983-12-28 NISHIZAWA, Junichi Halbleiterbildaufnahmevorrichtung
EP0118568A1 (de) * 1982-09-09 1984-09-19 NISHIZAWA, Junichi Halbleiter-bildaufzeichnungsvorrichtung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3003391C2 (de) * 1980-01-31 1984-08-30 Josef Dipl.-Phys. Dr. 8041 Fahrenzhausen Kemmer Strahlungsdetektor mit einem passivierten pn-Halbleiterübergang
JPS56153769A (en) * 1980-04-28 1981-11-27 Nippon Gakki Seizo Kk Manufacture of semiconductor device
US4446175A (en) * 1980-10-08 1984-05-01 E. I. Du Pont De Nemours And Company Coatings formed from isocyanate-functional polymers containing a terminal monosulfide group
US4409725A (en) * 1980-10-16 1983-10-18 Nippon Gakki Seizo Kabushiki Kaisha Method of making semiconductor integrated circuit
US4406052A (en) * 1981-11-12 1983-09-27 Gte Laboratories Incorporated Non-epitaxial static induction transistor processing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649884A (en) * 1969-06-06 1972-03-14 Nippon Electric Co Field effect semiconductor device with memory function
US3738062A (en) * 1971-11-11 1973-06-12 H Ughi Security and safety device for apertures in buildings
DE2636383A1 (de) * 1975-08-13 1977-02-17 Tokyo Shibaura Electric Co Halbleiteranordnung und verfahren zu ihrer herstellung
GB2026768A (en) * 1978-07-24 1980-02-06 Siemens Ag Process for the production of an integrated multilayer insulation storage cell
EP0096725A1 (de) * 1981-12-17 1983-12-28 NISHIZAWA, Junichi Halbleiterbildaufnahmevorrichtung
EP0118568A1 (de) * 1982-09-09 1984-09-19 NISHIZAWA, Junichi Halbleiter-bildaufzeichnungsvorrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Electron Devices, Bd. ED-26, No. 12(1979) S. 1970-1977 *

Also Published As

Publication number Publication date
DE3345044C2 (de) 1995-10-05
JPH05873B2 (de) 1993-01-06
JPS59107582A (ja) 1984-06-21
US4499654A (en) 1985-02-19

Similar Documents

Publication Publication Date Title
DE3816358C2 (de)
DE3002343C2 (de)
DE69533304T2 (de) Festkörperbildaufnahmevorrichtung
DE1762282A1 (de) Lichtempfindliche Speichereinrichtung mit Diodenanordnung
DE2642303A1 (de) Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung
DE2933411A1 (de) Festkoerper-abbildungs-bauelement
DE2802987A1 (de) Festkoerper-abbildungsvorrichtung
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE19637790A1 (de) Pixelsensorzelle
DE4040968A1 (de) Verfahren zur verringerung von programmstoerungen in eeprom-arrays
DE3802365A1 (de) Amorpher siliziumphotosensor
DE4413988A1 (de) CCD Festkörperbildsensor
DE3638018A1 (de) Fotodiode, hieraus gebildete fotodioden-anordnung, sowie verfahren zur herstellung einer fotodiode
DE3345044C2 (de) Verfahren zur Herstellung eines Halbleiter-Fotodetektors
DE2926334C2 (de)
DE3688633T2 (de) Photoelektrischer Wandler.
DE2804466C3 (de) Festkörper-Bildaufnahmeeinrichtung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69732520T2 (de) Ladungsgekoppelte anordnung und verfahren zur herstellung
DE3345175C2 (de)
DE3407038C2 (de) Halbleiter-Photodetektor und Verfahren zu dessen Betrieb
DE3586452T2 (de) Festkoerperbildsensor und verfahren zu seiner herstellung.
DE2050340A1 (de) Feldeffekttransistortetrode
DE3345090C2 (de) Verfahren zur Herstellung eines Halbleiter-Fotodetektors
DE2007261C3 (de) Elektrische Widerstandssubstanz, insbesondere Widerstandsschicht und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition