DE3345090C2

DE3345090C2 - Verfahren zur Herstellung eines Halbleiter-Fotodetektors

Info

Publication number: DE3345090C2
Application number: DE3345090A
Authority: DE
Inventors: Junichi Nishizawa; Soubei Suzuki; Takashige Tamamushi
Original assignee: Individual
Current assignee: Individual
Priority date: 1982-12-13
Filing date: 1983-12-13
Publication date: 1995-10-05
Anticipated expiration: 2003-12-14
Also published as: DE3345090A1; US4502203A; JPS59107583A

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Foto detektoren gemäß dem Oberbegriff des Anspruchs 1, und insbeson dere ein Verfahren zur Herstellung eines Halbleiter-Fotodetek tors aus einem einzigen, statischen Induktions-Transistor (der im folgenden auch als SIT = single static induction type tran sistor bezeichnet werden soll) oder aus mehreren solcher Tran sistoren, die zu einer Gruppe zusammengestellt sind.

Ein solcher Halbleiter-Bildwandler, der als Fernsehaufnahmeröh re verwendet wird, wird nach dem englischen Begriff "electron induced conductivity" auch als EIC-Röhre bezeichnet.

Die Erfinder der vorliegenden Erfindung haben eine Halbleiter- Abbildungseinrichtung entwickelt, bei der jedes einzelne Abbil dungselement durch einen einzigen SIT gebildet wird, der sowohl Bildwandler-Funktion als auch Schalt-Funktion hat; mit "Bild wandler-Funktion" ist gemeint, daß das zugehörige Bildelement ein elektrisches Signal erzeugt, das der einfallenden Lichtmen ge entspricht. Diese Halbleiter-Abbildungseinrichtung wird in den japanischen Patentanmeldungen 58-105672 und 59-45781 beschrieben.

Statische Induktionstransistoren eines vertikalen Typs entspre chend dem Oberbegriff des Anspruchs 1 sind aus der EP 00 96 725 AI und der EP 01 18 568 A1 bekannt, die ältere Anmeldungen ge mäß § 3 Abs. 2 Nr. 2 PatG sind.

Der SIT, der die Halbleiter-Abbildungseinrichtung bildet, weist einen Drain-Bereich 3 vom n⁺-Typ, einen Steuer-Gate-Bereich 4 vom p⁺-Typ sowie einen Abschirm-Gate-Bereich 5 vom p⁺-Typ auf, die in einer Epitaxial-Schicht 2 vom n⁻-Typ ausgebildet sind, die auf einem Si-Substrat 1 vom n⁺-Typ ausgebildet ist, wie man in Fig. 1 erkennt.

Der Abschirm-Gate-Bereich 5 vom p⁺-Typ ist so ausgebil det, daß er den Drain-Bereich vom n⁺-Typ und den Steuer- Gate-Bereich 4 vom p⁺-Typ umgibt und dazu dient, diese Bereiche mittels einer Verarmungs- bzw. Sperrschicht ge gen die benachbarten Bildelemente abzuschirmen bzw. zu isolieren.

Das Substrat 1 vom n⁺-Typ bildet einen Quellen- bzw. Source-Bereich, der allen darin ausgebildeten Bildelemen ten gemeinsam ist.

Eine Drain-Elektrode 8 ist mit dem Drain-Bereich 3 vom n⁺-Typ und eine Quellenelektrode bzw. eine Sourceelektro de 10 ist mit dem Source-Bereich 1 verbunden. Eine Steuer- Gate-Elektrode 9 ist über einen Gate-Kondensator, der durch eine isolierende Gate-Schicht 7 gebildet wird, an den Steuer-Gate-Bereich 4 angeschlossen.

Eine SIT-Bildaufnahmezelle mit dem obigen Aufbau enthält einen vertikalen SIT 20 und einen Gate-Kondensator 21, der äquivalent zwischen den Elektroden 8, 9 und 10 ausge bildet ist, wie man in Fig. 2 erkennt.

Die Quellenelektrode 10 ist geerdet. Die Steuer-Gate-Elek trode 9 empfängt einen Ausleseimpuls Φ_G, und die Drain-Elek trode 8 ist über einen Schalter 22, der bei einem Video- Zeilen-Auswahlimpuls Φ_S eingeschaltet wird, mit einer Vor spannschaltung 23 und einem Ausleseanschluß 24 verbunden.

Wenn das SIT-Bildaufnahme-Element in diesem vorgespannten Zustand mit Licht bestrahlt wird, so werden rund um den Steuer-Gate-Bereich 4 Elektronen-Löcher-Paare erzeugt. Die Elektroden der so gebildeten Paare fließen in die Source- Elektrode 10, wo sie sich sammeln. Andererseits sammeln sich die Löcher in dem Steuer-Gate-Bereich 4, der eine schwebende bzw. erdfreie Elektrode des Kondensators 21 bildet.

Auch beim Ansammeln vieler Löcher befindet sich der SIT noch im nicht-leitenden Zustand. Wenn ein positiver Gate-Impuls Φ_G über den Gate-Kondensator 21 angelegt wird, verringert sich das Sperrpotential des echten Gates, so daß ein Strom durch den SIT 20 fließt; der Wert bzw. Betrag dieses Stroms hängt von der Menge an Löchern ab, die sich in dem Steuer-Gate-Bereich 4 gesammelt haben, d. h. von der Lichtmenge, die auf das entsprechende Bildaufnahmeelement des SIT gefallen ist. Dieser Stromwert wird am Anschluß 24 als Videosignal ausgelesen.

Wie oben erwähnt wurde, dient bei dieser SIT-Struktur der Abschirm-Gate-Bereich 5 vom p⁺-Typ dazu, die benachbarten Bildelemente voneinander elektrostatisch zu trennen. In diesem Fall kann es möglich werden, die Bereiche 3 und 1 vom n⁺-Typ jeweils als Source-Bereich bzw. Drain-Bereich zu verwenden.

Eine solche Abbildungseinrichtung mit einer Gruppe aus meh reren SITs mit einem gemeinsamen Abschirm-Gate-Bereich hat einen sehr viel einfacheren Aufbau als die herkömmlichen Abbildungsbereiche aus mehreren Bildaufnahme-Elementen, die jeweils eine Diode für die fotoelektrische Umwandlung und einen MOS-Transistor für die zugehörige Schaltfunktion aufweisen, weil der SIT sowohl für die fotoelektrische Umwandlung, also als Foto-Detektor, als auch für die Schalt funktion dient. Wenn also eine solche Abbildungseinrichtung verwendet wird, wird es möglich, die Integrationsdichte der Schaltung wesentlich zu verbessern. Außerdem hat eine Ab bildungseinrichtung mit einer Gruppe aus SITs mit gemein samem Abschirm-Gate-Bereich einen sehr guten fotoelektri schen Umwandlungswirkungsgrad, so daß das Schaltrauschen vermieden wird, was bei MOS-Einrichtungen zwangsläufig auftritt. Obwohl die Abbildungseinrichtung nach der japa nischen Patentanmeldung 58-105672 oder 59-45781 mit einer zweidimensionalen Gruppe von SITs mit einem ge meinsamen Abschirm-Gate-Bereich aufgebaut ist, ist es möglich, in ähnlicher Weise eine Abbildungseinrichtung mit eindimensional angeordneten SITs mit gemeinsamem Abschirm- Gate-Bereich aufzubauen. Außerdem ist es selbstverständ lich auch möglich, einen einzigen SIT als fotoelektri schen Wandler einzusetzen. Es wird deshalb ausdrücklich darauf hingewiesen, daß in dieser Beschreibung unter den Begriff "Fotodetektor" sowohl ein fotoelektrischer Wandler der durch einen einzigen SIT gebildet wird, als auch eine Abbildungseinrichtung gemeint ist, die aus mehreren SITs aufgebaut ist; diese SITs sind in einer Gruppe mit einem gemeinsamen Abschirm-Gate-Bereich angeordnet. Der Foto detektor aus mindestens einem SIT, der sowohl eine foto elektrische Umwandlung als auch eine Schaltfunktion durch führt, soll als Ersatz für die herkömmlichen MOS-Foto detektoren dienen. Die Entwicklung solcher SIT-Fotodetek toren ist jedoch erst in der Anfangsstufe; es müssen ins besondere noch effektive Verfahren zur Herstellung solcher SIT-Fotodetektoren entwickelt werden.

Weiterhin beeinflussen bei dem oben erwähnten SIT mit dem Drain-Bereich zwischen den Steuer- und Abschirm-Gate- Bereich die Lagebeziehungen zwischen dem Drain (Source)- Bereich 3 und dem Steuer-Gate-Bereich 4 sowie zwischen diesem Bereich und dem Abschirm-Gate-Bereich die verschie denen Eigenschaften des SIT stark. Beispielsweise ist es möglich (siehe auch die japanische Patentanmeldung 59-45781) die Lichtempfindlichkeit bzw. Fotoempfindlich keit eines solchen Fotodetektors dadurch zu verbessern, daß der Drain (Source)-Bereich 3 näher bei dem Abschirm- Gate-Bereich 5 angeordnet wird. Bei der Herstellung eines solchen Fotodektektors unter Verwendung mindestens eines SIT ist es deshalb sehr wichtig, den Drain-(Source-)Bereich, den Steuer-Gate-Bereich und den Abschirm-Gate-Bereich sehr exakt auszubilden, wobei die jeweiligen Lagebeziehungen sehr genau eingehalten werden müssen.

In dem Artikel "Low Power SITL" in IEEE Journal of Solid-State Circuits, Band 5c-17, Nr. 5 (Okt. 1982), Seiten 919-924, ist ein planarer SIT beschrieben, für dessen Herstellung ein selek tives Oxidationsverfahren verwendet wird. Die Verfahrensschrit te g bis t gemäß Anspruch 1 sind daraus jedoch nicht bekannt.

Aus der US-PS-3 649 884 ist eine Feldeffekthalbleitervorrich tung bekannt, bei der im Gegensatz zu den Verfahrensschritten i, j und k gemäß Anspruch 1 eine Gate-Oxidschicht in drei nach einander ablaufenden Prozessen in dem vorher vom Fülloxid be freiten Bereich für Gate, Source und Drain abgeschieden wird. Außerdem wird dort keine ausgedehnte Metalloberfläche gemäß den Verfahrensschritten n und p gemäß Anspruch 1 geschaffen.

Aus der GB 20 26 768 A und der DE 31 32 809 A1 sind LOCOS- Verfahren bekannt.

Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Fotodetektors gemäß dem Oberbegriff des Anspruchs 1 zu schaffen, bei dem die gewünschten Lagebeziehun gen zwischen den Bestandteilen des SIT sehr exakt eingehalten werden.

Dies wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale erreicht.

Zweckmäßige Ausführungsformen sind in den Unteransprüchen zu sammengestellt.

Die Erfindung wird im folgenden anhand von Ausführungsbei spielen unter Bezugnahme auf die beiliegenden, schemati schen Zeichnungen näher erläutert. Es zeigen

Fig. 1 eine Querschnittsansicht eines SIT,

Fig. 2 ein Diagramm einer Schaltung zum Auslesen des SIT und

Fig. 3A bis 3M und 4 Querschnitte zur Erläuterung des Ablaufes des erfindungsgemäßen Verfahrens.

Fig. 3 zeigt schematische Querschnittsansichten eines SIT während verschiedener Herstellungsstufen zur Erläute rung einer Ausführungsform eines erfindungsgemäßen Ver fahrens zur Fertigung von Fotodetektoren.

Gemäß Fig. 3a wird ein (111) Si-Substrat 1 vom n⁺-Typ mit einer Dosierstoffkonzentration von 10¹⁸ bis 10²⁰ cm^-3 herge stellt bzw. präpariert. Obwohl Sb oder P als Dotierungsmit tel für die Ausbildung des Si Substrates 1 vom n⁺-Typ ver wendet werden kann, sollte Sb eingesetzt werden, da sein Diffusionskoeffizient gering ist. Auf dem Si-Substrat 1 vom n ⁺-Typ wird durch ein Epitaxieverfahren eine n⁻-Typ Schicht 2 in einer Dicke von 5 bis 10 µm und mit einer Dosierstoffkonzentration von 10¹³ bis 10¹⁵ cm^-3 aufgezogen. Wenn dieses Scheibchen einer Sauerstoffatmosphäre bei 900 bis 1000°C 25 bis 60 min. lang unterworfen wird, wird auf der n⁻-Schicht 2 eine Oxid-Schicht 6 aus SiO₂ in einer Dicke von 100 bis 500 Å ausgebildet.

Gemäß Fig. 3b wird die gesamte Oberfläche der Oxidschicht 6 durch eine Schicht aus einem nicht-oxidierenden Mate rial bedeckt. Mit "nicht-oxidierendem Material" ist ein Material gemeint, das während der Bildung der Oxidschicht praktisch nicht oxidiert wird. Die Si₃N₄-Schicht kann in einer Dicke von 1000 bis 1800 Å durch chemische Ab scheidung aus der Dampfphase (CVD = chemical vapor depo sition) unter Verwendung von SiH₄/NH₃ bei 700 bis 850°C ausgebildet werden.

Gemäß Fig. 3c wird die Schicht aus dem nicht-oxidierenden Material weggeätzt, und zwar mit Ausnahme von Bereichen, in denen das Steuer-Gate, ein das Steuer-Gate umgebendes Abschirm-Gate und die Drain-Bereiche ausge bildet werden sollen, d. h., des Bereichs über dem Steuer-Gate-Bereich 4 und der Bereiche bei dem Abschirm-Gate-Bereich 5 in Fig. 3e und dem Drain- Bereich in Fig. 3f. Die Entfernung der Schicht aus dem nicht oxidierenden Material kann durch Plasmaätzen unter Verwendung von CF₄, CF₄ + O₂ als Ätzmittel in dem Fall er folgen, daß als nicht-oxidierendes Material Si₃N₄ verwen det wird.

Obwohl bei dieser Ausführungsform nur Teile der nicht-oxi dierenden Schicht entfernt werden, wird die darunter lie gende Oxidschicht 6 teilweise oder vollständig zusammen mit der nicht-oxidierenden Schicht entfernt. Obwohl wei terhin bei dieser Ausführungsform zwei Drainbereiche 3 sym metrisch in Bezug auf den Steuer-Gate-Bereich ausgebildet werden, und zwar jeweils in einer Zwischenlage zwischen dem Steuer-Gate-Bereich 4 und dem Abschirm-Gate-Bereich 5, der den Steuer-Gate-Bereich 4 umgibt, wird darauf hinge wiesen, daß es ausreicht, wenigstens einen Drainbereich 3 in einer n⁻-Epitaxialschicht 2 zwischen dem Steuer-Gate- Bereich 4 und dem Abschirm-Gate-Bereich 5 vorzusehen; die Lage des Drain-Bereiches 4 zwischen den Bereichen 4 und 5 kann - unter Einhaltung gewisser Grenzen - beliebig ausge wählt werden. Es ist weiterhin möglich (siehe auch die erwähnte japanische Patentanmeldung, 59-45781), die Lichtempfindlichkeit des SIT zu verbessern, indem der Drainbereich 3 zwischen dem Steuer-Gate-Bereich 4 und dem Abschirm-Gate-Bereich 5 näher bei dem Abschirm-Gate-Bereich 4 angeordnet wird.

Gemäß Fig. 3d werden die Bereiche, auf denen das nicht oxidierende Material entfernt worden ist, selektiv oxidiert (LOCOS); eine Feldoxid-Schicht 6 mit einer Dicke von 5000 bis 8000 Å wird ausgebildet. Diese selektive Oxidation erfolgt im allgemeinen durch Naßoxidieren bei 1000 bis 1100°C.

Wie man aus Fig. 3e erkennt, werden die nicht-oxidierende Schicht und die Oxidschicht 6 in den Bereichen, die den Lagen der Steuer- und Abschirm-Gate-Bereiche entsprechen, unter Verwendung eines Maskentechnik weggeätzt; dann wird B (Bor) auf diesen Bereichen durch thermische Zer setzung von BBr₃ bei ungefähr 950°C abgelagert. Anschlie ßend werden durch Thermodiffusion von B in einer oxidie renden Atmosphäre von feuchtem O₂ bei ca. 110°C mit Bor dotierte p⁺ Gate-Bereiche 4 und 5 ausgebildet, von denen jeder eine Tiefe von 2 bis 4 µm und eine Verunreinigungs konzentration von 10¹⁸ bis 10²¹ cm^-3 hat. Diese Bereiche befinden sich in der n⁻-Schicht 2. Der Gate-Bereich 4 ist der Steuer-Gate-Bereich, und der Bereich 5 ist der Abschirm- Gate-Bereich, der den Steuer-Gate-Bereich 4 umgibt.

Wenn die nicht oxidierende Materialschicht aus Si₃N₄ ge bildet wird, kann ihre Entfernung durch Plasma-Ätzen er folgen, wobei OF₄, CF₄ + O₂ oder ein ähnliches Ätzmittel verwendet werden.

Die Thermodiffusion von B wird in einer oxidierenden At mosphäre durchgeführt; dadurch wird eine weitere Oxidschicht auf den Gate-Bereichen 4 und 5 vom p⁺-Typ ausgebildet. Die Bereiche 4 und 5 vom p⁺-Typ können durch Ionenimplan tation von B statt durch Thermodiffusion hergestellt wer den. In einem solchen Fall kann die Ionenimplantation von B erfolgen, nachdem die Oxidschicht 6 auf diesen Bereichen vollständig entfernt worden ist, wie es auch bei der Ther modiffusion der Fall war. Als Alternative hierzu kann die Ionenimplantation durch die Oxidschicht 6 hindurch erfol gen, nachdem ihre Dicke durch teilweise Abtragung dieser Schicht verringert worden ist. In jedem Fall wird die Oxidschicht auf den Gate-Bereichen 4 und 5 vom p⁺-Typ aus gebildet.

Gemäß Fig. 3f wird ein Teil der nicht-oxidierenden Schicht zwischen dem Steuer-Gate-Bereich 4 und dem Abschirm-Gate- Bereich 5 vollständig entfernt, nachdem, falls notwendig, ein Fotoresist bzw. ein Fotolack PR auf der verbleibenden Schicht aus dem nicht-oxidierenden Material abgelagert worden ist. Dann wird die Schicht 6 durch Naßätzen ent fernt. Wenn die Schicht aus dem nicht-oxidierenden Material aus Si₃N₄ besteht, kann ihre Entfernung durch Plasmaätzen erfolgen, wobei CF₄, CF₄ + O₃ oder ein ähnliches Ätzmittel verwendet wird. Dann wird ein Drainbereich 3 vom n⁺-Typ in der so freigelegten n⁻-Epitaxialschicht 2 ausgebildet. Die Verunreinigungskonzentration des n⁺-Drain-Bereiches 3 beträgt 10¹⁹ bis 10²¹ cm^-3, während ihre Dicke im allgemei nen bei 0,1 bis 0,5 µm liegt. As oder P kann als Dotierungs mittel verwendet werden, um den Drainbereich 3 vom n⁺-Typ zu bilden; besonders gute Ergebnisse werden mit As erhal ten. Die Bildung des n⁺-Drainbereiches 3 unter Verwendung von As als Dotierungsmittel kann durch Thermodiffusion oder Ionenimplantation in einem Vakuum oder in einem geschlosse nen Rohr erfolgen.

Als nächstes (siehe Fig. 3g) wird eine Schicht aus einem ersten leitenden Material auf der gesamten Oberfläche des Scheibchens abgelagert. Als erstes leitendes Material kom men polykristalline, beispielsweise mit P dotiertes Si (ein solches Material wird auch als "DOPOS" bezeichnet) Silizid-Metalle mit hohem Schmelzpunkt, wie beispielswei se Molybdän-Silizid, oder SnO₂ in Frage. Für diesen Zweck wird bevorzugt DOPOS eingesetzt. Die Ablagerung dieser DOPOS Schicht kann durch chemische Ablagerung aus der Dampfphase unter Verwendung eines gasförmigen Gemischs von SiH₄ und PH₃ erfolgen.

Gemäß Fig. 3h wird die erste Schicht aus dem leitenden Material mit Ausnahme der Teile, die sich auf den n⁺-Drain- Bereichen 3 befinden, unter Verwendung einer Maskentechnik weggeätzt, wodurch auf den n⁺-Drain-Bereichen 3 Drain-Elek troden 8 entstehen. Wenn als leitendes Material DOPOS ein gesetzt wird, sollte die Entfernung der DOPOS-Schicht mit Ausnahme der Bereiche, die sich auf den n⁺-Drain-Bereichen 3 befinden, durch Plasmaätzen unter Verwendung von CF₄, CF₄ + O₂ , PCl₃ oder einem ähnlichen Ätzmittel erfolgen.

Dann (siehe Fig. 3i) wird die gesamte Oberfläche des Scheibchens mit einer ersten isolierenden Schicht 11 be schichtet. Die Beschichtung der Scheibchenoberfläche mit der ersten isolierenden Schicht 11 erfolgt im allgemeinen durch chemische Ablagerung von Phosphosilikatglas (PSG) aus der Dampfphase auf der gesamten Oberfläche des Teilchens unter Verwendung von SiH₃/O₂PH₃ bei ungefähr 400°C oder SiH₄/N₂O/PH₃ bei ungefähr 750°C.

Wie man aus Fig. 3j erkennt, werden die erste isolierende Schicht 11 und die Oxidschicht auf dem Steuergate-Bereich 4 durch Naßätzen unter Verwendung einer Maskentechnik ent fernt.

Anschließend wird die gesamte Oberfläche durch eine zweite isolierende Schicht aus einem zweiten isolierenden Mate rial bedeckt. Die zweite isolierende Schicht 12 bildet einen Kondensator im Steuergate-Bereich 4.

Obwohl als zweites isolierendes Material Si₃N₄, SiO₂, Al₂O₃ oder AlN₃ eingesetzt werden können, wird bevorzugt Si₃N₄ verwendet, da dieses Material eine hohe Dielektrizi tätskonstante hat und bei niedrigen Temperaturen eine bes sere Schicht bilden kann, wie sich aus der folgenden Erör terung ergeben wird. Besteht die isolierende Schicht 12 aus Si₃N₄, so kann sie durch chemische Ablagerung aus der Dampfphase unter Verwendung von SiH₄/NH₃ bei 400 bis 700°C abgelagert werden, um eine Schicht mit einer Dicke von 50 bis 100 Å zu bilden.

Gemäß Fig. 3k wird die gesamte Oberfläche des Scheibchens durch eine leitende Schicht aus einem zweiten leitenden Ma terial bedeckt; dann wird diese leitende Schicht mit Aus nahme des Teils, der sich auf dem Steuer-Gate-Bereich 4 befindet, unter Verwendung einer Maskentechnik weggeätzt, um auf der zweiten isolierenden Schicht 12 über dem Steuer- Bereich 4 eine Steuer-Gate-Elektrode 9 auszubilden; dieser Bereich entspricht dem Kondensator 7. Da diese Elektrode 9 auf dem Steuer-Gate-Bereich 4 vorgesehen wird, der als Lichtempfangsbereich dienen soll, sollte die Steuer-Gate- Elektrode 12 eine möglichst hohe Transparenz haben. Außer dem sollte ihre Dicke im allgemeinen im Bereich von 2000 bis 5000 Å liegen. Ein leitendes Material, wie beispiels weise mit Sb dotiertes SnO₂, DOPOS, In₂O₃, Ta₂O₅ oder Al kann für die Steuer-Gate-Elektrode 9 verwendet werden. Insbesondere ist mit Sb dotiertes SnO₂ oder DOPOS geeignet. Wenn mit Sb dotiertes SnO₂ als Elektrodenmaterial verwen det wird, wird eine Schicht aus mit Sb dotiertem SnO₂ auf der gesamten Oberfläche des Scheibchens durch chemische Ablagerung aus der Dampfphase (CVD) unter Verwendung von SnCl₂/SbCl₅ ab gelagert; dann wird die SnO₂-Schicht mit Aus nahme ihres Teils auf dem Steuer-Gate-Bereich 4 durch Plas maätzen mit einer Maske entfernt. In diesem Fall wird als Ätzmittel zweckmäßigerweise CCl₄ eingesetzt. Wenn anderer seits DOPOS als leitendes Material benutzt wird, wird die DOPOS-Schicht auf der gesamten Oberfläche des Scheibchens durch chemische Ablagerung aus der Dampfphase (CVD) unter Verwendung von SiH₄/PH₃ abgelagert. Dann wird die DOPOS- Schicht mit Ausnahme des Teils, der sich auf dem Steuer- Gate-Bereich 4 befindet, unter Verwendung einer Maske durch Plasmaätzen entfernt. In diesem Fall kann ein Ätzmittel wie CF₄, CF₄ + O₂ oder PCl₃ verwendet werden. Wenn die zu detektierende einfallende Strahlung hochenergetisch ist, wie beispielsweise Elektronenstrahlen, kann als Material für die Steuergate-Elektrode Aluminium verwendet werden.

Gemäß Fig. 3l werden die zweite isolierende Schicht, die erste Schicht 11 aus dem ersten isolierenden Material und die Oxidschicht auf einem Teil des Abschirmgate-Bereiches 5 entfernt, wodurch ein Kontaktloch CH entsteht. Im einzel nen wird nach einer Maskierung der gesamten Oberfläche des Scheibchens mit Ausnahme der Stellen, die den Lagen der zu bildenden Kontaktlöcher entsprechen, die zweite Schicht 12 aus dem zweiten isolierenden Material, das aus Si₃N₄ bestehen kann, durch ein Plasma-Verfahren geätzt. Dann wer den die erste isolierende Schicht, die aus PSG bestehen kann, und die Oxidschicht durch Naßätzen entfernt. Es muß nicht für jeden SIT ein Kontaktloch vorgesehen werden. Die Zahl der Kontaktlöcher und ihre Lagen sollten unter Berück sichtigung der Zahl der SITs, die den Fotodetektor bilden, und des Widerstandswertes des Abschirm-Gate-Bereiches 5 festgelegt werden.

Gemäß Fig. 3m wird die gesamte Oberfläche des Scheibchens mit einer Metallschicht bedeckt, die eine Dicke von unge fähr 1,0 µm hat. Die Metallschicht 13 wird hergestellt, in dem Aluminium, das 0 bis 10% Si enthält, auf der Oberflä che des Scheibchens unter Verwendung einer Elektronenstrahl ablagerung oder eines Zerstäubungsverfahrens abgelagert wird. Anschließend wird wenigstens ein Teil der Metall schicht auf dem Steuer-Gate-Bereich entfernt; dann wird eine Elektrode 10, die beispielsweise aus Aluminium besteht auf der gesamten, rückseitigen Oberfläche des Scheibchens abgelagert, nämlich der Oberfläche des n⁺-Si-Substrates 1 (dem n⁺-Source-Bereich), wie man in Fig. 4 erkennt. Das so hergestellte Scheibchen wird in einem Vakuum, einer In ertgas-Atmosphäre oder einer Wasserstoffatmosphäre bei 400 bis 450°C einer Wärmebehandlung unterworfen.

Bei dem so hergestellten SIT, wie er beispielsweise aus Fig. 4 zu erkennen ist, wird die Metallschicht mit Ausnahme des Bereiches, der zur Bildung der Abschirm-Gate-Elektrode 13 das Kontaktloch CH füllt, und des Bereiches, der im An schluß an die Abschirm-Gate-Elektrode 13 eine Lichtabschirm schicht 14 bildet, die als Schutz des rechten Abschirm- Gate-Bereiches 5 gegen Licht dient, entfernt; als Alterna tive hierzu ist es jedoch möglich, nur den Teil der Metall schicht auf dem Steuer-Gate-Bereich 4 zu entfernen,der als Lichtempfangsbereich des Fotodetektors benutzt wird.

Gemäß der vorliegenden Erfindung wird also ein durch mindestens einen SIT gebildeter Fotodetektor hergestellt, der ein über legenes Ansprechverhalten auf einfallendes Licht, also eine hohe Lichtempfindlichkeit, hat. Weiterhin können gemäß dem Grundgedanken der vorliegenden Erfindung die Lagen der Steuer-Gate- und Abschirm-Gate-Bereiche sowie der Drain- (Source)Bereiche unter Verwendung eines einzigen, gemeinsa men Maskierungs-Schrittes (des Schrittes nach Fig. 3C) fest gelegt werden; diese Stellen werden durch die selektive Oxidation anderer Stellen oder Teile dieser Stellen exakt definiert. Damit wird es möglich, die Steuer- und Abschirm- Gate-Bereiche sowie den Drain-Bereich mit der gewünschten Lagebeziehung zwischen den Bereichen sehr präzise auszubil den.

Claims

1. Ein Verfahren zur Herstellung eines Fotodetektors mit wenigstens einem elektrostatischen Induktionstransistor eines vertikalen Typs, der eine Quelle (source), eine Senke (drain), ein Steuergatter (gate), einen Abschirmgatterbereich (shielding gate), eine Quellenelektrode (10), eine Senkenelektrode (8), eine Steuergatterelektrode (9), und eine Abschirmgatterelektrode (13) hat, dadurch gekennzeichnet, daß das Verfahren folgende Schritte umfaßt:

a. Bilden einer Fülloxidschicht (6) und einer nichtoxidierenden Schicht auf der Fülloxidschicht (6) auf einer ersten Hauptoberfläche einer Siliziumscheibe;
b. Entfernen der nichtoxidierenden Schicht von den Bereichen außerhalb von vorbestimmten Bereichen der ersten Hauptoberfläche, unter denen der Steuergatterbereich (4), der den Steuergatterbereich umgebende Abschirmgatterbereich (5) und der Senkenbereich (3) zwischen dem Steuer- und Abschirmgatterbereich gebildet werden sollen;
c. Selektives Oxidieren der Bereiche außerhalb der vorbestimmten Bereiche unter Verwendung der nichtoxidierenden Schicht als Maske, um eine Feldoxidschicht (6′) zu bilden;
d. Entfernen der nichtoxidierenden Schicht von dem Bereich, unter dem die Steuer- (4) und Abschirmgatterbereiche (5) gebildet werden sollen;
e. Bilden eines Bereichs vom p⁺-Typ in dem Steuergatterbereich (4) und Abschirmgatterbereich (5) unter Verwendung der Feldoxidschicht (6′) als Maske auf der ersten Hauptoberfläche;
f. Entfernen der nichtoxidierenden Schicht und der Fülloxidschicht (6) von dem Bereich, unter dem der Senkenbereich (3) auf der ersten Hauptoberfläche gebildet werden soll;
g. Bilden eines Bereichs vom n⁺-Typ auf der ersten Hauptoberfläche in dem Senkenbereich;
h. Bilden einer Senkenelektrode aus einem ersten leitfähigen Material auf dem Senkenbereich (3);
i. Abdecken der gesamten ersten Hauptoberfläche der Siliziumscheibe mit einer ersten isolierenden Schicht (11);
j. Entfernen der ersten isolierenden Schicht (11) und der Fülloxidschicht (6) von einem Teil des Steuergatterbereichs (4);
k. Abdecken der gesamten ersten Hauptoberfläche der Siliziumscheibe mit einer zweiten isolierenden Schicht (12);
l. Bilden einer Steuergatterelektrode aus einem zweiten leitfähigen Material (9) auf der zweiten isolierenden Schicht (12) auf dem Steuergatterbereich;
m. Entfernen der zweiten isolierenden Schicht (12), der ersten isolierenden Schicht (11) und der Fülloxidschicht (6) von einem Teil des Abschirmgatterbereichs (5), um ein Kontaktloch (CH) zu bilden;
n. Abdecken der gesamten ersten Hauptoberfläche der Siliziumscheibe mit einer Metallschicht (13);
o. Entfernen der Metallschicht (13) von mindestens einem Teil des Steuergatterbereich (4), um eine Abschirmgatterelektrode (13) und eine lichtabschirmende Schicht (14) zu bilden, die mit der Steuergatterelektrode zusammenhängend ist; und
p. Bilden einer Quellenelektrode (10) für den Quellenbereich auf der zweiten Hauptoberfläche der Siliziumscheibe.

2. Verfahren nach Anspruch 1, wobei eine Vielzahl von Steuergatterbereichen (4) in einer Feldanordnung gebildet werden, und der Abschirmgatterbereich (5) so strukturiert ist, daß er gemeinsam die jeweiligen Steuergatterbereiche umgibt.

3. Verfahren nach Anspruch 2, wobei die Feldanordnung der Steuergatterbereiche eindimensional ist.

4. Verfahren nach Anspruch 2, wobei die Feldanordnung der Steuergatterbereiche zweidimensional ist.