KR100897823B1 - 드레인 확장형 모스 트랜지스터의 제조방법 - Google Patents
드레인 확장형 모스 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100897823B1 KR100897823B1 KR1020070086997A KR20070086997A KR100897823B1 KR 100897823 B1 KR100897823 B1 KR 100897823B1 KR 1020070086997 A KR1020070086997 A KR 1020070086997A KR 20070086997 A KR20070086997 A KR 20070086997A KR 100897823 B1 KR100897823 B1 KR 100897823B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- gate oxide
- conductivity type
- epitaxial layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 6
- 238000009279 wet oxidation reaction Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910004541 SiN Inorganic materials 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 디자인 룰을 줄이고 누설전류를 방지할 수 있는 드레인 확장형 모스 트랜지스터의 제조방법에 관한 것이다.
본 발명에 드레인 확장형 모스 트랜지스터의 제조방법은 반도체 기판상에 형성된 하부 확산층을 형성하는 단계와; 상기 하부 확산층 상에 형성된 제 1 도전형의 제 1 에피층을 형성하는 단계와; 상기 제 1 에피층 상에 게이트 옥사이드 층을 형성하는 단계와; 상기 게이트 옥사이드 층을 패터닝하여 게이트 옥사이드 패턴을 형성하는 단계와; 상기 제 1 에피층 상에 상기 제 1 도전형의 제 2 에피층을 형성하는 단계와; 상기 제 1 및 제 2 에피층 내에 상기 게이트 옥사이드 패턴을 포함하도록 제 2 도전형 웰을 형성하는 단계와; 상기 제 2 도전형 웰을 포함하는 상기 반도체 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 일측의 상기 제 2 에피층 내에 형성된 드레인 영역과, 상기 게이트 전극 타측의 상기 제 2 도전형 웰 내에 소스 영역을 형성하는 단계를 포함하여 구성된다.
이러한 구성에 의하여 본 발명은 높은 전압인가시 파괴되는 것을 방지하기 위해 형성된 드레인 확장 영역에 얇은 게이트 옥사이드 막을 형성하여 문턱전압이 증가함으로써, 드레인 확장 영역을 축소시켜 디자인 룰이 감소하게 된다.
또한, 소스 영역과 드레인 영역 사이에 누설 전류 경로를 발생시키는 스냅백현상이 개선됨으로써, 브레이크 다운 전압 특성이 향상되어 누설 전류 특성을 개선할 수 있다.
드레인 확장, 게이트 산화막, 에피텍셜, DEMOS
Description
본 발명은 반도체 소자에 관한 것으로, 특히 디자인 룰을 줄이고 누설전류를 방지할 수 있는 드레인 확장형 모스 트랜지스터의 그 제조방법에 관한 것이다.
일반적으로, 모스 트랜지스터는 다양한 형태가 존재한다. 이중에서 트랜지스터 소자의 브레이 다운 전압(Breakdown Voltage; 이하 'BV')을 향상시키기 위하여 드레인 영역을 확장시킨 드레인 확장형 모스 전계 효과 트랜지스터(Extended Drain Metal Oxide Semiconductor Field Effect Transistor; 이하 '드레인 확장형 모스 트랜지스터')가 개발되어 왔다. 특히, 이러한 드레인 확장형 모스 트랜지스터는 고전압이 인가되는 환경에서 널리 이용되고 있다.
먼저, 소자분리막에 의해 활성 영역이 한정되는 반도체 기판 상에 p형 웰(Well)과 n형 드레인 영역이 상호 일정 간격 이격되도록 배치된다. p형 웰의 상부에는 소스 영역이 배치된다. p형 웰의 상부 영역 중 소스 영역에 인접하고 게이트 절연막 및 게이트 도전막과 중첩되는 부분은 채널 영역이다. 확장된 드레인 영역의 상부에는 드레인 영역이 배치된다.
채널 영역 위에는 게이트 절연막과 게이트 도전막이 순차적으로 적층되고, 게이트 도전막의 측벽에는 게이트 스페이서막이 형성된다. 이때, 게이트 스페이서막을 형성하기 전에 1차 이온 주입 공정을 수행하고, 게이트 스페이서막을 형성한 후에 2차 이온 주입 공정을 수행하여 2중 확산(double diffuse)시킴으로써 디모스 트랜지스터 구조가 만들어진다. 소스 영역 및 드레인 영역은 통상의 배선을 통해 각각 소스 전극 및 드레인 전극과 전기적으로 연결된다.
이와 같이, 종래의 드레인 확장형 모스 트랜지스터는, 고전압에서 소자가 파괴되지 않도록 하기 위해 확장된 드레인 영역을 형성한다. 이때, 확장된 드레인 영역은 소자의 크기를 크게하고 소스와 드레인 사이에 누설전류가 발생시키는 문제점이 발생하게 된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 디자인 룰을 감소시키고 누설전류를 방지할 수 있는 드레인 확장형 모스 트랜지스터 및 그 제조방법을 제공하는데 있다.
본 발명의 제 1 실시 예에 따른 드레인 확장형 모스 트랜지스터의 제조방법은 반도체 기판상에 형성된 하부 확산층을 형성하는 단계와; 상기 하부 확산층 상에 형성된 제 1 도전형의 제 1 에피층을 형성하는 단계와; 상기 제 1 에피층 상에 게이트 옥사이드 층을 형성하는 단계와; 상기 게이트 옥사이드 층을 패터닝하여 게이트 옥사이드 패턴을 형성하는 단계와; 상기 제 1 에피층 상에 상기 제 1 도전형의 제 2 에피층을 형성하는 단계와; 상기 제 1 및 제 2 에피층 내에 상기 게이트 옥사이드 패턴을 포함하도록 제 2 도전형 웰을 형성하는 단계와; 상기 제 2 도전형 웰을 포함하는 상기 반도체 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 일측의 상기 제 2 에피층 내에 형성된 드레인 영역과, 상기 게이트 전극 타측의 상기 제 2 도전형 웰 내에 소스 영역을 형성하는 단계를 포함하여 구성된다.
또한, 본 발명의 제 2 실시 예에 따른 드레이니 확장형 모스 트랜지스터의 제조방법은 반도체 기판상에 형성된 하부 확산층을 형성하는 단계와; 상기 하부 확산층 상에 형성된 제 1 도전형의 제 1 에피층을 형성하는 단계와; 상기 제 1 에피층 상에 게이트 옥사이드 층을 형성하는 단계와; 상기 게이트 옥사이 층 상에 하드 마스크층을 형성하는 단계와; 상기 하드 마스크층을 패터닝하여 제 1 하드 마스크를 형성하는 단계와; 상기 제 1 하드 마스크를 마스크로 이용하여 게이트 옥사이드 패턴을 형성하는 단계와; 상기 제 1 에피층 상에 상기 제 1 도전형의 제 2 에피층을 형성하는 단계와; 상기 제 1 및 제 2 에피층 내에 상기 게이트 옥사이드 패턴을 포함하도록 제 2 도전형 웰을 형성하는 단계와; 상기 제 2 도전형 웰을 포함하는 상기 반도체 기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 일측의 상기 제 2 에피층 내에 형성된 드레인 영역과, 상기 게이트 전극 타측의 상기 제 2 도전형 웰 내에 소스 영역을 형성하는 단계를 포함하여 구성된다.
본 발명에 따른 드레인 확장형 모스 트랜지스터는 높은 전압인가시 파괴되는 것을 방지하기 위해 형성된 드레인 확장 영역에 얇은 게이트 옥사이드 막을 형성하여 문턱전압을 증가시킴으로써, 드레인 확장 영역을 축소시켜 디자인 룰이 감소하게 된다.
또한, 소스 영역과 드레인 영역 사이에 누설 전류 경로(leakage current path)를 발생시키는 스냅백(snap-back)현상이 개선됨으로써, 브레이크 다운 전압(Braeak down Voltage) 특성이 향상되어 누설 전류 특성을 개선할 수 있다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴 보면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 드레인 확장형 모스 트랜지스터를 나타낸 도면도이다.
도 1 내지 도 2d을 참조하면, 본 발명의 실시 예에 따른 드레인 확장형 모스 트랜지스터는 소자분리막(108)이 형성된 반도체 기판(102) 상에 형성된 막 하부 확산층(104)과, 막 하부 확산층(104) 상에 형성된 제 1 도전형 에피층(106)과, 제 1 도전형 에피층(106) 내부에 형성된 제 2 도전형 웰(110)과, 제 1 도전형 에피층(106)에 형성된 소스 영역(116)과, 제 2 도전형 웰(110)내에 형성된 드레인 영역(112)과, 제 2 도전형 웰(110)내의 드레인 영역(112)의 일측에 형성된 문턱전압 조절용 임플란트(114)와, 소스 영역(116) 및 드레인 영역(112) 사이의 채널 영역에 형성된 게이트 절연막(120)과, 게이트 절연막(120)상에 형성된 게이트 전극(122)과, 게이트 절연막(120) 및 게이트 전극(122)의 양측에 형성된 게이트 스페이서(124)와, 제 2 도전형 웰(110)내에 형성된 얇은 게이트 옥사이드 패턴(118a)과, 반도체 기판(102)의 전면에 형성된 BPSG 절연막(126)과, BPSG 절연막(126) 상에 형성된 TEOS막(128) 및 BPSG 절연막(126)과 TEOS막(128)을 관통하여 소스 영역(115)과 드레인 영역(112)에 접촉되는 소스 컨택과 드레인 컨택(130, 132)을 포함하여 구성된다.
제 1 도전형 에피층(106)은 제 1 및 제 2 에피층(도 2d의 134, 136)으로 나누어 진다.
이러한 드레인 확장형 모스 트랜지스터는 높은 전압인가시 파괴되는 것을 방지하기 위해 형성된 드레인 확장 영역인 제 2 도전형 웰(110)내에 얇은 게이트 옥사이드 패턴(118a)을 형성함으로써, 제 2 도전형 웰(110)을 축소시켜 디자인 룰(Disign rule)이 감소하게 된다.
제 1 도전형 에피층(106)은 제 1 및 제 2 에피층(도 2d의 134, 136)으로 나누어 진다.
이러한 드레인 확장형 모스 트랜지스터는 높은 전압인가시 파괴되는 것을 방지하기 위해 형성된 드레인 확장 영역인 제 2 도전형 웰(110)내에 얇은 게이트 옥사이드 패턴(118a)을 형성함으로써, 제 2 도전형 웰(110)을 축소시켜 디자인 룰(Disign rule)이 감소하게 된다.
삭제
또한, 소스 영역과 드레인 영역(114, 116) 사이에 누설 전류 경로(leakage current path)를 발생시키는 스냅백(snap-back)현상이 개선됨으로써, 브레이크 다운 전압(Braeak down Voltage) 특성이 향상되어 누설 전류 특성을 개선할 수 있다.
이하, 상기와 같이 구성된 드레인 확장형 모스 트랜지터에 있어서, 종래의 기술과 동일한 내용을 제외한 나머지 본 발명의 특징인 드레인 확장영역에 형성되는 얇은 게이트 옥사이드 패턴의 제조과정에 대해 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 제 1 실시 예에 따른 드레인 확장형 모스 트랜지스터의 제조과정을 나타낸 단면도이다.
도 2a를 참조하면, 반도체 기판(102)의 전면에 막 하부 확산층(Diffusion Under Film; DUF)(104)을 형성된다.
이어, 막 하부 확산층(104) 상에 제 1 에피층(도 1의 106)의 제 1 에피층(134)을 성장시킨다. 이때, 제 1 에피층(134)은 에피택셜(epitaxial) 공정으로 형성한다.
도 2b에 도시한 바와 같이, 제 1 에피층(134) 상에 게이트 옥사이드 층(118)이 형성된다. 여기서, 게이트 옥사이드 층(118)은 습식 산화공정으로 형성된다.
도 2c에 도시한 바와 같이, 제 1 에피층(134) 상에 게이트 옥사이드 층(118)을 포토 및 식각 공정으로 패터닝하여 얇은 게이트 옥사이드 패턴(118a)을 형성한다.
도 2d에 도시한 바와 같이, 제 1 에피층(134) 상에 선택적으로 제 1 도전형 에피층(도 1의 106)의 제 2 에피층(136)을 성장시킨다. 이때, 제 2 에피층(136)은 에피택셜(epitaxial) 공정으로 형성한다.
이러한 제조방법에 의하여 형성된 드레인 확장형 모스 트랜지스터는 높은 전압인가시 파괴되는 것을 방지하기 위해 형성된 드레인 확장 영역에 얇은 게이트 옥사이드 패턴을 형성하여 문턱전압이 증가함으로써, 드레인 확장 영역을 축소시켜 디자인 룰이 감소하게 된다.
도 3a 내지 도 3b는 본 발명의 제 2 실시 예에 따른 드레인 확장형 모스 트랜지스터의 제조과정을 나타낸 단면도이다.
도 3a를 참조하면, 반도체 기판(102)의 전면에 막 하부 확산층(Diffusion Under Film; DUF)(104)을 형성된다.
이어, 막 하부 확산층(104) 상에 제 1 도전형 에피층(도 1의 106)의 제 1 에피층(134)을 성장시킨다. 이때, 제 1 에피층(134)은 에피택셜(epitaxial) 공정으로 형성한다.
이어, 제 1 에피층(134) 상에 게이트 옥사이드 층(118)이 형성된다. 여기서, 게이트 옥사이드 층(118)은 습식 산화공정으로 형성된다.
이어, 제 1 에피층(134) 상에 하드 마스크 층(138)이 형성된다. 여기서 하드 마스크 층(138)은 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition) 및 ALD(Atom Layer Deposition) 등으로 형성한다. 이때, 하드 마스크층(138)은 SiO2, SiN 또는 Si3N4 중 어느 하나로 형성된다.
도 3b에 도시한 바와 같이 하드 마스크 층(138)을 포토 및 식각 공정으로 제 1 하드 마스크(138a)를 형성한다.
도 3c에 도시한 바와 같이 제 1 하드 마스크(138a)를 등방성 식각공정으로 패터닝 하여 제 1 하드 마스크(138a)보다 얇은 제 2 하드 마스크(138b)를 형성한다. 이때, 등방성 식각은 PHF, BHF 또는 H3PO4 중 어느 하나를 이용하여 식각 한다.
도 3d에 도시한 바와 같이, 제 2 하드 마스크(138b)를 마스크로 이용하여 게이트 옥사이드 층(118)을 포토 및 식각 공정으로 패터닝하여 게이트 옥사이드 패턴(118a)을 형성한다.
도 3e에 도시한 바와 같이, 제 1 에피층(134)상에 선택적으로 제 1 도전형 에피층(도 1의 106)의 제 2 에피층을 성장시킨다. 이때, 제 2 에피층(136)은 에피택셜 공정으로 형성한다.
이러한 본 발명에 제 1 및 제 2 실시 예에 따른 제조방법에 의해 형성된 드레인 확장형 모스 트랜지스터는 드레인 확장 영역에 얇은 게이트 옥사이드 패턴을 형성함으로써, 드레인 확장 영역을 축소시켜 디자인 룰이 감소하게 된다.
또한, 소스 영역과 드레인 영역 사이에 누설 전류 경로를 발생시키는 스냅백현상이 개선됨으로써, 브레이크 다운 전압 특성이 향상되어 누설 전류 특성을 개선할 수 있다.
제 1 및 제 2 실시예에 따른 게이트 옥사이트 패턴(118a)을 형성하는 공정이 완료되면 도 1과 같이 일반적인 반도체 소자 제조 방법으로 게이트 전극(도 1의 122), 소스 및 드레인 영역(도 1의 116, 112) 등이 형성된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
제 1 및 제 2 실시예에 따른 게이트 옥사이트 패턴(118a)을 형성하는 공정이 완료되면 도 1과 같이 일반적인 반도체 소자 제조 방법으로 게이트 전극(도 1의 122), 소스 및 드레인 영역(도 1의 116, 112) 등이 형성된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
삭제
도 1은 본 발명의 실시 예에 따른 드레인 확장형 모스 트랜지스터를 나타낸 도면.
도 2a 내지 도 2d는 본 발명의 제 1 실시 예에 따른 드레인 확장형 모스 트랜지스터의 제조과정을 나타낸 단면도.
도 3a 내지 도 3e는 본 발명의 제 2 실시 예에 따른 드레인 확장형 모스 트랜지스터의 제조과정을 나타낸 단면도.
Claims (7)
- 반도체 기판상에 형성된 하부 확산층을 형성하는 단계와;상기 하부 확산층 상에 형성된 제 1 도전형의 제 1 에피층을 형성하는 단계와;상기 제 1 에피층 상에 게이트 옥사이드 층을 형성하는 단계와;상기 게이트 옥사이드 층을 패터닝하여 게이트 옥사이드 패턴을 형성하는 단계와;상기 제 1 에피층 상에 상기 제 1 도전형의 제 2 에피층을 형성하는 단계와;상기 제 1 및 제 2 에피층 내에 상기 게이트 옥사이드 패턴을 포함하도록 제 2 도전형 웰을 형성하는 단계와;상기 제 2 도전형 웰을 포함하는 상기 반도체 기판 상에 게이트 전극을 형성하는 단계와;상기 게이트 전극 일측의 상기 제 2 에피층 내에 형성된 드레인 영역과, 상기 게이트 전극 타측의 상기 제 2 도전형 웰 내에 소스 영역을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 드레인 확장형 모스 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 게이트 옥사이드 층은 습식 산화공정으로 형성되는 것을 특징으로 하는 드레인 확장형 모스 트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 게이트 옥사이드 층은 감광막(photoresist)을 식각 마스크로 이용하여 상기 얇은 게이트 옥사이드 막이 형성되는 것을 특징으로 하는 드레인 확장형 모스 트랜지스터의 제조방법.
- 반도체 기판상에 형성된 하부 확산층을 형성하는 단계와;상기 하부 확산층 상에 형성된 제 1 도전형의 제 1 에피층을 형성하는 단계와;상기 제 1 에피층 상에 게이트 옥사이드 층을 형성하는 단계와;상기 게이트 옥사이 층 상에 하드 마스크층을 형성하는 단계와;상기 하드 마스크층을 패터닝하여 제 1 하드 마스크를 형성하는 단계와;상기 제 1 하드 마스크를 마스크로 이용하여 게이트 옥사이드 패턴을 형성하는 단계와;상기 제 1 에피층 상에 상기 제 1 도전형의 제 2 에피층을 형성하는 단계와;상기 제 1 및 제 2 에피층 내에 상기 게이트 옥사이드 패턴을 포함하도록 제 2 도전형 웰을 형성하는 단계와;상기 제 2 도전형 웰을 포함하는 상기 반도체 기판 상에 게이트 전극을 형성하는 단계와;상기 게이트 전극 일측의 상기 제 2 에피층 내에 형성된 드레인 영역과, 상기 게이트 전극 타측의 상기 제 2 도전형 웰 내에 소스 영역을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 드레인 확장형 모스 트랜지스터의 제조방법.
- 제 4 항에 있어서,상기 하드 마스크층은 SiO2, SiN 또는 Si3N4 중 어느 하나인 것을 특징으로 하는 드레인 확장형 모스 트랜지스터의 제조방법.
- 제 4 항에 있어서,상기 제 1 하드 마스크를 형성하는 단계는,상기 제 1 하드 마스크를 등방성 식각하여 제 2 하드 마스크를 형성하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 드레인 확장형 모스 트랜지스터의 제조 방법.
- 제 6 항에 있어서,상기 등방성 식각 공정은 PHF, BHF 또는 H3PO 중 어느 하나를 이용하여 형성되는 것을 특징으로 하는 드레인 확장형 모스 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086997A KR100897823B1 (ko) | 2007-08-29 | 2007-08-29 | 드레인 확장형 모스 트랜지스터의 제조방법 |
| US12/197,331 US8143139B2 (en) | 2007-08-29 | 2008-08-25 | Method of fabricating extended drain MOS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086997A KR100897823B1 (ko) | 2007-08-29 | 2007-08-29 | 드레인 확장형 모스 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090022013A KR20090022013A (ko) | 2009-03-04 |
| KR100897823B1 true KR100897823B1 (ko) | 2009-05-15 |
Family
ID=40406066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070086997A KR100897823B1 (ko) | 2007-08-29 | 2007-08-29 | 드레인 확장형 모스 트랜지스터의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8143139B2 (ko) |
| KR (1) | KR100897823B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9044429B2 (en) | 2010-01-15 | 2015-06-02 | The Gillette Company | Personal care compositions comprising a methyl naphthalenyl ketone or a derivative thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190599A (ja) | 2000-12-20 | 2002-07-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006286953A (ja) | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| US7262471B2 (en) | 2005-01-31 | 2007-08-28 | Texas Instruments Incorporated | Drain extended PMOS transistor with increased breakdown voltage |
| KR20080041588A (ko) * | 2006-11-07 | 2008-05-13 | 삼성전자주식회사 | 단채널 효과를 향상시킨 금속 산화물 전계 효과 트랜지스터및 이의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59107583A (ja) * | 1982-12-13 | 1984-06-21 | Fuji Photo Film Co Ltd | 半導体光検出装置の製造方法 |
| TW336349B (en) * | 1997-11-14 | 1998-07-11 | United Microelectronics Corp | Process for producing IC well construction |
| US6573030B1 (en) * | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
| US6924191B2 (en) * | 2002-06-20 | 2005-08-02 | Applied Materials, Inc. | Method for fabricating a gate structure of a field effect transistor |
-
2007
- 2007-08-29 KR KR1020070086997A patent/KR100897823B1/ko not_active IP Right Cessation
-
2008
- 2008-08-25 US US12/197,331 patent/US8143139B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190599A (ja) | 2000-12-20 | 2002-07-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7262471B2 (en) | 2005-01-31 | 2007-08-28 | Texas Instruments Incorporated | Drain extended PMOS transistor with increased breakdown voltage |
| JP2006286953A (ja) | 2005-03-31 | 2006-10-19 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
| KR20080041588A (ko) * | 2006-11-07 | 2008-05-13 | 삼성전자주식회사 | 단채널 효과를 향상시킨 금속 산화물 전계 효과 트랜지스터및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8143139B2 (en) | 2012-03-27 |
| KR20090022013A (ko) | 2009-03-04 |
| US20090057785A1 (en) | 2009-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100974697B1 (ko) | Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법 | |
| KR101575452B1 (ko) | Finfet 디바이스 및 방법 | |
| KR101447320B1 (ko) | 다중 게이트 유전체 계면에 대한 더미 구조 및 방법 | |
| KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
| KR100731054B1 (ko) | 전력용 반도체 소자 및 그의 제조방법 | |
| KR102068395B1 (ko) | 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법 | |
| US8969157B2 (en) | Method of manufacturing semiconductor device having field plate electrode | |
| JP2012253219A (ja) | 半導体装置及びその製造方法 | |
| US8841199B2 (en) | Semiconductor devices and methods of forming the same | |
| KR20150112495A (ko) | 핀 구조의 채널을 갖는 반도체 장치 및 그 제조 방법 | |
| JP4580657B2 (ja) | 半導体装置およびその製造方法 | |
| KR100871976B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20070020919A (ko) | 리세스 채널 어레이 트랜지스터 및 그 제조 방법 | |
| KR101129936B1 (ko) | 라인 타입의 액티브 영역을 갖는 반도체 소자 및 그 제조 방법 | |
| KR100897823B1 (ko) | 드레인 확장형 모스 트랜지스터의 제조방법 | |
| TWI571939B (zh) | 橫向擴散金屬氧化半導體元件及其製造方法 | |
| KR100958809B1 (ko) | 반도체 소자의 제조방법 | |
| JP2012033841A (ja) | 半導体装置及びその製造方法 | |
| KR20080029266A (ko) | 반도체 소자의 제조방법 | |
| KR100982959B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090042585A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100774794B1 (ko) | Ｍｏｓ 트랜지스터의 구조 및 제조방법 | |
| KR100309645B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100685583B1 (ko) | 반도체 소자의 형성 방법 | |
| KR100762895B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120417 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130417 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |