WO2009095173A1 - Verfahren zur herstellung einer halbleiterstruktur - Google Patents

Verfahren zur herstellung einer halbleiterstruktur Download PDF

Info

Publication number
WO2009095173A1
WO2009095173A1 PCT/EP2009/000353 EP2009000353W WO2009095173A1 WO 2009095173 A1 WO2009095173 A1 WO 2009095173A1 EP 2009000353 W EP2009000353 W EP 2009000353W WO 2009095173 A1 WO2009095173 A1 WO 2009095173A1
Authority
WO
WIPO (PCT)
Prior art keywords
sic
substrate
layer
silicon
nitride
Prior art date
Application number
PCT/EP2009/000353
Other languages
English (en)
French (fr)
Inventor
Maik Häberlen
Brian Murphy
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Priority to JP2010544620A priority Critical patent/JP5520836B2/ja
Priority to CN2009801036309A priority patent/CN101933170B/zh
Priority to US12/863,506 priority patent/US8492243B2/en
Publication of WO2009095173A1 publication Critical patent/WO2009095173A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Definitions

  • the invention relates to a method for producing a semiconductor structure, in particular a semiconductor structure for optoelectronics.
  • SiC silicon carbide
  • a 3C-SiC layer is formed by carbonizing the surface of a silicon wafer serving as a donor disk, then bonding the SiC layer of the silicon donor disk to a polycrystalline SiC support disk, and subsequently the rest of the silicon wafer. Donor disk is removed to expose the SiC layer.
  • polycrystalline SiC as the substrate has the advantage that the thermal expansion coefficients of GaN and SiC are relatively close to each other, in contrast to silicon. This can be advantageous for further thermal treatment steps.
  • WO03 / 034484 discloses another process by means of which ion crystalline synthesis ("ion beam synthesis", IBS) can be used to produce thin, monocrystalline silicon carbide layers of the polytype 3C on silicon substrates (IBS 3C-SiC on silicon) in this process by implanting carbon ions into a silicon substrate, thermally treating and ablating the parts of the silicon substrate damaged by the ion implantation.
  • IBS ion crystalline synthesis
  • WO98 / 14986 discloses a method with which two material layers can be separated by irradiation of the interface of these material layers with electromagnetic radiation. The separation is based on the thermal decomposition of one of the two material layers near the interface.
  • this method can be used to produce optoelectronic devices made of GaN or InGaN on sapphire, and subsequently the Sapphirsubstrat by Separate thermal decomposition of GaN or InGaNs near the interface between sapphire and GaN or InGaN.
  • a disadvantage of this laser lift-off method is the restriction to material systems which decompose under the influence of electromagnetic radiation or by thermal action. Furthermore, this technologically complex process requires the use of intensive lasers with wavelengths that are above the energy band gap of the wide band gap semiconductors used.
  • Object of the present invention which is to provide high-quality epitaxial layers for optoelectronics, which avoid the disadvantages of the known in the prior art method.
  • the object of the invention is achieved by a method for producing a semiconductor structure, comprising providing an SC-SiC semiconductor layer structure comprising a monocrystalline 3C-SiC layer produced by implantation of carbon in silicon on a first substrate made of silicon, applying one for the production of Optoelectronic devices suitable epitaxial layer of a nitride compound semiconductor on the 3C-SiC
  • a semiconductor layer structure characterized in that the epitaxial layer of a nitride compound semiconductor is transferred to a second substrate by bonding the nitride layer to a surface of the second substrate and containing the silicon and SiC-containing layers of the 3C-SiC.
  • IBS 3C-SiC also has the advantage over 3C-SiC structures produced by other methods, as well as compared to SiC of other polytypes such as 4H and 6H, that it sufficiently smoothes out solely by means of a CMP polishing and thus can be prepared for a subsequent epitaxy step.
  • the 3C-SiC substrate is preferably formed by implanting carbon ions into a silicon substrate, thermally treating the silicon substrate, thereby forming a buried monocrystalline layer of 3C-SiC at a certain depth of the silicon substrate, subsequently ablating the upper layers of the silicon substrate until the monocrystalline 3C-SiC layer is exposed and then a surface of the exposed 3C-SiC layer is chemo-mechanically polished.
  • silicon wafer is intended to include all silicon
  • silicon wafers having a crystal orientation (100), (110) or (111) and produced from either FZ (floatzone) or CZ (Czochralski) -grown crystals are suitable for this purpose.
  • He is only a single implantation step.
  • no second ion implantation of e.g. Helium ions are provided to create a damask layer.
  • the implantation of carbon ions is preferably carried out at a shallow angle in order to suppress a lattice-guiding effect (the so-called channeling). Therefore, it is particularly preferable to implant the carbon ions at an angle of 1-10 ° to a surface normal of the silicon wafer.
  • the upper silicon layer and the non-random transition region lying above the buried monocrystalline 3C-SiC layer are then removed, preferably by means of a suitable chemical etching step, by gas phase etching or reactive ion etching, by thermal oxidation and subsequent etching or by mechanical or chemical-mechanical removal processes such as Sanding, lapping or polishing.
  • the 3C-SiC layer is then chemo-mechanically polished, preferably with a slurry containing colloidal silicate (silica). Pretreatments of the exposed 3C-SiC layer prior to CMP polishing are not provided. In particular, mechanical pre-polishing and thermal oxidation in combination with the CMP polishing are not provided and also not preferred.
  • the polishing time is preferably less than 30 minutes.
  • Particularly preferred is a polishing time of less than 15 min.
  • Very particularly preferred is a polishing time of less than 5 min.
  • the CMP polishing is preferably carried out at a speed of a polishing plate of 10-100 min "1 .
  • the CMP polishing is preferably carried out at a polishing pressure of greater than or equal to 0.05 bar and less than or equal to 1.0 bar, more preferably at 0.05-0.4 bar and most preferably 0.05-0.2 bar ,
  • a pH of the slurry used can be adjusted by adding, for example, sodium hydroxide (NaOH) to the slurry and is preferably ph 8-11.
  • the CMP polishing is preferably carried out at a polishing temperature ooff 2z0u - 600U ° ⁇ C ⁇ ⁇ ,, büeessüonndueerrye buteivv ⁇ uxrzzuyL ⁇ i ⁇ ⁇ -4u w t üixu. y ⁇ ⁇ .I " ⁇ : ⁇ jCi ⁇ öün ⁇ ra preferably at room temperature.
  • Silicon carbide surface preferably smoothed to a roughness of less than or equal to 0.5nm RMS.
  • an epitaxial layer of a nitride compound semiconductor is then deposited.
  • the epitaxial layer is preferably made of a nitride compound semiconductor selected from a group consisting of aluminum nitride, gallium nitride, indium nitride, gallium aluminum nitride, and gallium indium nitride, or a layered structure comprising one or more nitride compound semiconductors.
  • a nitride compound semiconductor selected from a group consisting of aluminum nitride, gallium nitride, indium nitride, gallium aluminum nitride, and gallium indium nitride, or a layered structure comprising one or more nitride compound semiconductors.
  • the result is preferably a layer structure comprising an epitaxial layer including a nitride compound semiconductor, a monocrystalline 3C-SiC layer, a non-crystalline transition region, and the remaining silicon remainder of the silicon wafer.
  • the second substrate serves to reduce otherwise occurring absorption losses and a higher total Light output than conventional sap LEDs to ensure sapphire or SiC subtractions.
  • the second substrate is preferably metallic and has a reflectivity of 80% or higher, more preferably a reflectivity of 90% or higher.
  • transparent or semi-transparent substrate having a transmission coefficient of 50% or higher, more preferably 80% or higher, and most preferably 90% or higher.
  • the second substrate is preferably a metal alloy having a high thermal conductivity.
  • Particularly preferred is the use of a copper alloy substrate.
  • a substrate that includes transparent or semi-transparent material.
  • This may be, for example, a glass substrate.
  • On the glass substrate may be a transparent oxide layer. Particularly preferred is indium tin oxide.
  • substrates or layers which are electrically conductive and consist of a material which has a high transmission coefficient for the electromagnetic radiation emitted by the LED chips produced on the nitride layer Preference is also given to substrates or layers which are electrically conductive and consist of a material which has a high transmission coefficient for the electromagnetic radiation emitted by the LED chips produced on the nitride layer.
  • ITO indium tin oxide
  • zinc oxide are suitable.
  • the removal of the layers is carried out by mechanical processes such as grinding, lapping or polishing or by wet and dry chemical etching processes such. with TMAH (tetramethyl ammonium hydroxide).
  • mechanical processes such as grinding, lapping or polishing or by wet and dry chemical etching processes such. with TMAH (tetramethyl ammonium hydroxide).
  • TMAH tetramethyl ammonium hydroxide
  • a carrier disk or a film e.g., carbon
  • a carrier disk or a film e.g., carbon
  • a wax or a resin fastener
  • an electrically conductive reflective layer of a metallic material is applied to the GaN layer.
  • a metallic material for example, Ag, Al or Au.
  • This layer can be vapor-deposited, for example.
  • a carbon foil is applied to this layer.
  • a carrier disk is preferably further attached.
  • the carrier disc facilitates the handling of the epitaxial layer during the bonding process.
  • This is essentially a contacting of two surfaces by means of adhesion, hydrophilic / hydrophobic bonding, activation of at least one of the two surfaces to be bonded.
  • a significant advantage of the present invention is that by using ion beam synthesis and the 3C-SiC layer formed therewith, an excellent substrate for subsequent deposition of nitride compound semiconductors is provided which enables a high quality layer of e.g. a group III nitride by means of a simple bonding and simple e.g. To transfer etching or grinding steps to another substrate, wherein the second substrate is preferably selected so that on the group III nitride produced components (LEDs) have a better performance / energy balance.
  • LEDs group III nitride produced components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiterstruktur, umfassend Bereitstellung einer 3C-SiC-Halbleiterschichtstruktur, beinhaltend eine durch Implantation von Kohlenstoff in Silicium erzeugte monokristalline 3C-SiC-Schicht auf einem ersten Substrat aus Silicium, Aufbringen einer zur Erzeugung von optoelektronischen Bauelementen geeigneten epitaktischen Schicht eines Nitridverbindungshalbleiters auf die 3C-SiC Halbleiterschichtstruktur, dadurch gekennzeichnet, dass die epitaktische Schicht eines Nitridverbindungshalbleiters auf ein zweites Substrat übertragen wird, indem die Nitridschicht auf eine Oberfläche des zweiten Substrats gebondet und die Silicium und SiC enthaltenden Schichten der 3C-SiC-Halbleiterschichtstruktur mechanisch oder chemisch abgetragen werden, wobei es sich beim zweiten Substrat um eine Metalllegierung mit hoher Reflektivität von größer oder gleich 80% oder um ein weitgehend transparentes Substrat handelt.

Description

Verfahren zur Herstellung einer Halbleiterstruktur
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterstruktur, insbesondere einer Halbleiterstruktur für die Optoelektronik.
Aus Mangel an großflächigen, einkristallinen Substraten werden Hochleistungs- bzw. optoelektronische Bauelemente aus Halbleitermaterialien mit großer Bandlücke (auch: wide-band- gap-Halbleiter) - wie z.B. GaN, AlGaN oder InGaN -, heute oft heteroepitaktisch auf geeigneten Fremdsubstraten wie z.B. einkristallinem Sapphir oder Siliciumcarbid hergestellt.
Solche Fremdsubstrate können allerdings für die Funktion der darauf hergestellten Bauelemente nachteilige Eigenschaften besitzen. Einige dieser Probleme sind aus CA. Tran et al . , Journal of Crystal Growth 298 (2007) 722 bekannt. Sapphir hat im Vergleich zu anderen Materialien eine relativ geringe Wärmeleitfähigkeit, was dazu führt, dass die Verlustwärme in darauf hergestellten Hochleistungs- bzw. optoelektronischen Bauelementen nur schlecht abgeführt werden kann, was die Bauelementfunktion nachteilig beeinflusst. Außerdem ist bekannt, dass LED-Strukturen, die zunächst auf Sapphir erzeugt wurden, anschließend aber auf ein Substrat aus einer Metall- Legierung übertragen werden, günstigere Eigenschaften hinsichtlich des Wirkungsgrades besitzen.
Die Verwendung von Siliciumcarbid (SiC) als Substrat löst aufgrund der höheren Wärmeleitfähigkeit das Verlustwärme- Problem. Allerdings stehen nur wenige Verfahren zur Verfügung, SiC kostengünstig und auf größeren Substraten zu erzeugen. BuIk-SiC Substrate stehen nur bis zu einem Durchmesser von 100 mm zur Verfügung. US6328796 offenbart ein alternatives Verfahren, bei dem eine 3C-SiC Schicht durch Karbonisieren der Oberfläche einer Siliciumscheibe, die als Donorscheibe dient, erzeugt, die SiC- Schicht der Silicium-Donorscheibe anschließend auf eine Trägerscheibe aus polykristallinem SiC gebondet und nachfolgend der Rest der Silicium-Donorscheibe entfernt wird, um die SiC- Schicht freizulegen. Polykristallines SiC als Substrat zu verwenden hat den Vorteil, dass die thermischen Ausdehnungskoeffizienten von GaN und SiC im Gegensatz zu Silicium relativ nahe beieinander liegen. Dies kann für weitere thermische Behandlungsschritte von Vorteil sein.
Aus WO03/034484 ist ein weiteres Verfahren bekannt, mit dem sich mittels Ionenstrahlsynthese („Ion beam synthesis", IBS) dünne, einkristalline Siliciumcarbidschichten des Polytyps 3C auf Siliciumsubstraten erzeugen lassen (IBS 3C-SiC on Silicon). Die Erzeugung der SiC Schicht erfolgt in diesem Verfahren durch Implantation von Kohlenstoffionen in ein Siliciumsubstrat , thermischer Behandlung und Abtragen der durch die Ionenimplantation beschädigten Teile des Siliciumsubstrats .
Die Oberfläche der derart freigelegten SiC Schicht lässt sich mittels chemo-mechanischer Politur auf eine Rauhigkeit von weniger als 0 , 5nm polieren, vgl. EP 1 727 190 Al, so dass sich anschließend GaN epitaktisch aufwachsen lässt.
In WO98/14986 ist ein Verfahren offenbart, mit dem sich zwei Materialschichten durch Bestrahlung der Grenzfläche dieser Materialschichten mit elektromagnetischer Strahlung trennen lassen. Die Trennung beruht dabei auf der thermischen Zersetzung einer der beiden Materialschichten nahe der Grenzfläche. In der Praxis lässt sich dieses Verfahren dazu nutzen optoelektronische Bauelemente aus GaN bzw. InGaN auf Sapphir herzustellen, und nachfolgend das Sapphirsubstrat durch thermische Zersetzung des GaN bzw. InGaNs nahe der Grenzfläche zwischen Sapphir und GaN bzw. InGaN abzutrennen.
Nachteilig an diesem Laser-Lift-Off-Verfahren ist die Einschränkung auf Materialsysteme, welche sich unter Einfluss elektromagnetischer Strahlung bzw. durch thermische Einwirkung zersetzen. Des Weiteren erfordert dieses technologisch komplexe Verfahren den Einsatz von intensiven Lasern mit Wellenlängen, die energetisch oberhalb der Bandlücke der eingesetzten wide- band-gap-Halbleiter liegen.
Aus der beschriebene Problematik ergab sich die
Aufgabenstellung der vorliegenden Erfindung, die darin besteht, qualitativ hochwertige epitaktische Schichten für die Optoelektronik zur Verfügung zu stellen, die die Nachteile der im Stand der Technik bekannten Verfahren vermeiden.
Die Aufgabe der Erfindung wird gelöst durch ein Verfahren zur Herstellung einer Halbleiterstruktur, umfassend Bereitstellung einer SC-SiC-Halbleiterschichtstruktur, beinhaltend eine durch Implantation von Kohlenstoff in Silicium erzeugte monokristalline 3C-SiC-Schicht auf einem ersten Substrat aus Silicium, Aufbringen einer zur Erzeugung von optoelektronischen Bauelementen geeigneten epitaktischen Schicht eines Nitridverbindungshalbleiters auf die 3C-SiC
HalbleiterschichtStruktur, dadurch gekennzeichnet, dass die epitaktische Schicht eines Nitridverbindungshalbleiters auf ein zweites Substrat übertragen wird, indem die Nitridschicht auf eine Oberfläche des zweiten Substrats gebondet und die Silicium und SiC enthaltenden Schichten der 3C-SiC-
Halbleiterschichtstruktur mechanisch oder chemisch abgetragen werden, wobei es sich beim zweiten Substrat um eine Metalllegierung mit hoher Reflektivität von größer oder gleich 80% oder um ein weitgehend transparentes Substrat handelt. Die Erfinder haben erkannt, dass auch bei z.B. mit GaN epi tdxifcix teil SiC-SLi ukLui."eri das Siliciuϊu oder das poly SiC- Substrat nachteilige Eigenschaften aufweisen, da auch in diesem Fall bei einer in der GaN-Schicht hergestellten Leuchtdiode (LED) ein Teil der emittierten Strahlung vom Substrat absorbiert und somit der Wirkungsgrad gemindert wird.
Unter den verschiedenen zur Verfügung stehenden Verfahren zur Erzeugung von Siliciumcarbidschichten wird die Ionenstrahlsynthese verwendet, da die auf 3C-SiC erzeugten epitaktischen Schichten besonders gute Eigenschaften aufweisen und die Herstellung vergleichsweise günstig ist. So weist IBS- SiC beispielsweise keine Micropipes auf, die in der Optoelektronik als besonders kritisch angesehen werden, zumal sie zu einem Totalausfall von LEDs führen. Außerdem sind die dabei verwendeten Substrate, z.B. Siliciumscheiben, auch in größeren Durchmessern als 100mm verfügbar, aktuell bis zu 300mm. Siliciumscheiben mit Durchmessern von 450mm sind in der Entwicklung.
IBS 3C-SiC hat gegenüber mittels anderer Verfahren erzeugter 3C-SiC-Strukturen sowie gegenüber SiC anderer Polytypen wie 4H und 6H auch den Vorteil, dass es sich allein durch eine CMP- Politur ausreichend glätten und somit für einen nachfolgenden Epitaxieschritt vorbereiten lässt.
Daher wird das 3C-SiC Substrat bevorzugt dadurch erzeugt, dass Kohlenstoffionen in ein Siliciumsubstrat implantiert werden, das Siliciumsubstrat thermisch behandelt wird, wodurch sich in einer bestimmten Tiefe des Siliciumsubstrat eine vergrabene monokristalline Schicht aus 3C-SiC ausbildet, nachfolgend die oberen Schichten des Siliciumsubstrats abgetragen werden, bis die monokristalline 3C-SiC-Schicht freigelegt ist und anschließend eine Oberfläche der freigelegten 3C-SiC-Schicht chemo-mechanisch poliert wird. Der Begriff Siliciumscheibe soll alle Silicium beinhaltenden
Schβxbeii , U.Ϊ-Θ Sich dάZ u ΘXQ'ϊlöϊϊ , CiU ΪT C Il Implantation VOiI
Kohlenstoff vergrabene Siliciumcarbidschichten zu erzeugen, umfassen.
Es ist bekannt, dass sich hierfür Siliciumscheiben eignen, die eine Kristallorientierung (100) , (110) oder (111) aufweisen und entweder aus FZ (Floatzone)- oder aus CZ (Czochralski) - gewachsenen Kristallen hergestellt wurden.
Die verwendeten Siliciumscheiben weisen vorzugsweise einen Durchmesser von 50mm, 100mm, 150mm, 200mm, 300mm oder 450mm auf .
Durch die Implantation von Kohlenstoffionen in eine
Siliciumscheibe, die vorzugsweise unter einem Winkel von 0-20° zu einer Oberflächennormale der Siliciumscheibe erfolgt, und die nachfolgende thermische Behandlung, die vorzugsweise bei einer Temperatur von 1050-1400 0C für eine Dauer von 2-20 Stunden erfolgt, bilden sich in der Siliciumscheibe eine vergrabene monokristalline 3C-SiC-Schicht sowie nichtkristalline Übergangsregionen oberhalb und unterhalb dieser Siliciumcarbidschicht . Die Übergangsregionen beinhalten SiC-Präzipitate verschiedener Polytypen, amorphes polykristallines SiC und Silicium. Die obere Übergangsregion umfasst außerdem eine Vielzahl implantationsbedingter Defekte.
Er erfolgt nur ein einziger Implantationsschritt. Insbesondere ist im Gegensatz zu WO03 /034484 keine zweite Ionenimplantation von z.B. Heliumionen vorgesehen, um eine Damageschicht zu erzeugen.
Die Implantation von Kohlenstoffionen erfolgt vorzugsweise unter einem flachen Winkel, um einen Gitterführungseffekt (das sog. Channeling) zu unterdrücken. Daher ist es besonders bevorzugt, die Kohlenstoffionen unter einem Winkel von 1-10° zu einer Oberflächennormale der Siliciumscheibe zu implantieren. Die obere Siliciumschicht sowie die über der vergrabenen monokristallinen 3C-SiC Schicht liegende nichtkπstaiiine Übergangsregion werden anschließend entfernt, vorzugsweise mittels eines geeigneten chemischen Ätzschrittes, durch Gasphasenätzen oder reaktivem Ionenätzen, mittels thermischer Oxidation und nachfolgendem Ätzen oder auch durch mechanische bzw. chemisch-mechanische Abtragsprozesse wie Schleifen, Läppen oder Polieren.
Dadurch wird die vergrabene monokristalline 3C-SiC-Schicht freigelegt .
Die 3C-SiC-Schicht wird dann vorzugsweise mit einem Slurry, das Kolloid-Silicat (Kieselerde) beinhaltet, chemo-mechanisch poliert. Vorbehandlungen der freigelegten 3C-SiC-Schicht vor der CMP-PoIitur sind nicht vorgesehen. Insbesondere sind mechanische Vorpolitur und thermische Oxidation in Kombination mit der CMP-Politur nicht vorgesehen und auch nicht bevorzugt.
Die Polierzeit beträgt vorzugsweise weniger als 30 min.
Besonders bevorzugt ist eine Polierzeit von weniger als 15 min.
Ganz besonders bevorzugt ist eine Polierzeit von weniger als 5 min .
Die CMP-Politur erfolgt vorzugsweise bei einer Drehzahl eines Poliertellers von 10-100 min"1.
Die CMP-Politur wird vorzugsweise bei einem Polierdruck von größer oder gleich 0,05 bar und kleiner oder gleich 1,0 bar durchgeführt, besonders bevorzugt bei 0,05-0,4 bar und ganz besonders bevorzugt 0,05-0,2 bar.
Ein pH-Wert des verwendeten Slurry kann durch Zugabe beispielsweise von Natronlauge (NaOH) zum Slurry eingestellt werden und beträgt vorzugsweise ph 8-11. Die CMP-Politur erfolgt vorzugsweise bei einer Poliertemperatur vvoonn 2z0u--600U°~Cι~,, büeessüonndueerrye buteivvυuxrzzuyL ύθi ^υ-4uwt üixu. y~α.I"±:ώ jCiβöünαβra bevorzugt bei Raumtemperatur.
Durch die CMP-Politur wird die freigelegte
Siliciumcarbidoberflache vorzugsweise bis auf eine Rauhigkeit von kleiner oder gleich 0,5nm RMS geglättet.
Es können niedrige Rauhigkeitwerte bis zu 0,lnm RMS erreicht werden.
Auf eine Oberfläche der 3C-SiC-Schicht wird anschließend eine epitaktische Schicht aus einem Nitridverbindungshalbleiter abgeschieden .
Die epitaktische Schicht besteht vorzugsweise aus einem Nitridverbindungshalbleiter, ausgewählt aus einer Gruppe bestehend aus Aluminiumnitrid, Galliumnitrid, Indiumnitrid, Galliumaluminiumnitrid und Galliumindiumnitrid, oder um eine Schichtstruktur, umfassend einen oder mehrere Nitridverbindungshalbleiter .
Die Verwendung von Zinkoxid ist ebenfalls bevorzugt. Allerdings ist dieses Material relativ teuer.
Dabei resultiert vorzugsweise eine Schichtstruktur, umfassend eine einen Nitridverbindungshalbleiter beinhaltende epitaktische Schicht, eine monokristalline 3C-SiC-Schicht , eine nichtkristalline Übergangsregion sowie den verbleibenden Silicium-Rest der Siliciumscheibe .
Daraufhin wird die z.B. aus einem Nitridverbindungshalbleiter bestehende epitaktische Schicht auf ein zweites Substrat übertragen .
Das zweite Substrat dient dazu, sonst auftretende Absorptionsverluste zu vermindern und insgesamt einen höheren Licht-Output als bei herkömmlichen GaN-LEDs auf Sapphir oder SiC-Substracen zu gewährleisten.
Das zweite Substrat ist vorzugsweise metallisch und weist eine Reflektivität von 80% oder höher, besonders bevorzugt eine Reflektivität von 90% oder höher auf.
Es eignet sich jedoch auch transparentes oder semitransparentes Substrat mit einem Transmissionskoeffizienten von 50% oder höher, besonders bevorzugt 80% oder höher und ganz besonders bevorzugt 90% oder höher.
Beim zweiten Substrat handelt es sich vorzugsweise um eine Metalllegierung mit einer hohen Wärmeleitfähigkeit.
Besonders bevorzugt ist die Verwendung eines Substrats aus einer Kupferlegierung.
Ebenfalls geeignet sind Ag, Al und Au (Silber, Aluminium, Gold) .
Geeignet ist auch die Verwendung eines Substrats, das transparentes oder semi-transparentes Material beinhaltet.
Dabei kann es sich zum Beispiel um ein Glassubstrat handeln.
Auf dem Glassubstrat kann sich eine transparente Oxidschicht befinden. Besonders bevorzugt ist Indium-Zinn-Oxid.
Bevorzugt sind auch Substrate oder Schichten, die elektrisch leitfähig sind und aus einem Material bestehen, das einen hohen Transmissionskoeffizienten für die von den auf der Nitridschicht erzeugten LED-Chips emittierte elektromagnetische Strahlung aufweist. Insbesondere eignen sich Indium-Zinn-Oxid (ITO) oder Zinkoxid.
Ebenfalls bevorzugt sind transparente KunststoffSubstrate oder auch transparenten, strukturierte Substrate. Die Übertragung der epitaktischen ScjhichL erfolgt vorzugsweise durch Bonden der gesamten epitaxierten 3C-SiC-Schichtstruktur mit ihrer epitaxierten Oberfläche auf das zweite Substrat und anschließendem Abtragen aller Schichten der 3C-SiC-
Schichtstruktur, die Silicium oder Siliciumcarbid beinhalten, so dass nur noch die zuvor epitaktisch abgeschiedene Schicht (Nitrid) auf dem zweiten Substrat verbleibt.
Das Abtragen der Schichten erfolgt durch mechanische Prozesse wie Schleifen, Läppen oder Polieren oder durch nass- und trockenchemische Ätzprozesse wie z.B. mit TMAH (Tetramethlyammoniumhydroxid) .
Besonders bevorzugt ist es, die Silicium oder Siliciumcarbid enthaltenden Schichten bereits vor dem Übertragen der epitaktischen Schicht auf das zweite Substrat zu entfernen, wobei sich auch hierfür mechanische, chemische oder eine Kombination aus mechanischen und chemischen Prozessen eignen.
In diesem Fall wird jedoch zuvor eine Trägerscheibe oder eine Folie (z.B. Karbon) auf die epitaktische Schicht der Schichtstruktur geklebt. Zur Befestigung eignet sich beispielsweise ein Wachs oder ein Harz (Befestigungsmittel) . Es sollte sich um Material handeln, dass sich später in einem Lösungsmittel wie z.B. in Aceton relativ leicht lösen lässt.
Besonders bevorzugt ist es, zunächst eine elektrisch leitfähige reflektierende Schicht aus einem metallischen Material auf die GaN-Schicht aufzubringen. Dazu eignen sich beispielsweise Ag, Al oder Au. Diese Schicht lässt sich beispielsweise aufdampfen. Anschließend wird auf diese Schicht eine Karbonfolie aufgebracht. Zur weiteren Stabilisierung und wegen leichterem Handling wird vorzugsweise des Weiteren eine Trägerscheibe befestigt.
Die Trägerscheibe erleichtert das Handling der epitaktischen Schicht beim Bondingprozess . NclCli ÄuÜlji xiiy βϊi dtsIT Ti'ciy ei tsulieiLic: und und Siliciumcarbid enthaltenden Schichten der epitaxierten 3C- SiC-Schichtstruktur wird die epitaktische Schicht auf ein zweites Substrat gebondet .
Das Bonden selbst erfolgt nach einer beliebigen der in der Halbleiterindustrie seit langem bekannten Bondingmethoden.
Dabei handelt es sich im wesentlichen um ein Inkontaktbringen zweier Oberflächen mittels Adhäsion, hydrophilem/hydrophobem Bonden, Aktivierung wenigstens einer der beiden zu bondenden Oberflächen.
Verschiedene dieser Methoden sind in Q. Y. Tong und U. Goesele, „Semiconductor Wafer Bonding", (Science and Technology), Wiley Interscience Publications, detailliert beschrieben.
Anschließend wird das Befestigungsmittel gelöst und die Trägerscheibe von der gebondeten Schicht entfernt.
Es verbleibt die zuvor auf 3C-SiC epitaktisch abgeschiedene Nitrid-Schicht, die mit dem zweiten Substrat verbunden ist.
Ein wesentlicher Vorteil der vorliegenden Erfindung ist darin zu sehen, dass durch die Verwendung der Ionenstrahlsynthese und der damit erzeugten 3C-SiC-Schicht ein hervorragendes Substrat für die nachfolgende Abscheidung von Nitridverbindungshalbleitern zur Verfügung gestellt wird, das es ermöglicht, eine qualitativ hochwertige Schicht z.B. eines Gruppe III-Nitrides mittels eines einfachen Bonding- und einfacher z.B. Ätz- oder Schleifschritte auf ein anderes Substrat zu übertragen, wobei das zweite Substrat vorzugsweise so ausgewählt wird, dass auf dem Gruppe III-Nitrid erzeugte Bauelemente (LEDs) eine bessere Performance/Energiebilanz zeigen.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Halbleiterstruktur, umfassend Bereitstellung einer SC-SiC-Halbleiterschichtstruktur, beinhaltend eine durch Implantation von Kohlenstoff in
Silicium erzeugte monokristalline 3C-SiC-Schicht auf einem ersten Substrat aus Silicium, Aufbringen einer zur Erzeugung von optolektronischen Bauelementen geeigneten epitaktischen Schicht eines Nitridverbindungshalbleiters auf die 3C-SiC Halbleiterschichtstruktur, dadurch gekennzeichnet, dass die epitaktische Schicht eines Nitridverbindungshalbleiters auf ein zweites Substrat übertragen wird, indem die Nitridschicht auf eine Oberfläche des zweiten Substrats gebondet und die Silicium und SiC enthaltenden Schichten der 3C-SiC- Halbleiterschichtstruktur mechanisch oder chemisch abgetragen werden, wobei es sich beim zweiten Substrat um eine Metalllegierung mit hoher Reflektivität von größer oder gleich 80% oder um ein weitgehend transparentes Substrat handelt .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es sich beim Siliciumsubstrat um eine Scheibe aus Floatzone- gewachsenem Siliciummaterial handelt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es sich beim Siliciumsubstrat um eine Scheibe aus Czochralski- gewachsenem Siliciummaterial handelt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die 3C-SiC Halbleiterschichtstruktur erzeugt wird, indem nach einer Implantation von Kohlenstoffionen in eine bestimmte Tiefe des Siliciumsubstrats dieses thermisch behandelt wird, wodurch sich in einer bestimmten Tiefe der Siliciumscheibe eine vergrabene monokristalline Schicht aus 3C-SiC ausbildet, nachfolgend die über der vergrabenen 3C-SiC Schicht liegenden Schichten abgetragen werden, bis die monokristailine 3C-SiC- Schicht freigelegt ist und anschließend die freigelegte Oberfläche der monokristallinen 3C-SiC-Schicht chemo- mechanisch poliert wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass durch die CMP-Politur die freigelegte 3C-SiC Schicht auf eine Oberflächenrauhigkeit von 0,05-0,5nm RMS geglättet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der auf der 3C-SiC-Schicht abgeschiedene Nitridverbindungshalbleiter ausgewählt wird aus einer Gruppe bestehend aus Aluminiumnitrid, Galliumnitrid, Indiumnitrid, Galliumaluminiumnitrid und Galliumindiumnitrid.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das zweite Substrat aus einem Metall oder einer Metalllegierung besteht.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das zweite Substrat aus einer Kupferlegierung besteht.
9. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass es sich beim zweiten Substrat um ein Glassubstrat handelt.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass vor dem Abtragen der Silicium und Siliciumcarbid enthaltenden Schichten der epitaxierten 3C- SiC-Schichtstruktur eine Trägerscheibe oder eine Folie auf die epitaktische Schicht der 3C-SiC-Schichtstruktur geklebt wird, wobei zur Befestigung Material verwendet wird, welches sich nach dem Bonden der epitaktischen Schicht auf das zweite Substrat leicht lösen lässt, um die Trägerscheibe oder die t'olie von der epitaktischen Schicht zu entfernen.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Abtragen der Silicium und Siliciumcarbid enthaltenden Schichten der 3C-SiC-Schichtstruktur durch mechanische Prozesse wie Schleifen, Läppen oder Polieren oder durch nass- und trockenchemische Ätzprozesse oder durch eine Kombination aus mechanischem und chemischem Abtrag erfolgt.
PCT/EP2009/000353 2008-01-30 2009-01-21 Verfahren zur herstellung einer halbleiterstruktur WO2009095173A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010544620A JP5520836B2 (ja) 2008-01-30 2009-01-21 半導体構造の製造方法
CN2009801036309A CN101933170B (zh) 2008-01-30 2009-01-21 生产半导体结构的方法
US12/863,506 US8492243B2 (en) 2008-01-30 2009-01-21 Method for the production of a semiconductor structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008006745.8 2008-01-30
DE102008006745A DE102008006745B3 (de) 2008-01-30 2008-01-30 Verfahren zur Herstellung einer Halbleiterstruktur

Publications (1)

Publication Number Publication Date
WO2009095173A1 true WO2009095173A1 (de) 2009-08-06

Family

ID=40597847

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/000353 WO2009095173A1 (de) 2008-01-30 2009-01-21 Verfahren zur herstellung einer halbleiterstruktur

Country Status (8)

Country Link
US (1) US8492243B2 (de)
JP (1) JP5520836B2 (de)
KR (1) KR20100091261A (de)
CN (1) CN101933170B (de)
DE (1) DE102008006745B3 (de)
SG (1) SG187512A1 (de)
TW (1) TWI424500B (de)
WO (1) WO2009095173A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5831763B2 (ja) * 2012-09-05 2015-12-09 クアーズテック株式会社 窒化物半導体自立基板の製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
CN103984181B (zh) 2014-03-12 2017-02-15 京东方科技集团股份有限公司 一种液晶透镜及显示装置
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP6645408B2 (ja) * 2016-12-09 2020-02-14 信越半導体株式会社 シリコン単結晶製造方法及びシリコン単結晶ウェーハ
JP2018101721A (ja) * 2016-12-21 2018-06-28 株式会社ニューフレアテクノロジー 気相成長方法
CN107658211A (zh) * 2017-09-15 2018-02-02 厦门三安光电有限公司 一种半导体晶片的制作方法
EP3503163A1 (de) * 2017-12-21 2019-06-26 EpiGan NV Verfahren zur herstellung einer siliciumcarbidfolie auf einem siliciumsubstrat
DE102019203696B4 (de) * 2019-03-19 2022-02-24 Albert-Ludwigs-Universität Freiburg Transparente Mehrschichtanordnung und Herstellungsverfahren
EP4135006A1 (de) 2021-08-13 2023-02-15 Siltronic AG Verfahren zur herstellung eines substratwafers zum darauf erstellen von gruppe-iii-v-vorrichtungen und substratwafer zum darauf erstellen von gruppe-iii-v-vorrichtungen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034484A2 (en) * 2001-10-12 2003-04-24 Wacker Siltronic Ag A method for forming a layered semiconductor structure and corresponding structure
US20040104390A1 (en) * 2002-01-28 2004-06-03 Masahiko Sano Nitride semiconductor element with a supporting substrate and a method for producing a nitride semiconductor element
WO2005091391A1 (en) * 2004-03-18 2005-09-29 Showa Denko K.K. Group iii nitride semiconductor light-emitting device and method of producing the same
EP1727190A1 (de) * 2005-05-25 2006-11-29 Siltronic AG Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
EP1901345A1 (de) * 2006-08-30 2008-03-19 Siltronic AG Mehrlagiger Halbleiterwafer und entsprechendes Verfahren

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2701641A (en) * 1952-11-26 1955-02-08 Stamicarbon Method for cleaning coal
GB772303A (en) * 1954-09-20 1957-04-10 Smidth & Co As F L Improvements in the separation of slurries into fractions of differing particle content
GB1527794A (en) * 1976-01-28 1978-10-11 Nat Res Dev Cyclone separator
US4783272A (en) * 1987-08-28 1988-11-08 Atlantic Richfield Company Removing solids from process separator vessels
US5252613A (en) * 1992-12-18 1993-10-12 Exxon Research & Engineering Company Enhanced catalyst mixing in slurry bubble columns (OP-3723)
JPH0765414A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 情報記録用媒体
US5352615A (en) * 1994-01-24 1994-10-04 Motorola, Inc. Denuding a semiconductor substrate
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6258699B1 (en) * 1999-05-10 2001-07-10 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a permanent subtrate of transparent glass or quartz and the method for manufacturing the same
US6406750B1 (en) * 1999-05-28 2002-06-18 Osaka Municipal Government Process of forming catalyst nuclei on substrate, process of electroless-plating substrate, and modified zinc oxide film
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
JP3875867B2 (ja) * 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US7596849B1 (en) * 2003-06-11 2009-10-06 Triquint Semiconductor, Inc. Method of assembling a wafer-level package filter
US7559680B2 (en) * 2003-09-04 2009-07-14 Sensitile Systems Llc Light system with stacked light pipe structure
US7430355B2 (en) * 2003-12-08 2008-09-30 University Of Cincinnati Light emissive signage devices based on lightwave coupling
JP2006019648A (ja) 2004-07-05 2006-01-19 Takashi Suemasu 鉄シリサイド発光素子及びその製造方法
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
US20060151801A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Light emitting diode with thermo-electric cooler
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
EP1961711A4 (de) * 2005-11-21 2011-02-16 Panasonic Corp Glaszusammensetzung und anzeigetafel unter verwendung davon
JP4976058B2 (ja) * 2006-06-06 2012-07-18 株式会社オハラ 結晶化ガラスおよび結晶化ガラスの製造方法
US7851333B2 (en) * 2007-03-15 2010-12-14 Infineon Technologies Ag Apparatus comprising a device and method for producing it
US20090040418A1 (en) * 2007-08-10 2009-02-12 E. I. Dupont De Nemours And Company LED device and back panel of liquid crystal display
TW200915505A (en) * 2007-09-29 2009-04-01 Kinik Co Packaging carrier with high heat-dissipation and method for manufacturing the same
TWI431727B (zh) * 2008-04-03 2014-03-21 Kinik Co 用於承載電子元件之載板結構及其製作方法
KR101221871B1 (ko) * 2009-12-07 2013-01-15 한국전자통신연구원 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003034484A2 (en) * 2001-10-12 2003-04-24 Wacker Siltronic Ag A method for forming a layered semiconductor structure and corresponding structure
US20040104390A1 (en) * 2002-01-28 2004-06-03 Masahiko Sano Nitride semiconductor element with a supporting substrate and a method for producing a nitride semiconductor element
WO2005091391A1 (en) * 2004-03-18 2005-09-29 Showa Denko K.K. Group iii nitride semiconductor light-emitting device and method of producing the same
EP1727190A1 (de) * 2005-05-25 2006-11-29 Siltronic AG Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
EP1901345A1 (de) * 2006-08-30 2008-03-19 Siltronic AG Mehrlagiger Halbleiterwafer und entsprechendes Verfahren

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DORSAZ J ET AL: "First InGaN/GaN thin film LED using SiCOI engineered substrate", PHYSICA STATUS SOLIDI (C), WILEY - VCH VERLAG, BERLIN, DE, vol. 3, no. 6, 1 June 2006 (2006-06-01), pages 2227 - 2230, XP007902947, ISSN: 1610-1634 *
ITO Y ET AL: "Ion beam synthesis of 3C-SiC layers in Si and its application in buffer layer for GaN epitaxial growth", APPLIED SURFACE SCIENCE, ELSEVIER, AMSTERDAM, NL, vol. 238, no. 1-4, 15 November 2004 (2004-11-15), pages 159 - 164, XP004580803, ISSN: 0169-4332 *
MORITA D ET AL: "HIGH OUTPUT POWER 365 NM ULTRAVIOLET LIGHT EMITTING DIODE OF GAN-FREE STRUCTURE", JAPANESE JOURNAL OF APPLIED PHYSICS, JAPAN SOCIETY OF APPLIED PHYSICS, TOKYO,JP, vol. 42, no. 12B, PART 02, 15 December 2002 (2002-12-15), pages L1434 - L1436, XP001162409, ISSN: 0021-4922 *

Also Published As

Publication number Publication date
JP2011512649A (ja) 2011-04-21
CN101933170A (zh) 2010-12-29
CN101933170B (zh) 2013-03-27
SG187512A1 (en) 2013-02-28
KR20100091261A (ko) 2010-08-18
US20100291756A1 (en) 2010-11-18
JP5520836B2 (ja) 2014-06-11
DE102008006745B3 (de) 2009-10-08
TWI424500B (zh) 2014-01-21
US8492243B2 (en) 2013-07-23
TW200933736A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
DE102008006745B3 (de) Verfahren zur Herstellung einer Halbleiterstruktur
EP1727190A1 (de) Halbleiter-Schichtstruktur und Verfahren zur Herstellung einer Halbleiter-Schichtstruktur
US8492244B2 (en) Methods for relaxation and transfer of strained layers and structures fabricated thereby
DE602004008941T2 (de) Verfahren zur herstellung einer epitaktischen schicht
EP2011142B1 (de) Verfahren zur herstellung eines verbundsubstrats
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
DE112016002170T5 (de) Verfahren zum Herstellen von Diamant/Halbleiter Verbundsubstraten
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
JP5713921B2 (ja) ひずみ材料層の緩和および転写
DE112010001477B4 (de) Verfahren zum Anpassen des Gitterparameters einer Keimschicht aus verspanntem Material
DE202022101103U1 (de) Verbundhalbleiter-Schichtstruktur
DE112013006244B4 (de) Verfahren zur Herstellung einer Verbundstruktur
JP5505845B2 (ja) 歪み層緩和のための硬化層
DE102018210658B4 (de) Verfahren zum Bonden von zumindest einem Wafer und Substrat mit einem darauf befindlichen Wafer
DE102011014845A1 (de) Licht emittierendes Halbleiterbauteil
DE102017101333B4 (de) Halbleiter und verfahren zur herstellung eines halbleiters
DE10308646B4 (de) Halbleitersubstrat für optoelektronische Bauelemente und Verfahren zu dessen Herstellung
DE202024100459U1 (de) Verbundhalbleitersubstrate

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980103630.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09707097

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12863506

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107016147

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010544620

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09707097

Country of ref document: EP

Kind code of ref document: A1