CN107658211A - 一种半导体晶片的制作方法 - Google Patents
一种半导体晶片的制作方法 Download PDFInfo
- Publication number
- CN107658211A CN107658211A CN201710830314.8A CN201710830314A CN107658211A CN 107658211 A CN107658211 A CN 107658211A CN 201710830314 A CN201710830314 A CN 201710830314A CN 107658211 A CN107658211 A CN 107658211A
- Authority
- CN
- China
- Prior art keywords
- chamfering
- chip
- epitaxial layer
- semiconductor
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000005516 engineering process Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000007493 shaping process Methods 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 14
- 229910001651 emery Inorganic materials 0.000 abstract description 8
- 238000005498 polishing Methods 0.000 abstract description 4
- 238000012545 processing Methods 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 23
- 238000010586 diagram Methods 0.000 description 9
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012634 fragment Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种半导体晶片的制作方法，在晶片生长完外延层后，由于外延沉积的特性，在外延层边缘存在外延凸起，利用新型打磨砂轮消除晶片的外延凸起，进一步对晶片边缘进行倒角，之后进行半导体芯片工艺，消除外延凸起后的晶片在芯片工艺中体现出更良好的加工特性。
Description
技术领域
本发明涉及一种半导体晶片的制作方法，特别是包括对外延层倒角的方法，同时适用于其他功率型半导体器件。
背景技术
在半导体工艺的外延成长时，因为承载盘的盘口设计比衬底片源高,造成气流在衬底片源边缘时间较长,因此边缘外延材料堆积较晶片的其他地区高，形成外延凸起，而外延凸起的不规整特性在半导体的芯片工艺中会造成不良影响，降低半导体芯片的加工精度和良率。
发明内容
为解决以上技术问题，一方面，本发明提供一种半导体芯片的制作工艺，包括步骤：
（1）提供用于生长半导体外延层的衬底；
（2）在外延设备承载装置中，于衬底上生长外延层，制作成外延层晶片；
（3）对外延层晶片的边缘进行倒角，倒角前晶片的边缘存在外延凸起部，在圆边倒角时，晶片跟砂轮同时旋转，如果晶片存在平边，那么对晶片的平边也进行倒角；
（4）在外延层晶片进行芯片工艺。
根据本发明，优选的，所述倒角切削量小于10μm，所述切削量即倒角砂轮相对原晶片边缘的水平方向进给量。
根据本发明，优选的，所述倒角量切削量为4μm~6μm。既可以很好的消除晶片上的外延凸起，又避免伤害到需要保留的外延层，避免损伤外延层、降低半导体器件的效能。
根据本发明，优选的，所述倒角面幅为60-120μm。既可以很好的消除晶片上的外延凸起，又避免伤害到需要保留的外延层，避免损伤外延层、降低半导体器件的效能。
根据本发明，优选的，所述倒角，是利用倒角砂轮进行的，倒角砂轮在圆边运动线速度5-8 mm/s，倒角砂轮在平边运动线速度2-4 mm /s，既保证了倒角效率又避免过快速度造成的毛边或者崩边异常。
根据本发明，优选的，所述倒角砂轮的工作面为T型或者R型砂轮，即梯形状或者弧状。
另一方面，本发明还提供了一种半导体晶片，至少包括外延层和衬底，其特征在于，所述边缘具有平滑的倒角，所述倒角的区域至少包括外延层。
根据本发明，优选的，所述外延层的制作过程包括半导体材料沉积的。
根据本发明，优选的，所述倒角为圆角，圆角半径为0.05-0.2mm。
根据本发明，优选的，所述晶片具有平边和圆边，平边与圆边之间具有过渡圆角。
根据本发明，优选的，所述平边与圆边之间的过渡圆角半径为0.05-0.2mm。
根据本发明，优选的，所述芯片边缘的外延层或/和衬底边缘具有平滑的倒角。
根据本发明提供的晶片，进行切割加工后，得到一种半导体芯片结构，至少包括外延层，所述芯片边缘的外延层或/和芯片边缘的衬底具有平滑的倒角。
根据本发明，优选的，所述芯片倒角为竖直面的倒角。
根据本发明，优选的，所述芯片倒角为圆角，圆角半径为0.05-0.2mm。
本发明还设计了一款用于晶片倒角的砂轮，所述制作设备对半导体芯片的外延层进行倒角，包括开口为弧状或梯形状的成型倒角砂轮。
本发明的有益效果是，解决了背景技术中的问题，借用本发明的晶片倒角工艺，消除边缘凸起，降低芯片制程因为晶圆厚度不规则，造成的各种芯片制作的精度问题。本发明的其他有益效果将在实施例中进一步描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1 实施例1的工艺流程示意图；
图2 生长完外延层的晶片示意图；
图3 砂轮倒角示意图；
图4 工艺破片率比对示意图；
图5 工艺TTV（总幅度偏差）比对示意图；
图6 引入倒角工艺前后比对示意图；
图7 倒角后半导体晶片示意图；
图8 对过渡区域倒角后的半导体晶片示意图；
图9 倒角后半导体芯片结构示意图；
图10 倒角砂轮结构示意图。
具体实施方式
下面结合示意图对本发明的进行详细的描述，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
实施例1
参看图1，本发明提供一种半导体芯片的制作工艺，包括步骤：
（1）提供用于生长半导体外延层的衬底，本实施例的衬底为具有平边的圆片，圆片的材料例如选用蓝宝石或者硅；
（2）在外延设备承载装置中，于衬底上生长外延层，例如在MOCVD设备的石墨盘中，沉积制作成具有外延层晶片，如图2中的阴影处，制得的外延层晶片具有外延凸起部；
（3）参看图3，利用成型倒角砂轮对外延层晶片的边缘进行倒角，倒角砂轮的工作面可以选用T型或者R型，根据实际制作效果，相对来说图中的R型砂轮处理后的晶片芯片制作良率更佳，原因是弧状的砂轮降低了倒角时候的冲击力，倒角切削量小于10μm，优选为4-6μm，本实施例采用5μm，所述切削量即倒角砂轮相对原晶片边缘直径方向的进给量。在圆边倒角时，砂轮的线速度为5-8mm/s，晶片跟砂轮同时旋转。本实施例的晶片存在平边，那么对晶片的平边也进行一道倒角工艺，倒角的线速度为2-4mm/s。如图4所示，倒角后的外延片具有倒角面幅，面幅为60-120μm；
（4）在外延层晶片上进行例如包括光罩、蒸镀、减薄抛光、切割等芯片工艺，将晶片制成芯片。
参看图4，，经减薄抛光后，倒角晶片非人为破片率较未倒角晶片降低0.06%，可以看出倒角后的晶片相对未对外延凸起倒角的晶片来说更不易在芯片加工过程中破裂。
参看图5，芯片工艺中包括从陶瓷盘上下蜡的工艺环节，倒角晶片下蜡后厚度TTV（总幅度偏差）≤5μm的片源数量（73.10%）高于未倒角（63.86%），且倒角下蜡后TTV＞5μm的片源数量明显低于未倒角的，说明倒角后的晶片经过减薄抛光后可以得到更好的厚度均匀性。
参看图6，根据芯片切割工艺的统计，经过在引入12月倒角后的小尺寸芯片（例如100μm厚度，4μm*6μm规格的芯片），裂片的双晶比例相较未倒角的芯片明显下降。
实施例2
结合图7和图8，本实施例提供一种具有倒角的半导体晶片，半导体晶片至少由外延层和衬底组成，外延层的制作过程包括半导体材料沉积，半导体晶片在边缘位置的外延层上具有平滑倒角，为了充分消除外延生长时遗留的外延凸起，倒角也可以进一步延伸到衬底上。倒角为圆弧面，圆弧面倒角的半径为0.05-0.2mm。
实施例3
参看图9，本实施例提供一种具有倒角的半导体芯片结构，至少具有半导体外延层和衬底，以半导体为发光二极管为例，外延层包括第一半导体层、活性层和第二半导体层，第一半导体层上具有第一电极，第二半导体层上具有第二电极，芯片边缘的外延层或/和芯片边缘的衬底具有平滑的倒角，倒角为圆角，圆角半径为0.05-2mm。
实施例4
结合图3和图10，本实施例提供一种用于半导体晶片倒角的制作设备，对半导体芯片的外延层进行倒角，制作设备包括开口为弧状或梯形状的成型倒角砂轮。所述砂轮具有复数个开口，可以同时对多个半导体晶片进行倒角，具有很高的倒角效率。本实施例的制作设备适用于包括中小微尺寸产品在内的各型号芯片，面幅均匀且可根据倒角要求来补正，没有边缘毛刺，如果采用弧状砂轮则对位精度高，降低外延层损伤风险，倒角砂轮磨损均匀，砂轮使用寿命长，降低了半导体晶片的生产成本。
尽管已经描述本发明的示例性实施例，但是理解的是，本发明不应限于这些示例性实施例而是本领域的技术人员能够在如下文的权利要求所要求的本发明的精神和范围内进行各种变化和修改。
Claims (14)
1.一种半导体芯片的制作工艺，包括步骤：
提供衬底；
在衬底上生长外延层，制作得外延层晶片；
对外延层晶片进行倒角；
在外延层晶片进行芯片工艺。
2.根据权利要求1所述的一种半导体芯片的制作工艺，其特征在于：所述倒角的切削量小于10μm。
3.根据权利要求1所述的一种半导体芯片的制作工艺，其特征在于：所述倒角的面幅为60-120μm。
4.根据权利要求1所述的一种半导体芯片的制作工艺，其特征在于：所述倒角，是利用倒角砂轮进行的，倒角砂轮在圆边运动线速度5-8 mm/s。
5.根据权利要求4所述的一种半导体芯片的制作工艺，其特征在于：所述倒角砂轮的工作面为梯形状或者弧状。
6.一种半导体晶片，至少包括外延层和衬底，其特征在于，所述边缘具有平滑的倒角，所述倒角的区域至少包括外延层。
7.根据权利要求6所述的一种半导体晶片，其特征在于：所述外延层的制作过程中包括半导体材料沉积的。
8.根据权利要求6所述的一种半导体晶片，其特征在于：所述倒角为圆弧面，倒角半径为0.05-0.2mm。
9.根据权利要求6所述的一种半导体晶片，其特征在于：所述晶片具有平边和圆边，平边与圆边之间具有过渡圆角。
10.根据权利要求9所述的一种半导体晶片，其特征在于：所述平边与圆边之间的过渡圆角半径为0.05-0.2mm。
11.一种半导体芯片结构，至少包括外延层，其特征在于：所述芯片边缘的外延层或/和芯片边缘的衬底具有平滑的倒角。
12.根据权利要求11所述的一种半导体芯片结构，其特征在于：所述芯片倒角为竖直面的倒角。
13.根据权利要求12所述的一种半导体芯片结构，其特征在于：所述芯片倒角为圆角，圆角半径为0.05-0.2mm。
14.一种半导体芯片的制作设备，其特征在于：所述制作设备用于对半导体芯片的外延层进行倒角，包括开口为弧状或梯形状的成型倒角砂轮。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710830314.8A CN107658211A (zh) | 2017-09-15 | 2017-09-15 | 一种半导体晶片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710830314.8A CN107658211A (zh) | 2017-09-15 | 2017-09-15 | 一种半导体晶片的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107658211A true CN107658211A (zh) | 2018-02-02 |
Family
ID=61129814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710830314.8A Pending CN107658211A (zh) | 2017-09-15 | 2017-09-15 | 一种半导体晶片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107658211A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112885710A (zh) * | 2021-01-15 | 2021-06-01 | 广州爱思威科技股份有限公司 | 半导体的外延片的制备方法及其应用 |
| CN115635380A (zh) * | 2022-12-26 | 2023-01-24 | 华芯半导体研究院(北京)有限公司 | 一种气相外延生长辅助装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1201998A (zh) * | 1997-05-22 | 1998-12-16 | 住友电气工业株式会社 | Iii－v族化合物半导体晶片 |
| CN101030579A (zh) * | 2006-02-27 | 2007-09-05 | 夏普株式会社 | 半导体晶片、半导体芯片、半导体器件及晶片测试方法 |
| CN101933170A (zh) * | 2008-01-30 | 2010-12-29 | 硅电子股份公司 | 生产半导体结构的方法 |
-
2017
- 2017-09-15 CN CN201710830314.8A patent/CN107658211A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1201998A (zh) * | 1997-05-22 | 1998-12-16 | 住友电气工业株式会社 | Iii－v族化合物半导体晶片 |
| CN101030579A (zh) * | 2006-02-27 | 2007-09-05 | 夏普株式会社 | 半导体晶片、半导体芯片、半导体器件及晶片测试方法 |
| CN101933170A (zh) * | 2008-01-30 | 2010-12-29 | 硅电子股份公司 | 生产半导体结构的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112885710A (zh) * | 2021-01-15 | 2021-06-01 | 广州爱思威科技股份有限公司 | 半导体的外延片的制备方法及其应用 |
| CN115635380A (zh) * | 2022-12-26 | 2023-01-24 | 华芯半导体研究院(北京)有限公司 | 一种气相外延生长辅助装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6701418B1 (ja) | リン化インジウム基板、及びリン化インジウム基板の製造方法 | |
| CN109285762A (zh) | 一种氮化镓外延用硅片边缘加工工艺 | |
| CN110010458B (zh) | 控制半导体晶圆片表面形貌的方法和半导体晶片 | |
| TWI722923B (zh) | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 | |
| TWI722922B (zh) | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 | |
| TWI735256B (zh) | 磷化銦基板、半導體磊晶晶圓、及磷化銦基板之製造方法 | |
| CN107658211A (zh) | 一种半导体晶片的制作方法 | |
| CN108177044A (zh) | 一种集成电路用单晶硅片边缘倒角技术 | |
| WO2022137728A1 (ja) | リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ | |
| WO2022137727A1 (ja) | リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ | |
| JP7499932B1 (ja) | リン化インジウム基板及び半導体エピタキシャルウエハ | |
| JP7499934B1 (ja) | リン化インジウム基板及び半導体エピタキシャルウエハ | |
| JP7499933B1 (ja) | リン化インジウム基板及び半導体エピタキシャルウエハ | |
| JP7055233B1 (ja) | リン化インジウム基板 | |
| US20230082020A1 (en) | Indium phosphide substrate | |
| JP6319597B2 (ja) | Ｒａｍｏ４基板およびその製造方法 | |
| CN104465909A (zh) | 蓝宝石衬底及制备方法、制造发光二极管的方法 | |
| JP2012236241A (ja) | 導電性半導体ウェハーの製造方法 | |
| JP2010006700A (ja) | 薄型サファイヤ基板 | |
| CN109397070A (zh) | 一种磷化铟晶圆片及其外延晶圆片的衬底抛光模具 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180202 |