TWI431727B - 用於承載電子元件之載板結構及其製作方法 - Google Patents

用於承載電子元件之載板結構及其製作方法 Download PDF

Info

Publication number
TWI431727B
TWI431727B TW097112351A TW97112351A TWI431727B TW I431727 B TWI431727 B TW I431727B TW 097112351 A TW097112351 A TW 097112351A TW 97112351 A TW97112351 A TW 97112351A TW I431727 B TWI431727 B TW I431727B
Authority
TW
Taiwan
Prior art keywords
layer
carrier structure
thermally conductive
diamond
carbon film
Prior art date
Application number
TW097112351A
Other languages
English (en)
Other versions
TW200943496A (en
Inventor
Ming Chi Kan
Shao Chung Hu
Original Assignee
Kinik Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kinik Co filed Critical Kinik Co
Priority to TW097112351A priority Critical patent/TWI431727B/zh
Priority to US12/219,708 priority patent/US20090250248A1/en
Publication of TW200943496A publication Critical patent/TW200943496A/zh
Application granted granted Critical
Publication of TWI431727B publication Critical patent/TWI431727B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0179Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

用於承載電子元件之載板結構及其製作方法
本發明係關於一種承載電子元件之載板結構及其製造方法,尤指一種以類鑽碳(DLC,Diamond-Like carbon)所形成之高導熱性電路載板結構。
近年來由於電子產業的蓬勃發展,電子產品需求漸增,因此電子產品亦進入發展多功能、高效能等方向。然而,具可攜式之電子產品種類日漸眾多,電子產品的體積與重量也越來越小,因此在電子產品中之電路載板亦隨之變小。由此,相對應而生的是電路載板散熱之問題。
現今常使用之元件如LED由於發光亮度夠高,因此可廣泛應用於顯示器背光源、小型投影機、以及照明等各種電子裝置中。然而,由於目前LED的輸入功率有將近80%的能量會轉換成熱能,當無法適時有效地散熱時,會使LED元件界面溫度升高,進一步影響發光強度及產品壽命週期。因此,欲改善此問題,須在電路載板製造階段需優先解決散熱等問題。
如圖1所示,美國專利第5,907,189號揭露一種具有鑽石層之元件承載基板結構,其係在陶瓷基板800的表面上形成鑽石層802,而半導體元件810藉由黏接材料812設置於鑽石層802上,且利用焊線806及鑽石層上之通孔808與陶瓷基板800電性連接。然而,由於習知之半導體元件封裝使用陶瓷 基板作為半導體元件的承載基板,因此仍有散熱不佳的問題,當元件無法將長時間運作所產生的熱能有效地排除時,則會影響元件的使用壽命或效能。
因此,如何提高一種元件承載基板,其可增加元件的散熱效率,實為重要的課題之一。
有鑑於上述課題,本發明的目的是在提供一種用於承載電子元件之載板結構及其製造方法,其可將電子元件產生的熱能有效地排除,因此改善元件的使用壽命及效能。
為達上述目的或其他目的,本發明提供一種載板結構,包括一導熱基板、一第一陶瓷層、一導熱絕緣層及一導電圖案。導熱基板具有上表面及下表面,第一陶瓷層係配置在上表面之上,導熱絕緣層係配置於第一陶瓷層之上,而導電圖案係形成於導熱絕緣層之表面上。
根據本發明較佳實施例所述之載板結構,其中導熱基板係包括金屬或半導體基板,包括鋁、銅、鍺、或砷化鍺其中之一。
根據本發明較佳實施例所述之載板結構,更包括有一黏接層形成於導電圖案上,其中黏接層包括鎳、金、錫、錫合金及其組合,而電子元件係藉由黏接層與導電圖案電性連接,電子元件為晶片或半導體元件。
根據本發明較佳實施例所述之載板結構,更包括一第二陶瓷層形成於導熱基板之下表面,其中第一及第二陶瓷層之材料包括氧化物、硼化物、碳化物及其組合。
根據本發明較佳實施例所述之載板結構,更包括一焊料層形成於第二陶瓷層上,而一散熱元件係連接於焊料層上。
根據本發明較佳實施例所述之載板結構,更包括一金屬中間層形成於焊料層與第二陶瓷層之間,其材質包括鉻、銅、鎳、金、銀及其合金。
根據本發明較佳實施例所述之載板結構,其中導熱絕緣層係包括類鑽碳膜或鑽石膜,類鑽碳膜具有一摻雜物,包括氟、矽、氮、硼及其混合。其中氟或矽含量為1至40atom%,較佳為5-20 atom%,而氮或硼含量為1-20 atom%,較佳為5-10 atom%。
根據本發明較佳實施例所述之載板結構,其中導熱絕緣層的厚度為0.1至30μm。
本發明另提供上述載板結構之製作方法,包括提供一導熱基板,導電基板具有上表面及下表面;形成第一陶瓷層於導熱基板之上表面、形成一導熱絕緣層於第一陶瓷層之上;形成一導電層於導熱絕緣層上,以及部分移除導電層以形成一導電圖案於導熱絕緣層上。
根據本發明較佳實施例所述之載板結構之製作方法,其中導熱基板係包括金屬或半導體基板,包括鋁、銅、鍺、或砷化鍺其中之一。
根據本發明較佳實施例所述之載板結構之製作方法,更包括提供一第二陶瓷層於導熱基板之下表面,而形成第一及第二陶瓷層之方法包括陽極氧化法或熱處理法。
根據本發明較佳實施例所述之載板結構之製作方法,更包括形成一焊料層於第二陶瓷層上。
根據本發明較佳實施例所述之載板結構之製作方法,更包括提供一金屬中間層於焊料層與第二陶瓷層之間。
根據本發明較佳實施例所述之載板結構之製作方法,更包括提供一散熱元件連接於焊料層,且散熱元件係藉由焊料層與第二陶瓷層連結。
根據本發明較佳實施例所述之載板結構之製作方法,其中導熱絕緣層包括類鑽碳膜或鑽石膜,類鑽碳膜具有一摻雜物,包括氟、矽、氮、硼及其混合,其中氟或矽含量為1至40 atom%,較佳為5-20 atom%,而氮或硼含量為1-20 atom%,較佳為5-10 atom%。
根據本發明較佳實施例所述之載板結構之製作方法,其中形成導熱絕緣層之方法包括化學氣相沉積法,而導熱絕緣層之厚度為0.1至30μm。
根據本發明較佳實施例所述之載板結構之製作方法,其中形成導電層之方法包括濺鍍、電鍍及無電鍍法,導電層之厚度為0.1至100μm,而導電層材料係為銅、銀、金或鉻。
根據本發明較佳實施例所述之載板結構之製作方法,其更包括提供一黏接層於導電圖案上,另外更包括提供電 子元件於導電圖案上,並藉由黏接層將電子元件與導電圖案電性連接,而電子元件包括晶片或半導體元件。
綜上所述,在本發明之載板結構及其製造方法中,係在導熱基板上形成陶瓷層及導熱絕緣層,因此可以有效地排除電子元件所產生的熱量,進而改善電子元件的效率及使用壽命。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細說明如下。
請參閱圖2,係本發明一實施例之載板結構的剖面示意圖。本發明之載板結構包括一導熱基板100、一第一陶瓷層110及一導熱絕緣層120。導熱基板100具有上表面101及下表面102,第一陶瓷層110係設置於導熱基板之上表面102,而導熱絕緣層120係配置於第一陶瓷層110之上。另外,在導熱絕緣層120的表面上設置有導電圖案135,其係提供與其他電子元件電性連接之用途。
在本實施例中,導熱基板100為金屬或半導體基板,需了解的是,具有散熱效果的各種金屬或半導體材料均被考慮且涵蓋於導熱基板中,而且不應限制於在此所描述的材料,在本實施例中,金屬材料包括含有一種或兩種以上金屬的合金,例如是鋁或銅及其合金或化合物,半導體材料例如是但不限制於鍺或砷化鍺。而在導熱基板100的表面上 所形成之第一陶瓷層110,其材料包括任何已知的陶瓷材料,例如是氧化物、硼化物、碳化物及其組合。
承接上述,在本實施例中,導熱絕緣層120係包括類鑽碳膜或鑽石膜,要說明的是,類鑽碳膜可依實際需要添加氟(F)、矽(Si)、氮(N)或硼(B)等元素,以降低導熱絕緣層120之內應力且增加與第一陶瓷層110之附著性。添加氟、矽、氮或硼等元素於類鑽碳所形成之導熱絕緣層120中,其所佔原子比(atom%)沒有限制,只要含量不會產生半導效應即可,氟或矽原子比含量為1-40 atom%,較佳為5-20 atom%,而氮或硼原子比含量為1-20 atom%,較佳為5-10 atom%。。
此外,在本實施例中,設置於導熱絕緣層120上之導電圖案135,其係作為與其他電子元件(圖未繪示)電性連接之用途,例如是藉由導線將電子元件與導電圖案連接。導電圖案135係包括具有導電特性之材質,例如是由鉻、銅、鎳及金所形成。
由於本發明在導熱基板上形成陶瓷層及導熱絕緣層,因此,與習知技術相較之下,本發明之散熱途徑除了導熱基板之外,還可藉由陶瓷層及導熱絕緣層將電子元件所產生的熱能有效地排除。
圖3A至圖3E係為圖2之載板結構的製作流程示意圖。請參閱圖3A,首先,提供導熱基板100,其具有上表面101及下表面102,之後,如圖3B所示,形成第一陶瓷層110於導熱基板之上表面101。在此要說明的是,形成第一陶瓷層110的方法係依照導熱基板100的材質決定,在本實施例中,當 導熱基板100為金屬基板時,第一陶瓷層110可以藉由陽極處理形成,當導熱基板100為半導體基板時,第一陶瓷層110可以藉由熱處理的方法形成。
接著,如圖3C所示,形成導熱絕緣層120於第一陶瓷層110之上,形成導熱絕緣層120的方法是藉由化學氣相沉積法,而化學氣相沉積法的使用皆可由本領域具通常知識者在不改變主要原理的情況下做變化,因此,氣相沉積法的例子包括熱線氣相沉積法(filament CVD)、電漿輔助化學氣相沉積法(PECVD)或微波電漿化學氣相沉積法(MPCVD)及其他類似之方法。在本實施例中,較佳係使用電漿輔助化學氣相沉積法,在200℃或以下之溫度形成導熱絕緣層120於第一陶瓷層110之上,而導熱絕緣層120的厚度沒有限制,較佳之厚度為0.1至30μm,在本實施例中,導熱絕緣層120的厚度為約2-3μm。
請參閱圖3D,在形成導熱絕緣層120之後,係形成導電層130於導熱絕緣層120之上。形成導電層130之方法例如是濺鍍銅或鉻以形成一金屬層於導熱絕緣層120上,之後再利用電鍍法將此金屬層增厚,最後,利用無電鍍法改質此金屬層表面,並形成導電層130。形成導電層130之厚度沒有限制,係依照所承載之電子元件(圖未繪示)產生的電流密度大小而定,其中較佳之厚度為為0.1至100μm,在本實施例中,導電層130之厚度為20-40μm。
最後,如圖3E所示,部分移除導電層130以形成導電圖案135於導熱絕緣層120上,移除導電層130的方法可藉由蝕刻達成。
需說明的是,本發明之載板結構係承載一電子元件,如圖3F所示,電子元件150係藉由一黏接層140設置於載板結構上,更明確的說,藉由在載板結構之導電圖案135上形成黏接層140,而電子元件150藉由黏接層140設置在載板結構上,電子元件包括晶片或半導體元件,例如是發光二極體。
接著,請參閱圖4,係為本發明另一實施例之載板結構的剖面示意圖。本實施例之載板結構及其製作方法與上述實施例不同之處在於,本實施例之載板結構更包括一第二陶瓷層110’形成於導熱基板之下表面102,第二陶瓷層110’之材料及其形成方法與上述實施例相同。另外,如圖5所示,在另一實施例中,本發明之載板結構更包括一散熱元件170,其係藉由一焊料層160與第二陶瓷層110’連接,焊料層160之材料為錫或錫合金。另外,為了增加第二陶瓷層110’於焊料層160的附著性,在本實施例中,係可在第二陶瓷層110’與焊料層160間形成一金屬中間層161,其材料例如是鉻、銅、鎳、金、銀及其合金。
綜上所述,本發明之載板結構具有陶瓷層及導熱絕緣層,且本發明之載板結構的基板具有導熱的效果,除此之外,本發明之載板結構另包括散熱元件,因此,設置在載板結構上之電子元件或電子電路所產生之熱能,可藉由多 重的散熱途徑,包括導熱基板、陶瓷層、導熱絕緣層及散熱元件有效地加速逸散,因而提供較佳之散熱效果,並大幅提高電子元件使用時之穩定性及壽命。
上述實施例僅係為了方便說明而舉例而已,本發明所主張之權利範圍自應以申請專利範圍所述為準,而非僅限於上述實施例。
100‧‧‧導熱基板
101‧‧‧上表面
102‧‧‧下表面
110‧‧‧第一陶瓷層
110’‧‧‧第二陶瓷層
120‧‧‧導熱絕緣層
130‧‧‧導電層
135‧‧‧導電圖案
140‧‧‧黏接層
150‧‧‧電子元件
160‧‧‧焊料層
161‧‧‧金屬中間層
170‧‧‧散熱元件
800‧‧‧陶瓷基板
802‧‧‧鑽石層
808‧‧‧通孔
810‧‧‧半導體元件
806‧‧‧焊線
812‧‧‧黏接材料
圖1係為習知之具有鑽石層之元件承載基板結構之剖面示意圖;圖2係為本發明一實施例之載板結構之剖面示意圖;圖3A至3E係為圖2之載板結構之製作流程示意圖;圖3F為本發明一實施例之載板結構用以承載電子元件之結構示意圖;圖4係為本發明另一實施例之載板結構之剖面示意圖;以及圖5係為本發明另一實施例之載板結構之剖面示意圖,其中載板結構具有一散熱元件並用以承載電子元件。
100‧‧‧導熱基板
101‧‧‧上表面
102‧‧‧下表面
110‧‧‧第一陶瓷層
110’‧‧‧第二陶瓷層
120‧‧‧導熱絕緣層
135‧‧‧導電圖案
140‧‧‧黏接層
150‧‧‧電子元件

Claims (44)

  1. 一種用於承載電子元件之載板結構,包括:一導熱基板,具有上表面及下表面;一第一陶瓷層,係配置在該上表面之上;一導熱絕緣層,係配置於該第一陶瓷層之上,且該導熱絕緣層係包括類鑽碳膜或鑽石膜,其中該類鑽碳膜具有包括氟、矽、氮、硼及其混合之一摻雜物;以及一導電圖案,係形成於該導熱絕緣層之表面上。
  2. 如申請專利範圍第1項所述之載板結構,其中該導熱基板係包括金屬或半導體基板。
  3. 如申請專利範圍第2項所述之載板結構,其中該導熱基板包括鋁、銅、鍺、砷化鍺其中之一。
  4. 如申請專利範圍第1項所述之載板結構,其更包括有一黏接層形成於該導電圖案上。
  5. 如申請專利範圍第4項所述之載板結構,其中該黏接層包括鎳、金、錫、錫合金及其組合。
  6. 如申請專利範圍第4項所述之載板結構,其中該電子元件係藉由該黏接層與該導電圖案電性連接。
  7. 如申請專利範圍第6項所述之載板結構,其中該電子元件包括晶片或半導體元件。
  8. 如申請專利範圍第1項所述之載板結構,其更包括一第二陶瓷層形成於該導熱基板之下表面。
  9. 如申請專利範圍第8項所述之載板結構,其中該第一陶瓷層及該第二陶瓷層係包括氧化物、硼化物、碳化物及其組合。
  10. 如申請專利範圍第8項所述之載板結構,其更包括一焊料層形成於該第二陶瓷層上。
  11. 如申請專利範圍第10項所述之載板結構,其中該焊料層包括錫或錫合金。
  12. 如申請專利範圍第10項所述之載板結構,其更包括一散熱元件設置於該焊料層上,並藉由該焊料層與該第二陶瓷層連結。
  13. 如申請專利範圍第10項所述之載板結構,其更包括一金屬中間層設置於該焊料層與該第二陶瓷層之間。
  14. 如申請專利範圍第13項所述之載板結構,其中該金屬中間層之材質包括鉻、銅、鎳、金、銀及其合金。
  15. 如申請專利範圍第1項所述之載板結構,其中該類鑽碳膜之氟或矽含量為1-40atom%。
  16. 如申請專利範圍第15項所述之載板結構,其中該類鑽碳膜之氟或矽含量為5-20atom%。
  17. 如申請專利範圍第1項所述之載板結構,其中該類鑽碳膜之氮或硼含量為1-20atom%。
  18. 如申請專利範圍第17項所述之載板結構,其中該類鑽碳膜之氮或硼含量為5-10atom%。
  19. 如申請專利範圍第1項所述之載板結構,其中該導熱絕緣層之厚度為0.1至30μm。
  20. 如申請專利範圍第19項所述之載板結構,其中該導熱絕緣層之厚度為2至3μm。
  21. 如申請專利範圍第1項所述之載板結構,其中該導電層之為厚度為0.1至100μm。
  22. 如申請專利範圍第21項所述之載板結構,其中該導電層之為厚度為20-40μm。
  23. 一種載板結構之製造方法,該載板結構用於承載一電子元件,包括下列步驟:提供一導熱基板,具有上表面及下表面;形成一第一陶瓷層於該導熱基板之上表面之上;形成一導熱絕緣層於該第一陶瓷層之上,且該導熱絕緣層係包括類鑽碳膜或鑽石膜,其中該類鑽碳膜具有包括氟、矽、氮、硼及其混合之一摻雜物;形成一導電層於該導熱絕緣層上;以及部分移除該導電層以形成一導電圖案於該導熱絕緣層上。
  24. 如申請專利範圍第23項所述之方法,其中該導熱基板係包括金屬或半導體基板。
  25. 如申請專利範圍第23項所述之方法,其中該導熱基板包括鋁、銅、鍺、砷化鍺其中之一。
  26. 如申請專利範圍第23項所述之方法,其更包括提供一第二陶瓷層於該導熱基板之下表面。
  27. 如申請專利範圍第26項所述之方法,其中形成該第一及第二陶瓷層之方法包括陽極處理法或熱處理法。
  28. 如申請專利範圍第26項所述之方法,其更包括形成一焊料層於該第二陶瓷層上。
  29. 如申請專利範圍第28項所述之方法,其更包括形成一金屬中間層於該焊料層與該第二陶瓷層之間。
  30. 如申請專利範圍第28項所述之方法,其更包括提供一散熱元件於該焊料層上,該散熱元件係藉由該焊料層與該第二陶瓷層連結。
  31. 如申請專利範圍第23項所述之方法,其中該類鑽碳膜之氟或矽含量為1-40atom%。
  32. 如申請專利範圍第31項所述之載板結構,其中該類鑽碳膜之氟或矽含量為5-20atom%。
  33. 如申請專利範圍第23項所述之載板結構,其中該類鑽碳膜之氮或硼含量為1-20atom%。
  34. 如申請專利範圍第33項所述之載板結構,其中該類鑽碳膜之氮或硼含量為5-10atom%。
  35. 如申請專利範圍第23項所述之方法,其中形成該導熱絕緣層之方法包括化學氣相沉積法。
  36. 如申請專利範圍第23項所述之方法,其中該導熱絕緣層之厚度為0.1至30μm。
  37. 如申請專利範圍第36項所述之方法,其中該導熱絕緣層之厚度為2至3μm。
  38. 如申請專利範圍第23項所述之方法,其中形成該導電層之方法包括濺鍍法、電鍍法及無電鍍法。
  39. 如申請專利範圍第23項所述之方法,其中該導電層之厚度為0.1至100μm。
  40. 如申請專利範圍第39項所述之方法,其中該導電層之為厚度為20-40μm。
  41. 如申請專利範圍第23項所述之方法,其中該導電層材料係為鉻、銅、鎳或金。
  42. 如申請專利範圍第23項所述之方法,其更包括提供一黏接層於該導電圖案上。
  43. 如申請專利範圍第42項所述之方法,其更包括提供該電子元件於該導電圖案上,其中係藉由該黏接層將該電子元件與該導電圖案電性連接。
  44. 如申請專利範圍第43項所述之電路載板,其中該電子元件包括晶片或半導體元件。
TW097112351A 2008-04-03 2008-04-03 用於承載電子元件之載板結構及其製作方法 TWI431727B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097112351A TWI431727B (zh) 2008-04-03 2008-04-03 用於承載電子元件之載板結構及其製作方法
US12/219,708 US20090250248A1 (en) 2008-04-03 2008-07-28 Support substrate structure for supporting electronic component thereon and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097112351A TWI431727B (zh) 2008-04-03 2008-04-03 用於承載電子元件之載板結構及其製作方法

Publications (2)

Publication Number Publication Date
TW200943496A TW200943496A (en) 2009-10-16
TWI431727B true TWI431727B (zh) 2014-03-21

Family

ID=41132212

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097112351A TWI431727B (zh) 2008-04-03 2008-04-03 用於承載電子元件之載板結構及其製作方法

Country Status (2)

Country Link
US (1) US20090250248A1 (zh)
TW (1) TWI431727B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008006745B3 (de) * 2008-01-30 2009-10-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterstruktur
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
CN102237287A (zh) * 2010-04-27 2011-11-09 中国砂轮企业股份有限公司 基板的制作方法及其结构
FR2984679B1 (fr) * 2011-12-15 2015-03-06 Valeo Sys Controle Moteur Sas Liaison thermiquement conductrice et electriquement isolante entre au moins un composant electronique et un radiateur en tout ou partie metallique
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
CN110447094B (zh) * 2017-03-30 2023-12-12 三菱电机株式会社 半导体装置及其制造方法、及电力变换装置
TWI809754B (zh) * 2022-03-11 2023-07-21 欣興電子股份有限公司 線路板及其製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020032073A1 (en) * 1998-02-11 2002-03-14 Joseph J. Rogers Highly durable and abrasion resistant composite diamond-like carbon decorative coatings with controllable color for metal substrates
US6046758A (en) * 1998-03-10 2000-04-04 Diamonex, Incorporated Highly wear-resistant thermal print heads with silicon-doped diamond-like carbon protective coatings
JP3559457B2 (ja) * 1998-11-25 2004-09-02 京セラ株式会社 ロウ材
US6713179B2 (en) * 2000-05-24 2004-03-30 Guardian Industries Corp. Hydrophilic DLC on substrate with UV exposure
US7361966B2 (en) * 2006-02-13 2008-04-22 Lexmark International, Inc. Actuator chip for inkjet printhead with electrostatic discharge protection
US7727798B1 (en) * 2009-01-27 2010-06-01 National Taipei University Technology Method for production of diamond-like carbon film having semiconducting property

Also Published As

Publication number Publication date
TW200943496A (en) 2009-10-16
US20090250248A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
TWI415528B (zh) 高導熱性電路載板及其製作方法
TWI431727B (zh) 用於承載電子元件之載板結構及其製作方法
KR20090040374A (ko) Led 장치 및 액정 표시 장치의 백 패널
JP2008135694A (ja) Ledモジュール
US20120314369A1 (en) Package carrier and package structure
TWI690246B (zh) 內建縱向散熱陶瓷塊印刷電路板及具該電路板的電路組件
TWI512150B (zh) Preparation of copper - clad copper - clad copper clad copper
JP2006269966A (ja) 配線基板およびその製造方法
JP2010171200A (ja) 半導体パッケージ放熱用部品
TW201115070A (en) Heat dissipation substrate
TW201105222A (en) Highly thermal conductive circuit board
TWI463710B (zh) 接合導熱基板與金屬層的方法
US20120175664A1 (en) Lighting device and method for forming the same
TWI522032B (zh) 散熱模組
JP5134108B2 (ja) 半導体素子の放熱体の製造方法
TW201205882A (en) Manufacturing method for LED light emitting device
KR101026348B1 (ko) 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법
TWM406259U (en) Package substrate of light emitting diode having a double-sided DLC film
TWI422079B (zh) 半導體發光元件之散熱座的製作方法
KR20120053427A (ko) 인쇄회로기판과 히트싱크 접합 방법
TW201204192A (en) Circuit board with high heat conductivity and method for manufacturing the same
TWI481085B (zh) 層疊散熱基板以及使用此層疊散熱基板之電子組裝結構
TWI407847B (zh) 散熱基板
KR101012043B1 (ko) Led의 방열처리 구조체
TW201315301A (zh) 具有電路的複合式金屬陶瓷基板之製法及其結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees