KR101026348B1 - 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법 - Google Patents

기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법 Download PDF

Info

Publication number
KR101026348B1
KR101026348B1 KR1020090003721A KR20090003721A KR101026348B1 KR 101026348 B1 KR101026348 B1 KR 101026348B1 KR 1020090003721 A KR1020090003721 A KR 1020090003721A KR 20090003721 A KR20090003721 A KR 20090003721A KR 101026348 B1 KR101026348 B1 KR 101026348B1
Authority
KR
South Korea
Prior art keywords
support plate
plate structure
ceramic layer
conductive film
layer
Prior art date
Application number
KR1020090003721A
Other languages
English (en)
Other versions
KR20090105798A (ko
Inventor
밍-치 칸
샤오-청 후
치엔-민 성
Original Assignee
키니크 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키니크 컴퍼니 filed Critical 키니크 컴퍼니
Priority to KR1020090003721A priority Critical patent/KR101026348B1/ko
Publication of KR20090105798A publication Critical patent/KR20090105798A/ko
Application granted granted Critical
Publication of KR101026348B1 publication Critical patent/KR101026348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 목적은 전자 소자로부터 발생된 열을 효율적으로 방출하기 위한 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법을 제공하여 전자 소자의 수명과 성능을 향상시키는 것이다. 위 목적을 달성하기 위해 본 발명은 열전도판, 제1 세라믹층, 단열 도전막 그리고 도전 패턴을 포함하는 지지판 구조체를 제공한다. 열전도판은 상측면과 하측면으로 구성되어 있다. 여기서 제1 세라믹층은 상측면 위에 배치되어 있고, 단열 도전막은 제1 세라믹층 위에 배치되어 있고, 도전 패턴은 단열 도전막의 표면 위에 형성되어 있다. 본 발명은 또한 전술한 지지판 구조체의 제조 방법을 포함한다.
지지판 구조체, 높은 열전도율, 전자 소자

Description

기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법{Support Substrate Structure for Supporting Electronic Component thereon and Method for Fabrication The Same}
제1도는 기존의 다이아몬드층과 지지판 구조체의 단면도이다.
제2도는 본 발명의 구체화에 따른 지지판 구조체의 단면도이다.
제3a도에서 제3e도는 지지판 구조체의 제조 흐름도이다.
제3f도는 본 발명의 구체예에 따른 지지판 구조체와 그 위의 전자 소자의 단면도이다.
제4도는 본 발명의 다른 구체예에 따른 지지판 구조체의 단면도이다.
제5도는 열 방출 소자가 달리고 전자 소자를 지지하는 데에 이용된 본 발명의 또 다른 구체예에 따른 지지판 구조체의 단면도이다.
발명의 분야
본 발명은 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법에 관한 것이다. 더 구체적으로 말하자면, 높은 열전도율을 제공하기 위해 다이아몬드같은 탄소체를 사용한 지지판 구조체 및 그의 제조 방법에 관한 것이다.
발명의 배경
전자 산업이 빠르게 발전함에 따라 연구 방향이 다기능과 고성능의 전가 제품으로 이동하였다. 현재, 전자제품의 회로기판의 크기는 더 밀집되고 가벼운 전자 제품에 대한 요구를 충족시키고 다양한 휴대용 전자 제품들을 개발하기 위해 축소되었다.
일반적으로 사용되는 발광 다이오드(LED)는 높은 광도 때문에 백라이트 액정 장치, 소형 프로젝터, 그리고 광원으로 많은 전자 장치에서 광범위하게 응용될 수 있다. 하지만, LED에서는 80%의 입력 에너지가 열로 전환된다. 열이 적당히 방출되지 않는다면 LED의 접합 온도가 상승하여 밝기와 수명의 감소를 초래할 것이다. 따라서, 회로기판 생산에 있어서 열 방출을 향상시킬 필요가 있다. 제1도에 도시된 다이아몬드층으로 된 지지판 구조체가 미국 특허 No. 5907189에 공개되어 있다. 지지판에서 다이아몬드층(802)는 세라믹 기판(800)의 표면에서 생성되었다. 그리고 반도체 소자(810)은 접착물(812)를 통해 다이아몬드층(802) 위에 배치되었고 납땜선(806)과 다이아몬드층(802)에 있는 홀(808)을 통해 세라믹판(800)과 전기적으로 연결한다. 그러나 기존 반도체 패키지 구조체는 반도체 소자를 지지하는 지지판에 세라믹 기판을 사용하기 때문에 불충분한 열 방출이 여전히 큰 문제다. 그 때문에 장기간의 작업으로 발생한 열이 효율적으로 방출되지 않는다면 반도체 소자의 수명과 성능에 악영향을 끼칠 것이다.
따라서, 열 방출을 향상시킬 수 있는 지지판을 공급하는 것은 중요한 문제다.
본 발명의 목적은 전자 소자로부터 발생된 열을 효율적으로 방출하기 위한 기판위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법을 제공하여 전자 소자의 수명과 성능을 향상시키는 것이다.
본 발명의 상기 및 기타 목적들은 하기 설명되는 발명에 의하여 모두 달성될 수 있다.
발명의 요약
본 발명의 목적은 전자 소자로부터 발생된 열을 효율적으로 방출하기 위한 기판위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법을 제공하여 전자 소자의 수명과 성능을 향상시키는 것이다.
전술한 목적이나 다른 목적을 달성하기 위하여 본 발명은 열 전도판, 제 1세라믹층, 단열 전도층 그리고 도전 패턴을 포함하는 지지판 구조체를 제공한다. 열 전도판은 상측면과 하측면으로 구성되어 있다. 여기서 제1 세라믹층은 상측면 위에 배치되어 있고, 단열 도전막은 제1 세라믹층 위에 배치되어 있고, 도전 패턴은 단열 도전막의 표면 위에 형성되어 있다.
본 발명에서 지지판 구조체의 바람직한 구체예에 따르면 열전도판의 재료는 알루미늄, 구리, 게르마늄 비산화물 같은 금속 또는 반도체가 될 수 있다.
본 발명의 바람직한 구체예에서 지지판 구조체는 도전 패턴 위에 형성된 접착층을 더 포함할 수 있다. 여기에 접착층의 재료는 니켈, 금, 주석, 주석 합금 또는 이들의 화합물이 될 수 있다. 또한, 전자 소자는 접착층을 통해 도전 패턴에 전기적으로 연결된다.
본 발명의 바람직한 구체예에서 지지판 구조체는 열전도판의 하측면에서 형성된 제2 세라믹층을 더 포함할 수 있다. 여기에 제1 세라믹층과 제2 세라믹층의 재료는 산화물, 브롬화물, 탄화물 또는 이들의 화합물이 될 수 있다.
본 발명의 바람직한 구체예에서 지지판 구조체는 제2 세라믹층 위에 형성된 땜납층을 더 포함할 수 있고, 열 방출 소자는 땜납층 위에 배치될 수 있다.
본 발명의 바람직한 구체예에서 지지판 구조체는 땝납층과 제2 세라믹층 사이에 배치된 금속 중간층을 더 포함할 수 있다. 여기에 금속 중간층의 재료는 크롬, 구리, 니켈, 금, 은 또는 은 화합물이 될 수 있다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법에 따르면 단열 도전막은 다이아몬드같은 탄소체 필름 또는 다이아몬드 필름이 될 수 있다. 여기에, 다이아몬드같은 탄소체 필름은 플루오르, 규소, 질소, 붕소 또는 이들의 혼합물과 같 은 불순물을 포함한다. 그리고, 다이아몬드같은 탄소체 필름 안의 플루오르 또는 규소의 함량은 1-40atom%이다. 되도록이면 다이아몬드같은 탄소체 필름 안의 플루오르 또는 규소의 함량은 5-20atom%가 좋다. 그리고 다이아몬드같은 탄소체 필름 안의 질소 또는 붕소의 함량은 1-20atom%이다. 되도록이면 다이아몬드같은 탄소체 필름 안의 질소 또는 붕소의 함량은 5-10atom%가 좋다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법에 따르면 단열 도전막의 두께의 범위는 0.1내지 30㎛가 될 수 있다.
본 발명은 전술한 지지판 구조체의 제조방법을 제공한다. 제조방법은 상측면과 하측면을 갖는 열전도판을 공급하고; 상기 열전도판의 상측면 위에 제1 세라믹층을 형성하고; 제1 세라믹층 위에 단열층을 생성하고; 상기 단열층 위에 도전막을 형성하고; 그리고 단열층 위에 도전 패턴을 형성하기 위해 도전막의 일부를 제거하는 것을 포함한다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법에 따르면 열전도판의 재료는 알루미늄, 구리, 게르마늄 그리고 게르마늄 비산화물중 하나의 금속 또는 반도체가 될 수 있다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법은 열전도판의 하측면에 제2 세라믹층을 형성하는 단계를 더 포함한다. 여기에, 제1 세라믹층과 제2 세라믹층의 생성 과정은 산화 피막 형성 과정 또는 열처리 과정이 될 수 있다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법은 제2 세라믹층 위에 땜납층을 형성하는 단계를 더 포함한다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법은 땜납층과 제2 세라믹층 사이에 중간층을 형성하는 단계를 더 포함한다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법은 땜납층 위에 열 방출 소자를 제공하는 단계를 더 포함한다. 여기에, 열 방출 소자는 땜납층을 통해 제2 세라믹층과 결합한다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법에 따르면 단열 도전막은 다이아몬드같은 탄소체 필름 또는 다이아몬드 필름이 될 수 있다. 여기에, 다이아몬드같은 탄소체 필름은 플루오르, 규소, 질소, 브롬 또는 이들의 혼합물과 같은 불순물을 포함한다. 그리고, 다이아몬드같은 탄소체 필름 안의 플루오르 또는 규소의 함량은 1-40atom%이다. 되도록이면 다이아몬드같은 탄소체 필름 안의 플루오르 또는 규소의 함량은 5-20atom%가 좋다. 그리고 다이아몬드같은 탄소체 필름 안의 질소 또는 붕소의 함량은 1-20atom%이다. 되도록이면 다이아몬드같은 탄소체 필름 안의 질소 또는 붕소의 함량은 5-10atom%가 좋다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법에 따르면 단열 도전막의 형성 방법은 화학기상성장법이 될 수 있다. 여기서, 단열 도전막의 두께의 범위는 0.1 내지 30㎛가 될 수 있다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법에 따르면 도전막의 생성은 제거가공, 전기도금 또는 무전해도금일 수 있다. 여기서, 도전막의 두께는 0.1 내지 100㎛일 수 있고, 도전막의 재료는 구리, 은, 금 또는 크롬일 수 있다.
본 발명의 바람직한 구체예에서 지지판 구조체의 제조법은 도전 패턴 위에 접착층을 공급하는 단계를 더 포함한다. 여기서, 전자 소자가 더 제공되어 접착성 층을 통해 도전 패턴으로 전기적으로 연결될 수 있다.
따라서, 본 발명에서 제공되는 지지판 구조체와 그의 제조법에 따르면 세라믹층과 단열 도전막은 전기 소자에서 발생한 열이 효과적으로 방출되도록 하기 위해 열전도판 위에 형성된다. 그 때문에 전자 소자의 성능과 수명이 향상될 수 있다.
이하 첨부된 도면을 참고로 본 발명의 구체적인 내용을 하기에 상세히 설명한다.
발명의 구체예에 대한 상세한 설명
제2도는 본 발명의 구체예에 따른 지지판 구조체의 단면도를 도시하고 있다. 본 발명의 지지판 구조체는 열전도판(100), 제1 세라믹층(110)과 단열 도전막(120)을 포함한다. 열전도판(100)에는 상측면(101)과 하측면(102)가 있다. 제1 세라믹층(110)은 열전도판(100)의 상측면(101) 위에 배치되어 있고, 단열 도전막(120)은 제1 세라믹층(110) 위에 배치되어 있다. 그리고 도전 패턴(135)는 다른 전자 소자와 전기적으로 연결되기 위해 단열 도전막(120) 위에 배치되어 있다.
이 구체예에서 열전도판(100)은 금속판 또는 반도체 판이다. 그것은 효율적으로 방열이 이루어지는 금속 또는 반도체 물질임을 유념하여야 한다. 그 때문에 열전도판에 사용되는 재료는 꼭 여기에서 언급된 물질에 한정되지 않는다. 이 구체예에서 금속 재료는 알루미늄, 구리, 그리고 이 둘의 합금 또는 그 화합물의 합금 과 같은 금속 또는 두 개 또는 두 개 이상의 금속의 함금을 포함한다. 반도체 재료는 여기에 한정되진 않지만 이를테면 게르마늄 또는 게르마늄 비산화물이 있다. 그리고 열전도판(100) 위의 제1 세라믹층(110)의 재료는 산화물, 브롬화물, 탄화물 또는 이들의 혼합물과 같은 전형적인 세라믹 재료들이다.
이 구체예에서 단열 도전막(120)은 다이아몬드같은 탄소체 필름 또는 다이아몬드 필름을 포함한다. 필요하다면, 다이아몬드같은 탄소체 필름에는 단열 도전막(120) 안에서의 내부 압력을 줄이고 단열 도전막(120)과 제1 세라믹층(110) 사이의 접착력을 높이기 위해 플루오르, 규소, 질소 또는 붕소와 같은 불순물이 첨가될 수 있다. 다이아몬드같은 탄소체 필름(단열 도전막(120)으로 사용되는)에 들어가는 불순물(플루오르, 실리콘, 질소 또는 붕소 등)의 함량은 반도체 효과를 유발하지 않는 한 제한되지 않는다. 다이아몬드같은 탄소체 필름 안의 플루오르 또는 규소의 함량은 1-40atom%이다. 되도록이면 다이아몬드같은 탄소체 필름 안의 플루오르 또는 규소의 함량은 5-20atom%가 좋다. 다이아몬드같은 탄소체 필름 안의 질소 또는 붕소의 함량은 1-20atom%이다. 되도록이면 다이아몬드같은 탄소체 필름 안의 질소 또는 붕소의 함량은 5-10atom%가 좋다.
그리고, 이 구체예에서, 단열 도전막(120) 위의 도전 패턴(135)는 다른 전자 소자와 전기적으로 연결하는데 이용된다(도면에는 나타나 있지 않음). 이를테면 도전 패턴은 도선을 통해 전자 소자와 연결될 수 있다. 도전 패턴 (135)의 재료는 크롬, 구리, 니켈 또는 금 같은 전도성 물질을 포함한다.
본 발명에서 세라믹층과 단열 도전막은 열전도판 위에 형성된다. 그 때문에 기존의 지지판에 비하여, 전자 소자에서 발생한 열이 세라믹층과 단열 도전막을 통해서 더 효율적으로 방출될 수 있다.
제3a도에서 제3e도는 제2도에서 나타난 지지판 구조체의 제조 흐름도이다. 제3a도는 상측면(101)과 하측면(102)를 가진 열전도판(100)을 처음으로 도시하고 있다. 그 다음에 제3b도에 나타난 것처럼 제1 세라믹층(110)은 열전도판(100)의 상측면(101)에 형성되어 있다. 제1 세라믹층(110)의 형성 방법은 열도전막(100)의 물질에 따라 결정된다는 것을 유념해야 한다. 이 구체예에서, 열전도판(100)이 금속판이면 제1 세라믹층(110)은 산화 피막 과정을 통해 형성될 수 있다. 열전도판(100)이 반도체판이면 제1 세라믹층(110)은 열 처리 과정을 통해 형성될 수 있다.
다음에, 제3c도에서 보듯 단열 도전막(120)은 제1 세라믹층(110) 위에 형성되어 있다. 단열 도전막(120)의 형성 방법은 화학기상성장법이다. 여기에서 화학기상성장법은 주 원소에 기초하여 다양한 과정을 통해 수행될 수 있다. 대표적인 화학기상성장법은 핫필라멘트 화학기상성장법, 플라즈마촉진 화학기상성장법(PECVD), 전파플라즈마 화학기상성장법(MPCVD), 또는 다른 유사한 방법들이 있다. 이 구체예는, 가급적이면, 단열 도전막(120)은 제1 세라믹층(110) 위에서 플라즈마촉진 화학기상성장법으로 상온 200℃나 그 이하의 온도에서 형성되는 것이 바람직하다. 단열 도전막(120)의 두께는 제한이 없다. 가급적이면, 단열 도전막(120)의 두께는 0.1내지 30㎛ 가 바람직하다. 이 구체예에 도전막(120)의 두께는 2내지 3㎛ 정도의 범위에 있다.
제3d도는 단열 도전막(120)의 형성 후에 단열 도전막(120) 위에 도전막(130)이 형성됨을 도시하고 있다. 도전막(130)의 형성 방법은, 이를테면, 단열 도전막(120) 위의 금속층으로 구리나 크롬의 제거 가공을 하고, 전기도금으로 금속층을 두껍게 한 후, 마지막으로 도전막(130)을 형성하기 위해 무전해 도금으로 금속 표면을 수정한다. 도전막(130)의 두께는 제한되어 있지 않고 전자 소자에서 나오는 전류의 밀도에 의해 결정된다(도면에는 도시되어 있지 않음). 가급적이면, 도전막(130)의 두께는 0.1내지 100㎛의 범위가 바람직하다. 이 구체예에서, 도전막(130)의 두께는 20내지 40㎛의 범위에 있다.
마지막으로, 제3e도에서 보듯, 단열 도전막(120) 위에 도전 패턴(135)를 형성하기 위해 도전막(130)의 일부가 제거되었다. 도전막(130)의 일부를 제거하는 과정은 에칭으로 수행된다.
본 발명의 지지판 구조체는 전자 소자를 지지하기 위해 사용된 것임을 유념하여야 한다. 제3f도에서 보듯, 전자 소자(150)은 점막층(140)을 통해 지지판 구조체 위에 배치된다. 보다 명확하게 말하면, 점막층(140)은 지지판 구조체의 도전 패턴(135) 위에 형성되었고, 전자 소자(150)은 점막층(140)을 통해 지지판 구조체 위에 배열되었다. 전자 소자는 발광 다이오드와 같은 칩 또는 반도체 소자를 포함한다.
제4도는 본 발명에 따른 다른 구체예의 지지판 구조체 단면도를 도시하고 있다. 지지판 구조체와 도해를 곁들여 전술한 본 발명에 따른 구체예를 비교하면, 본 구체예의 지지판 구조체는 열전도판의 하측면(102)에 형성된 제2 세라믹층(110’) 을 더 포함하고 있다. 여기서, 제2 세라믹층(110’)의 재료는 앞서 설명한 것과 같은 물질이다. 또한, 제2 세라믹층(110’)은 앞서 설명한 것과 같은 방법으로 형성된다. 또 따른 구체예에서, 제5도에서 나타나듯이 본 발명의 지지판 구조체는 열 방출 소자(170)을 포함한다. 거기에, 열 방출 소자(170)은 땜납층(160)을 통해 제2 세라믹층(110’)과 결합한다. 땜납층(160)의 재료는 주석 또는 주석 합금이다. 또한, 이 구체예에서, 금속 중간층(161)은 제2 세라믹층(110’)과 땜납층(160)의 접착력을 높이기 위해 제2 세라믹층(110’)과 땜납층(160) 사이에서 형성되었다. 금속 중간층(161)의 재료는 이를테면, 크롬, 구리, 니켈, 금, 은 또는 이들의 합금이다.
따라서, 본 발명의 지지판 구조체는 세라믹층과 단열 도전막을 포함하고, 본 발명의 지지판 구조체로 사용되는 기판은 열전도에 효율을 낼 수 있다. 또한, 본 발명의 지지판 구조체는 열 방출 소자를 더 포함할 수 있다. 그 때문에, 지지판 구조체 위의 전자 소자나 전자 회로에서 발생한 열은 열전도판, 세라믹층, 단열 도전판과 열 방출 소자와 같은 여러 경로를 통해서 효율적으로 방출된다. 따라서, 본 발명의 지지판 구조체는 뛰어난 열 방출을 일으켜 전자 소자의 안정성과 수명이 현저히 높아진다.
본 발명이 현재 바람직한 실시예로써 기술되었더라도, 상기의 개시를 읽고서 다양한 변형 및 수정들이 당해 기술 분야에 속하는 숙련된 자들에게 명백할 것이다. 따라서 첨부된 청구항들은 본 발명의 실질적 사상과 범위에 포함되는 것으로 모든 변경과 수정을 커버하여 해석되는 것으로 의도된다.
본 발명은 전자 소자로부터 발생된 열을 효율적으로 방출할 수 있는 기판위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법을 제공하여 전자 소자의 수명과 성능을 향상시킬 수 있도록 해 준다.
본 발명의 단순한 변형 내지 변경은 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 이용될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.

Claims (27)

  1. 상측면 및 하측면을 갖는 열전도판;
    열전도판의 상측면에 배치된 제1 세라믹층;
    제1 세라믹층에 배치된 단열 도전막; 및
    단열 도전막 위에 형성된 도전 패턴을
    포함하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  2. 제1항에 있어서, 열전도판의 물질이 알루미늄, 구리, 게르마늄, 그리고 게르마늄 비화물인 금속 또는 반도체인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  3. 제1항에 있어서, 칩 또는 반도체 소자인 전자 소자가 접착층을 통해 도전 패턴과 전기적으로 연결되어 있고 도전 패턴 위에 형성되어 있는 접착층을 더 포함하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  4. 제3항에 있어서, 접착층의 재료는 니켈, 금, 주석, 주석 합금 또는 이들의 화합물인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  5. 제1항에 있어서, 상기 단열 도전막의 하측면 위에 제2 세라믹층을 더 포함하는 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  6. 제5항에 있어서, 제1 세라믹층과 제2 세라믹층의 물질이 산화물, 브롬화물, 탄화물 또는 이들의 화합물인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  7. 제5항에 있어서, 제2 세라믹층 위에 주석 또는 주석 합금으로 된 땜납층을 더 포함하는 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  8. 제7항에 있어서, 상기 땜납층을 통하여 상기 제2 세라믹층과 결합하는 열방출 소자를 더 포함하는 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  9. 제7항에 있어서, 땜납층과 제2 세라믹층 사이에 금속 중간층을 더 포함하는 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  10. 제9항에 있어서, 금속 중간층의 재료는 크롬, 구리, 니켈, 금, 은 또는 이들의 합금인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  11. 제1항에 있어서, 상기 단열 도전막이 다이아몬드형 탄소체 필름 또는 다이아몬드 필름인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  12. 제11항에 있어서, 상기 다이아몬드형 탄소체 필름은 불순물을 포함하고 있고, 상기 불순물은 플루오르, 규소, 질소, 브롬 또는 이들의 혼합물인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  13. 제12항에 있어서, 상기 다이아몬드형 탄소체 필름은 플루오르나 규소의 양이 1-40atom% 또는 5-20atom% 인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  14. 제12항에 있어서, 상기 다이아몬드형 탄소체 필름은 질소나 브롬의 양이 1-20atom% 또는 5-10atom% 인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  15. 제1항에 있어서, 단열 도전막 두께의 범위는 0.1 내지 30㎛ 또는 2 내지 3㎛인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  16. 제1항에 있어서, 상기 도전 패턴의 두께의 범위는 0.1 내지 100㎛인 것을 특징으로 하는 기판 위의 전자 소자를 지지하는 지지판 구조체.
  17. 상측면과 하측면을 가진 열 도전막을 제공하고;
    열 도전막 상측면 위에 제1 세라믹층을 형성하고;
    제1 세라믹층 위에 단열 도전막을 형성하고;
    단열 도전막 위에 도전막을 형성하고; 그리고
    단열 도전막 위에 도전 패턴을 형성하기 위해 도전막의 일부을 제거하는;
    단계를 포함하는 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  18. 제17항에 있어서, 제1 세라믹층 및 제2 세라믹층을 만드는 방법은 산화 피막 과정 또는 열처리 과정이고 열전도판의 하측면에 제2 세라믹층을 형성하는 것을 더 포함하는 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  19. 제18항에 있어서, 제2 세라믹층 위에 땜납층을 형성하는 것을 더 포함하는 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  20. 제19항에 있어서, 땜납층과 제2 세라믹층 사이에 금속 중간층을 형성하는 단계를 더 포함하는 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  21. 제19항에 있어서, 땜납 층을 통하여 제2 세라믹층과 결합하는 방열 소자를 땜납층 위에 제공하는 단계를 더 포함하는 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  22. 제17항에 있어서, 상기 단열 도전막은 다이아몬드형 탄소체 필름 또는 다이아몬드 필름이고, 상기 다이아몬드형 탄소체 필름은 불순물을 포함하고 있고, 상기 불순물은 플루오르, 규소, 질소, 브롬, 또는 이들의 혼합물인 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  23. 제22항에 있어서, 상기 다이아몬드형 탄소체 필름 내의 플루오르 또는 규소의 양은 1-40atom% 또는 5-20atom%인 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  24. 제22항에 있어서, 상기 다이아몬드형 탄소체 필름 내의 질소 또는 브롬의 양은 1-20atom% 또는 5-10atom%인 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  25. 제17항에 있어서, 단열 도전막을 형성하는 방법이 화학기상성장법인 기판 위 의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  26. 제17항에 있어서, 도전막의 형성 방법이 제거가공, 전기 도금, 무전해도금인 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
  27. 제17항에 있어서, 전자 소자가 접착층을 통해 도전 패턴과 결합하고 도전 패턴 위에 접착층을 형성하는 단계를 더 포함하는 기판 위의 전자 소자를 지지하는 지지판 구조체를 제조하기 위한 방법.
KR1020090003721A 2008-04-03 2009-01-16 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법 KR101026348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090003721A KR101026348B1 (ko) 2008-04-03 2009-01-16 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097112351 2008-04-03
KR1020090003721A KR101026348B1 (ko) 2008-04-03 2009-01-16 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법

Publications (2)

Publication Number Publication Date
KR20090105798A KR20090105798A (ko) 2009-10-07
KR101026348B1 true KR101026348B1 (ko) 2011-04-04

Family

ID=41535458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003721A KR101026348B1 (ko) 2008-04-03 2009-01-16 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법

Country Status (1)

Country Link
KR (1) KR101026348B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144229A (ja) 1999-11-17 2001-05-25 Nec Corp 樹脂封止型半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144229A (ja) 1999-11-17 2001-05-25 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
KR20090105798A (ko) 2009-10-07

Similar Documents

Publication Publication Date Title
TWI415528B (zh) 高導熱性電路載板及其製作方法
TWI437930B (zh) 封裝載板及其製作方法
CN107534019B (zh) 具有金刚石和金属或含金属合金的交替图案的复合衬底
US7569420B2 (en) Flip-chip packaging method for light emitting diode with eutectic layer not overlapping insulating layer
US7867892B2 (en) Packaging carrier with high heat dissipation and method for manufacturing the same
US20090250248A1 (en) Support substrate structure for supporting electronic component thereon and method for fabricating the same
US20120314369A1 (en) Package carrier and package structure
TWI690246B (zh) 內建縱向散熱陶瓷塊印刷電路板及具該電路板的電路組件
US20100301359A1 (en) Light Emitting Diode Package Structure
US11171072B2 (en) Heat dissipation substrate and manufacturing method thereof
US20090015134A1 (en) Heat dissipation arrangement of a light emitting module
TW201115070A (en) Heat dissipation substrate
KR101260179B1 (ko) 적층구조를 가지는 방열기판 및 이 방열기판을 사용한 전자조립구조
US8740044B2 (en) Method for bonding heat-conducting substrate and metal layer
US20090116193A1 (en) Structure and manufacturing method of substrate board
KR101026348B1 (ko) 기판 위의 전자 소자를 지지하는 지지판 구조체 및 제조 방법
TW201205882A (en) Manufacturing method for LED light emitting device
TWM406259U (en) Package substrate of light emitting diode having a double-sided DLC film
KR101418008B1 (ko) Ｌｅｄ용 기판 및 ｌｅｄ 방열 구조
TWI450425B (zh) 晶粒結構、其製造方法及其基板結構
JP2018098431A (ja) 半導体モジュールとその製造方法
TW595017B (en) Light-emitting diode with high thermal conductivity and its manufacturing method
TWI481085B (zh) 層疊散熱基板以及使用此層疊散熱基板之電子組裝結構
TW200905934A (en) Structure of light emitting diode (LED) carrier with heat/electricity-separated and heat-dissipation unit thereof
TW201526314A (zh) 晶片封裝結構、散熱基板結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee