KR20100100803A - 단결정 ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻어진 단결정 ＳｉＣ 기판 - Google Patents
단결정 ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻어진 단결정 ＳｉＣ 기판 Download PDFInfo
- Publication number
- KR20100100803A KR20100100803A KR1020107010827A KR20107010827A KR20100100803A KR 20100100803 A KR20100100803 A KR 20100100803A KR 1020107010827 A KR1020107010827 A KR 1020107010827A KR 20107010827 A KR20107010827 A KR 20107010827A KR 20100100803 A KR20100100803 A KR 20100100803A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- single crystal
- substrate
- crystal sic
- buried
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 121
- 239000013078 crystal Substances 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims description 36
- 239000000463 material Substances 0.000 claims abstract description 60
- 150000002500 ions Chemical class 0.000 claims abstract description 32
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 239000004215 Carbon black (E152) Substances 0.000 claims abstract description 19
- 229930195733 hydrocarbon Natural products 0.000 claims abstract description 19
- 150000002430 hydrocarbons Chemical class 0.000 claims abstract description 19
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 238000001816 cooling Methods 0.000 claims abstract description 10
- 239000011521 glass Substances 0.000 claims description 39
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 7
- 230000001133 acceleration Effects 0.000 claims description 6
- 239000002245 particle Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 124
- 229910010271 silicon carbide Inorganic materials 0.000 description 124
- 239000005360 phosphosilicate glass Substances 0.000 description 40
- 239000007789 gas Substances 0.000 description 31
- 238000003763 carbonization Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 description 3
- 239000001294 propane Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/10—Single-crystal growth directly from the solid state by solid state reactions or multi-phase diffusion
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Led Devices (AREA)
- Physical Vapour Deposition (AREA)
Abstract
본 발명은 비교적 저가의 다결정 SiC 기판을 모재 기판으로 하여 비뚤어짐이 적고 대형이며 결정성이 좋은 단결정 SiC 기판을 저가로 제조한다. Si 모재층(2)에 소정 두께의 표면 Si층(3)과 매립 산화물층(4)이 형성된 SOI 기판(1)에 대해, 상기 표면 Si층(3)측으로부터 P이온을 주입함으로써, 상기 매립 산화물층(4)을 PSG층(6)으로 변성시켜 연화점을 저하시키는 P이온 주입 공정과, 상기 PSG층(6)이 형성된 SOI 기판(1)을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층(3)을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층(5)을 형성하는 SiC 형성 공정을 행한다.
Description
본 발명은 단결정 SiC 기판의 제조 방법 및 단결정 SiC 기판에 관한 것이며, 상세하게는 대형으로 결정성이 좋고 또한 비뚤어짐이 적은 단결정 SiC 기판을 제조할 수 있는 단결정 SiC 기판의 제조 방법 및 단결정 SiC 기판에 관한 것이다.
단결정 SiC(탄화실리콘)은 열적, 화학적 안정성이 우수하고, 기계적 강도도 강하며, 방사선 조사에도 강하다는 특성 때문에, 차세대의 반도체 디바이스 재료로서 주목을 모으고 있다. 특히, 청색 발광 다이오드 등의 기판 재료나 내(耐)환경 반도체 소자 등의 기술분야에 있어서 유망시되고 있다. 이러한 용도에 사용하는 SiC막을 얻는 방법으로서는 SiC 단결정의 기판 위에 1400℃ 이상의 온도에서의 액상 성장법, 또는 1300℃ 이상의 온도에서의 기상 성장법이 보통 사용되고 있다.
그런데, 상기 출발 재료로서 SiC 단결정 기판을 사용하는 방법에서는 SiC 단결정 기판 자체가 지극히 고가이며 또한 소면적밖에 얻을 수 없는 것이 실정이다. 이 때문에, 반도체 디바이스로서도 지극히 고가가 되어 버리고, 대면적의 단결정 SiC 기판을 저가로 제공하는 기술이 강하게 요구되고 있다.
따라서, 하기의 특허문헌 1과 같이, 표면 Si층과 이 표면 Si층의 하측에 존재하는 매립 절연층(SiO2층) 및 Si 모재층을 가지는 절연층 매립형 Si 기판을 이용하여, 절연층 매립형 Si 기판의 표면 Si층을 10nm 정도로 박막화하고, 이것을 고온에서 탄화 처리하여 단결정 SiC층으로 변성시키는 기술이 제공되어 있다.
하지만, 상술한 제조 방법에서는 Si의 융점이 1410℃이기 때문에, 1400℃ 이상의 고온 프로세스는 전혀 적용할 수 없고, 적어도 그것보다도 낮은 온도로 탄화 처리를 할 필요가 있다. 한편, Si와 SiC의 열팽창 계수가 다르며, 또 SiO2의 연화점이 1200℃ 부근으로 비교적 높기 때문에, 탄화 처리로 가열한 후에 냉각하는 단계에서 Si 모재층과 SiC층 사이에서 수축률에 차이가 생기고, 냉각 후의 기판에 휘어짐이 발생하는 것이 피할 수 없다고 하는 문제가 있었다. 이렇게, 기판 자체에 휘어짐이 발생하기 때문에, 기판을 대형화하는 데에도 한계가 있었던 것이 실정이다.
이렇게, 현상의 기술에서는 막질이 좋은 단결정 SiC 기판은 고가이며 또한 소형밖에 얻을 수 없어, 대형이며 막질이 좋은 단결정 SiC 기판은 얻을 수 없는 실정이며, 대형으로 결정성이 좋은 단결정 SiC 기판을 저가로 제공할 수 있는 기술의 개발이 강하게 기대되었다.
본 발명은 상기와 같은 사정을 감안하여 이루어진 것으로, 비교적 저가의 다결정 SiC 기판을 모재 기판으로 하여 비뚤어짐이 적고 대형이며 결정성이 좋은 단결정 SiC 기판을 저가로 제조할 수 있는 단결정 SiC 기판의 제조 방법 및 단결정 SiC 기판을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 단결정 SiC 기판의 제조 방법은 Si 모재층에 소정 두께의 표면 Si층과 매립 산화물층이 형성된 SOI 기판에 대하여, 상기 표면 Si층측으로부터 P이온을 도입함으로써, 상기 매립 산화물층을 매립 유리층으로 변성시켜 연화점을 저하시키는 P이온 도입 공정과, 상기 매립 유리층이 형성된 SOI 기판을 탄화 수소계 가스 분위기 중에서 가열하여 상기 표면 Si층을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층을 형성하는 SiC 형성 공정을 구비한 것을 제 1 요지로 한다.
또한, 본 발명의 단결정 SiC 기판의 제조 방법은 Si 모재와 표면 Si층이 되는 Si 박판을 접합하기 전에, 그 접합면이 되는 Si 모재와 표면 Si층의 적어도 한쪽의 표면에 퇴적법에 의해 적어도 SiO2보다도 연화점이 낮은 유리층을 형성하는 유리층 형성 공정과, 상기 Si 모재와 Si 박판을 유리층을 끼우도록 접합하고, Si 모재층, 표면 Si층 및 매립 유리층이 적층된 매립형 기판을 형성하는 접합 공정과, 상기 매립형 기판을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층을 형성하는 SiC 형성 공정을 구비한 것을 제 2 요지로 한다.
또한, 상기 목적을 달성하기 위해서, 본 발명의 단결정 SiC 기판은 Si 모재층과 표면의 단결정 SiC층의 사이에 적어도 SiO2보다도 연화점이 낮은 매립 유리층이 형성되는 것을 요지로 한다.
즉, 본 발명의 제 1 단결정 SiC 기판의 제조 방법은 SOI 기판의 매립 산화물층을 연화점이 낮은 매립 유리층으로 변성시킨 후, 탄화 수소계 가스 분위기 중에서 가열하여 냉각하는 탄화 처리를 행하기 때문에, 탄화 처리로 형성된 SiC층과 Si 모재층의 수축률에 차이가 있어도, SiC층과 Si 모재층 사이의 매립 유리층이 변형되어 Si 모재층과 SiC층 사이에 미끄러짐이 발생하여, 기판 전체의 휘어짐을 대폭적으로 억제할 수 있다.
본 발명의 제 1 단결정 SiC 기판의 제조 방법에 있어서, 상기 P이온 도입 공정에 있어서의 P이온의 도입량은 1×1015 내지 5×1018개/㎠인 경우에는 형성되는 SiC층의 결정성을 양호하게 유지하면서 기판의 휘어짐을 효과적으로 억제할 수 있다.
본 발명의 제 1 단결정 SiC 기판의 제조 방법에 있어서, 상기 P이온 도입 공정에 있어서의 기판 온도가 200 내지 550℃인 경우에는 표면 Si층의 결정성을 양호하게 유지하는 동시에, 그 탄화 공정에 있어서 양질의 SiC층을 확보할 수 있다.
본 발명의 제 1 단결정 SiC 기판의 제조 방법에 있어서, 상기 P이온 도입 공정을 이온 주입에 의해 행하고, 그 때의 P이온의 가속 에너지가 5 내지 30keV인 경우에는 표면 Si층의 결정성을 유지하면서 이온 주입을 실시할 수 있고, 그 결과, 기판의 휘어짐을 효과적으로 억제할 수 있다.
또한, 본 발명의 제 2 단결정 SiC 기판의 제조 방법은 Si 모재층과 표면 Si층 사이에 적어도 SiO2보다도 연화점이 낮은 매립 유리층이 형성된 매립형 기판을 형성한 후, 탄화수소계 가스 분위기 중에서 가열하여 냉각하는 탄화 처리를 행하기 때문에, 탄화 처리로 형성된 SiC층과 Si 모재층의 수축률에 차이가 있어도, SiC층과 Si 모재층 사이의 매립 유리층이 변형되어 Si 모재층과 SiC층 사이에 미끄러짐이 발생하고, 기판 전체의 휘어짐을 대폭적으로 억제할 수 있다.
또한, 본 발명의 단결정 SiC 기판은 Si 모재층과 표면의 단결정 Si층 사이에 적어도 SiO2보다도 연화점이 낮은 매립 유리층이 형성되어 있기 때문에, 탄화수소계 가스 분위기 중에서 가열하여 냉각하는 탄화 처리를 행하여도, SiC층과 Si 모재층 사이의 매립 유리층이 변형되어 Si 모재층과 SiC층 사이에 미끄러짐이 발생하고, 기판 전체의 휘어짐이 대폭적으로 억제된다.
도 1은 본 발명의 제 1 실시형태의 단결정 SiC 기판의 제조 방법을 도시하는 도면.
도 2는 본 발명의 제 1 실시형태의 단결정 SiC 기판의 제조 방법을 도시하는 도면.
도 3은 상기 단결정 SiC 기판의 제조 방법을 도시하는 도면.
도 4는 본 발명의 제 2 실시형태의 단결정 SiC 기판의 제조 방법을 도시하는 도면.
도 2는 본 발명의 제 1 실시형태의 단결정 SiC 기판의 제조 방법을 도시하는 도면.
도 3은 상기 단결정 SiC 기판의 제조 방법을 도시하는 도면.
도 4는 본 발명의 제 2 실시형태의 단결정 SiC 기판의 제조 방법을 도시하는 도면.
다음에, 본 발명을 실시하기 위한 최선의 형태를 설명한다.
〔제 1 실시형태〕
도 1 및 도 2는 본 발명의 제 1 실시형태의 단결정 SiC 기판의 제조 방법을 나타내는 도면이다.
이 단결정 SiC 기판의 제조 방법은 하기 (1), (2)의 공정을 행한다.
(1) Si 모재층(2)에 소정 두께의 표면 Si층(3)과 매립 산화물층(4)이 형성된 SOI(Silicon On Insulator) 기판(1)에 대하여, 상기 표면 Si층(3)측으로부터 P이온을 도입함으로써, 상기 매립 산화물층(4)을 매립 유리층인 PSG층(6)으로 변성시켜 연화점을 저하시키는 P이온 도입 공정.
(2) 상기 매립 유리층인 PSG층(6)이 형성된 SOI 기판(1)을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층(3)을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층(5)을 형성하는 SiC 형성 공정.
도 1a는 Si 모재층(2)의 표면에 소정 두께의 표면 Si층(3)과 매립 산화물층(4)이 형성된 SOI 기판(1)을 도시한다. 상기 SOI 기판(1)은 Si 모재층(2)의 표면 근방에 매립 산화물층(4)으로서 소정 두께의 SiO2층이 형성되고, 표면에 소정 두께의 표면 Si층(3)이 형성된 것이다. 상기 매립 산화물층(4)의 두께는 약 100 내지 200nm 정도의 두께가 되도록 설정되어 있다.
상기 SOI 기판(1)의 표면 Si층(3)은 두께 20nm 내지 50nm 정도의 것을 4 내지 10nm로 박막화하여 사용한다. 이 박막화는 예를 들면, SOI 기판(1)을 산화 분위기에서 가열 처리함으로써, 매립 산화물층(4)의 계면 근방에 원하는 두께의 Si층을 잔존시키도록, 표면 Si층(3)의 표면으로부터 소정 깊이를 산화시킨 후, 표면에 생성한 산화물층을 플루오르화 수소산 등으로 에칭함으로써 제거하여 박막화하는 것이 행하여진다.
이 때, 박막화한 표면 Si층(3)의 두께는 상술한 바와 같이 4nm 내지 10nm 정도로 설정하는 것이 바람직하고, 더욱 바람직한 것은 4nm 내지 7nm 정도다. 상기 박막화한 표면 Si층(3)의 두께가 지나치게 얇으면, 그 후의 탄화 처리인 변성 공정에 의해 단결정 SiC층(5)이 충분히 생성되지 않고, 좋은 단결정 SiC층(7)을 형성할 수 없게 된다.
또, 상기 박막화한 표면 Si층(3)의 두께가 지나치게 두꺼우면, 그 후에 탄화 처리에 의해 단결정 SiC층(5)으로 변성시킬 때, 완전히 탄화하는 것이 곤란해지고, SiC층(5)의 저단부에 미탄화의 Si층이 잔존하게 된다. 이 잔존 Si층은 그 후의 열처리에 의해 용이하게 상부 SiC층으로 확산되고, 그 결정성을 악화시키는 결과가 된다. 필요에 따라서 단결정 SiC층(5)을 더욱 에피텍셜 성장시키는 것이 행하여지지만, 시드층으로서의 단결정 SiC층(5)의 결정성이 나쁘면, 그 후 에피텍셜 성장시켜도 결정성이 나쁜 단결정 SiC층(5)밖에 얻을 수 없다. 이렇게, 잔존 SiC층이 생기지 않도록 완전 탄화시키는 것은 지극히 중요하다.
도 1b 및 도 1c는 상기 SOI 기판(1)에 대하여, 상기 표면 Si층(3)측으로부터 P이온을 도입함으로써, 상기 매립 산화물층(4)을 형성하는 SiO2을 인을 도입한 유리인 인규산 유리(PSG;Phospho Silicate Glass)로 변성시켜 PSG층(6)을 형성하여 연화점을 저하시키는 P이온 도입 공정을 도시한다.
상기 P이온 도입 공정은 예를 들면, 이온 주입법이나 플라즈마 도핑법 등에 의해 행할 수 있다.
상기 P이온 도입 공정에 있어서의 P이온의 도입량 즉 도즈량은 1×1015 내지 5×1018개/㎠로 하는 것이 바람직하다. 도즈량이 1×1015개/㎠ 미만에서는 PSG층(6)의 연화의 정도가 충분하지 않고, 기판의 휘어짐을 방지하는 효과를 충분히 얻을 수 없게 된다. 반대로 도즈량이 5×1018개/㎠을 넘으면, 표면 Si층(3)의 결정성이 나빠지고, 양질이고 결정성이 좋은 단결정 SiC층(5)을 얻을 수 없게 된다. 이렇게, P이온 도입 공정에 있어서의 도즈량을 1×1015 내지 5×1018개/㎠로 함으로써, 형성되는 단결정 SiC층(5)의 결정성을 양호하게 유지하면서 기판의 휘어짐을 효과적으로 억제할 수 있다.
상기 이온 주입에 의해, PSG층(6)의 인의 도프량을 5 내지 7원자% 정도로 설정하는 것이 바람직하다. 도프량이 5원자% 미만에서는 PSG층(6)의 연화의 정도가 충분하지 않고, 기판의 휘어짐을 방지하는 효과를 충분히 얻을 수 없게 된다. 반대로 도프량이 7원자%를 넘으면, PSG층(6)의 흡습성이 높아져, 단결정 SiC층(5)을 사용하여 작성한 전자 소자의 전기적 특성을 현저하게 열화시켜, 양질이고 신뢰성이 높은 전자 소자를 얻을 수 없게 된다. 이렇게, PSG층(6)을 구성하는 유리에 대한 인의 도프량을 5 내지 7원자%로 함으로써, 형성되는 단결정 SiC층(5)의 전기적 특성을 양호하게 유지하면서 기판의 휘어짐을 효과적으로 억제할 수 있다.
또한, 상기 P이온 도입 공정에 있어서의 기판 온도는 200 내지 550℃로 하는 것이 바람직하다. 기판 온도가 200℃ 미만에서는 표면 Si층(3)의 결정성이 저하되고, 양질이고 결정성이 좋은 단결정 SiC층(5)을 얻을 수 없게 된다. 반대로 기판 온도가 550℃를 넘으면, 표면 Si층(3)을 구성하는 Si가 승화해 처음으로 두께가 감소해버려, 충분한 막 두께의 단결정 SiC층(5)을 얻을 수 없게 된다. 이렇게, P이온 도입 공정에 있어서의 기판 온도를 200 내지 550℃로 함으로써, 단결정 SiC층(5)의 결정성을 양호하게 유지하는 동시에, 적절한 막 두께도 확보할 수 있다.
상기 P이온 도입 공정을 이온 주입에 의해 행하는 경우, 그 때의 P이온의 가속 에너지는 5 내지 30keV로 설정하는 것이 바람직하다. 상기 가속 에너지가 5keV 미만에서도 30keV를 초과해도, 표면 Si층(3)의 막 두께와의 균형으로, 매립 산화물층(4)을 충분히 연화점이 낮은 PSG층(6)으로 변성할 수 없게 된다. 그리고, 상기 가속 에너지를 5 내지 30keV로 설정함으로써, SiC층의 결정성 및 적절한 막 두께를 유지하면서 기판의 휘어짐을 효과적으로 억제할 수 있다.
도 2d는 상기 매립 유리층인 PSG층(6)이 형성된 SOI 기판(1)을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층(3)을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층(5)을 형성하는 SiC 형성 공정을 행한 상태다.
상기 SiC 형성 공정은 예를 들면, 분위기 제어가 가능한 가열로에 있어서, 가열로 내에 도입되는 분위기 가스(수소 가스 및 탄화수소 가스)를 바꾸면서 온도 조절함으로써 행할 수 있다.
상기와 같은 장치에 의해, 상기 SOI 기판(1)을 가열로 내에 설치하고, 상기 가열로 내에 수소 가스와 탄화수소계 가스의 혼합 가스를 공급하면서, 가열로 내의 분위기 온도를 상승시키고, 상기 SOI 기판(1)의 표면 Si층(3)을 단결정 SiC층(5)으로 변성시키는 것이 행하여진다.
이 때, 상기 SOI 기판(1)을 가열로 내에 설치하고, 가열로 내에 수소 가스에 대하여 탄화 수소계 가스를 1체적%의 비율로 혼합한 혼합 가스를 공급한다. 또한, 이 혼합 가스의 공급과 마찬가지로 하여, 가열로 내의 분위기 온도를 900 내지 1405℃로 가열한다. 이 가열에 의해, SOI 기판(1)의 표면 Si층(3)을 단결정 SiC층(5)으로 변성시킬 수 있다.
여기에서, 상기 수소 가스는 캐리어 가스이며, 탄화수소 가스로서는 예를 들면 프로판 가스를 사용한다. 예를 들면, 수소 가스의 봄베로부터의 공급량이 1000cc/분이라면, 탄화 수소 가스의 봄베로부터의 공급량을 10cc/분으로 한다.
그리고, 소정 시간 가열하여 표면 Si층(3)이 완전 탄화되어 단결정 SiC층(5)으로 변성한 후 상온까지 냉각한다. 이 때, 단결정 SiC층(5)과 Si 모재층(2) 사이에 SiO2보다도 연화점이 낮은 PSG층(6)이 개재되기 때문에, 탄화 처리로 형성된 단결정 SiC층(5)과 Si 모재층(2)의 수축률에 차이가 있어도, 단결정 SiC층(5)과 Si 모재층(2) 사이의 PSG층(6)이 변형되어 Si 모재층(2)과 단결정 SiC층(5) 사이에 미끄러짐이 발생하고, 기판 전체의 휘어짐을 대폭적으로 억제할 수 있다.
도 2e는 상술한 바와 같이 형성한 단결정 SiC층(5)을 시드층(5)으로 하여, 에피텍셜 성장에 의해 또 단결정 SiC층(5)을 성장시킨 상태를 도시한다.
상기 에피텍셜 성장은 예를 들면, 하기의 조건에 의해 단결정 SiC층(5)을 성장시킨다. 예를 들면, 표면에 단결정 SiC층(5)이 형성된 기판을 처리 챔버 내에 배치하고, 상기 처리 챔버 내에 모노메틸실란 등 메틸 실란계 가스 원료 가스를 약 1.0sccm 정도의 가스 유량으로 공급하면서, 온도 900 내지 1405℃로 처리함으로써, 상기 단결정 SiC층(5)을 시드층으로 하여 에피텍셜 성장에 의해, 단결정 SiC층(5)을 성장시킬 수 있다.
이렇게, 단결정 SiC층(5)을 에피텍셜 성장시킬 때의 승온 및 냉각에 있어서도, 단결정 SiC층(5)과 Si 모재층(2) 사이에 연화점이 낮은 PSG층(6)이 개재하기 때문에, 단결정 SiC층(5)과 Si 모재층(2) 사이의 PSG층(6)이 변형되어 Si 모재층(2)과 단결정 SiC층(5) 사이에 미끄러짐이 발생하고, 기판 전체의 휘어짐을 대폭적으로 억제할 수 있다.
상기 처리 온도는 상기 온도 범위에서 처리 가능하지만, 더욱 좋은 막질을 얻는 동시에, 설비 가격이나 에너지 가격, 메인터넌스 가격 등의 면 때문에 1000 내지 1350℃ 정도로 설정하는 것이 적합하다.
또한, 상기 에피텍셜 성장은 처리 챔버 내에 모노실란가스 등의 실란계 가스와 프로판 가스 등의 탄화수소계 가스를 동시에 공급하면서 상기 온도 범위에서 처리함으로써 단결정 SiC층(5)을 에피텍셜 성장시킬 수도 있다.
이렇게 하여, Si 모재층(2)과 표면의 단결정 SiC층(5) 사이에 적어도 SiO2보다도 연화점이 낮은 매립 유리층인 PSG층(6)이 형성된 본 발명의 단결정 SiC 기판을 얻을 수 있다.
도 2f는 필요에 따라서, 상기 단결정 SiC층(5) 위에 에피텍셜 성장에 의해 GaN층(8) 등의 다른 반도체막을 형성시킨 상태를 도시한다.
상기 에피텍셜 성장은 예를 들면, 하기의 조건에 의해 GaN층(8)을 성장시킨다. 예를 들면, 단결정 SiC층(5)을 형성한 기판을 처리 챔버 내에 배치하고, 상기 처리 챔버 내에 트리에틸갈륨을 약 2sccm, 암모니아를 약 1250sccm의 유량으로 공급하면서, 온도 950 내지 1200℃로 처리함으로써, 상기 단결정 SiC층(5) 위에 GaN층(8)을 형성시킬 수 있다.
이렇게, 단결정 SiC층(5) 위에 GaN층(8)을 에피텍셜 성장시킬 때의 승온 및 냉각에 있어서도, 단결정 SiC층(5)과 Si 모재층(2) 사이에 연화점이 낮은 PSG층(6)이 개재하기 때문에, 단결정 SiC층(5)과 Si 모재층(2) 사이의 PSG층(6)이 변형되어 Si 모재층(2)과 단결정 SiC층(5) 사이에 미끄러짐이 발생하고, 기판 전체의 휘어짐을 대폭적으로 억제할 수 있다.
도 3은 실시예와 비교예의 기판의 휘어짐량을 측정한 결과다.
SOI 기판(1)으로서, 표면 Si층(3)의 두께가 7nm, Si 모재층(2)의 두께가 725㎛, 매립 산화물층(4)의 두께가 160nm, 직경 200mm의 것을 준비했다.
실시예는 상기 SOI 기판(1)에 P이온 주입에 의해 매립 산화물층(4)을 PSG층(6)으로 변성한 후 탄화 처리를 행하였다. 이온의 가속 에너지는 30keV, 도즈량은 6×1015개/㎠, 기판 온도는 250℃로 설정했다. 비교예는 상기 SOI 기판(1)을 이온 주입하지 않고 탄화 처리를 행했다.
탄화 처리는 프로판 가스 30cc, 수소 가스 2000cc의 비율로 혼합 가스를 흘리면서, 기판을 1250℃로 15분간 가열하여 행하였다.
그 후의, 에피텍셜 성장은 모노메틸실란가스를 약 3sccm의 가스 유량으로 공급하면서, 온도 1200℃에서 처리를 행하고, 처리 시간을 바꾸어, 최종적인 단결정 SiC층(5)의 두께가 5nm, 160nm, 320nm, 600nm의 자료를 준비했다.
휘어짐량은 다음과 같이 하여 측정했다. 즉, 수평한 표준면을 가지는 시료 측정대 위에 200mm 구경의 피측정 시료를 재치하고, 이 피측정 자료의 표면에 탐침식 휘어짐량 측정기 탐침을 접촉시키면서 수평면 내에서 주사시킨다. 이 때, 피측정 시료 표면의 물결에 따라서 수직면 내에 나타나는 물결을 기록하고, 기판 전체의 휘어짐량으로서 판정함으로써 측정했다.
도 3으로부터 알 수 있는 바와 같이, 단결정 SiC층(5)의 막 두께가 300nm를 넘으면, 실시예가 좋은 결과가 얻어졌다. 또, 막 두께의 얇은 부분에 있어서 비교예 쪽이 좋은 것처럼 보이지만, 이 차이는 측정 오차 범위이며, 막 두께가 300nm를 넘은 부근부터 휘어짐의 억제 효과가 현저하게 나타나 있다.
또, 상기 실시형태에서는 이온 주입의 즈음에 P이온만을 도입하여 매립 산화물층(4)을 PSG층(6)으로 변성한 예를 나타냈지만, P이온과 아울러 B이온을 도입하여 매립 산화물층(4)을 BPSG층으로 변성시키도록 해도 좋다.
〔제 2 실시형태〕
도 4는 본 발명의 제 2 실시형태의 단결정 SiC 기판의 제조 방법을 도시하는 도면이다.
이 단결정 SiC 기판의 제조 방법은 하기 (1), (2), (3)의 공정을 행한다.
(1) Si 모재와 표면 Si층이 되는 Si 박판을 접합하기 전에, 그 접합면이 되는 Si 모재와 표면 Si층의 적어도 한쪽의 표면에 퇴적법에 의해 적어도 SiO2보다도 연화점이 낮은 유리층을 형성하는 유리층 형성 공정.
(2) 상기 Si 모재와 Si 박판을 유리층을 끼우도록 접합하고, Si 모재층, 표면 Si층 및 매립 유리층이 적층된 매립형 기판을 형성하는 접합 공정.
(3) 상기 매립형 기판을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층을 형성하는 SiC 형성 공정.
도 4a에 도시하는 바와 같이, 이 예에서는 우선, 표면 Si층(3)이 되는 Si 박판의 1면에 퇴적법에 의해 적어도 SiO2보다도 연화점이 낮은 유리층인 PSG층(6)을 형성한다.
상기 퇴적법은 예를 들면, 감압 CVD나 플라즈마 CVD와 같은 화학적 기상퇴적법, 진공증착법이나 스퍼터링법 등의 물리적 기상퇴적법 등, 각종의 퇴적법을 적용할 수 있다.
도 4b에 도시하는 바와 같이, PSG층(6)이 형성된 표면 Si층(3)과, Si 모재층(2)을 상기 PSG층(6)을 끼우도록 접합한다. 상기 PSG층(6)은 인이 도프된 유리이며, 인의 도프량은 5 내지 7원자% 정도로 설정하는 것이 바람직하다. 도프량이 5원자% 미만에서는 PSG층(6)의 연화의 정도가 충분하지 않고, 기판의 휘어짐을 방지하는 효과를 충분히 얻을 수 없게 된다. 반대로 도프량이 7원자%를 넘으면, PSG층(6)의 흡습성이 높아져, 단결정 SiC층(5)을 사용하여 작성한 전자 소자의 전기적 특성을 현저하게 열화시켜, 양질이고 신뢰성이 높은 전자 소자를 얻을 수 없게 된다. 이렇게, PSG층(6)을 구성하는 유리에 대한 인의 도프량을 5 내지 7원자%로 함으로써, 형성되는 단결정 SiC층(5)의 전기적 특성을 양호하게 유지하면서 기판의 휘어짐을 효과적으로 억제할 수 있다.
상기 접합은 Si 모재층(2)의 상면에 표면 Si층(3)이 위를 향하고 PSG층(6)이 아래를 향하도록 하여 적층하고, 가열함으로써 행할 수 있다. 이 때의 가열 온도는 대강 850 내지 950℃, 가열 시간은 30 내지 60분 정도다.
도 4c는 상기한 바와 같이 하여 형성된 Si 모재층(2)과 표면 Si층(3) 사이에 매립형 PSG층(6)이 적층된 매립형 기판을 도시한다. 이 매립형 기판에 있어서의 PSG층(6)의 두께는 약 100 내지 200nm 정도의 두께가 되도록 설정되고, 표면 Si층(3)은 미리 두께 4nm 내지 10nm로 박막화되는 것은 상술한 제 1 실시형태와 같다.
그 다음에, 상기 매립형 기판을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층(3)을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층(5)을 형성한다. 이 탄화 처리의 조건은 상술한 제 1 실시형태와 같다.
도 4d는 상기한 바와 같이 하여 형성된 Si 모재층(2)과 표면 Si층(3) 사이에 매립형 PSG층(6)이 적층된 매립형 기판을 도시한다.
그 후, 에피텍셜 성장에 의해 단결정 SiC층(5)을 성장시키거나, GaN층(8)과 같은 다른 반도체층을 적층하거나 하는 것이 행하여진다. 에피텍셜 성장의 조건은 상술한 제 1 실시형태와 같다.
이렇게 하여, Si 모재층(2)과 표면의 단결정 SiC층(5) 사이에 적어도 SiO2보다도 연화점이 낮은 매립 유리층인 PSG층(6)이 형성된 본 발명의 단결정 SiC 기판을 얻을 수 있다.
또, 이 예에서는 표면 Si층(3)이 되는 Si 박판의 1면에 PSG층(6)을 형성한 후 Si 모재층(2)과 접합하도록 했지만, Si 모재층(2)의 1면에 PSG층(6)을 형성한 후 표면 Si층(3)이 되는 Si 박판을 접합해도 좋고, Si 모재층(2)과 표면 Si층(3)이 되는 Si 박판의 쌍방의 1면에 PSG층(6)을 형성한 후 양자를 접합하도록 해도 좋다.
본 실시형태의 단결정 SiC 기판의 제조 방법은 Si 모재층(2)과 표면 Si층(3) 사이에 적어도 SiO2보다도 연화점이 낮은 PSG층(6)이 형성된 매립형 기판을 형성한 후, 탄화수소계 가스 분위기 중에서 가열하여 냉각하는 탄화 처리를 행하기 위해서, 탄화 처리로 형성된 단결정 SiC층(5)과 Si 모재층(2)의 수축률에 차이가 있어도, 단결정 SiC층(5)과 Si 모재층(2) 사이의 PSG층(6)이 변형되어 Si 모재층(2)과 단결정 SiC층(5) 사이에 미끄러짐이 발생하고, 기판 전체의 휘어짐을 대폭적으로 억제할 수 있다.
또, 상기 실시형태에서는 퇴적법에 의해 PSG층(6)을 형성한 예를 나타냈지만, 마찬가지로 퇴적법에 의해 BPSG층(붕소인규산 유리층)을 형성시키도록 해도 좋다.
산업상의 이용 가능성
본 발명은 대규모 집적 회로 등에 사용하는 반도체 기판의 제조 등에 적용할 수 있다.
1 : SOI 기판
2 : Si 모재층
3 : 표면 Si층
4 : 매립 산화물층, 산화물층
(5) 단결정 SiC층
(6) PSG층
(8) GaN층
2 : Si 모재층
3 : 표면 Si층
4 : 매립 산화물층, 산화물층
(5) 단결정 SiC층
(6) PSG층
(8) GaN층
Claims (10)
- Si 모재층에 소정 두께의 표면 Si층과 매립 산화물층이 형성된 SOI 기판에 대하여, 상기 표면 Si층측으로부터 P이온을 도입함으로써, 상기 매립 산화물층을 매립 유리층으로 변성시켜 연화점을 저하시키는 P이온 도입 공정과,
상기 매립 유리층이 형성된 SOI 기판을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층을 형성하는 SiC 형성 공정을 구비한 것을 특징으로 하는 단결정 SiC 기판의 제조 방법. - 제 1 항에 있어서, 상기 P이온 도입 공정에 있어서의 P이온의 도입량은 1×1015 내지 5×1018개/㎠인 단결정 SiC 기판의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 P이온 도입 공정에 있어서의 기판 온도는 200 내지 550℃인 단결정 SiC 기판의 제조 방법.
- 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 P이온 도입 공정을 이온 주입에 의해 행하고, 그 때의 P이온의 가속 에너지가 5 내지 30keV인 단결정 SiC 기판의 제조 방법.
- Si 모재와 표면 Si층이 되는 Si 박판을 접합하기 전에, 그 접합면이 되는 Si 모재와 표면 Si층의 적어도 한쪽의 표면에 퇴적법에 의해서 적어도 SiO2보다도 연화점이 낮은 유리층을 형성하는 유리층 형성 공정과,
상기 Si 모재와 Si 박판을 유리층을 끼우도록 접합하고, Si 모재층, 표면 Si층 및 매립 유리층이 적층된 매립형 기판을 형성하는 접합 공정과,
상기 매립형 기판을 탄화수소계 가스 분위기 중에서 가열하여 상기 표면 Si층을 SiC로 변성시킨 후 냉각시켜 표면에 단결정 SiC층을 형성하는 SiC 형성 공정을 구비한 것을 특징으로 하는 단결정 SiC 기판의 제조 방법. - Si 모재층과 표면의 단결정 SiC층 사이에 적어도 SiO2보다도 연화점이 낮은 매립 유리층이 형성된 것을 특징으로 하는 단결정 SiC 기판.
- 제 6 항에 있어서, 상기 단결정 SiC층은 Si 모재층과 매립 유리층 위에 표면 Si층이 형성된 매립형 기판의 상기 표면 Si층을 SiC로 변성시킴으로써 얻어지는 것인 단결정 SiC 기판.
- 제 6 항에 있어서, 상기 매립 유리층은 Si 모재층에 소정 두께의 표면 Si층과 매립 산화물층이 형성된 SOI 기판에 대하여, 상기 표면 Si층측으로부터 P이온을 도입함으로써, 상기 매립 산화물층을 매립 유리층으로 변성시켜 형성된 것인 단결정 SiC 기판.
- 제 8 항에 있어서, 상기 매립 유리층은 P이온의 도입량이 1×1015 내지 5×1018개/㎠로 p이온 주입된 것인 단결정 SiC 기판.
- 제 6 항 내지 제 9 항 중 어느 한 항에 있어서, 상기 매립 유리층의 두께는 100 내지 200nm인 단결정 SiC 기판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2007-298752 | 2007-11-19 | ||
| JP2007298752A JP5394632B2 (ja) | 2007-11-19 | 2007-11-19 | 単結晶ＳｉＣ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100100803A true KR20100100803A (ko) | 2010-09-15 |
| KR101473209B1 KR101473209B1 (ko) | 2014-12-16 |
Family
ID=40667391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107010827A KR101473209B1 (ko) | 2007-11-19 | 2008-10-29 | 단결정 ＳｉＣ 기판의 제조 방법 및 이것에 의해서 얻어진 단결정 ＳｉＣ 기판 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8603901B2 (ko) |
| EP (1) | EP2216428B8 (ko) |
| JP (1) | JP5394632B2 (ko) |
| KR (1) | KR101473209B1 (ko) |
| CN (1) | CN101868566B (ko) |
| WO (1) | WO2009066566A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5394632B2 (ja) * | 2007-11-19 | 2014-01-22 | エア・ウォーター株式会社 | 単結晶ＳｉＣ基板の製造方法 |
| JP5572569B2 (ja) * | 2011-02-24 | 2014-08-13 | 信越半導体株式会社 | シリコン基板の製造方法及びシリコン基板 |
| US9620626B2 (en) * | 2014-05-08 | 2017-04-11 | Soitec | Method for fabricating a semiconductor device including fin relaxation, and related structures |
| JP6582779B2 (ja) * | 2015-09-15 | 2019-10-02 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法 |
| RU2613013C1 (ru) * | 2015-12-07 | 2017-03-14 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" (СПбГЭТУ "ЛЭТИ") | Способ получения полупроводникового карбидокремниевого элемента |
| DE102017101333B4 (de) | 2017-01-24 | 2023-07-27 | X-Fab Semiconductor Foundries Gmbh | Halbleiter und verfahren zur herstellung eines halbleiters |
| US10510532B1 (en) * | 2018-05-29 | 2019-12-17 | Industry-University Cooperation Foundation Hanyang University | Method for manufacturing gallium nitride substrate using the multi ion implantation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0475379A (ja) * | 1990-07-17 | 1992-03-10 | Seiko Epson Corp | 半導体基板 |
| US5759908A (en) * | 1995-05-16 | 1998-06-02 | University Of Cincinnati | Method for forming SiC-SOI structures |
| US20020089032A1 (en) * | 1999-08-23 | 2002-07-11 | Feng-Yi Huang | Processing method for forming dislocation-free silicon-on-insulator substrate prepared by implantation of oxygen |
| JP3920103B2 (ja) | 2002-01-31 | 2007-05-30 | 大阪府 | 絶縁層埋め込み型半導体炭化シリコン基板の製造方法及びその製造装置 |
| JP2004296558A (ja) * | 2003-03-26 | 2004-10-21 | Osaka Prefecture | 絶縁層埋め込み型単結晶炭化シリコン基板の製造方法及びその製造装置 |
| JP4713089B2 (ja) | 2004-03-18 | 2011-06-29 | エア・ウォーター株式会社 | 単結晶ＳｉＣ基板の製造方法 |
| US20070278574A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Laboratories Of America, Inc. | Compound semiconductor-on-silicon wafer with a thermally soft insulator |
| JP5394632B2 (ja) * | 2007-11-19 | 2014-01-22 | エア・ウォーター株式会社 | 単結晶ＳｉＣ基板の製造方法 |
-
2007
- 2007-11-19 JP JP2007298752A patent/JP5394632B2/ja active Active
-
2008
- 2008-10-29 US US12/742,413 patent/US8603901B2/en active Active
- 2008-10-29 EP EP08852872.4A patent/EP2216428B8/en not_active Not-in-force
- 2008-10-29 WO PCT/JP2008/070160 patent/WO2009066566A1/ja active Application Filing
- 2008-10-29 CN CN200880116838.XA patent/CN101868566B/zh not_active Expired - Fee Related
- 2008-10-29 KR KR1020107010827A patent/KR101473209B1/ko active IP Right Grant
-
2013
- 2013-09-24 US US14/034,894 patent/US8906786B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP5394632B2 (ja) | 2014-01-22 |
| KR101473209B1 (ko) | 2014-12-16 |
| US8906786B2 (en) | 2014-12-09 |
| JP2009120455A (ja) | 2009-06-04 |
| US20140051235A1 (en) | 2014-02-20 |
| EP2216428A4 (en) | 2012-08-15 |
| EP2216428B1 (en) | 2017-06-07 |
| EP2216428A1 (en) | 2010-08-11 |
| US8603901B2 (en) | 2013-12-10 |
| CN101868566A (zh) | 2010-10-20 |
| US20100252837A1 (en) | 2010-10-07 |
| WO2009066566A1 (ja) | 2009-05-28 |
| CN101868566B (zh) | 2012-07-18 |
| EP2216428B8 (en) | 2017-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6650463B2 (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
| US8906786B2 (en) | Method for producing single crystal SiC substrate and single crystal SiC substrate produced by the same | |
| KR100832152B1 (ko) | 반도체 헤테로구조, 반도체 헤테로구조의 형성방법 및 반도체 헤테로구조를 포함하는 절연층 위의 스트레인층 웨이퍼 | |
| US8829532B2 (en) | Semiconductor layer structure comprising a cavity layer and method for fabricating the semiconductor layer structure | |
| KR20090093887A (ko) | 단결정 박막을 갖는 기판의 제조 방법 | |
| KR20160143693A (ko) | 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼 | |
| CN105655238A (zh) | 基于石墨烯与磁控溅射氮化铝的硅基氮化镓生长方法 | |
| WO2007024277A2 (en) | Method of transferring a thin crystalline semiconductor layer | |
| KR20180015634A (ko) | 접합 soi 웨이퍼의 제조방법 | |
| KR20090007373A (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| US8563442B2 (en) | Method for manufacturing nitrogen compound semiconductor substrate and nitrogen compound semiconductor substrate, and method for manufacturing single crystal SiC substrate and single crystal SiC substrate | |
| JP2020090421A (ja) | 炭化珪素多結晶基板およびその製造方法 | |
| JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US20240117525A1 (en) | Nitride semiconductor substrate and method for producing the same | |
| JP7224325B2 (ja) | 半導体基板の製造方法及び半導体基板 | |
| CN110010445A (zh) | 键合晶片用支撑基板的制造方法和键合晶片的制造方法 | |
| JP2009302098A (ja) | 窒素化合物半導体基板の製造方法および窒素化合物半導体基板 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2009302097A (ja) | 単結晶ＳｉＣ基板の製造方法および単結晶ＳｉＣ基板 | |
| CN117174571A (zh) | 一种复合衬底及其制备方法 | |
| CN118900941A (zh) | 氮化物半导体基板及氮化物半导体基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181115 Year of fee payment: 5 |