KR20130049590A - 박막 접합 기판 및 그 제조방법 - Google Patents

박막 접합 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20130049590A
KR20130049590A KR1020110114690A KR20110114690A KR20130049590A KR 20130049590 A KR20130049590 A KR 20130049590A KR 1020110114690 A KR1020110114690 A KR 1020110114690A KR 20110114690 A KR20110114690 A KR 20110114690A KR 20130049590 A KR20130049590 A KR 20130049590A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
buffer layer
stress buffer
crystalline thin
Prior art date
Application number
KR1020110114690A
Other languages
English (en)
Inventor
김민주
김동현
김동운
김미경
김아라
박승용
서중원
이보현
장봉희
전종필
정경섭
Original Assignee
삼성코닝정밀소재 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성코닝정밀소재 주식회사 filed Critical 삼성코닝정밀소재 주식회사
Priority to KR1020110114690A priority Critical patent/KR20130049590A/ko
Publication of KR20130049590A publication Critical patent/KR20130049590A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 박막 접합 기판 및 그 제조방법에 관한 것으로서 더욱 상세하게는 접합 공정 또는 에피 성장을 위한 고온 공정에서 기판간의 응력을 저감시킴으로써, 크랙이나 휨 발생을 방지하여 품질을 향상시킬 수 있는 박막 접합 기판 및 그 제조방법에 관한 것이다.
이를 위해, 본 발명은 결정질 박막; 상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및 상기 결정질 박막과 상기 이종 기판 사이에 개재되어 상기 결정질 박막 및 상기 이종 기판 간에 발생되는 스트레스를 완충시키는 스트레스 완충층을 포함하는 것을 특징으로 하는 박막 접합 기판을 제공한다.

Description

박막 접합 기판 및 그 제조방법{SUBSTRATE HAVING THIN FILM OF JOINED AND METHOD OF FABRICATING THEREOF}
본 발명은 박막 접합 기판 및 그 제조방법에 관한 것으로서 더욱 상세하게는 접합 공정 또는 에피 성장을 위한 고온 공정에서 기판간의 응력을 저감시킴으로써, 크랙이나 휨 발생을 방지하여 품질을 향상시킬 수 있는 박막 접합 기판 및 그 제조방법에 관한 것이다.
레이저 다이오드나 발광다이오드 등과 같은 반도체 소자의 성능 및 수명은 해당 소자를 구성하는 여러 요소들에 의해 결정되는데, 특히, 소자들이 적층되는 베이스 기판에 의해 많은 영향을 받는다. 이에 따라, 양질의 반도체 기판 제조를 위한 여러 방법이 제시되고 있다. 그리고 Ⅲ-Ⅴ족 화합물 반도체 기판에 대한 관심이 높아지고 있다.
여기서, 대표적인 Ⅲ-Ⅴ족 화합물 반도체 기판으로 GaN 기판을 들 수 있는데, GaN 기판은 GaAs 기판, InP 기판 등과 함께, 반도체 소자에 적합하게 이용되고 있지만, GaAs 기판 및 InP 기판에 비해 제조 비용이 매우 비싸다. 이에 따라, GaN 기판이 이용되고 있는 반도체 소자의 제조 비용이 매우 비싸지는데, 이는, GaN 기판과, GaAs 기판 및 InP 기판의 제조 방법의 차이에 유래한다.
즉, GaAs 기판 및 InP 기판에 대해서는, 브릿지만법, 초크랄스키법 등의 액상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 빠르고, 예컨대 100 시간 정도의 결정 성장 시간으로 두께 200㎜ 이상의 큰 GaAs 결정질 벌크 및 InP 결정질 벌크를 용이하게 얻을 수 있기 때문에, 이러한 두께의 큰 결정질 벌크로부터 각각 두께 200㎛ 내지 400㎛ 정도의 GaAs 및 InP 기판을 대량으로, 예컨대, 100개 이상 절취할 수 있다.
이에 반해, GaN 기판에 대해서는 HVPE(hydride vapor phase epitaxy)법, MOCVD(metal organic chemical vapor deposition)법 등의 기상법에 의해 결정 성장을 행하기 때문에 결정 성장 속도가 느리고, 예컨대, 100 시간 정도의 결정 성장 시간 동안 두께 10㎜ 정도의 GaN 결정질 벌크 밖에 얻을 수 없다. 이러한 두께의 결정으로부터는 두께 200㎛ 내지 400㎛ 정도의 GaN 기판을 소량, 예컨대, 10개 정도밖에 절취할 수 없다.
그러나 GaN 기판의 절취 개수를 증가시키기 위해, GaN 결정질 벌크로부터 절취하는 GaN막의 두께를 얇게 하면, 기계적 강도가 저하되어, 자립 기판이 될 수 없다. 따라서, GaN 결정질 벌크로부터 절취되는 GaN 박막의 강도를 보강하는 방법이 요구되었다.
종래의 GaN 박막의 보강 방법에는 GaN과는 화학 조성이 다른 이종 기판에 GaN 박막을 접합한 기판(이하, 접합 기판이라고 함)을 제조하는 방법이 있다. 이 경우 GaN 결정질 벌크로부터 층 전이(layer transfer) 공정을 통해 접합 기판을 제조하게 되는데, 접합 공정 또는 에피 성장 공정을 위한 MOCVD 공정에서 GaN 박막과 이종 기판 간의 열팽창 계수(coefficient of thermal expansion; CTE) 차이에 의해 승온 및 냉각 시 내부 응력이 발생하게 된다. 이때, 기판 간의 열팽창 계수 차이가 클수록 응력의 세기는 커지게 된다. 결국, 이러한 응력은 기판의 휨이나 박리, 크랙(crack) 발생 또는 파손을 초래하는 원인이 된다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 접합 공정 또는 에피 성장을 위한 고온 공정에서 기판간의 응력을 저감시킴으로써, 크랙이나 휨 발생을 방지하여 품질을 향상시킬 수 있는 박막 접합 기판 및 그 제조방법을 제공하는 것이다.
이를 위해, 본 발명은 결정질 박막; 상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및 상기 결정질 박막과 상기 이종 기판 사이에 개재되어 상기 결정질 박막 및 상기 이종 기판 간에 발생되는 스트레스를 완충시키는 스트레스 완충층을 포함하는 것을 특징으로 하는 박막 접합 기판을 제공한다.
여기서, 상기 스트레스 완충층은 금속 박막으로 이루어질 수 있다.
이때, 상기 스트레스 완충층은 Au, Pt, Ni, Ag, Co, Si, Pb 및 Cu로 이루어진 금속 후보군 중 어느 하나의 원소 또는 둘 이상의 합금으로 이루어질 수 있다.
또한, 상기 스트레스 완충층은 1㎚ 내지 100㎛ 두께로 형성될 수 있다.
그리고 상기 스트레스 완충층은 상기 결정질 박막의 일면에 증착되어 형성될 수 있다.
게다가, 상기 스트레스 완충층은 상기 이종 기판에 공융점 접합(eutectic bonding)을 통해 접합될 수 있다.
이때, 상기 공융점 접합에는 Au 및 Si를 포함하는 물질이 사용될 수 있다.
아울러, 상기 결정질 박막은 GaN을 포함하는 단결정 물질로 이루어질 수 있다.
또한, 상기 결정질 박막과 상기 스트레스 완충층 사이 또는 상기 이종 기판과 상기 스트레스 완충층 사이 중 적어도 어느 한 곳에 개재되는 버퍼층을 더 포함할 수 있다.
이때, 상기 버퍼층은 상대적으로 열팽창 계수가 큰 상기 결정질 박막 또는 상기 이종 기판보다 작은 열팽창 계수를 갖는 물질로 형성되고, 상대적으로 열팽창 계수가 작은 상기 결정질 박막 또는 상기 이종 기판보다 큰 열팽창 계수를 갖는 물질로 형성될 수 있다.
그리고 상기 버퍼층은 질화물로 이루어질 수 있다.
한편, 본 발명은 결정질 박막에 금속 물질을 증착시켜 금속 박막으로 이루어진 스트레스 완충층을 형성하는 단계; 및 상기 스트레스 완충층에 상기 결정질 박막과 화학 조성이 다른 이종 기판을 접합하는 단계를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법을 제공한다.
여기서, 상기 금속 물질로 Au, Pt, Ni, Ag, Co, Si, Pb 및 Cu로 이루어진 금속 후보군 중 어느 하나의 원소 또는 둘 이상을 사용할 수 있다.
또한, 상기 스트레스 완충층의 두께가 1㎚ 내지 100㎛가 되도록 증착시킬 수 있다.
그리고 상기 스트레스 완충층과 상기 이종 기판은 Au 및 Si를 포함하는 물질을 이용한 공융점 접합을 통해 접합시킬 수 있다.
게다가, 상기 결정질 박막과 상기 스트레스 완충층 사이 또는 상기 이종 기판과 상기 스트레스 완충층 사이 중 적어도 어느 한 곳에 버퍼층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 결정질 박막과 이종 기판 사이에 금속 박막으로 이루어진 스트레스 완충층을 개재하여 접합 공정 또는 에피 성장을 위한 고온 공정에서 열팽창 계수 차이에 의한 기판간의 응력을 발생을 저감시킴으로써, 크랙이나 휨 발생을 방지할 수 있고, 이를 통해, 고품질의 결정질 박막 및 접합 기판을 얻을 수 있다.
또한, 본 발명에 따르면, 스트레스 완충층의 적어도 한 면에 버퍼층을 개재함으로써, 스트레스 완충층의 응력 저감 효과를 극대화시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 접합 기판을 나타낸 단면도.
도 2는 본 발명의 일 실시 예에 따른 박막 접합 기판에서 스트레스 완충충의 응집에 의한 스트레스 완충 현상을 나타낸 모식도.
도 3은 본 발명의 다른 실시 예에 따른 박막 접합 기판을 나타낸 단면도.
도 4는 본 발명의 실시 예에 따른 박막 접합 기판의 접합 상태를 전자 현미경으로 촬영한 사진.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시 예에 따른 박막 접합 기판 및 그 제조방법에 대해 상세히 설명한다.
아울러, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
도 1에 도시한 바와 같이, 본 발명의 일 실시 예에 따른 박막 접합 기판(100)은 결정질 박막(110)의 강도 보강을 위해, 결정질 박막(110)과 화학 조성이 다른 이종 기판(120)을 접합시킨 기판으로, 결정질 박막(110), 이종 기판(120) 및 스트레스 완충층(130)을 포함하여 형성된다.
결정질 박막(110)은 이종 기판(120) 상에 접합된다. 여기서, 결정질 박막(110)은 이종 기판(120)과 직접 접합이 아닌 간접 접합을 이룬다. 이는, 이들 사이에 배치되는 스트레스 완충층(130)때문인데, 이에 대해서는 하기에서 보다 상세히 설명하기로 한다. 본 발명의 실시 예에서, 결정질 박막(110)은 질화물 물질, 예컨대, Ⅲ-Ⅴ족 화합물인 GaN을 포함하는 단결정 물질로 이루어질 수 있다. 하지만, 본 발명의 실시 예에서, 결정질 박막(110)을 GaN 단결정 물질로 특별히 한정하는 것은 아니다. 즉, 결정질 박막(110)으로는 GaN계 질화물 외에도 AlN과 같은 질화물이 사용될 수 있다. 또한, 결정질 박막(110)으로는 질화물 외에도 GaAs, InP 등으로 이루어진 물질 중 어느 하나가 사용될 수 있다. 이러한 결정질 박막(110)은 0.1~100㎛ 두께로 형성되는 것이 바람직하다. 그리고 결정질 박막(110)은 이와 격자 정합성이 높은 물질로 이루어진 하지 기판에 HVPE법, MOCVD법, HDC법 등의 성장법을 통해 성장 및 형성된다. 또한, 결정질 박막(110)은 HVPE법, MOCVD법, HDC법 등의 성장법을 통해 성장시킨 결정질 벌크로부터 층 전이를 통해 이종 기판(120) 상에 형성될 수 있다.
이종 기판(120)은 스트레스 완충층(130)을 매개로 결정질 박막(110)과 접합된다. 이러한 이종 기판(120)은 결정질 박막(110)과는 화학 조성이 다른 물질로 이루어진다. 예를 들어, 이종 기판(120)은 수직형 LED 소자용 기판으로 우수한 전기 전도성을 나타내는 실리콘(Si) 기판으로 이루어질 수 있다. 이러한 이종 기판(120)은 결정질 박막(110)의 강도 보강을 위해 이를 지지하는 기판으로서의 역할을 하게 된다.
스트레스 완충층(130)은 결정질 박막(110)과 이종 기판(120) 사이에 개재 혹은 배치된다. 이를 위해, 스트레스 완충층(130)은 결정질 박막(110)에 증착된 후 공융점 접합(eutectic bonding)을 통해 접합을 통해 이종 기판(120)에 접합됨으로써, 결정질 박막(110)과 이종 기판(120) 사이에 배치된다. 이때, 공융점 접합에는 Au 및 Si를 포함하는 물질이 사용될 수 있는데, 이 물질은 이종 기판(120)과의 접합 및 스트레스를 감소시키는 역할을 동시에 수행하게 된다.
이러한 스트레스 완충층(130)은 결정질 박막(110)과 이종 기판(120) 접합 시 열팽창 계수 차이에 의해 발생되는 응력 즉, 스트레스를 감소시키는 역할을 하게 된다. 이를 위해, 스트레스 완충층(130)은 금속 박막으로 이루어진다. 여기서, 스트레스 완충층(130)을 금속 박막으로 형성시키는 이유는, 금속을 얇은 박막으로 증착, 형성할 경우 온도가 증가함에 따라 금속 박막은 시스템의 자유 에너지를 낮추는 방향으로 이동도가 증가하게 되는데, 이차원의 얇은 금속 박막은 열역학적으로 불안정한 상태이므로, 계면 에너지를 낮추기 위해, 용융점 이하에서 응집(dewetting)이 일어나게 된다. 이때, 응집 현상은 높은 이동도를 가지므로, 도 2에 도시한 바와 같이, 결정질 박막(110)과 이종 기판(120) 간의 응력을 최소화하는 방향으로 움직이게 된다. 이와 같이, 금속 박막으로 이루어지는 스트레스 완충층(130)이 결정질 박막(110)과 이종 기판(120) 사이에 개재되어 응집 현상을 통해 결정질 박막(110)과 이종 기판(120) 간의 응력 발생을 최소화시키게 되면, 결국, 박막 접합 기판(100)에 크랙이나 휨이 발생하지 않게 되어, 고품질의 박막 접합 기판(100)을 얻을 수 있게 된다. 이와 같은 응집 현상을 일으키는 금속 박막 즉, 스트레스 완충층(130)은 Au, Pt, Ni, Ag, Co, Si, Pb 및 Cu로 이루어진 금속 후보군 중 어느 하나의 원소 또는 둘 이상의 합금으로 이루어질 수 있다. 그리고 최적의 응력 감소 효과를 구현하기 위해, 스트레스 완충층(130)은 1㎚ 내지 100㎛ 두께로 형성되는 것이 바람직하다.
구체적인 예로, GaN에 Au를 증착시킨 후 Si 기판에 접합한 후 어닐링(annealing)시키면, Au의 응집 현상이 발생하여 1000℃ 이상의 MOCVD 공정에서도 크랙과 같은 결함 발생이 방지될 수 있다. 다른 예로, GaN과 이종 기판의 양면에 Cu를 증착시킨 후 열과 압력을 가해주면, 확산 접합(diffusion bonding)이 일어나고, 이를 어닐링시키면, 마찬가지로, Cu의 응집 현상이 발생하여 크랙과 같은 결함 발생이 방지될 수 있다.
이하, 본 발명이 다른 실시 예에 따른 박막 접합 기판에 대하여 도 3을 참조하여 설명하기로 한다.
도 3은 본 발명의 다른 실시 예에 따른 박막 접합 기판을 나타낸 단면도이다.
도 3에 도시한 바와 같이, 본 발명의 다른 실시 예에 따른 박막 접합 기판(200)은 결정질 박막(110), 이종 기판(120), 스트레스 완충층(130) 및 버퍼층(240)을 포함하여 형성된다.
본 발명의 다른 실시 예는 본 발명의 일 실시 예와 비교하여 버퍼층이 추가되는 것에만 차이가 있을 뿐 다른 구성 요소들은 모두 동일하므로, 동일한 구성 요소들에 대해서는 동일한 도면 부호를 부여하고, 이들에 대한 상세한 설명은 생략하기로 한다.
버퍼층(240)은 스트레스 완충층(130)을 기준으로 그 양측면에 형성된다. 이에 따라, 버퍼층(240)은 결정질 박막(110)과 스트레스 완충층(130) 사이 및 이종 기판(120)과 스트레스 완충층(130) 사이에 배치된다. 하지만, 두 곳 중 어느 한 곳의 버퍼층(240)은 생략될 수도 있다.
이러한 버퍼층(240)은 스트레스 완충층(130)의 응력 완화 혹은 감소 역할을 보완해주는 역할을 하게 된다. 즉, 버퍼층(240)을 결정질 박막(110)과 스트레스 완충층(130), 이종 기판(120)과 스트레스 완충층(130) 사이에 배치시키면, 온도에 따른 열팽창 계수 차이에 의한 결정질 박막(110)과 이종 기판(120) 간에 발생되는 내부 응력을 더욱 더 감소시킬 수 있다. 이러한 버퍼층(240)은 상대적으로 열팽창 계수가 큰 결정질 박막(110) 또는 이종 기판(120)보다 작은 열팽창 계수를 갖는 물질로 형성되고, 상대적으로 열팽창 계수(CTE)가 작은 결정질 박막(110) 또는 이종 기판(120)보다 큰 열팽창 계수를 갖는 물질로 형성될 수 있다. 즉, 버퍼층(240)은 결정질 박막(110)과 이종 기판(120)의 열팽창 계수 사이 값을 가지는 물질이면 모두 가능하다. 예를 들어, 버퍼층(240)은 AlGaN이나 AlN과 같은 질화물로 이루어질 수 있다.
한편, 도 4는 본 발명의 실시 예에 따른 박막 접합 기판의 접합 상태를 전자 현미경으로 촬영한 사진으로, 먼저, “a” 사진은 금속 박막으로 Cu를 이용하여 제조된 GaN-Si 접합 기판의 상태를 보여주고 있다. 그리고 “b” 사진은 Au-Si 공융점 접합을 이용하여 제조된 GaN-Si 접합 기판의 상태를 보여주고 있다. 또한, “c” 사진은 응집이 진행된 GaN-Si 접합 기판의 단면을 보여주고 있으며, “d” 사진은 Au-Si 공융점 접합을 진행한 후 어닐링이 완료된 GaN-Si 접합 기판을 보여주는 사진으로, 크랙 발생이 없음을 확인할 수 있다.
이하, 본 발명이 실시 예에 따른 박막 접합 기판 제조방법에 대해 설명하기로 한다. 여기서, 본 발명의 실시 예에 따른 박막 접합 기판 제조방법은 도 1 내지 도 3의 박막 접합 기판을 참조하여 설명한다.
본 발명이 실시 예에 따른 박막 접합 기판 제조방법은 다음과 같다.
먼저, 결정질 박막(110)에 금속 물질을 증착시켜 금속 박막으로 이루어진 스트레스 완충층(130)을 형성한다. 이때, 증착되는 금속 물질로는 Au, Pt, Ni, Ag, Co, Si, Pb 및 Cu로 이루어진 금속 후보군 중 어느 하나의 원소 또는 둘 이상을 사용하는 것이 바람직하다. 그리고 금속 물질을 증착시키는 공정에서는 형성되는 스트레스 완충층(130)의 두께가 1㎚ 내지 100㎛가 되도록 제어하여 증착시키는 것이 바람직하다.
다음으로, 결정질 박막(110)에 형성된 스트레스 완충층(130)에 결정질 박막(110)과 화학 조성이 다른 이종 기판(120)을 접합한다. 여기서, 스트레스 완충층(130)과 이종 기판(120)을 접합하기 전 스트레스 완충층(130)의 일면에 버퍼층(240)을 형성시킬 수 있다. 그리고 결정질 박막(110)에 금속 박막으로 이루어진 스트레스 완충층(130)을 증착시키기 전에도 결정질 박막(110)의 일면에 버퍼층(240)을 형성시킬 수 있다.
한편, 이종 기판(120)과 스트레스 완충층(130)은 Au 및 Si를 포함하는 물질을 이용한 공융점 접합을 통해 접합시킬 수 있다.
이와 같이, 이종 기판(120)과 스트레스 완충층(130)의 접합이 완료되면, 본 발명의 실시 예에 따른 결정질 박막(110)과 이종 기판(120) 간의 열팽창 계수 차이로 인한 내부 응력 발생이 최소화된 고 품질의 박막 접합 기판(100)이 제조된다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200: 박막 접합 기판 110: 결정질 박막
120: 이종 기판 130: 스트레스 완충충
240: 버퍼층

Claims (16)

  1. 결정질 박막;
    상기 결정질 박막과 접합되고 상기 결정질 박막과 화학 조성이 다른 이종 기판; 및
    상기 결정질 박막과 상기 이종 기판 사이에 개재되어 상기 결정질 박막 및 상기 이종 기판 간에 발생되는 스트레스를 완충시키는 스트레스 완충층;
    을 포함하는 것을 특징으로 하는 박막 접합 기판.
  2. 제1항에 있어서,
    상기 스트레스 완충층은 금속 박막으로 이루어지는 것을 특징으로 하는 박막 접합 기판.
  3. 제2항에 있어서,
    상기 스트레스 완충층은 Au, Pt, Ni, Ag, Co, Si, Pb 및 Cu로 이루어진 금속 후보군 중 어느 하나의 원소 또는 둘 이상의 합금으로 이루어지는 것을 특징으로 하는 박막 접합 기판.
  4. 제1항에 있어서,
    상기 스트레스 완충층은 1㎚ 내지 100㎛ 두께로 형성되는 것을 특징으로 하는 박막 접합 기판.
  5. 제1항에 있어서,
    상기 스트레스 완충층은 상기 결정질 박막의 일면에 증착되어 형성되는 것을 특징으로 하는 박막 접합 기판.
  6. 제1항에 있어서,
    상기 스트레스 완충층은 상기 이종 기판에 공융점 접합(eutectic bonding)을 통해 접합되는 것을 특징으로 하는 박막 접합 기판.
  7. 제6항에 있어서,
    상기 공융점 접합에는 Au 및 Si를 포함하는 물질이 사용되는 것을 특징으로 하는 박막 접합 기판.
  8. 제1항에 있어서,
    상기 결정질 박막은 GaN을 포함하는 단결정 물질로 이루어지는 것을 특징으로 하는 박막 접합 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 결정질 박막과 상기 스트레스 완충층 사이 또는 상기 이종 기판과 상기 스트레스 완충층 사이 중 적어도 어느 한 곳에 개재되는 버퍼층을 더 포함하는 것을 특징으로 하는 박막 접합 기판.
  10. 제9항에 있어서,
    상기 버퍼층은 상대적으로 열팽창 계수가 큰 상기 결정질 박막 또는 상기 이종 기판보다 작은 열팽창 계수를 갖는 물질로 형성되고, 상대적으로 열팽창 계수가 작은 상기 결정질 박막 또는 상기 이종 기판보다 큰 열팽창 계수를 갖는 물질로 형성되는 것을 특징으로 하는 박막 접합 기판.
  11. 제10항에 있어서,
    상기 버퍼층은 질화물로 이루어지는 것을 특징으로 하는 박막 접합 기판.
  12. 결정질 박막에 금속 물질을 증착시켜 금속 박막으로 이루어진 스트레스 완충층을 형성하는 단계; 및
    상기 스트레스 완충층에 상기 결정질 박막과 화학 조성이 다른 이종 기판을 접합하는 단계;
    를 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  13. 제12항에 있어서,
    상기 금속 물질로 Au, Pt, Ni, Ag, Co, Si, Pb 및 Cu로 이루어진 금속 후보군 중 어느 하나의 원소 또는 둘 이상을 사용하는 것을 특징으로 하는 박막 접합 기판 제조방법.
  14. 제12항에 있어서,
    상기 스트레스 완충층의 두께가 1㎚ 내지 100㎛가 되도록 증착시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
  15. 제12항에 있어서,
    상기 스트레스 완충층과 상기 이종 기판은 Au 및 Si를 포함하는 물질을 이용한 공융점 접합을 통해 접합시키는 것을 특징으로 하는 박막 접합 기판 제조방법.
  16. 제12항 내지 제15항 중 어느 한 항에 있어서,
    상기 결정질 박막과 상기 스트레스 완충층 사이 또는 상기 이종 기판과 상기 스트레스 완충층 사이 중 적어도 어느 한 곳에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 접합 기판 제조방법.
KR1020110114690A 2011-11-04 2011-11-04 박막 접합 기판 및 그 제조방법 KR20130049590A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110114690A KR20130049590A (ko) 2011-11-04 2011-11-04 박막 접합 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110114690A KR20130049590A (ko) 2011-11-04 2011-11-04 박막 접합 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130049590A true KR20130049590A (ko) 2013-05-14

Family

ID=48660289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110114690A KR20130049590A (ko) 2011-11-04 2011-11-04 박막 접합 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130049590A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383915A (zh) * 2018-12-28 2020-07-07 中国科学院上海微系统与信息技术研究所 异质键合结构的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383915A (zh) * 2018-12-28 2020-07-07 中国科学院上海微系统与信息技术研究所 异质键合结构的制备方法

Similar Documents

Publication Publication Date Title
TWI437637B (zh) 利用自我分裂來製造氮化鎵單晶基板的方法
KR101321654B1 (ko) Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법
US8048693B2 (en) Methods and structures for relaxation of strained layers
JP4809887B2 (ja) 窒化ガリウム基板の製造方法
JP2018087128A (ja) 窒化物半導体層の成長方法
JP5133927B2 (ja) 化合物半導体基板
TW587346B (en) Optoelectronic device made by semiconductor compound
CN106206258B (zh) 在硅衬底上形成GaN层的方法以及GaN衬底
US8481408B2 (en) Relaxation of strained layers
US20110101307A1 (en) Substrate for semiconductor device and method for manufacturing the same
KR101672213B1 (ko) 반도체장치의 제조방법
JP3568112B2 (ja) 半導体基板の製造方法
JP4749583B2 (ja) 半導体基板の製造方法
JP2013517621A (ja) 基板の熱膨張を補償する層を備える半導体発光装置
EP2802002B1 (en) Method for the manufacturing of a substrate having a hetero-structure
US9685589B2 (en) Optoelectronic component with a layer structure
KR20090115826A (ko) 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP2002299253A5 (ko)
US20050241571A1 (en) Method of growing nitride single crystal on silicon substrate, nitride semiconductor light emitting device using the same, method of manufacturing the same
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
US20170117136A1 (en) Fabrication method of semiconductor multilayer structure
TWM634692U (zh) 接合基板
JP2010502555A (ja) ＧａＮ基板の製造方法
KR20130049590A (ko) 박막 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right