WO2019017398A1 - 化合物半導体基板及びその製造方法 - Google Patents

化合物半導体基板及びその製造方法 Download PDF

Info

Publication number
WO2019017398A1
WO2019017398A1 PCT/JP2018/026952 JP2018026952W WO2019017398A1 WO 2019017398 A1 WO2019017398 A1 WO 2019017398A1 JP 2018026952 W JP2018026952 W JP 2018026952W WO 2019017398 A1 WO2019017398 A1 WO 2019017398A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
partial
compound semiconductor
bonding
bonded
Prior art date
Application number
PCT/JP2018/026952
Other languages
English (en)
French (fr)
Inventor
光治 加藤
Original Assignee
株式会社テンシックス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テンシックス filed Critical 株式会社テンシックス
Priority to DE112018003706.1T priority Critical patent/DE112018003706T5/de
Priority to CN201880033331.1A priority patent/CN110663096B/zh
Publication of WO2019017398A1 publication Critical patent/WO2019017398A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Definitions

  • the present invention relates to a compound semiconductor substrate and a method of manufacturing the same. More specifically, the present invention relates to a compound semiconductor substrate formed by bonding a compound semiconductor substrate to a larger diameter support substrate and a method of manufacturing the same.
  • SiC silicon carbide
  • GaN gallium nitride
  • Ga 2 O 3 gallium oxide
  • SiC semiconductor substrate generally has a diameter of 4 inches to 6 inches.
  • a diameter of about 4 inches is the largest size in practical use.
  • Patent Document 1 discloses a method of manufacturing a semiconductor substrate in which a single crystal SiC substrate and a polycrystalline SiC substrate which is a support substrate are joined by modifying the substrate surface.
  • the present invention has been made in view of the above-mentioned present situation, and is a compound semiconductor substrate having a low crystal defect density and a large diameter, which is formed by bonding a compound semiconductor substrate to a larger diameter support substrate, and a manufacturing method thereof. Intended to be provided.
  • the present invention is as follows. 1. A partial substrate forming step of removing at least a part of the peripheral portion of a circular first substrate made of a single crystal of a compound semiconductor, and forming a portion including the center of the first substrate as a first partial substrate; And a first bonding step of forming a first bonding substrate in which two or more of the first partial substrates are arrayed and bonded on a first supporting substrate having a diameter larger than that of the substrate. Manufacturing method. 2.
  • the first substrate is cut by two straight lines which are orthogonal to a reference point whose distance from the center is equal to or less than a radius and which passes through the reference point, A portion including the center is formed as a first partial substrate, and in the first bonding step, the reference point is made to correspond to the approximate center of the first support substrate on the first support substrate, and cut along the straight line
  • the four first partial substrates are arranged and joined such that the first portions contact each other.
  • the first partial substrate is further cut by two straight lines orthogonal to each other on a diameter passing through the reference point to form a quadrilateral.
  • n 2 pieces (n is a natural number of 2 or more) of the first partial substrates are arrayed and bonded to each other on the first support substrate such that the sides thereof are in contact with each other.
  • the four first partial substrates are arrayed and bonded on the first support substrate in such a manner that the reference point corresponds to the approximate center of the first support substrate.
  • the compound semiconductor is one of SiC, gallium oxide and GaN.
  • the first thin film layer is divided into four first partial thin film layers whose surfaces are fan-shaped with a central angle of 90 degrees, and the first partial thin film layers are in contact with each other around the center of the support substrate. The above 9 is arranged.
  • the compound semiconductor is one of SiC, gallium oxide and GaN. Or 10.
  • a portion including the center of the first substrate is a first portion
  • the first bonding substrate can form a circular or disk-shaped semiconductor substrate by finally adjusting the shape of the peripheral portion of the substrate through steps such as bonding to and separation from another supporting substrate. .
  • the processing cost for combining the substrates increases the manufacturing cost, if the manufactured first bonding substrate is not used as it is as a device substrate but if it is used as a seed substrate for forming a bonding substrate, a lot of It is possible to fill the number of bonding substrates, and it becomes possible to realize a large diameter bonding substrate at low cost.
  • the crystal defect density is lower in the small-diameter single crystal substrate, the crystal defect density of the substrate obtained by combining these can be lowered.
  • the first substrate is cut by two straight lines which are orthogonal to a reference point whose distance from the center is equal to or less than a radius and which passes through the reference point, A portion including the center is formed as a first partial substrate, and in the first bonding step, the reference point is made to correspond to the approximate center of the first support substrate on the first support substrate, and cut along the straight line
  • the first substrate may be cut away so that at least two sides are orthogonal, such as a sector or quadrilateral
  • a first partial substrate of any shape can be formed.
  • the first bonded substrate can be formed by combining two or more first partial substrates on the surface of the first support substrate.
  • crystal discontinuities are present at boundaries where adjacent first partial substrates are in contact with each other, by applying them to scribe lines at the time of forming a semiconductor element, it is possible to avoid loss. .
  • the first partial substrate is further cut by two straight lines orthogonal to each other on a diameter passing through the reference point, and when it is formed into a quadrilateral, the first substrate and the first support substrate
  • the first partial substrate can be formed into a quadrilateral such as a square, and the handleability can be improved.
  • the first bonding step when n 2 pieces (n is a natural number of 2 or more) of the first partial substrates are arrayed and bonded to each other on the first supporting substrate such that the sides are in contact with each other, Depending on the size of one supporting substrate, four, nine, sixteen etc. first partial substrates can be arranged in order.
  • the boundary line portion of the supporting substrate can be used as a scribe line at the time of forming a semiconductor element.
  • the second support substrate can be used as the support substrate, and the second bonded substrate combined with the first partial substrate can be formed thereon.
  • the surface of the first partial substrate and the second support substrate can be bonded so as to be strong and resistant to high temperature, which is suitable as a seed substrate.
  • a third supporting substrate is used as a supporting substrate, and a first thin film layer composed of a single crystal of a compound semiconductor separated from the first partial substrate is joined thereon.
  • a substrate can be formed.
  • the first bonded substrate or the second bonded substrate in which the first partial substrate is combined on the first bonded substrate or the second supporting substrate is used as a seed substrate, A large number of third bonded substrates in which the first thin film layer is bonded onto the third support substrate can be manufactured.
  • the first bonding substrate or the second bonding substrate is a seed substrate having a large diameter as compared to the small diameter first substrate.
  • the compound semiconductor is one of SiC, gallium oxide and GaN, high quality semiconductor devices can be formed on the junction substrate.
  • the compound semiconductor substrate of the present invention is a compound semiconductor substrate in which the first thin film layer made of single crystal of compound semiconductor is joined on the supporting substrate, wherein the first thin film layer is two or more first partial thin film layers And the first partial thin film layers are arranged in contact with each other on the supporting substrate, so that the first thin film layer made of high-quality single crystal of a small diameter compound semiconductor is a supporting substrate. It can be a large diameter compound semiconductor substrate combined above. Further, the first thin film layer is divided into four first partial thin film layers whose surfaces are fan-shaped with a central angle of 90 degrees, and the first partial thin film layers contact each other around the center of the support substrate.
  • the compound semiconductor substrate is prevented from being a loss by applying the boundary portion where crystal discontinuities exist because the adjacent first partial thin film layers are in contact with the scribe line of the semiconductor element.
  • the compound semiconductor is one of SiC, gallium oxide and GaN, it becomes a compound semiconductor substrate suitable for forming high-quality semiconductor devices on the supporting substrate.
  • a plan view showing a first partial substrate cut out from a first substrate A plan view and a sectional view showing an example of combining four first partial substrates Top view showing a quadrilateral first partial substrate cut out from the first substrate Top view and sectional view showing an example of combining four quadrilateral first partial substrates Top view and sectional view showing an example of combining nine quadrilateral first partial substrates Top view and cross-sectional view showing an example of bonding four first partial substrates to a support substrate Top view and cross-sectional view showing an example of bonding four first partial substrates to another supporting substrate
  • the method of manufacturing a compound semiconductor substrate according to the present embodiment includes removing the at least part of the peripheral portion of a circular first substrate (1) made of a single crystal of a compound semiconductor, and including the center of the first substrate (1).
  • the diameter (D) of the first substrate (1) is orthogonal to the reference point (P1) whose distance from the center (C1) of the circle is equal to or less than the radius and passes through the reference point (P1) ) Cut along two straight lines (101, 102) that are equal to each other, and a portion including the center (C1) of the circular shape is formed as a first partial substrate (11, 12).
  • the reference point (P1) corresponds to the approximate center (C2) of the first support substrate (2) on the first support substrate (2), and the straight portions (101, 102) are in contact with each other.
  • the first bonded substrate 71 can be formed by arranging and bonding four first partial substrates 11 and 12. (See Figures 1-9).
  • another first partial substrate (12) is further formed into a quadrilateral cut by two straight lines (103, 104) orthogonal to each other on a diameter (D) passing through the reference point (P1). It can be formed (see FIGS. 3-5).
  • the second bonding step of bonding the second support substrate (3) to the surface of the first partial substrate (11) arranged and bonded on the first support substrate (2).
  • a first removal step of forming a second bonded substrate (72) by removing the first support substrate (2) see FIGS. 10 and 11).
  • a separation step of obtaining a third bonded substrate (73) having the first thin film layer (110) formed of a single crystal of the compound semiconductor formed thereon see FIG. 12).
  • the first partial substrate 11 is cut out of the first substrate 1 made of a single crystal of a compound semiconductor and having a circular surface.
  • the shape and size of the first partial substrate 11 are arbitrary, and may be cut out so as to reduce waste according to the size of the support substrate to be bonded later.
  • FIG. 1A shows a circular first substrate 1 made of a single crystal of a compound semiconductor, orthogonal to a reference point P1 whose distance from the center C1 is equal to or less than the radius and with respect to a diameter D passing through the reference point P1.
  • the first partial substrate 11 has a shape surrounded by two straight line portions (hereinafter referred to as “sides”) 101 and 102 and an arc 115.
  • the single crystal first substrate 1 generally has many crystal defects at the peripheral portion. For this reason, it is preferable to set the reference point P1 to be the center of the combination of the first partial substrates 11 later than the outer periphery of the first substrate.
  • the diameter of the first substrate 1 is 6 inches.
  • the center C1 of the first substrate 1 is located at the origin (0, 0) of the xy coordinates, and the diameter of the first substrate 1 is 6 (unit: inch, hereinafter the same).
  • the coordinates of the reference point P1 are (2, -2), and the side 101 passes the reference point P1 and is parallel to the x axis, and the side 102 passes the reference point P1 and is parallel to the y axis.
  • the first partial substrate 11 shown in FIG. 6B is cut out by cutting the first substrate 1 along straight lines respectively corresponding to the side 101 and the side 102.
  • the four first partial substrates 11a to 11d cut out from the four first substrates 1 as described above are collected centering on the reference points P1a to P1d, and the sides 101a to 101d and 102a to 102d are It is the figure combined so that it might touch.
  • one side 101a of the first partial substrate 11a is in contact with the side 102b of the first partial substrate 11b, and the other side 102a of the first partial substrate 11a is in contact with the side 101d of the first partial substrate 11d.
  • the figure (b) represents the AA 'cross section of (a).
  • the length of each side of the first partial substrate 11 is up to 4.2 inches. This is because, in a right triangle having C1, M1 and M2 at the top shown in FIG. 1, the length between C1 and M1 is 3 inches, and the length between C1 and M2 is 2 inches, so M1-M2 The length between them is 2.2 inches, and the length of each side (101, 102) of the first partial substrate 11 is up to 4.2 inches.
  • the reference point P1 is located inside the outer periphery of the first substrate 1 in order to avoid the peripheral portion of the first substrate 1 having many crystal defects. Therefore, when the four first partial substrates 11a to 11d are arranged as shown in FIG. 2, the dimension (L1) of the single crystal portion is 8.4 inches at the maximum.
  • the first partial substrate 11 is formed by cutting the first substrate 1 by the two straight lines 101 and 102 orthogonal to each other at the reference point P1
  • the shape of the first partial substrate is limited thereto. I can not.
  • the first partial substrate 12 can be further formed into a quadrilateral by being cut by two straight lines orthogonal to each other on a diameter D passing through the reference point P1.
  • the quadrilateral first partial substrate 12 facilitates its handling.
  • FIG. 3 shows that the circular first substrate 1 made of a single crystal of compound semiconductor is orthogonal to the reference point P1 whose distance from the center C1 is less than the radius and is equal to the diameter D passing through the reference point P1.
  • the first partial substrate 12 is obtained by cutting along two straight lines 101 and 102 and further cutting along two straight lines 103 and 104 orthogonal to the diameter D passing through the reference point P1 and equiangular to the diameter D. Shows an example of forming.
  • the first partial substrate 12 is a square surrounded by four straight line portions (sides) 101, 102, 103, and 104. Since the first substrate 1 of single crystal generally has many crystal defects in the peripheral portion, the reference point P1 which is the center of the combination of the first partial substrates 12 later should be a position inside the outer periphery of the first substrate Is preferred.
  • the diameter of the first substrate 1 is 6 inches.
  • the center C1 of the first substrate 1 is positioned at the origin (0, 0) of the xy coordinates, and the diameter of the first substrate 1 is six.
  • the coordinates of the reference point P1 are (2, -2), and the side 101 passes the reference point P1 and is parallel to the x axis, and the side 102 passes the reference point P1 and is parallel to the y axis.
  • a straight line 103 orthogonal to the diameter D passing the reference point P1 is parallel to the x-axis, and a straight line 104 is parallel to the y-axis.
  • the first partial substrate 12 shown in (b) of the figure is cut out by cutting the first substrate 1 along straight lines respectively corresponding to the sides 101, 102, 103 and 104.
  • the four first partial substrates 12a to 12d cut out from the four first substrates 1 as described above are collected centering on the reference points P1a to P1d, and the two sides 101a to 101d and 102a to 102d, respectively. It is the figure combined so that 102d might touch. For example, one side 101a of the first partial substrate 12a is in contact with the side 102b of the first partial substrate 12b, and the other side 102a of the first partial substrate 12a is in contact with the side 101d of the first partial substrate 12d.
  • the figure (b) represents the AA 'cross section of (a).
  • the length of each side of the first partial substrate 12 is up to 4.2 inches. This is because, in a right triangle having C1, M1 and M2 at the top shown in FIG. 3, the length between C1 and M1 is 3 inches, and the length between C1 and M2 is 2 inches, so M1-M2 The length between them is 2.2 inches, and the length of each side (101 to 104) of the first partial substrate 12 is up to 4.2 inches.
  • the reference point P1 is located inside the outer periphery of the first substrate 1 in order to avoid the peripheral portion of the first substrate 1 having many crystal defects. Therefore, when the four first partial substrates 12a to 12d are arranged as shown in FIG. 4, the single crystal portion becomes a quadrilateral having a maximum of 8.4 inches on one side.
  • FIG. 4 shows an example in which four first partial substrates 12 are arranged
  • the number of first partial substrates 12 is not particularly limited.
  • n 2 (n is a natural number of 2 or more) first partial substrates 12 can be arranged so that the sides are in contact with each other.
  • FIG. 5 shows an example in which nine first partial substrates 12 (12a to 12i) are arranged in 3 ⁇ 3.
  • sixteen first partial substrates 12 may be arranged in 4 ⁇ 4.
  • nine first partial substrates 12a to 12i have a square shape, and the four sides thereof are represented as 101a to i, 102a to 1021 to 103a to 1041 to 104i, and the reference points to P1a to i. .
  • first bonding process In the first bonding step, the reference point P1 of each first partial substrate is made to correspond to the approximate center of the first support substrate 2 on the first support substrate 2 having a diameter larger than that of the first substrate 1, and the straight line
  • a first bonded substrate 71 is formed by arranging and bonding four first partial substrates (11a to 11d or 12a to 12d) such that the portions 101 and 102 are in contact with each other.
  • four first partial substrates 11a to 11d cut out from four first substrates 1 of 6 inches in diameter are combined as shown in FIG. 2 and mounted on the first support substrate 21 of 8 inches in diameter.
  • the first bonding substrate 71 formed by this is shown.
  • FIG. 6 (b) shows the AA 'cross section.
  • the size of the single crystal portion composed of the four first partial substrates 11a to 11d is about 8.4 inches, it is larger than the first supporting substrate 21 having a diameter of 8 inches.
  • the first bonding substrate 71 corresponding to such an 8-inch size can be formed by sequentially bonding the first partial substrates 11a to 11d on the first support substrate 21 via an adhesive. By using an adhesive, the first partial substrate can be bonded to the first support substrate with high accuracy.
  • FIG. 7 shows, in the same manner as described above, by mounting four first partial substrates 11a to 11d cut from four first substrates 1 of 6 inches in diameter on a first support substrate 22 of 10 inches in diameter.
  • the first bonding substrate 71 formed is shown. Since the size of the single crystal portion consisting of the four first partial substrates 11a to 11d is about 8.4 inches, it is smaller than the first supporting substrate 22 having a diameter of 10 inches. For this reason, the defect part 221 which a single-crystal part does not exist in four places of the peripheral part on the 1st support substrate 22 arises. However, since the area of the defect portion 221 is smaller than the entire first support substrate 22, it can be said that the influence as a substrate for forming a semiconductor element is small. In this manner, the first bonding substrate 71 corresponding to the 10-inch size can be formed.
  • FIG. 8 combines four first partial substrates 12a to 12d cut out from four first substrates 1 of 6 inches in diameter as shown in FIG. 4 and mounts them on the first support substrate 21 of 8 inches in diameter.
  • the first bonding substrate 71 formed by this is shown.
  • FIG. 8 (b) shows the AA 'cross section.
  • the first bonding substrate 71 corresponding to such an 8-inch size can be formed by sequentially bonding the first partial substrates 12a to 12d on the first support substrate 21 via an adhesive. By using an adhesive, the first partial substrate can be bonded to the first support substrate with high accuracy.
  • first partial substrates 12 a to 12 d cut out from four first substrates 1 of 6 inches in diameter are mounted on a first support substrate 22 of 10 inches in diameter in the same manner as described above.
  • the first bonding substrate 71 formed is shown. Since one side of the single crystal portion consisting of the four first partial substrates 12a to 12d is about 8.4 inches, there is no single crystal portion at four peripheral portions on the first support substrate 22 having a diameter of 10 inches. Defective parts 223 occur. However, since the area of the defect portion 223 is smaller than the entire first support substrate 22, it can be said that the influence as a substrate for forming a semiconductor element is small. In this manner, the first bonding substrate 71 corresponding to the 10-inch size can be formed.
  • the number of first partial substrates 12 is not limited to four, and can be increased to nine (see FIG. 5), sixteen, and the like. Therefore, by using the first support substrate 2 having a diameter corresponding to the size in which the first partial substrates 12 are arranged, it is possible to form the first bonding substrate 71 having a larger diameter. Then, by forming a first bonding substrate 71 or a second bonding substrate 72 (described later) having a large diameter, it is used as a seed substrate to manufacture a third bonding substrate 73 (described later) to be a compound semiconductor substrate having a large diameter. Can. This makes it possible to increase the diameter of the wide band gap semiconductor substrate which is difficult to increase in diameter. In addition, it is also possible to obtain a small diameter compound semiconductor substrate of good quality by combining a high quality compound semiconductor substrate (first substrate 1) of small diameter, not limited to the purpose of increasing the diameter.
  • the first bonding substrate 71 formed as described above can be cut (circle cut) in accordance with the size of the first support substrate 2 (21, 22). As a result, the outer periphery of the first bonding substrate 71 is adjusted to the size of the first support substrate 2 (21, 22). The position of the circle cut does not necessarily have to be adjusted to the size of the first support substrate 2 (21, 22), and the circle may be cut slightly smaller. Thus, a first bonding substrate 71 having a diameter of 8 inches or 10 inches is formed (see FIG. 10A).
  • FIG. 10 shows the second supporting substrate 3 on the surface of the first bonding substrate 71, that is, the surface of the first partial substrate (11, 12) arranged and bonded on the first supporting substrate 2 (21, 22).
  • a second bonding step of bonding and a first removal step of forming a second bonded substrate 72 by removing the first support substrate 2 are shown thereafter.
  • the first bonding substrate 71 is depicted as having the outer periphery trimmed by the circle cut, but may be in a state where the outer periphery is not trimmed (see FIGS. 6 to 9).
  • the second bonding substrate 72 can be a seed substrate of a bonding substrate to be formed later.
  • the first supporting substrate 2 (21, 22) is precisely bonded to the first supporting substrate 2 using an adhesive or the like, but it is used as a seed substrate of the bonding substrate It is necessary to endure high temperature close to 1000 ° C.
  • the bonding portion of the first bonding substrate 71 can not withstand high temperature, the first partial substrate (11, 12) can be attached to the second supporting substrate 3 again.
  • FIG. 10A the periphery of the first bonding substrate 71 on which the plurality of first partial substrates (11, 12) are mounted on the first support substrate 2 (21, 22) is removed by the circle cut.
  • the state (AA 'cross section) is shown.
  • the figure (b) shows the state by which the 2nd support substrate 3 was joined to the surface by the side of the 1st partial substrate (11, 12) of the 1st joined substrate 71 of the 2nd joining process.
  • the size of the second support substrate 3 can be, for example, 8 inches, 10 inches, or the like according to the size of the first bonding substrate 71.
  • the second support substrate 3 be a polycrystalline SiC substrate having the same linear expansion coefficient.
  • the bonding method is not particularly limited.
  • the surface of the first partial substrate (11, 12) and the surface of the second support substrate 3 are planarized, and then both surfaces are activated by an argon beam or the like to bond at normal temperature. can do. By bonding in this manner, it is possible to obtain a bonded substrate seed substrate that can withstand high temperatures.
  • the same figure (c) shows the state which peeled and removed the 1st support substrate 2 (21, 22) by the 1st removal process, and the 2nd bonded substrate 72 was formed.
  • the peeling method is not particularly limited.
  • a transparent non-alkali glass or the like is used as the first support substrate 2 and a light curing adhesive is used to bond to the first partial substrate (11, 12), high temperature It can be exfoliated easily by making it.
  • FIGS. 11 (a) to 11 (c) show cases where defects (221, 223, etc.) of single crystal parts exist in the first bonding substrate 71.
  • FIG. Also in this case, there is no structural problem, and the second bonded substrate 72 can be formed in the same manner as in the previous figures (a) to (c).
  • the second bonding substrate 72 having a size of 8 inches or 10 inches can be obtained, and the second bonding substrate 72 is suitable as a seed substrate of the bonding substrate.
  • many bonded substrates third bonded substrate 73
  • the second bonding substrate 72 is configured by bonding a plurality of first partial substrates (11, 12) to the entire surface of the second support substrate 3.
  • hydrogen ions are implanted by injecting hydrogen ions from the surface (lower surface in the figure) of the first partial substrate (11, 12) to a certain depth (for example, a depth of about 0.5 ⁇ m)
  • the layer 15 is formed.
  • the single crystal surface layer portion from the hydrogen layer 15 to the surface of the first partial substrate (11, 12) is referred to as a first thin film layer 110.
  • the same figure (b) has shown the state which joined the 3rd support substrate 4 to the said surface of the 1st partial substrate (11, 12).
  • the bonding method is not particularly limited.
  • the surface of the first partial substrate (11, 12), ie, the surface of the first thin film layer 110 and the surface of the third support substrate 4 are processed flat, and both surfaces are activated by argon beam or the like. Room temperature bonding is possible in the state. Thereafter, by raising the temperature to about 1000 ° C., the first partial substrates (11, 12) are separated in the hydrogen layer 15.
  • FIG. 6C the third bonded substrate 73 in which the first thin film layer 110 separated in the hydrogen layer 15 is bonded onto the third support substrate 4 can be obtained.
  • the thickness of the first partial substrate (11, 12) Assuming that the thickness of the first partial substrate (11, 12), that is, the thickness of the first substrate 1 is 100 ⁇ m, the thickness is only reduced by about 1 ⁇ m by separating the first thin film layer 110 once. Therefore, it is possible to reuse the one second bonded substrate 72 several hundreds of times as a seed substrate by polishing or the like after peeling.
  • the first bonding substrate 71 in which the single crystal layer is formed on the first supporting substrate 2 is not limited to using the second bonding substrate 72 in which the single crystal layer is formed on the second supporting substrate 3 as the seed substrate. Can also be used as a seed substrate. In this case, the bonding layer for bonding the first support substrate 2 and the first partial substrate (11, 12) may be made to have high heat resistance.
  • the surface of the first thin film layer 110 of the third bonding substrate 73 is polished or the like to obtain a bonding substrate 74 having the epitaxial layer 5 formed thereon.
  • the thickness of the epitaxial layer 5 can be about 10 ⁇ m, and this epitaxial layer 5 will be an active layer in the semiconductor device. Since the epitaxial layer 5 is formed on the first thin film layer 110 formed of the four first partial substrates (11, 12), each of the first partial substrates (11, 12) also in the epitaxial layer 5 A junction line portion 51 where the crystallinity is discontinuous exists at a portion corresponding to the boundary line portion (see FIG. 13). The bonding line portion 51 can be applied to the scribe line at the time of forming the semiconductor element. For this reason, if the visibility of the bonding line portion 51 is insufficient, marking for mask alignment can be applied by printing or the like at the stage shown in FIG.
  • the bonded substrate formed based on the bonded substrate 74 as described above can be used as the final compound semiconductor substrate 75.
  • the compound semiconductor substrate 75 is a compound semiconductor substrate in which a first thin film layer 110 made of a single crystal of a compound semiconductor is bonded onto the support substrate 4, and the first thin film layer 110 is divided into two or more first partial thin film layers. The first partial thin film layers are arranged to be in contact with each other on the support substrate 4.
  • FIG. 13 is a schematic top view and a cross-sectional view of a compound semiconductor substrate 75. As shown in FIG.
  • the first thin film layer 110 is divided into four first partial thin film layers 110 a to 110 d whose surfaces are fan-shaped with a central angle of 90 degrees, and the first partial thin film layer around the center of the support substrate 4.
  • the components 110a to 110d are arranged and in contact with each other.
  • the compound semiconductor can be selected from SiC, gallium oxide and GaN.
  • the compound semiconductor substrate 75 can be a substrate in which the epitaxial layer 5 is formed on the surfaces of the first partial thin film layers 110a to 110d.
  • the size of the compound semiconductor substrate 75 is not particularly limited, it may be, for example, 10 inches or 12 inches in diameter.
  • the compound semiconductor substrate 75 can be provided with a marking for visually recognizing the boundary of the first partial thin film layers 110a to 110d. By this marking, the boundary portion (the bonding line 51 of the epitaxial layer 5) of the first partial thin film layers 110a to 110d can be applied to the scribe line when forming the semiconductor element, and used as a semiconductor substrate without waste. Can.
  • This compound semiconductor substrate can be used without waste by setting the boundary 51 of the four first partial thin film layers 110 as a scribe line.
  • the first thin film layer 110 is formed by arranging nine or sixteen first partial thin film layers, it is difficult to fill the boundary with scribe lines of any device size. Become. That is, one border can hit the scribe line, but the other border can not be pitched and can not hit the scribe line. For example, when nine first partial thin film layers are combined (see FIG. 5) to form the first thin film layer 110, only one vertical column and one horizontal row do not match the scribe lines, so waste is extremely small.
  • the size of the first partial substrate 12 can be set in accordance with the element size.
  • an example of forming a seed substrate of 8 inches or 10 inches using a compound semiconductor substrate of 6 inches has been described, but a seed substrate of 6 inches is formed using a compound semiconductor substrate of 4 inches Well, just as well.
  • the example of the SiC substrate is mainly described as the compound semiconductor substrate, the present invention can be similarly applied to wide band gap materials such as GaN and gallium oxide.
  • the final support substrate (third support substrate 4) is not limited to the polycrystalline SiC substrate, and it is sufficient if it has high heat resistance higher than the temperature required for peeling in the hydrogen layer, for example, sapphire substrate or Si substrate Good.
  • first supporting substrate 2 is not only alkali-free glass but also a transparent substrate
  • a photocurable adhesive can be used for bonding with the first partial substrate.
  • any material may be used. It is also possible to use a Si substrate as a disposable temporary support substrate.
  • High-voltage drive elements using SiC or the like are becoming increasingly important with the spread of hybrid vehicles and the spread of electric vehicles in vehicles.
  • the role of high voltage devices is important for electrification of household appliances and energy management.
  • a large diameter and high quality compound semiconductor substrate can be manufactured, which can contribute to the cost reduction of the wide band gap device.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明の化合物半導体基板の製造方法は、化合物半導体の単結晶からなる円形の第１基板から少なくともその周縁部の一部を除去し、第１基板の中心を含む部分を第１部分基板１２として形成する部分基板形成工程と、第１基板よりも直径の大きい第１支持基板２上に、２以上の第１部分基板１２を配列して接合した第１接合基板７１を形成する第１接合工程と、を含む。

Description

化合物半導体基板及びその製造方法
　本発明は、化合物半導体基板及びその製造方法に関する。詳しくは、化合物半導体基板をより口径の大きい支持基板に貼り合わせて形成される化合物半導体基板及びその製造方法に関する。
　高電圧用途の半導体素子の基板として、バンドギャップ幅が大きい炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）などの化合物半導体基板が着目されている。このようなワイドバンドギャップの化合物半導体においては、基板の大口径化と結晶欠陥の低減が大きな課題となっている。小口径の基板においては欠陥密度が低くなりつつあるが、大口径の基板では結晶欠陥の低減が容易ではない。例えばＳｉＣ基板の場合、昇華法により気層成長で２０００℃以上の高温下でＳｉＣ層が形成され、その結晶成長時にＳｉとＣの配列が乱れる可能性が高く、結晶欠陥密度が高くなることが知られている。そのため、ＳｉＣ半導体基板は口径４インチから６インチが一般的である。また、酸化ガリウム半導体基板の場合には、口径４インチ程度が実用上最大のサイズとなっている。
　一方、半導体素子の形成に当たっては、ウエーハの口径が大きい方が生産性は高く、半導体基板の大口径化が求められている。また、ワイドバンドギャップ素子用の半導体基板のコスト低減も課題であり、基板接合によりコスト低減を図ることも提案されている（特許文献１を参照。）。例えばＳｉＣからなる半導体素子の基板としては、半導体素子が形成される表層だけが単結晶であればよい。その支持基板は結晶性を問わず、単結晶でも多結晶でも非晶質でもよい。特許文献１には、単結晶ＳｉＣ基板と支持基板である多結晶ＳｉＣ基板とを、基板表面を改質して接合する半導体基板の製造方法が開示されている。
特開２０１５－１５４０１号公報
　高電圧駆動の化合物半導体素子の用途が拡大するにつれて、それらの素子の低コスト化と、より性能の高い素子の実用化が重要な課題となってきている。しかし、従来、化合物半導体基板の高品質化と大口径化を両立させることは困難であった。
　本発明は、上記現状に鑑みてなされたものであり、化合物半導体基板をより口径の大きい支持基板に貼り合わせて形成される、結晶欠陥密度が低く且つ大口径の化合物半導体基板及びその製造方法を提供することを目的とする。
　本発明は、以下の通りである。
　１．化合物半導体の単結晶からなる円形の第１基板から少なくともその周縁部の一部を除去し、前記第１基板の中心を含む部分を第１部分基板として形成する部分基板形成工程と、前記第１基板よりも直径の大きい第１支持基板上に、２以上の前記第１部分基板を配列して接合した第１接合基板を形成する第１接合工程と、を含むことを特徴とする化合物半導体基板の製造方法。
　２．前記部分基板形成工程において、前記第１基板を、その中心からの距離が半径以下である基準点において直交し且つ前記基準点を通る直径に対して等角となる２つの直線により切断し、前記中心を含む部分を第１部分基板として形成し、前記第１接合工程において、前記第１支持基板上に、前記第１支持基板の略中心に前記基準点を対応させ、且つ前記直線で切断された部分が相互に接するように、４つの前記第１部分基板を配列して接合する、前記１．記載の化合物半導体基板の製造方法。
　３．前記部分基板形成工程において、前記第１部分基板は、更に前記基準点を通る直径上で直交する２つの直線によって切断され、四辺形に形成される前記２．記載の化合物半導体基板の製造方法。
　４．前記第１接合工程において、前記第１支持基板上に、ｎ２個（ｎは２以上の自然数）の前記第１部分基板を相互に辺が接するように配列して接合する前記３．記載の化合物半導体基板の製造方法。
　５．前記第１接合工程において、前記第１支持基板上に、前記第１支持基板の略中心に前記基準点を対応させて、４つの前記第１部分基板を配列して接合する前記４．記載の化合物半導体基板の製造方法。
　６．前記第１支持基板上に配列して接合された前記第１部分基板の表面に、第２支持基板を接合する第２接合工程と、前記第１支持基板を除去することにより第２接合基板を形成する第１除去工程と、を含む前記１．乃至５．のいずれかに記載の化合物半導体基板の製造方法。
　７．前記第１接合基板又は前記第２接合基板の前記第１部分基板の表面から所定の深さに水素層を形成する水素層形成工程と、前記第１部分基板の前記表面に第３支持基板を接合する第３接合工程と、前記第１部分基板を前記水素層において分離することにより、前記第３支持基板上に前記化合物半導体の単結晶からなる第１薄膜層が形成された第３接合基板を得る分離工程と、を含む前記６．に記載の化合物半導体基板の製造方法。
　８．前記化合物半導体はＳｉＣ、酸化ガリウム及びＧａＮのうちの１つである前記１．乃至７．のいずれかに記載の化合物半導体基板の製造方法。
　９．化合物半導体の単結晶からなる第１薄膜層が支持基板上に接合された化合物半導体基板であって、前記第１薄膜層は２以上の第１部分薄膜層に分割されており、前記支持基板上に各前記第１部分薄膜層が相互に接するように配列されていることを特徴とする化合物半導体基板。
　１０．前記第１薄膜層は表面が中心角９０度の扇形である４つの前記第１部分薄膜層に分割されており、前記支持基板の中心の回りに前記第１部分薄膜層が相互に接するように配列されている前記９．記載の化合物半導体基板。
　１１．前記化合物半導体はＳｉＣ、酸化ガリウム及びＧａＮのうちの１つである前記９．又は１０．に記載の化合物半導体基板。
　本発明の化合物半導体基板の製造方法によれば、化合物半導体の単結晶からなる円形の第１基板から少なくともその周縁部の一部を除去し、前記第１基板の中心を含む部分を第１部分基板として形成する部分基板形成工程と、前記第１基板よりも直径の大きい第１支持基板上に、２以上の前記第１部分基板を配列して接合した第１接合基板を形成する第１接合工程と、を含むため、化合物半導体の単結晶からなる小口径の第１基板を第１支持基板上に組み合わせて、大口径の単結晶基板を形成することができる。第１接合基板は、更に別の支持基板との接合、分離等の工程を経て、最終的には基板の周縁部の形状を整えることによって、円形或いは円盤形の半導体基板を構成することができる。基板を組み合わせるための加工費用により製造コストは高くなるが、製造された第１接合基板をそのまま素子基板として使用するのではなく、更に接合基板を構成するための種基板として使用すれば、多くの枚数の接合基板に充当することができ、大口径の接合基板を安価に実現することが可能になる。また、小口径の単結晶基板の方が結晶欠陥密度は低いため、これを組み合わせた基板の結晶欠陥密度は低くすることができる。
　前記部分基板形成工程において、前記第１基板を、その中心からの距離が半径以下である基準点において直交し且つ前記基準点を通る直径に対して等角となる２つの直線により切断し、前記中心を含む部分を第１部分基板として形成し、前記第１接合工程において、前記第１支持基板上に、前記第１支持基板の略中心に前記基準点を対応させ、且つ前記直線で切断された部分が相互に接するように、４つの前記第１部分基板を配列して接合する場合には、第１基板を少なくとも２辺が直交するように切除して形成した、扇形、四辺形等の任意の形状の第１部分基板を形成することができる。そして、２以上の第１部分基板を第１支持基板の表面上に組み合わせて第１接合基板を形成することができる。また、隣り合う第１部分基板が接する境界線部には結晶の不連続が存在することになるが、これを半導体素子形成時のスクライブラインに当てることにより、損失とはならないようすることができる。
　前記部分基板形成工程において、前記第１部分基板は、更に前記基準点を通る直径上で直交する２つの直線によって切断され、四辺形に形成される場合には、第１基板と第１支持基板の大きさに応じて、第１部分基板を正方形等の四辺形に形成することができ、取扱い性をよくすることができる。
　前記第１接合工程において、前記第１支持基板上に、ｎ２個（ｎは２以上の自然数）の前記第１部分基板を相互に辺が接するように配列して接合する場合には、第１支持基板の大きさに応じて、４、９、１６個等の第１部分基板を整然と配列することができる。
　前記第１接合工程において、前記第１支持基板上に、前記第１支持基板の略中心に前記基準点を対応させて４つの前記第１部分基板を配列して接合する場合には、各第１支持基板の境界線部を半導体素子形成時のスクライブラインとすることができる。
　前記第１支持基板上に配列して接合された前記第１部分基板の表面に、第２支持基板を接合する第２接合工程と、前記第１支持基板を除去することにより第２接合基板を形成する第１除去工程と、を含む場合には、第２支持基板を支持基板とし、その上に第１部分基板が組み合わされた第２接合基板を形成することができる。第２接合工程においては、第１部分基板の表面と第２支持基板とを、強固且つ高温度に耐えられるように接合することができ、種基板として好適である。
　前記第１接合基板又は前記第２接合基板の前記第１部分基板の表面から所定の深さに水素層を形成する水素層形成工程と、前記第１部分基板の前記表面に第３支持基板を接合する第３接合工程と、前記第１部分基板を前記水素層において分離することにより、前記第３支持基板上に前記化合物半導体の単結晶からなる第１薄膜層が形成された第３接合基板を得る分離工程と、を含む場合には、第３支持基板を支持基板とし、その上に第１部分基板から分離された化合物半導体の単結晶からなる第１薄膜層が接合された第３接合基板を形成することができる。この第１薄膜層の厚さは薄くてよいため、前記第１接合基板上又は前記第２支持基板上に第１部分基板が組み合わされた第１接合基板又は第２接合基板を種基板として、第３支持基板上に第１薄膜層が接合された第３接合基板を多数製造することができる。第１接合基板又は第２接合基板は、小口径の第１基板と比べて大きな口径の種基板となる。
　前記化合物半導体はＳｉＣ、酸化ガリウム及びＧａＮのうちの１つである場合には、前記接合基板上にそれぞれ高品質な半導体素子を形成することが可能になる。
　本発明の化合物半導体基板によれば、化合物半導体の単結晶からなる第１薄膜層が支持基板上に接合された化合物半導体基板であって、前記第１薄膜層は２以上の第１部分薄膜層に分割されており、前記支持基板上に各前記第１部分薄膜層が相互に接するように配列されているため、小口径の化合物半導体の高品質な単結晶からなる第１薄膜層が支持基板上に組み合わされた、大口径の化合物半導体基板とすることができる。
　また、前記第１薄膜層は表面が中心角９０度の扇形である４つの前記第１部分薄膜層に分割されており、前記支持基板の中心の回りに前記第１部分薄膜層が相互に接するように配列されている場合には、隣り合う第１部分薄膜層が接するため結晶の不連続が存在する境界線部を半導体素子のスクライブラインに当てることにより、損失とはならないように化合物半導体基板を利用することができる。
　前記化合物半導体はＳｉＣ、酸化ガリウム及びＧａＮのうちの１つである場合には、前記支持基板上にそれぞれ高品質な半導体素子を形成するために好適な化合物半導体基板となる。
　本発明について、本発明による典型的な実施形態の非限定的な例を挙げ、言及された複数の図面を参照しつつ以下の詳細な記述にて更に説明するが、同様の参照符号は図面のいくつかの図を通して同様の部品を示す。
第１基板から切り出される第１部分基板を示す平面図 ４枚の第１部分基板を組み合わせる例を示す平面図及び断面図 第１基板から切り出される四辺形の第１部分基板を示す平面図 ４枚の四辺形の第１部分基板を組み合わせる例を示す平面図及び断面図 ９枚の四辺形の第１部分基板を組み合わせる例を示す平面図及び断面図 ４枚の第１部分基板を支持基板に接合する例を示す平面図及び断面図 ４枚の第１部分基板を別の支持基板に接合する例を示す平面図及び断面図 ４枚の四辺形の第１部分基板を支持基板に接合する例を示す平面図及び断面図 ４枚の四辺形の第１部分基板を別の支持基板に接合する例を示す平面図及び断面図 第１接合工程、第２接合工程及び第１除去工程の例を示す模式的断面図 第１接合工程、第２接合工程及び第１除去工程の別の例を示す模式的断面図 水素層形成工程及び第３接合工程を示す模式的断面図 化合物半導体基板を示す模式的平面図及び断面図
　以下、図を参照しながら、本発明を詳しく説明する。
　ここで示される事項は例示的なもの及び本発明の実施形態を例示的に説明するためのものであり、本発明の原理と概念的な特徴とを最も有効に且つ難なく理解できる説明であると思われるものを提供する目的で述べたものである。この点で、本発明の根本的な理解のために必要である程度以上に本発明の構造的な詳細を示すことを意図してはおらず、図面と合わせた説明によって本発明の幾つかの形態が実際にどのように具現化されるかを当業者に明らかにするものである。
　本実施形態に係る化合物半導体基板の製造方法は、化合物半導体の単結晶からなる円形の第１基板（１）から少なくともその周縁部の一部を除去し、第１基板（１）の中心を含む部分を第１部分基板（１１、１２）として形成する部分基板形成工程と、第１基板（１）よりも直径の大きい第１支持基板（２）上に、２以上の第１部分基板（１１、１２）を配列して接合した第１接合基板（７１）を形成する第１接合工程と、を含んでいる。
　前記部分基板形成工程において、第１基板（１）を、前記円形の中心（Ｃ１）からの距離が半径以下である基準点（Ｐ１）において直交し、且つ基準点（Ｐ１）を通る直径（Ｄ）に対して等角となる２つの直線（１０１、１０２）により切断し、前記円形の中心（Ｃ１）を含む部分を第１部分基板（１１、１２）として形成し、前記第１接合工程において、第１支持基板（２）上に、第１支持基板（２）の略中心（Ｃ２）に前記基準点（Ｐ１）を対応させ、且つ前記直線部分（１０１、１０２）が相互に接するように、４つの第１部分基板（１１、１２）を配列して接合した第１接合基板（７１）を形成することができる。（図１～９参照）。
　前記部分基板形成工程において、別の第１部分基板（１２）は、更に前記基準点（Ｐ１）を通る直径（Ｄ）上で直交する２つの直線（１０３、１０４）によって切断された四辺形に形成することができる（図３～５参照）。
　また、化合物半導体基板の製造方法は、第１支持基板（２）上に配列して接合された第１部分基板（１１）の表面に、第２支持基板（３）を接合する第２接合工程と、第１支持基板（２）を除去することにより第２接合基板（７２）を形成する第１除去工程と、を含んでもよい（図１０、１１参照）。
　更に、化合物半導体基板の製造方法は、第２接合基板（７２）の第１部分基板（１１）の表面から所定の深さに水素層（１５）を形成する水素層形成工程と、第１部分基板（１１）の前記表面に第３支持基板（４）を接合する第３接合工程と、第１部分基板（１１）を水素層（１５）において分離することにより、第３支持基板（４）上に前記化合物半導体の単結晶からなる第１薄膜層（１１０）が形成された第３接合基板（７３）を得る分離工程と、を含んでもよい（図１２参照）。
　以下、図面を参照しつつ、本実施形態に係る化合物半導体基板の製造方法について具体的に説明する。
　（部分基板形成工程）
　前記部分基板形成工程では、化合物半導体の単結晶からなり、表面が円形の第１基板１から第１部分基板１１が切り出される。第１部分基板１１の形状やサイズは任意であり、後に接合される支持基板の大きさに応じて、無駄を少なくするように切出せばよい。
　図１（ａ）は、化合物半導体の単結晶からなる円形の第１基板１を、中心Ｃ１からの距離が半径以下である基準点Ｐ１において直交し、且つ基準点Ｐ１を通る直径Ｄに対して等角となる２つの直線１０１、１０２により切断し、中心Ｃ１を含む部分を第１部分基板１１として形成する例を示している。本例では、同図（ｂ）に示すように、第１部分基板１１は２つの直線部分（以下、「辺」という。）１０１、１０２と弧１１５とによって囲まれた形状となる。単結晶の第１基板１は、一般に周縁部では結晶欠陥が多くなる。このため、後に第１部分基板１１の組み合わせの中心となる基準点Ｐ１は、第１基板の外周よりも内側の位置とすることが好ましい。
　例えば、第１基板１の直径を６インチとする。図１（ａ）においては、ｘｙ座標の原点（０，０）に第１基板１の中心Ｃ１が位置し、第１基板１の直径は６（単位：インチ、以下同様。）である。基準点Ｐ１の座標は（２，－２）であり、辺１０１は基準点Ｐ１を通りｘ軸に平行、辺１０２は基準点Ｐ１を通りｙ軸に平行としている。同図（ｂ）に示す第１部分基板１１は、第１基板１を辺１０１及び辺１０２にそれぞれ対応する直線で裁断することにより切り出される。
　図２は、４つの第１基板１からそれぞれ上記のように切り出した４つの第１部分基板１１ａ～１１ｄを、各基準点Ｐ１ａ～Ｐ１ｄを中心に集め、各辺１０１ａ～１０１ｄ、１０２ａ～１０２ｄが接するように組み合わせた図である。例えば、第１部分基板１１ａの一方の辺１０１ａは第１部分基板１１ｂの辺１０２ｂと接し、第１部分基板１１ａの他方の辺１０２ａは第１部分基板１１ｄの辺１０１ｄと接するように配置することができる。同図（ｂ）は（ａ）のＡＡ’断面を表している。
　第１基板１の直径が６インチである場合、第１部分基板１１の各辺の長さは最大４．２インチである。これは図１に示されたＣ１、Ｍ１、Ｍ２を頂点とする直角３角形において、Ｃ１－Ｍ１間の長さが３インチ、Ｃ１－Ｍ２間の長さが２インチであるから、Ｍ１－Ｍ２間の長さは２．２インチ、第１部分基板１１の各辺（１０１、１０２）の長さは最大４．２インチとなる。基準点Ｐ１は、結晶欠陥が多い第１基板１の周縁部を避けるため、第１基板１の外周よりも内側に位置している。したがって、図２に示すように４つの第１部分基板１１ａ～１１ｄを配置したとき、単結晶部の寸法（Ｌ１）は最大８．４インチとなる。
　以上においては、第１基板１を基準点Ｐ１において直交する２つの直線１０１、１０２により切断することによって第１部分基板１１を形成する例を示したが、第１部分基板の形状はこれに限られない。第１部分基板１２は、更に前記基準点Ｐ１を通る直径Ｄ上で直交する２つの直線によって切断し、四辺形に形成することができる。四辺形の第１部分基板１２とすれば、その取り扱いが容易になる。
　図３は、化合物半導体の単結晶からなる円形の第１基板１を中心Ｃ１からの距離が半径以下である基準点Ｐ１において直交し、且つ基準点Ｐ１を通る直径Ｄに対して等角となる２つの直線１０１、１０２により切断し、更に、基準点Ｐ１を通る直径Ｄ上で直交し且つ直径Ｄに対して等角となる２つの直線１０３、１０４によって切断することにより、第１部分基板１２を形成する例を示している。本例では、同図（ｂ）に示すように、第１部分基板１２は４つの直線部分（辺）１０１、１０２、１０３、１０４によって囲まれた正方形になる。単結晶の第１基板１は、一般に周縁部では結晶欠陥が多くなるため、後に第１部分基板１２の組み合わせの中心となる基準点Ｐ１は、第１基板の外周よりも内側の位置とすることが好ましい。
　例えば、第１基板１の直径を６インチとする。図３（ａ）においては、ｘｙ座標の原点（０，０）に第１基板１の中心Ｃ１が位置し、第１基板１の直径は６である。基準点Ｐ１の座標は（２，－２）であり、辺１０１は基準点Ｐ１を通りｘ軸に平行、辺１０２は基準点Ｐ１を通りｙ軸に平行としている。また、基準点Ｐ１を通る直径Ｄ上で直交する直線１０３はｘ軸に平行、直線１０４はｙ軸に平行である。同図（ｂ）に示す第１部分基板１２は、第１基板１を辺１０１、１０２、１０３及び１０４にそれぞれ対応する直線で裁断することにより切り出される。
　図４は、４つの第１基板１からそれぞれ上記のように切り出した４つの第１部分基板１２ａ～１２ｄを、各基準点Ｐ１ａ～Ｐ１ｄを中心に集め、それぞれの２辺１０１ａ～１０１ｄ、１０２ａ～１０２ｄが接するように組み合わせた図である。例えば、第１部分基板１２ａの一つの辺１０１ａは第１部分基板１２ｂの辺１０２ｂと接し、第１部分基板１２ａの他方の辺１０２ａは第１部分基板１２ｄの辺１０１ｄと接するように配置することができる。同図（ｂ）は（ａ）のＡＡ’断面を表している。
　第１基板１の直径が６インチである場合、第１部分基板１２の各辺の長さは最大４．２インチである。これは図３に示されたＣ１、Ｍ１、Ｍ２を頂点とする直角３角形において、Ｃ１－Ｍ１間の長さが３インチ、Ｃ１－Ｍ２間の長さが２インチであるから、Ｍ１－Ｍ２間の長さは２．２インチ、第１部分基板１２の各辺（１０１～１０４）の長さは最大４．２インチとなる。基準点Ｐ１は、結晶欠陥が多い第１基板１の周縁部を避けるため、第１基板１の外周よりも内側に位置している。したがって、図４に示すように４つの第１部分基板１２ａ～１２ｄを配置したとき、単結晶部は１辺が最大８．４インチの四辺形になる。
　図４では４個の第１部分基板１２を配列する例を示したが、第１部分基板１２の数は特に限定されず、例えばｎ２個（ｎは２以上の自然数）の第１部分基板１２を相互に辺が接するように配列することができる。
　図５は、９個の第１部分基板１２（１２ａ～１２ｉ）を３×３に配列する例を示している。更に、１６個の第１部分基板１２が４×４に配列されてもよい。図５において、９個の第１部分基板１２ａ～１２ｉは正方形であり、それぞれの四辺を１０１ａ～ｉ、１０２ａ～ｉ、１０３ａ～ｉ、１０４ａ～ｉ、前記基準点をＰ１ａ～ｉと表している。これにより１辺が第１部分基板１２の最大３倍の大きさの化合物半導体基板を構成することが可能となる。
　（第１接合工程）
　前記第１接合工程において、第１基板１よりも直径の大きい第１支持基板２上に、第１支持基板２の略中心に各第１部分基板の前記基準点Ｐ１を対応させ、且つ前記直線部分１０１、１０２が相互に接するように４つの第１部分基板（１１ａ～１１ｄ、又は１２ａ～１２ｄ）を配列して接合した第１接合基板７１を形成する。
　図６は、４つの直径６インチの第１基板１から切り出された４つの第１部分基板１１ａ～１１ｄを図２に示したように組み合わせ、直径８インチの第１支持基板２１上に搭載することによって形成された第１接合基板７１を表している。図６（ｂ）はそのＡＡ’断面を表している。前記のとおり、４つの第１部分基板１１ａ～１１ｄからなる単結晶部の寸法は約８．４インチであるから、直径８インチの第１支持基板２１よりも大きくなる。
　このような８インチサイズに対応した第１接合基板７１は、第１支持基板２１上に、接着材を介して第１部分基板１１ａ～１１ｄを順に貼り合せることによって形成することができる。接着材を用いることにより、第１部分基板を精度よく第１支持基板上に貼り合せることができる。
　図７は、上記と同様にして、４つの直径６インチの第１基板１から切り出された４つの第１部分基板１１ａ～１１ｄを、直径１０インチの第１支持基板２２上に搭載することによって形成された第１接合基板７１を表している。４つの第１部分基板１１ａ～１１ｄからなる単結晶部の寸法は約８．４インチであるから、直径１０インチの第１支持基板２２よりも小さくなる。このため、第１支持基板２２上の周縁部４か所に単結晶部が存在しない欠損部２２１が生じる。しかし、第１支持基板２２全体に対して欠損部２２１の面積は小さいため、半導体素子を形成するための基板として影響はわずかであるといえる。このようにして、１０インチサイズに対応した第１接合基板７１を形成することができる。
　図８は、４つの直径６インチの第１基板１から切り出された４つの第１部分基板１２ａ～１２ｄを図４に示したように組み合わせ、直径８インチの第１支持基板２１上に搭載することによって形成された第１接合基板７１を表している。図８（ｂ）はそのＡＡ’断面を表している。前記のとおり、４つの第１部分基板１２ａ～１２ｄからなる単結晶部の１辺は約８．４インチであるから、直径８インチの第１支持基板２１よりも大きくなる。
　このような８インチサイズに対応した第１接合基板７１は、第１支持基板２１上に、接着材を介して第１部分基板１２ａ～１２ｄを順に貼り合せることによって形成することができる。接着材を用いることにより、第１部分基板を精度よく第１支持基板上に貼り合せることができる。
　図９は、上記と同様にして、４つの直径６インチの第１基板１から切り出された４つの第１部分基板１２ａ～１２ｄを、直径１０インチの第１支持基板２２上に搭載することによって形成された第１接合基板７１を表している。４つの第１部分基板１２ａ～１２ｄからなる単結晶部の１辺は約８．４インチであるから、直径１０インチの第１支持基板２２上の周縁部４か所に単結晶部が存在しない欠損部２２３が生じる。しかし、第１支持基板２２全体に対して欠損部２２３の面積は小さいため、半導体素子を形成するための基板として影響はわずかであるといえる。このようにして、１０インチサイズに対応した第１接合基板７１を形成することができる。
　前記のとおり、第１部分基板１２の数は４個に限らず、９個（図５参照）、１６個等と増すことができる。よって、第１部分基板１２を配列したサイズに応じた直径の第１支持基板２を使用することにより、より大口径の第１接合基板７１を形成することができる。そして、大口径の第１接合基板７１又は第２接合基板７２（後述）を形成することにより、それを種基板として大口径の化合物半導体基板となる第３接合基板７３（後述）を製造することができる。これによって、大口径化が難しいワイドバンドギャップ半導体基板の大口径化が可能になる。また、大口径化を目的とする場合に限らず、小口径の高品質な化合物半導体基板（第１基板１）を組み合わせて品質の良い小口径の化合物半導体基板を得ることも可能である。
　（サークルカット）
　以上のように形成された第１接合基板７１は、第１支持基板２（２１、２２）の大きさに合わせて切断（サークルカット）することができる。これにより、第１接合基板７１の外周は、第１支持基板２（２１、２２）の大きさに整えられる。サークルカットの位置は、必ずしも第１支持基板２（２１、２２）の大きさに合わせる必要はなく、やや小さめにサークルカットされてもよい。これにより、直径８インチ又は１０インチの第１接合基板７１が形成される（図１０（ａ）参照）。
　（第２接合工程、第１除去工程）
　図１０は、第１接合基板７１の表面、すなわち第１支持基板２（２１、２２）上に配列して接合された第１部分基板（１１、１２）の表面に、第２支持基板３を接合する第２接合工程と、その後、第１支持基板２を除去することにより第２接合基板７２を形成する第１除去工程を示している。本図では、第１接合基板７１はサークルカットにより外周が整えられたものとして描いているが、外周が整えられていない状態（図６～９参照）であってもよい。第２接合基板７２は、後に形成される接合基板の種基板とすることができる。第１接合基板７１を形成する際には、接着剤等を用いて第１支持基板２上に第１支持基板２（２１、２２）を精度よく貼り合わせたが、接合基板の種基板とするためには１０００℃近い高温に耐える必要がある。第１接合基板７１の接合部が高温度に耐えられない場合には、第１部分基板（１１、１２）を第２支持基板３に貼り替えることができる。
　図１０（ａ）は、サークルカットにより、第１支持基板２（２１、２２）上に複数の第１部分基板（１１、１２）が搭載された第１接合基板７１の周縁部が除去された状態（ＡＡ’断面）を示している。
　同図（ｂ）は、第２接合工程により、上記第１接合基板７１の第１部分基板（１１、１２）側の表面に、第２支持基板３が接合された状態を表している。第２支持基板３のサイズは、第１接合基板７１のサイズに応じて、８インチ、１０インチ等とすることができる。また、単結晶からなる第１部分基板（１１、１２）すなわち第１基板１の材料がＳｉＣである場合には、第２支持基板３は線膨張係数が同じ多結晶ＳｉＣ基板とすることが好ましい。接合の方法は特に問わず、例えば、第１部分基板（１１、１２）の表面及び第２支持基板３の表面を平坦化した上で、アルゴンビーム等により両表面を活性化し、常温にて接合することができる。このように接合すれば、高温度に耐えられる接合基板の種基板を得ることができる。
　同図（ｃ）は、第１除去工程により、第１支持基板２（２１、２２）を剥離除去して第２接合基板７２を形成した状態を示す。剥離の方法は特に問わず、例えば、第１支持基板２として透明な無アルカリガラス等を使用し、光硬化接着材を用いて第１部分基板（１１、１２）と接合した場合には、高温とすることにより容易に剥離することができる。
　図１１（ａ）～（ｃ）は、第１接合基板７１において単結晶部の欠損部（２２１、２２３等）が存在している場合を示している。この場合にも構造上の問題はなく、前図（ａ）～（ｃ）と同様にして第２接合基板７２を形成することができる。
　以上により、８インチ又は１０インチサイズの第２接合基板７２を得ることができ、この第２接合基板７２は接合基板の種基板として好適である。
　（水素層形成工程、第３接合工程、分離工程）
　本実施形態には、前記第１接合基板７１又は前記第２接合基板７２の第１部分基板（１１、１２）の表面から所定の深さに水素層１５を形成する水素層形成工程と、第１部分基板（１１、１２）の前記表面に第３支持基板４を接合する第３接合工程と、第１部分基板（１１、１２）を水素層１５において分離することにより、第３支持基板４上に前記化合物半導体の単結晶からなる第１薄膜層１１０が形成された第３接合基板７３を得る分離工程と、を含むことができる。これにより、第２接合基板７２を種基板として、多数の接合基板（第３接合基板７３）を得ることができる。
　図１２は、上記水素層形成工程、第３接合工程及び分離工程を表している。
　同図（ａ）に示されるように、第２接合基板７２は、第２支持基板３の全面に複数の第１部分基板（１１、１２）が接合されて構成されている。水素層形成工程においては、その第１部分基板（１１、１２）の表面（図における下面）から一定の深さ（例えば、約０．５μｍの深さ）に水素イオンを注入することにより、水素層１５を形成する。この水素層１５から第１部分基板（１１、１２）の表面までの単結晶表層部を第１薄膜層１１０とする。
　同図（ｂ）は、第１部分基板（１１、１２）の上記表面に第３支持基板４を接合した状態を示している。接合方法は特に問わず、例えば、第１部分基板（１１、１２）すなわち第１薄膜層１１０の表面と第３支持基板４の表面を平坦に加工し、両表面をアルゴンビーム等により活性化した状態で常温接合が可能である。
　その後、約１０００℃の高温度にすることにより、第１部分基板（１１、１２）は水素層１５において分離される。これによって、同図（ｃ）に示すように、水素層１５において分離された第１薄膜層１１０が、第３支持基板４上に接合された第３接合基板７３を得ることができる。第１部分基板（１１、１２）の厚さ、即ち第１基板１の厚さが１００μｍであったとすると、第１薄膜層１１０が１回分離されることにより厚さが１μｍ程度減少するのみであるから、剥離後に研磨等することにより、１つの第２接合基板７２を種基板として数百回の再利用が可能である。
　なお、第２支持基板３上に単結晶層が形成された第２接合基板７２を種基板とすることに限らず、第１支持基板２上に単結晶層が形成された第１接合基板７１を種基板とすることも可能である。この場合には、第１支持基板２と第１部分基板（１１、１２）とを接合する接合層を、耐熱性の高いものとすればよい。
　（エピタキシャル層形成工程）
　更に、図１２（ｄ）に示すように、第３接合基板７３の第１薄膜層１１０表面を研摩等して、その上にエピタキシャル層５を形成した接合基板７４を得ることができる。エピタキシャル層５の厚さは１０μｍ程度とすることができ、このエピタキシャル層５が半導体素子における能動層となる。
　エピタキシャル層５は、４つの第１部分基板（１１、１２）から形成された第１薄膜層１１０の上に成膜されるため、エピタキシャル層５においても、各第１部分基板（１１、１２）の境界線部に当たる部分に結晶性が不連続となる接合線部５１が存在することとなる（図１３参照）。この接合線部５１は、半導体素子の形成時にスクライブラインに当てることができる。このため、接合線部５１の視認性が不十分であれば、同図（ｄ）に示す段階で、印刷等によりマスクアライメント用のマーキングを施すことができる。
　上記のように接合基板７４を基に形成された接合基板を、最終的な化合物半導体基板７５とすることができる。化合物半導体基板７５は、化合物半導体の単結晶からなる第１薄膜層１１０が支持基板４上に接合された化合物半導体基板であって、第１薄膜層１１０は２以上の第１部分薄膜層に分割されており、支持基板４上で各第１部分薄膜層が相互に接するように配列されて構成されている。
　図１３は、化合物半導体基板７５の模式的な上面図及び断面図である。本例においては、第１薄膜層１１０は表面が中心角９０度の扇形である４つの第１部分薄膜層１１０ａ～１１０ｄに分割されており、支持基板４の中心の回りに第１部分薄膜層１１０ａ～１１０ｄが相互に接するように配列されて構成されている。上記化合物半導体は、ＳｉＣ、酸化ガリウム及びＧａＮのうちから選択可能である。また、化合物半導体基板７５は、第１部分薄膜層１１０ａ～１１０ｄの表面上にエピタキシャル層５が形成された基板とすることができる。
　化合物半導体基板７５のサイズは特に問わないが、例えば、直径１０インチ、１２インチ等とすることができる。
　また、化合物半導体基板７５には、第１部分薄膜層１１０ａ～１１０ｄの境界線部を視認させるためのマーキングを備えることができる。このマーキングにより、第１部分薄膜層１１０ａ～１１０ｄの境界線部（エピタキシャル層５の接合線部５１）を、半導体素子の形成に際してスクライブラインに当てることができ、無駄のない半導体基板として利用することができる。
　本実施形態に係る化合物半導体基板及びその製造方法により、大口径化が難しいワイドバンドギャップ基板の大口径化を可能にすることができる。この化合物半導体基板は、４枚からなる第１部分薄膜層１１０の境界線部５１をスクライブラインとすることにより無駄のないように利用することができる。９個、１６個等の第１部分薄膜層が配列されて第１薄膜層１１０が構成されている場合には、それらの境界線部を任意の素子サイズのスクライブラインに充当することは困難になる。すなわち、１つの境界線部はスクライブラインに当てることができるが、他の境界線部はピッチが合わなくなり、スクライブラインに当てることができない。例えば９個の第１部分薄膜層が組み合わされて（図５参照）第１薄膜層１１０が形成されている場合には、縦１列、横１行だけがスクライブラインと一致しないので無駄はごく一部となる。更に無駄を減らすためには、素子サイズに合わせて第１部分基板１２の大きさを設定するようにすることができる。
　以上においては、６インチの化合物半導体基板を用いて、８インチ又は１０インチの種基板を構成する例を示したが、４インチの化合物半導体基板を用いて、６インチの種基板を構成することも、全く同様に可能である。また、化合物半導体基板として、主としてＳｉＣ基板の例を述べたが、ＧａＮ、酸化ガリウムなどのワイドバンドギャップ材料にも同様に適用することができる。
　最終的な支持基板（第３支持基板４）は、多結晶ＳｉＣ基板に限らず、水素層での剥離に必要な温度以上の高い耐熱性があればよく、例えば、サファイア基板でも、Ｓｉ基板でもよい。
　仮設の支持基板（第１支持基板２）は、無アルカリガラスのみならず透明基板であれば、第１部分基板との接合に光硬化型接着剤を使うことができる。その他、接着剤を使う場合には、材料を問わない。Ｓｉ基板を使い捨ての仮設支持基板として用いることも可能である。
　ＳｉＣ等を用いた高電圧駆動素子は、車においてはハイブリッド車の普及、電気自動車の普及に伴ってますます重要度が増している。家庭においてはスマートグリッドの普及に伴って家電製品の電動化やエネルギー管理のために高電圧素子の役割が重要になってくる。本発明により、大口径且つ高品質の化合物半導体基板が製造可能になり、ワイドバンドギャップ素子の低コスト化に貢献することができる。
　１；第１基板、１１、１２；第１部分基板、１１０；第１薄膜層（第１部分薄膜層）、２、２１、２２；第１支持基板、３；第２支持基板、４；支持基板（第３支持基板）、５；エピタキシャル層、７１；第１接合基板、７２；第２接合基板、７３；第３接合基板、７４；接合基板、７５；化合物半導体基板。

Claims (11)

  1. 　化合物半導体の単結晶からなる円形の第１基板から少なくともその周縁部の一部を除去し、前記第１基板の中心を含む部分を第１部分基板として形成する部分基板形成工程と、
    　前記第１基板よりも直径の大きい第１支持基板上に、２以上の前記第１部分基板を配列して接合した第１接合基板を形成する第１接合工程と、
    　を含むことを特徴とする化合物半導体基板の製造方法。
  2. 　前記部分基板形成工程において、前記第１基板を、その中心からの距離が半径以下である基準点において直交し且つ前記基準点を通る直径に対して等角となる２つの直線により切断し、前記中心を含む部分を第１部分基板として形成し、
    　前記第１接合工程において、前記第１支持基板上に、前記第１支持基板の略中心に前記基準点を対応させ、且つ前記直線で切断された部分が相互に接するように、４つの前記第１部分基板を配列して接合する、請求項１記載の化合物半導体基板の製造方法。
  3. 　前記部分基板形成工程において、前記第１部分基板は、更に前記基準点を通る直径上で直交する２つの直線によって切断され、四辺形に形成される請求項２記載の化合物半導体基板の製造方法。
  4. 　前記第１接合工程において、前記第１支持基板上に、ｎ２個（ｎは２以上の自然数）の前記第１部分基板を相互に辺が接するように配列して接合する請求項３記載の化合物半導体基板の製造方法。
  5. 　前記第１接合工程において、前記第１支持基板上に、前記第１支持基板の略中心に前記基準点を対応させて、４つの前記第１部分基板を配列して接合する請求項４記載の化合物半導体基板の製造方法。
  6. 　前記第１支持基板上に配列して接合された前記第１部分基板の表面に、第２支持基板を接合する第２接合工程と、
    　前記第１支持基板を除去することにより第２接合基板を形成する第１除去工程と、
    　を含む請求項１乃至５のいずれかに記載の化合物半導体基板の製造方法。
  7. 　前記第１接合基板又は前記第２接合基板の前記第１部分基板の表面から所定の深さに水素層を形成する水素層形成工程と、
    　前記第１部分基板の前記表面に第３支持基板を接合する第３接合工程と、
    　前記第１部分基板を前記水素層において分離することにより、前記第３支持基板上に前記化合物半導体の単結晶からなる第１薄膜層が形成された第３接合基板を得る分離工程と、
    　を含む請求項６記載の化合物半導体基板の製造方法。
  8. 　前記化合物半導体はＳｉＣ、酸化ガリウム及びＧａＮのうちの１つである請求項１乃至７のいずれかに記載の化合物半導体基板の製造方法。
  9. 　化合物半導体の単結晶からなる第１薄膜層が支持基板上に接合された化合物半導体基板であって、
    　前記第１薄膜層は２以上の第１部分薄膜層に分割されており、前記支持基板上に各前記第１部分薄膜層が相互に接するように配列されていることを特徴とする化合物半導体基板。
  10. 　前記第１薄膜層は表面が中心角９０度の扇形である４つの前記第１部分薄膜層に分割されており、前記支持基板の中心の回りに前記第１部分薄膜層が相互に接するように配列されている請求項９記載の化合物半導体基板。
  11. 　前記化合物半導体はＳｉＣ、酸化ガリウム及びＧａＮのうちの１つである請求項９又は１０に記載の化合物半導体基板。
PCT/JP2018/026952 2017-07-19 2018-07-18 化合物半導体基板及びその製造方法 WO2019017398A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112018003706.1T DE112018003706T5 (de) 2017-07-19 2018-07-18 Verbundhalbleitersubstrat und Herstellverfahren für dieses
CN201880033331.1A CN110663096B (zh) 2017-07-19 2018-07-18 化合物半导体基板和其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017140348A JP6854516B2 (ja) 2017-07-19 2017-07-19 化合物半導体基板及びその製造方法
JP2017-140348 2017-07-19

Publications (1)

Publication Number Publication Date
WO2019017398A1 true WO2019017398A1 (ja) 2019-01-24

Family

ID=65015788

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/026952 WO2019017398A1 (ja) 2017-07-19 2018-07-18 化合物半導体基板及びその製造方法

Country Status (4)

Country Link
JP (1) JP6854516B2 (ja)
CN (1) CN110663096B (ja)
DE (1) DE112018003706T5 (ja)
WO (1) WO2019017398A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4131335A4 (en) * 2020-03-25 2024-04-17 Shin-Etsu Handotai Co., Ltd. METHOD FOR MANUFACTURING BONDED WAFER AND BONDED WAFER

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024108223A (ja) * 2023-01-31 2024-08-13 信越化学工業株式会社 ノズルのクリーニング方法、結晶性酸化物膜の成膜方法、及び成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028399A1 (ja) * 2007-08-24 2009-03-05 Sumco Corporation 半導体ウェーハおよびその製造方法
JP2012089639A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板を有する複合基板
JP2013098572A (ja) * 2011-11-04 2013-05-20 Samsung Corning Precision Materials Co Ltd 薄膜接合基板の製造方法
JP2016192544A (ja) * 2015-02-25 2016-11-10 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体基板配列、および半導体基板配列の形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2943369B2 (ja) * 1991-03-22 1999-08-30 日産自動車株式会社 半導体基板の製造方法
JP3635072B2 (ja) * 2002-04-30 2005-03-30 信越半導体株式会社 結晶欠陥の自動検査装置及び自動検査方法
JP3787547B2 (ja) * 2002-09-26 2006-06-21 信越半導体株式会社 結晶欠陥の自動検査方法及び自動検査装置
JP5223215B2 (ja) * 2007-03-22 2013-06-26 株式会社ザイキューブ ウェハー構造体及びその製造方法
JP5439141B2 (ja) * 2009-11-30 2014-03-12 芝浦メカトロニクス株式会社 半導体チップの実装装置及び実装方法
JP6061251B2 (ja) * 2013-07-05 2017-01-18 株式会社豊田自動織機 半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028399A1 (ja) * 2007-08-24 2009-03-05 Sumco Corporation 半導体ウェーハおよびその製造方法
JP2012089639A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板を有する複合基板
JP2013098572A (ja) * 2011-11-04 2013-05-20 Samsung Corning Precision Materials Co Ltd 薄膜接合基板の製造方法
JP2016192544A (ja) * 2015-02-25 2016-11-10 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体基板配列、および半導体基板配列の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4131335A4 (en) * 2020-03-25 2024-04-17 Shin-Etsu Handotai Co., Ltd. METHOD FOR MANUFACTURING BONDED WAFER AND BONDED WAFER

Also Published As

Publication number Publication date
JP2019021818A (ja) 2019-02-07
CN110663096A (zh) 2020-01-07
JP6854516B2 (ja) 2021-04-07
CN110663096B (zh) 2023-06-06
DE112018003706T5 (de) 2020-04-09

Similar Documents

Publication Publication Date Title
JP6619874B2 (ja) 多結晶ＳｉＣ基板およびその製造方法
JP6298926B2 (ja) 半導体基板の製造方法
JP6129784B2 (ja) Ｉｉｉ族窒化物基板の製造方法
US7837793B2 (en) Method of manufacturing diamond substrates
WO2019017398A1 (ja) 化合物半導体基板及びその製造方法
US9589824B2 (en) Method for manufacturing semiconductor device
TW201842243A (zh) 大單晶鑽石及其生產方法
WO2019004469A1 (ja) 半導体素子基板の製造方法
JP6264990B2 (ja) 窒化物半導体基板の製造方法
US20160233176A1 (en) Method of manufacturing semiconductor device
CN115241048B (zh) 半导体器件的制作方法以及半导体器件
WO2013011759A1 (ja) 半導体装置の製造方法
JP6130039B2 (ja) Ｉｉｉ族窒化物基板の製造方法
JP6661191B2 (ja) 半導体基板の製造方法
KR102053304B1 (ko) 대형 SiC 플레이트 제조방법
WO2017022647A1 (ja) ダイヤモンド基板及びダイヤモンド基板の製造方法
JP2006100406A (ja) Ｓｏｉウェーハの製造方法
KR101608945B1 (ko) 기판 형성 방법
TW202410137A (zh) 用於將層從源基板轉移到目標基板的方法
JP4873368B2 (ja) ダイヤモンド基板
JP2017024984A (ja) Ｉｉｉ族窒化物基板の製造方法
JP2011162373A (ja) 高配向ダイヤモンド膜の製造方法
JP2013115307A (ja) Ｉｉｉ族窒化物複合基板の製造方法
JP2008053595A (ja) 半導体ウエハとその製造方法
KR101844944B1 (ko) 기판 형성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18835730

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18835730

Country of ref document: EP

Kind code of ref document: A1