KR102427203B1 - n-형 및 p-형 초격자를 포함하는 전자 디바이스 - Google Patents

n-형 및 p-형 초격자를 포함하는 전자 디바이스 Download PDF

Info

Publication number
KR102427203B1
KR102427203B1 KR1020167033462A KR20167033462A KR102427203B1 KR 102427203 B1 KR102427203 B1 KR 102427203B1 KR 1020167033462 A KR1020167033462 A KR 1020167033462A KR 20167033462 A KR20167033462 A KR 20167033462A KR 102427203 B1 KR102427203 B1 KR 102427203B1
Authority
KR
South Korea
Prior art keywords
superlattice
type
layers
electronic device
layer
Prior art date
Application number
KR1020167033462A
Other languages
English (en)
Other versions
KR20170010371A (ko
Inventor
페타르 아타나크코빅
Original Assignee
실라나 유브이 테크놀로지스 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2014902010A external-priority patent/AU2014902010A0/en
Application filed by 실라나 유브이 테크놀로지스 피티이 리미티드 filed Critical 실라나 유브이 테크놀로지스 피티이 리미티드
Publication of KR20170010371A publication Critical patent/KR20170010371A/ko
Application granted granted Critical
Publication of KR102427203B1 publication Critical patent/KR102427203B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H01L31/035263—Doping superlattices, e.g. nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/343—Materials of the light emitting region containing only elements of Group IV of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

초격자 및 이 초격자를 형성하는 방법이 개시된다. 특히, 초격자를 형성하는 조작된 층상 단결정 구조가 개시된다. 초격자는 p-형 혹은 n-형 전도성을 제공하며, 교번하는 호스트층 및 불순물층을 포함하며, 호스트층은 근본적으로 반도체 물질로 구성되고, 불순물층은 근본적으로 상응하는 도너 혹은 어셉터 물질로 구성된다.

Description

n-형 및 p-형 초격자를 포함하는 전자 디바이스{ELECTRONIC DEVICES COMPRISING N-TYPE AND P-TYPE SUPERLATTICES}
관련출원에 대한 상호참조
본 출원은 2014년 5월 27일에 출원된 "n-형 및 p-형 초격자를 포함하는 전자 디바이스(Electronic Devices Comprising N-type and P-type Superlattices)"의 제목의 호주 가 특허 출원번호 2014902010 및 2014년 5월 27일에 출원된 " n-형 및 p-형 초격자들 및 그것의 제조(N-type and P-type Superlattices and Fabrication Thereof)" 명칭의 호주 가 특허 출원번호 2014902009의 우선권을 주장하고, 이들 둘 모두는 그 전체가 참조로서 본 출원에 통합된다.
기술분야
본 발명은 반도체, 전자 디바이스 및 이들의 제조에 관한 것이다. 특히, 본 발명은 반도체의 전기적 및 광학적 특성을 변경하는 것에 관한 것이다.
반도체 제조 프로세스에서, 전도성 유형과 같은 반도체 물질의 전기적 특성 은 변경될 수 있다. 전형적으로 반도체는 이들의 전도성을 과잉의 전자가 있는 n-형으로 변경하기 위해 도너 불순물로 도핑되거나 혹은 이들의 전도성을 과잉의 정공(hole)이 있는 p-형으로 변경하기 위해 어셉터 불순물로 도핑될 수 있다.
반도체는 이것이 3 전자 볼트보다 현저히 큰(즉, EG≥3eV) 전자 밴드갭(EG)을 가질 때 넓은 밴드갭 반도체로 간주된다. 알루미늄 질화물(AlN) 혹은 알루미늄-갈륨 질화물(AlxGa1-xN)과 같은 III 족 금속 질화물 물질로부터 형성된 넓은 밴드갭 반도체는 이들의 높은 형성 온도에 기인하여 내화 물질이라고도 알려져 있다. III 족 금속이라는 용어는 원소 주기율표의 붕소 족에서 선택된 원자를 지칭함을 알아야 한다. 전도성을 n-형으로 변경하기 위해, 전형적으로 IV 족 원자 종(예를 들면 실리콘(Si))과 같은 도너 불순물 종으로 도핑될 수 있는 III 족 금속 질화물 물질이 특히 관심을 끈다. 반대로, 전도성을 p-형으로 변경하기 위해, III 족 금속 질화물은 II 족 원자종(예를 들면, 마그네슘(Mg))과 같은 어셉터 불순물로 도핑된다. III 족 금속 질화물 물질로부터 형성되는 반도체는 고 파워 트랜지스터와 같은 전자 디바이스 및 광-방출 다이오드(LED)와 같은 광학 디바이스의 제조에서 사용된다.
디바이스에 III 족 금속 질화물 물질을 사용함에 있어 한 문제는 통상의 디바이스-제조 프로세스에서 x가 약 0. 5보다 큰 AlxGa1 - xN과 같은 비교적 고 알루미늄(Al) 함유량을 갖는 III 족 금속 질화물 물질 내에 고 레벨의 활성화된 도핑 밀도를 달성하기가 어렵다는 것이다. 또한, 활성화된 p-형 도핑의 전자 등급(grade) 레벨(NA≥1018cm-3)은 고 Al% 막에 있어선 악화되는 것으로 모든 III 족 금속 질화물 반도체에서 얻기가 특히 어렵다는 것이 발견되었다. 각각 x≥0.6 및 y≥0.7인 경우에 AlxGa1-xN 및 AlyIn1-yN의 고 Al% 막은 결정 모멘텀 존 중심 부근에서(즉, 직접 갭 부근에서) 가전자대의 에너지 순서(ordering)에서 천이가 일어난다. 이것은 전자 디바이스 및 광전자 디바이스에 대해 고 레벨의 활성화된 정공의 달성을 더 복잡하게 한다.
선택된 도펀트 불순물을 벌크 AlxGa1 - xN 물질 내에 혼입하기 위해 전형적으로 동시-증착(co-deposition) 기술이 사용된다. 그러나, 이들 기술은 종종 원하는 활성화된 도핑 밀도를 달성하지 않는다. 벌크 III 족 질화물 막의 에피택셜 형성 동안 동시-증착되는 도펀트 불순물은 성장하는 막의 표면으로 격리되는 경향이 있거나, 혹은 III 족 금속 질화물 결정 구조의 치환 금속 격자 사이트 내로 쉽게 혼입되지 않는다. 결국, 불순물 도펀트는 호스트 III 족 금속 질화물 물질 내로 최적으로 혼입되지 않는다. III 족 금속 질화물 막 내에 충분한 전기적으로 활성화된 도펀트 농도를 달성하기 위해서, 에피택셜층 형성 동안 비교적 고 레벨의 불순물 원자 도펀트를 추가하는 것은 전형적으로 용해도 한계를 초과하는 상기 불순물 도펀트의 빈약한 혼입을 보상하기 위해 요구됨이 실험적으로 발견되었다. (i) 전기적으로 활성화된 높은 도펀트 농도 목적과 (ii) 높은 질의 결정 구조 막의 목적을 동시에 달성함에 있어 또 다른 근본적인 절충이 존재한다. 즉, 성장하는 III 족 금속 질화물 막 내로 가용한 불순물 원자의 적어도 부분(전형적으로 ~1-10%)을 혼입하기 위한 동시-증착 동안 도펀트 종의 고 입사 플럭스가 요구되는데, 이에 따라 결과적인 III 족 금속 질화물 막의 구조적 품질을 불리하게 감소시키게 된다.
넓은 밴드갭 반도체에서, 그리고 특히 III 족 금속 질화물 반도체에 있어서 통상의 불순물 원자 도핑의 또 다른 근본적인 한계가 존재한다. 호스트 결정 내에 III 족 금속 사이트의 이상적인 치환적 도핑이 달성될지라도, 도너 혹은 어셉터의 활성화 에너지 Eact(D,A)는 일반적으로 크며, 이에 따라 실온에서 가용한 과잉 캐리어의 소 부분만이 호스트 내에서 활성화된다.
광 방출 디바이스는 전형적으로 고정된 밴드갭 반도체 물질의 주어진 공간 영역 내에서, 서로 반대되는 캐리어 유형들, 즉 전자 및 정공의 양자 역학적 재결합에 기초한다. 상기 재결합 영역을 정의하는 광학 밴드갭은 전자 및 정공의 에너지의 전환에 의해 야기되는 광자의 방출되는 광학 에너지를 제어한다. 전자 및 정공의 공급은 p-형 저장소(reservoir) 및 n-형 저장소에 의해 제공되며, 전형적으로 PIN 다이오드의 층상(layered) 구조 내에 구성된다. PIN 다이오드는 p-형 층(정공 저장소), 진성층 및 n-형 층(전자 저장소)을 포함한다. 재결합 프로세스는 실질적으로 진성 영역 내에서 일어나며 일반적으로 비의도적으로 도핑된(NID) 반도체로서 형성된다. 적합한 전기적 바이어스에 의해, 전자 및 정공은 동시에 PIN 다이오드의 진성층 내에 주입된다. PN 접합 다이오드 또한 사용될 수 있음이 이해된다.
또한, 자외선(UV) LED의 통상의 제조에서 III 족 금속 질화물 물질이 사용될 때, UV LED는 소위 이종접합구조를 형성하는 선택된 III 족 금속 질화물의 서로 비유사한 조성물의 다수의 층을 사용하여 제작된다. 이종접합구조 UV PIN 혹은 PN LED에서, LED의 p-형 영역 및 n-형 영역 중 적어도 하나를 형성하기 위해 넓은 밴드갭 III 족 금속 질화물 물질이 사용되고, LED의 활성 재결합 영역을 형성하기 위해 협 밴드갭 III 족 금속 질화물 물질이 사용된다. 넓은 밴드갭 영역은 디바이스의 외부에 저 흡수 결합을 제공하기 위해 요구된다. 즉, 광생성된(photogenerated) 광은 LED의 내부 영역로부터 탈출할 수 있어야 한다.
이종접합구조(heterostructure) UV LED에 있어서의 한 문제는, 예를 들면, 임의의 III 족 금속 질화물 이종접합에서, 넓은 밴드갭과 협 밴드갭 III 족 금속 질화물 물질 간 계면이 극히 큰 내부 분극(polarization) 필드(이를테면 자발적 분극 필드 및 압전성 필드와 같은)을 야기한다는 것이다. 이들 내부 분극 필드는 LED의 활성 영역 내에서 전자 및 정공과 같은 전하 캐리어의 분포 및 수송에 간섭하여, 결국 캐리어의 재결합은 전자 및 정공의 이상적인 공간 편재화를 금지하는 경향이 있는 극히 큰 내부 전기적 분극 필드에 의해 실질적으로 감소된다. 사실, 빌트인 전기적 분극 필드는 재결합 영역 내에서 전자 파동 함수 및 정공 파동 함수를 공간적으로 분리하는 경향이 있다. 즉, 전자 및 정공의 전자 공간 확률 분포(양자 역학적 파동 함수로서 이 분야에 작업자에 의해 알려진)는 정렬되지 않으며 이에 따라 소위 중첩 적분은 심하게 줄어들고 이에 따라 재결합이 실질적으로 감소된다. 그러므로, LED로부터 방출되는 광량은 내부 전기 분극 필드가 존재하는 동등한 경우에 비해 실질적으로 감소된다.
통상의 III 족 금속 질화물 광 방출 디바이스에서 전술한 한계를 극복할 절실한 필요성이 존재한다. 불순물 활성화 레벨이 높게(즉 , NA,D>1018cm-3) 고 Al-함유량을 갖는 III 족 금속 질화물 반도체 물질에 원하는 전도성 유형을 제공하기 위한 새로운 접근법이 필요하고, UV LED에서 광 방출 효율을 향상시키기 위한 새로운 접근법이 필요하다.
한 형태에서, 유일하거나 혹은 실제로 최광의의 형태일 필요는 없을지라도, 발명은 초격자에 있다. 특히, 조작된 층상(layered) 단결정 구조는 초격자를 형성한다. 초격자는 p-형 혹은 n-형 전도성을 제공하며, 교번하는 호스트층들 및 불순물층들을 포함하며,
호스트층들은 근본적으로 반도체 물질로 구성되고;
불순물층들은 근본적으로 상응하는 도너 혹은 어셉터 물질로 구성된다.
바람직하게, 반도체 물질은 III 족 금속 질화물 반도체 물질이다.
적합하게, 복수의 불순물층들은 근본적으로 도너 물질로 구성된 도너 불순물층이며, 복수의 불순물층들은 근본적으로 어셉터 물질로 구성된 어셉터 불순물층이다.
적합하게, 불순물층들은 도너 불순물층들과 어셉터 불순물층들간에 교번한다.
또 다른 형태에서, 최광의 형태일 필요는 없을지라도, 발명은
n-형 전도성을 제공하는 n-형 초격자; 및
p-형 전도성을 제공하는 p-형 초격자를 포함하며,
n-형 초격자는 교번하는 호스트층들 및 도너 불순물층들을 포함하고,
호스트층들은 근본적으로 III 족 금속 질화물 반도체 물질로 구성되고;
도너 불순물층들은 근본적으로 상응하는 도너 물질로 구성되며;
p-형 초격자는 교번하는 호스트층들 및 어셉터 불순물층들을 포함하고,
호스트층들은 근본적으로 III 족 금속 질화물 반도체 물질로 구성되고,
어셉터 불순물층들은 근본적으로 상응하는 어셉터 물질로 구성되는, 전자 디바이스에 있다.
바람직하게, 전자 디바이스는 자외선 광 방출 다이오드 혹은 자외선 광 검출기이다.
적합하게, n-형 초격자 및 p-형 초격자는 PN 접합을 형성한다.
적합하게, 전자 디바이스는 PIN 접합을 형성하기 위해 n-형 초격자와 p-형 초격자 사이에 진성 영역을 더 포함한다.
적합하게, 초격자는 층상 PIN 다이오드를 형성한다.
적합하게, 진성 영역은 근본적으로 하나 이상의 III 족 금속 질화물 반도체 물질들로 구성된다.
적합하게, 상기 진성 영역은 성장 방향을 따라 변하는 밴드갭을 갖는다.
적합하게, 진성 영역은 근본적으로 다음 중 하나로 구성된다: 순수 III 족 금속 질화물 반도체 물질; 수소(H), 산소(O), 탄소(C), 희토류 혹은 란타나이드 금속 중 적어도 하나로부터 선택되는 적어도 하나의 결정 구조 변경자를 포함하는, III 족 금속 질화물 반도체 물질; 및 비의도적으로 도핑된(NID) III 족 금속 질화물 반도체 물질.
적합하게, p-형 초격자 혹은 n-형 초격자의 주기 및/또는 듀티 사이클은 p-형 초격자 혹은 n-형 초격자가 진성 영역의 광자 방출 파장 혹은 광자 흡수 파장에 투명하게 한다.
바람직하게, 전자 디바이스는 n-형 초격자에 이웃한 버퍼 영역을 더 포함하고, 버퍼 영역은 근본적으로 AlN 및/또는 GaN로 구성된다.
적합하게, 버퍼 영역은 약 1 nm 내지 약 1 ㎛의 두께를 갖는다.
적합하게, 버퍼 영역은 10nm 내지 약 1 ㎛, 혹은 더 바람직하게 100 nm 내지 500 nm의 두께를 갖는다.
적합하게, 버퍼 영역은 III 족 금속 질화물 반도체 물질에 동등한 벌크 조성물과 교번하는 AlN과 GaN의 층들을 포함하는 초격자를 포함한다.
적합하게, 버퍼 영역은 조성물 AlxGa1-xN, 0≤x≤1을 가진 III 족 금속 질화물 반도체 물질 중 적어도 하나의 삼원 벌크 합금 조성물을 포함한다.
적합하게, 버퍼 영역은 (AxB1-x)2O3 형태의 III 족 금속 산화물을 포함하며, A 및 B는 Al, In 및 Ga 중 적어도 둘로부터 선택된다.
바람직하게, 전자 디바이스는 기판을 더 포함한다.
바람직하게, 기판을 위한 물질은 다음 중 하나로부터 선택된다: AlN 혹은 GaN과 같은 자연 III 족 금속 질화물 물질, 사파이어, 마그네슘 산화물(MgO) 혹은 아연-산화물(ZnO)과 같은 금속 산화물 물질, 실리콘(Si), 실리콘-카바이드(SiC), 칼슘 플루오르화물(CaF2), 비정질 유리 상에 결정질 박막 반도체, 혹은 금속 상에 박막 결정질 반도체.
적합하게, 전자 디바이스는 n-형 초격자와 기판 사이에 버퍼 영역을 더 포함한다.
적합하게, 전자 디바이스는 p-형 초격자와 기판 사이에 버퍼 영역을 포함한다.
적합하게, 전자 디바이스는 p-형 초격자에 이웃한 p-형 콘택층 및 p-형 콘택층 상에 형성된 p-형 콘택을 더 포함한다.
적합하게, p-형 콘택은 전자 디바이스의 방출 파장에 실질적으로 반사성이다.
적합하게, p-형 콘택은 광이 전자 디바이스를 떠날 수 있게 하기 위해서 하나 이상의 윈도우들 혹은 개구들을 포함한다.
적합하게, 전자 디바이스는 n-형 초격자에 이웃하여 형성된 n-형 콘택을 더 포함한다.
적합하게, 전자 디바이스는 기판에 이웃한 오믹 콘택층을 더 포함한다.
적합하게, 기판 및 오믹 콘택층은 광이 전자 디바이스를 떠날 수 있게 하기 위해서 하나 이상의 윈도우들 혹은 개구들을 포함한다.
적합하게, 전자 디바이스는 전도 경로를 격리시키기 위해서 p-형 초격자 및 n-형 초격자에 이웃하여 수직한 패시베이션층을 더 포함한다.
적합하게, 패시베이션층은 호스트층의 III 족 금속 질화물 반도체 물질보다 넓은 밴드갭을 갖는 넓은 밴드갭 물질로 구성된다.
적합하게, 패시베이션층은 근본적으로 AlxOy, 0<x≤2 및 0<y≤3로 구성된다.
적합하게, n-형 초격자 및/또는 p-형 초격자는 인장성 변형되거나 혹은 압축성으로 변형된다.
적합하게, n-형 초격자 및/또는 p-형 초격자는 전자 파동 함수 및 정공 파동 함수를 가지며, 전자 파동 함수의 피크들은 정공 파동 함수의 피크들과 공간적으로 정렬되지 않는다.
적합하게, p-형 초격자 및 n-형 초격자 각각은 적어도 10 호스트층들 및 적어도 10 도너 불순물층들 혹은 어셉터 불순물층들을 포함한다.
적합하게, p-형 초격자의 주기 및 n-형 초격자의 주기는 균일하다.
적합하게, p-형 초격자의 주기 및 n-형 초격자의 주기는 비균일하다.
적합하게, 호스트층들은 비-의도적으로 도핑된 III 족 금속 질화물 반도체 물질을 포함한다.
또 다른 형태에서, 최광의의 형태일 필요는 없을지라도, 발명은 막 형성 프로세스를 통해 p-형 혹은 n-형 초격자를 제조하는 방법에 있으며, 방법은
a. 기판을 반응 챔버에 로딩하는 단계;
b. 기판을 막 형성 온도까지 가열하는 단계;
c. 근본적으로 III 족 금속 질화물 반도체 물질로 구성된 호스트층을 기판 상에 형성하는 단계;
d. 호스트층 상에 제1 질소 종단 표면(terminated surface)을 형성하는 단계;
e. 근본적으로 상응하는 도너 혹은 어셉터 물질로 구성된 불순물층을 상기 제1 질소 종단 표면 상에 형성하는 단계;
f. 제2 질소 종단 표면을 형성하기 위해 질소층을 불순물층 상에 형성하는 단계;
g. 근본적으로 III 족 금속 질화물 반도체 물질로 구성된 호스트층을 제2 질소 종단 표면 상에 형성하는 단계;
h. 초격자가 원하는 두께에 도달하거나 원하는 수의 층들을 포함할 때까지 단계(d) 내지 단계(g)를 반복하는 단계를 포함한다.
적합하게, 원하는 수의 층들은 적어도 10 호스트층들 및 적어도 10 불순물층들이다.
바람직하게, 막 형성 프로세스는 진공 증착 프로세스, 분자 빔 에피택시 프로세스 혹은 기상 증착 프로세스이다.
적합하게, 막 형성 온도는 약 200 ℃ 내지 약 1200 ℃ 사이이다.
적합하게, 막 형성 온도는 약 500 ℃ 내지 약 850 ℃ 사이이다.
적합하게, 초격자의 원하는 두께는 약 50 nm 내지 약 5 ㎛ 사이이다.
적합하게, 반응 챔버는 초격자의 전자적 성질 또는 구조적 성질에 영향을 주지 않을 정도로 수소(H), 산소(O) 및 탄소(C) 종들이 충분히 결핍되어 있다.
적합하게, 방법은 여기된(excited) 분자 질소 종들을 사용하여 질소 종단 표면을 제조하기 위해 성장을 중단시키는 것을 포함한다.
적합하게, 호스트층들 및 불순물층들은 미리 결정된(predetermined) 결정 극성을 갖는다.
적합하게, 미리 결정된 결정 극성은 성장 방향을 따라 실질적으로 금속 극의 극성 혹은 질소 극성이다.
적합하게, III 족 금속 질화물 반도체 물질 내 III 족 금속은 적어도 몰 단위로 약 50% Al을 포함한다.
적합하게, 반도체 물질 혹은 III 족 금속 질화물 반도체 물질은 다음 중 적어도 하나로부터 선택된다: 알루미늄 질화물(AlN); 알루미늄 갈륨 질화물(AlxGa1-xN), 0<x<1; 알루미늄 인듐 질화물(AlxIn1-xN), 0<x<1; 및 알루미늄 갈륨 인듐 질화물(AlxGayIn1-x-yN), 0<x<1, 0<y<1 및 x+y<1.
적합하게, 도너 물질은 다음 중 적어도 하나로부터 선택된다: 실리콘(Si); 게르마늄(Ge); 실리콘-게르마늄(SixGe1-x), 0<x<1; 결정질 실리콘-질화물(SixNy), 0<x<3 및 0<y<4; 결정질 게르마늄-질화물(GexNy), 0<x<3 및 0<y<4; 결정질 실리콘-알루미늄-갈륨-질화물(Siu[AlxGa1-y]zNv), u>0, x>0, 0<y<1, z>0 및 v>0; 및 결정질 게르마늄-알루미늄-갈륨-질화물(Geu[AlxGa1-y]zNv), u>0, x>0, 0<y<1, z>0 및 v>0.
적합하게, 어셉터 물질은 다음 중 적어도 하나로부터 선택된다: 마그네슘(Mg); 아연(Zn); 탄소(C); 결정질 마그네슘-질화물(MgxNy), x>0 및 y>0; 결정질 아연-질화물(ZnxNy), x>0 및 y>0; 마그네슘-알루미늄-갈륨-질화물(Mgu[AlxGa1-y]zNv), u>0, x>0, 0<y<1, z>0 및 v>0; 및 아연-알루미늄-갈륨-질화물(Znu[AlxGa1-y]zNv), u>0, x>0, 0<y<1, z>0 및 v>0.
적합하게, 도너 물질 혹은 어셉터 물질은 원소들의 주기율표의 란탄 계열에 원자 종들 중 하나 이상을 포함한다.
적합하게, 도너 물질 혹은 어셉터 물질은 다수의 가돌리늄(Gd)을 포함한다.
적합하게, 도너 물질 혹은 어셉터 물질은 화학식 LxNy을 갖는 결정질 란타나이드-질화물 조성물에서 선택되고, L이 란타나이드 원자의 적어도 한 종들이고 N이 질소이고 0<x≤3 및 0<y≤2이다.
적합하게, 도너 물질 혹은 어셉터 물질은 가돌리늄-질화물 GdxNy, 0<x≤3 및 0<y≤2이다.
바람직하게, 초격자는 적어도 10 호스트층들 및 적어도 10 불순물층들을 포함한다.
적합하게, 호스트층들은 서로 유사한 두께를 가지며 및/또는 불순물층들은 서로 유사한 두께를 갖는다.
적합하게, 후속 호스트층들은 실질적으로 상이한 두께를 가지며 혹은 후속 불순물층들은 실질적으로 상이한 두께를 갖는다.
적합하게, 호스트층들 각각은 약 1 nm 내지 약 25 nm 사이의 두께를 갖는다.
적합하게, 호스트층들 각각은 단분자층(monolayer)의 적어도 절반 및 기껏해야 10 단분자층들의 두께를 갖는다.
적합하게, 불순물층들 각각은 약 0. 25 nm 내지 약 2 nm의 두께를 갖는다.
적합하게, 불순물층들 각각은 적어도 단분자층의 절반 그리고 최대 5 단분자층 미만의 두께를 갖는다.
적합하게, 불순물층들 각각은 적어도 하나의 단분자층 및 2 이하의 단분자층의 두께를 갖는다.
적합하게, 각 도너 불순물층 및/또는 각 어셉터 불순물층은 도너 물질 혹은 어셉터 물질의 원자들의 단분자층이다.
적합하게, 불순물층들 각각은 6각형 결정 메시를 형성하며, 호스트층들은 섬유아연석 결정 구조를 갖는다.
적합하게, 반도체 물질은 실리센 혹은 그라핀이다.
적합하게, 불순물층의 평면에서 도너 물질 혹은 어셉터 물질의 원자들 간 평균 간격은 1nm 미만이다.
적합하게, 불순물층의 평면에서 도너 물질 혹은 어셉터 물질의 원자들 간 평균 간격은 대략 0.1 nm이다.
적합하게, 후속 불순물층들은, 도너 물질 혹은 어셉터 물질의 원자들에 의해 유도된 전자 포텐셜 우물들내 전자 혹은 정공 파동 함수들이 공간적으로 중첩하도록 소정 거리만큼 분리된다.
이하 상세한 설명과 함께, 개별적 도면 전체에 걸쳐 동일 참조부호가 동일 혹은 기능적으로 유사한 요소들을 지칭하는 첨부된 도면은 명세서 내에 포함되고 이의 일부를 형성하며, 청구된 발명을 포함하는 개념의 실시예를 더욱 예시하기 위해 사용되고 이들 실시예의 여러 원리 및 잇점을 설명한다.
도 1은 본 발명의 실시예에 따른 초격자의 단면도이다.
도 2a는 단일 도너 불순물층을 포함하는 초격자에서 최저 전도대(Γ)(k=0,z)의 에너지-밴드 다이어그램이다.
도 2b는 3개의 도너 불순물층을 포함하는 초격자 내 최저 전도대(Γ)(k=0,z)의 에너지-밴드 다이어그램이다.
도 3a는 3개의 어셉터 불순물층을 포함하는 초격자에서 결정-필드-분할(CH), 헤비(heavy)-정공(HH), 및 라이트(light)-정공(LH) 가전자대 에너지의 에너지-밴드 다이어그램이다.
도 3b는 도 3a의 CH 가전자대에서 정공 파동 함수의 에너지-밴드 다이어그램이다.
도 3c는 도 3a의 HH 가전자대에서 정공 파동 함수의 에너지-밴드 다이어그램이다.
도 3d는 도 3a의 LH 가전자대에서 정공 파동 함수의 에너지-밴드 다이어그램이다.
도 4는 본 발명의 실시예에 따라, 일부 실시예에 따른 초격자를 제조하는 방법의 흐름도이다.
도 4a는 도 1에 도시된 초격자를 형성하기 위한 셔터 조절 시퀀스의 개요도이다.
도 5는 본 발명의 실시예에 따른 전자 디바이스의 단면도이다.
도 5b는 n-형 초격자, p-형 초격자 및 진성 영역을 포함하는 PIN 디바이스의 공간 에너지 밴드 구조의 플롯이다.
도 6은 도 5에 도시된 전자 디바이스의 구조에 기초한 n-형 콘택 및 p-형 콘택을 포함하는 예시적 LED 디바이스의 단면도이다.
도 7은 LED 디바이스 내에 진성층의 위치 및 광의 파장의 함수로서 도 6에 도시된 예시적 LED 디바이스의 진성층에서 광 흡수의 플롯이다.
도 8a는 LED 디바이스의 상부를 통해 광이 방출될 수 있게 하기 위해 p-형 콘택 내에 개구를 가진 예시적 LED 디바이스의 단면도이다.
도 8b는 n-형 콘택이 오믹 콘택으로 대체되어진 예시적 LED 디바이스의 단면도이다.
도 9는 기판 및 오믹 콘택을 통해 윈도우를 갖게 개조된 도 8b에 도시된 예시적 LED 디바이스의 단면도이다.
도 10a는 알루미늄-갈륨-질화물(Al0.7Ga0.3N)로 구성된 호스트층 및 실리콘(Si)으로 구성된 19 도너 불순물층을 갖는 n-형 초격자에서 전도대 에너지의 에너지 밴드 다이어그램이다.
도 10b는 도 10a와 동일한 n-형 초격자에서 가전자대 에너지의 에너지 밴드 다이어그램이다.
도 11a는 Al0 . 7Ga0 .3N로 구성된 호스트층 및 이완된 GaN 버퍼층 상에 형성된 마그네슘(Mg)으로 구성된 19 어셉터 불순물층을 갖는 인장성-변형된 p-형 초격자에서 전도대 에너지의 에너지 밴드 다이어그램이다.
도 11b는 도 11a와 동일한 p-형 초격자에서 가전자대 에너지의 에너지 밴드 다이어그램이다.
도 12a는 Al0.7Ga0.3N로 구성된 호스트층 및 이완된 AlN 버퍼층 상에 형성된 Mg으로 구성된 19 어셉터 불순물층을 포함하는 압축성으로 변형된 p-형 초격자에서 전도대 에너지의 에너지 밴드 다이어그램이다.
도 12b는 도 12a와 동일한 p-형 초격자에서 가전자대 에너지의 에너지 밴드 다이어그램이다.
도 13a는 도 12a와 동일한 초격자에서 전도대에 관하여 플롯된 19 최저 에너지, 양자화된 전자 파동 함수의 플롯이다.
도 13b는 도 12b와 동일한 초격자에서 CH 밴드에 관하여 플롯된 19 최저 에너지, 양자화된 정공 파동 함수의 플롯이다.
당업자는 도면에 요소는 단순성 및 명확성을 위해 예시되고 반드시 축척대로 도시되지 않았음을 알 것이다. 예를 들어, 도면에 일부 요소의 치수는 본 발명의 실시예의 이해를 향상시키는데 도움을 주기 위해 다른 요소에 비해 과장되어 있을 수 있다.
초격자, 전자 디바이스 및 방법의 컴포넌트들은 적합한 곳에 도면에 통상의 부호로 표현되어졌으며, 본원에 설명의 이익을 갖는 당업자에게 당연히 명백할 세부사항들로 본 개시가 모호해지지 않도록 본 발명의 실시예를 이해하는데 관련된 특정한 세부사항만을 도시하였다.
초격자
일 측면에 따라, 발명은 p-형 혹은 n-형 전도성을 제공하는 초격자에 있다. 초격자는 교번하는 호스트층 및 불순물층을 포함한다. 호스트층은 근본적으로 반도체 물질로 구성되고 불순물층은 근본적으로 상응하는 도너 혹은 어셉터 물질로 구성된다. 예를 들어, 호스트층은 의도적으로 도핑되지 않은(NID) 반도체 물질로 형성되고, 불순물층은 하나 이상의 상응하는 도너 혹은 어셉터 물질로 형성된다. 초격자는 도 4 및 도 4a를 참조하여 이하 더욱 기술되는 바와 같이 막 형성 프로세스을 통해 형성될 수 있다. 바람직한 실시예에서, 초격자는 층상(layered) 단결정 구조로서 형성된다. 바람직한 실시예에서, 초격자는 단-주기 초격자이다.
초격자는 각각이 호스트층 및 불순물층로 구성되는 복수의 단위 셀을 포함하는 것으로 간주될 수 있다. 그러나, 대안적 실시예에서, 단위 셀은 호스트층 및 2 이상의 불순물층을 포함할 수 있다. 초격자의 전기적 및 광학적 특성은 단위 셀의 주기 및 듀티 사이클을 가변시킴으로써 변경될 수 있다. 바람직한 실시예에서, 초격자는 균일한 주기성을 갖는 단위 셀을 포함한다. 그러나, 대안적 실시예에서, 초격자는 비-균일한 주기성을 갖는 단위 셀을 포함한다. 예를 들어, 주기는 호스트층 및/또는 불순물층의 두께를 가변시킴으로써 초격자를 따라 선형적으로 가변된다.
초격자의 주기는 이웃한 불순물층 혹은 이웃한 단위 셀 내 불순물층들 사이에 중심간 간격으로서 정의된다. 각 단위 셀의 듀티 사이클은 호스트층의 두께 대 단위 셀 내 불순물층의 두께의 비로서 정의된다.
바람직한 실시예에서, 반도체 물질은 III 족 금속 질화물 반도체 물질이다. 특히, 반도체 물질은 III 족 금속 질화물 반도체 물질이며, III 족 금속 질화물 반도체 물질 내 III 족 금속은 적어도 몰 단위로(by mol) 약 50% Al을 포함한다.
초격자는 통상의 방법을 통해 도핑된 반도체 물질에 비해 몇가지 잇점을 나타낸다. 초격자는 반도체 물질의 형성 동안 도펀트 불순물을 동시-증착할 필요성을 배제하며 실질적으로 막 형성 프로세스 동안 반도체 물질의 표면으로 도펀트 불순물을 격리시키는 종래 기술 문제를 감소 혹은 완전히 제거한다. 초격자는 또한 비교적 큰 과잉의 자유 캐리어를 제공할 수 있다.
호스트층이 고 Al 함유량을 갖는 근본적으로 III 족 금속 질화물 반도체 물질로 구성되는 경우, 초격자는 고 레벨의 n-형 혹은 p-형 전도성을 달성하며, 활성화된 캐리어 농도는 Al 함유량 증가에 따라 현저히 감소하지 않는다. 따라서, 본 발명은 고 Al 함유량을 갖는 III 족 금속 질화물 반도체에 고도로 활성화된 n-형 혹은 p-형 전도성을 제공할 수 있다.
도 1은 본 발명의 실시예에 따라 기판(110) 및 초격자(115)를 포함하는 구조(100)의 단면도이다. 초격자(115)는 기판(110) 위에 형성된다. 일 실시예에서, 기판(110)을 위한 물질은 c-평면 방위에 사파이어와 같은 알루미늄 산화물이며, 기판(110)은 약 600 ㎛의 두께를 갖는다. 그러나, 이외 다른 적합한 기판 물질 혹은 기판 두께가 사용될 수 있다. 예를 들어, 기판을 위한 물질은 AlN 혹은 GaN과 같은 자연 III 족 금속 질화물 물질, 마그네슘 산화물(MgO) 혹은 아연-산화물(ZnO)과 같은 또 다른 금속 산화물 물질, 실리콘(Si), 실리콘-카바이드(SiC), 칼슘 플루오르화물(CaF2), 비정질 유리 상에 결정질 박막 반도체, 금속 상에 혹은 박막 결정질 반도체 중 하나로부터 선택될 수 있다.
초격자(115)는 교번하여 형성된 호스트층(120-n) 및 불순물층(130-n)을 포함한다. 도 1에 예에 도시된 바와 같이, 순서대로, 초격자(115)는 호스트층(120-1), 불순물층(130-1), 호스트층(120-2), 불순물층(130-2), 호스트층(120-3), 불순물층(130-3), 및 호스트층(120-4)을 포함한다. 호스트층(120-n) 및 이웃한 불순물층(130-n)을 포함하는 각 쌍은 단위 셀을 구성한다. 예를 들어, 호스트층(120-1) 및 불순물층(130-1)은 함께 단위 셀을 구성한다.
도 1에 도시된 실시예에서, 호스트층(120-n) 중 4개와 불순물층(130-n) 중 3개(즉, 3과 절반의 단위 셀)가 도시되었는데, 그러나 두께(t1)를 가진 초격자(115)를 생성하기 위해 임의의 수의 교번하는 호스트층(120-n) 및 불순물층(130-n)이 형성될 수 있다. 예를 들어, 바람직한 실시예에서, 초격자(115)는 적어도 10 단위 셀을 포함하며 수백 혹은 수천 개의 단위 셀을 포함할 수 있다. 초격자(115)의 두께(t1)는 약 50 nm 내지 약 5 ㎛ 사이이다. 바람직한 실시예에서, 두께(t1)는 약 250 nm이다.
도 1에 도시된 확대된 단면을 참조하면, 호스트층(120-n) 각각은 두께(t2)를 갖는다. 바람직한 실시예에서, 두께(t2)는 약 1 nm 내지 약 25 nm 사이이다. 일부 실시예에서, 호스트층 각각은 적어도 단분자층의 절반 및 기껏해야 10 단분자층의 두께를 갖는다. 불순물층(130-n) 각각은 두께(t3)를 갖는다. 바람직한 실시예에서, 두께(t3)는 약 0. 25 nm 내지 약 2 nm 사이이다. 일부 실시예에서, 두께(t3)는 약 1 nm이다. 일부 실시예에서, 불순물층(130-n) 각각은 적어도 단분자층의 절반 그리고 최대 5 단분자층의 두께를 갖는다. 일부 실시예에서, 불순물층(130-n) 각각은 적어도 한 단분자층과 2 단분자층 이하의 두께를 갖는다. 바람직한 실시예에서, 불순물층의 평면 내에 도너 물질 혹은 어셉터 물질의 원자들 간 평균 간격은 1nm 미만이며 더 바람직하게 약 0.1nm이다.
바람직한 실시예에서, 호스트층(120-n)은 근본적으로 III 족 금속 질화물 반도체 물질로 구성된다. III 족 금속 질화물 반도체 물질은 하나 이상의 III 족 금속 및 질소로 구성된다. 예를 들어, 반도체 물질은 다음 중 적어도 하나로부터 선택될 수 있다: 알루미늄 질화물(AlN); 알루미늄 갈륨 질화물(AlxGa1-xN), 0<x<1; 알루미늄 인듐 질화물(AlxIn1-xN), 0<x<1; 알루미늄 갈륨 인듐 질화물(AlxGayIn1-x-yN), 0<x<1, 0<y<1 및 x+y<1. 바람직한 실시예에서, 하나 이상의 III 족 금속은 적어도 몰 단위로 약 50% Al을 포함한다.
바람직한 실시예에서, 불순물층(130-n)은 근본적으로 III 족 금속 질화물 반도체 물질에 상응하는 도너 물질 혹은 III 족 금속 질화물 반도체 물질에 상응하는 어셉터 물질로 구성된다. 그러나, 일부 대안적 실시예에서, 복수의 불순물층은 근본적으로 반도체 물질에 상응하는 도너 물질로 구성된 도너 불순물층이며, 복수의 불순물층은 근본적으로 반도체 물질에 상응하는 어셉터 물질로 구성된 어셉터 불순물층이다. 예를 들어, 불순물층은 도너 불순물층들과 어셉터 불순물층들 사이에 교번할 수 있다.
불순물층(130-n)이 근본적으로 도너 물질로 구성되는 경우, 초격자는 n-형 전도성을 제공한다. 예를 들어, 도너 물질은 다음 중 적어도 하나로부터 선택될 수 있다: 실리콘(Si); 게르마늄(Ge); 실리콘-게르마늄(SixGe1-x), 0<x<1; 결정질 실리콘-질화물(SixNy), 0<x<3 & 0<y<4; 결정질 게르마늄-질화물(GexNy), 0<x<3 및 0<y<4; 결정질 실리콘-알루미늄-갈륨-질화물(Siu[AlxGa1-y]zNv), u>0, x>0, 0<y<1, z>0 및 v>0; 및 결정질 게르마늄-알루미늄-갈륨-질화물(Geu[AlxGa1-y]zNv), u>0, x>0, 0<y<1, z>0 및 v>0.
불순물층(130-n)이 근본적으로 어셉터 물질로 구성되는 경우, 초격자는 p-형 전도성을 제공한다. 예를 들어, 어셉터 물질은 다음 중 적어도 하나로부터 선택될 수 있다: 마그네슘(Mg); 아연(Zn); 탄소(C); 결정질 마그네슘-질화물(MgxNy), x>0 및 y>0; 결정질 아연-질화물(ZnxNy), x>0 및 y>0; 마그네슘-알루미늄-갈륨-질화물(Mgu[AlxGa1-y]zNv), u>0, x>0, 0<y<1, z>0 및 v>0; 및 아연-알루미늄-갈륨-질화물(Znu[AlxGa1-y]zNv), u>0, x>0, 0<y<1, z>0 및 v>0.
일부 실시예에서, 도너 물질 혹은 어셉터 물질은 원소의 주기율표의 란탄 계열 내 원자 종 중 하나 이상을 포함한다. 예를 들어, 도너 물질 혹은 어셉터 물질은 다수의 가돌리늄(Gd)을 포함할 수 있다. 도너 물질 혹은 어셉터 물질은 또한 화학식 LxNy을 가진 결정질 란타나이드-질화물 조성물일 수 있고, 여기서 L은 란타나이드 원자의 적어도 한 종이고, N은 질소이고, 0<x≤3 및 0<y≤2이다. 더 바람직하게, 도너 물질 혹은 어셉터 물질은 가돌리늄-질화물(GdxNy)이고, 0<x≤3 및 0<y≤2이다.
일부 실시예에서, 불순물층(130-n) 각각은 6각형 결정 메시를 형성하며, 호스트층은 섬유아연석 결정 구조를 갖는다. 일부 실시예에서, 호스트층이 섬유아연석 결정 구조를 갖는 경우, 반도체 물질은 실리센 혹은 그라핀이다.
이웃한 호스트층(120-n) 사이에 개재된 각 불순물층(130-n)은 초격자(115) 내에 한 볼륨의 n+-형 혹은 p+-형 물질을 효과적으로 생성하는 공간적으로 속박된 포텐셜 우물 시트를 생성한다. 예를 들어, 제1 시트의 포텐셜 우물은 호스트층(120-1)과 호스트층(120-2) 사이에 개재된 불순물층(130-1) 내에 형성된다. 제2 시트의 포텐셜 우물은 호스트층(120-2)과 호스트층(120-3) 사이에 개재된 불순물층(130-2) 내에 형성된다. 제3 시트의 포텐셜 우물은 호스트층(120-3)과 호스트층(120-4) 사이에 개재된 불순물층(130-3) 내에 형성된다. 포텐셜 우물의 위치 및 진폭은 불순물층(130-n)의 주기 간격(d1)을 가변시킴으로써 가변될 수 있다. 주기 간격(d1)은 예를 들어, 호스트층(120-n)을 형성하기 위해 사용되는 반도체 물질의 밴드갭에 기초하여 결정된다.
불순물층(130-n)의 주기 간격(d1)은 호스트층의 두께(t2) 및/또는 불순물층의 두께(t3)를 가변시킴으로써 가변될 수 있다. 바람직한 실시예에서, 불순물층(130-n)의 주기 간격(d1)은 약 0. 1 nm 내지 약 10 nm 사이이다.
도 1에 도시된 실시예에서, 호스트층(120-n)은 복수의 단위 셀 각각에서 유사한 두께를 가지며, 불순물층(130-n)은 복수의 단위 셀 각각에서 유사한 두께를 갖는다. 그러므로, 주기 간격(d1) 혹은 주기는 초격자를 따라 균일하다. 그러나, 대안적 실시예에서, 호스트층(130-n)은 각 후속 단위 셀에서 실질적으로 상이한 두께를 가지며 및/또는 불순물층(130-n)은 각 후속 단위 셀에서 실질적으로 상이한 두께를 갖는다. 이들 대안적 실시예에서, 주기 간격(d1)은 초격자를 따라 비-균일할 수 있다.
파동 함수는 입자의 양자 상태 및 이것이 어떻게 행동하는가를 기술하는 양자역학에서 확률 진폭이다. 일부 실시예에서, 초격자(115)의 불순물층(130-n)의 주기 간격(d1)은 후속 불순물층(130-n) 내 도너 물질 혹은 어셉터 물질의 원자에 의해 유도된 포텐셜 우물 내 전자 파동 함수들(Ψ)이 공간적으로 중첩하게 한다. 불순물층들(130-n) 간에 전자 파동 함수들(Ψ)이 중첩하기 때문에, 전자의 비편재화된(delocalized) "바다(sea)"가 형성된다. 예를 들어, 호스트층(120-n)이 AlN로 형성되고 불순물층(130-n)의 주기 간격(d1)이 약 1 nm 내지 10 nm이라면, 이것은 초격자(115)를 통해 전자의 수직 전파를 가능하게 할 것이다.
바람직한 실시예에서, 호스트층(120-n)을 형성하기 위해 사용되는 반도체 물질은 대략 6 eV의 밴드갭을 갖는 AIN과 같은 넓은 밴드갭 물질이며, 불순물층(130-n)을 형성하기 위해 사용되는 도너 혹은 어셉터 물질은 Si와 같은 극히 얇은 협 밴드갭 물질이다. 단결정 Si의 벌크 밴드갭이 EG(Si)=1.1 eV일지라도, N-종단의 호스트 표면에 걸쳐 배치된 연속한 1 단분자층의 두꺼운 Si 막은 N 본딩(bond)에 의해 양측에 적합하게 본딩되고 축퇴 도핑 시트로서 작용할 것이다. Si 원자의 전하 결핍은 자유 전자를 결정에 제공한다. 유사하게, AlN 호스트 내에 혼입된 1 단분자층 Mg 시트는 과잉 정공을 발생할 것이다. 초격자는 캐리어가, 평균으로, 이온화된 불순물 원자로부터 더 떨어져 있기 때문에 초격자 성장 방향을 따라 더 큰 캐리어 이동도에 이르게 한다. 그러므로, p-형 혹은 n-형 초격자의 이동도는 호스트 반도체의 통상의 균질하지만 랜덤한 도핑의 경우보다 더 높다. 각각의 전자 친화도들에서 큰 차이를 갖고 결합된 넓은 밴드갭 호스트 물질과 협 밴드갭 불순물 물질 사이의 차이는 전자 친화 페르미 에너지(EFermi)에 관하여 초격자 내 전도대 및 가전자대 에너지들의 위치들을 효과적으로 조절한다.
근본적으로 도너 물질로 구성된 도너 불순물층은 전도대 에너지의 위치를 페르미 에너지(EFermi) 쪽으로 그리고 가전자대 에너지의 위치를 페르미 에너지(EFermi)로부터 멀리 효과적으로 변조한다. 도너 불순물층은 최저 전도대 에지(Γ)를 페르미 에너지(EFermi) 미만으로 효과적으로 당김으로써 편재화된(localized) 영역 내에 n+-형 전도성을 제공한다. 이것은 도 2a 및 도 2b을 참조하여 더욱 기술된다.
어셉터 불순물층은 전도대 에너지의 위치를 페르미 에너지(EFermi)에서 멀리 그리고 가전자대 에너지의 위치를 페르미 에너지(EFermi) 쪽으로 효과적으로 조절한다. 어셉터 불순물층은 CH-가전자대 에지를 페르미 에너지(EFermi)에 가깝게 효과적으로 이동시킴으로써 편재화된 영역에 p+-형 전도성을 제공한다. 이것은 도 3a 및 도 3b을 참조하여 더욱 기술된다.
도 2a는 두 호스트층 사이에 단일 도너 불순물층을 포함하는 초격자에서 최저 전도대(Γ)(k=0,z)의 에너지-밴드 다이어그램(200)을 도시한 것이다. 호스트층은 근본적으로 AlN으로 구성되고, 도너 불순물층은 근본적으로 Si로 구성된다. 에너지-밴드 다이어그램(200)은 초격자의 구조 혹은 부분을 통해 거리(z)의 함수로서 최저 직접 전도대(Γ)(k=0,z)를 나타낸다. 도너 불순물층은 최저 전도대(Γ)(k=0,z) 에지를 페르미 에너지(EFermi) 미만으로 효과적으로 당김으로써 편재화된 영역에 n+-형 전도성을 제공한다. 도너 불순물층의 두께는 1nm이지만, 그러나 단분자층의 절반만큼 작게 선택될 수도 있다. 도너 불순물층을 구성하는 근본적으로 2차원(2D) 시트의 도너 원자는 2차원 시트 도너 농도(N2D i)를 나타낸다. 시트 내에 도너 원자들 간 평균(mean) 간격(di)은 대략 di~(N2D i)-1이며, 따라서 동등한 3D 도너 밀도는 N3D i=(N2D i)3/2로서 정의될 수 있다. 그러므로, 2D 시트의 도너 원자는 결정 내에 큰 정전기 포텐셜을 부여한다. 2D 시트에 기인한 결과적인 밴드 구조는 자기 모순없는 포아슨 슈뢰딩거의 방정식을 사용하여 해결된다. 따라서, 전도대 구조는 도너 불순물층의 두께를 훨씬 초과한 거리에 걸쳐 수정된다.
도너 불순물층은 A로 표기된 포텐셜 우물을 유도한다. 에너지-밴드 다이어그램(200)은 최저 직접 전도대(Γ)(k=0,z)에 관하여 플롯된 3개의 최저 에너지 속박 및 양자화된 공간 전자 파동 함수 ΨC n =1(z), ΨC n =2(z), 및 ΨC n =3(z)을 나타낸다. 에너지-밴드 다이어그램(200)은 ΨC n =1(z) 파동 함수의 피크가 유도된 포텐셜 우물(A)에 편재화된 것을 보여준다. 도너 불순물층 내 고도로 활성화된 영역을 형성하는 도너 불순물층에서 호스트층에서 ΨC n=1(z) 파동 함수의 기부는 페르미 에너지(EFermi) 밑에 놓이고 피크는 페르미 에너지(EFermi) 위에 놓인다. 그러므로 이 도너 불순물층은 도너 불순물층의 평면을 따라 확장하는 축퇴 전자 농도를 유도한다. 이것은 불순물 원자에 의해 랜덤하게 도핑된 단일 결정 호스트와 비교될 것이다. 랜덤 벌크 도핑의 경우에 격리된 불순물 원자 사이트들 간 결합은 전형적으로 너무 커서 불순물 파동 함수 결합을 일으키지 못한다. 불순물 파동 함수 결합을 달성하기 위해 요구되는 랜덤 벌크 도핑된 결정 내 도핑 밀도는 호스트 반도체 내에 불순물의 용해도 한계보다 크다. 그러므로, 본 방법은 호스트 반도체의 구조적 열화없이 유효한 고 불순물 밀도의 유익한 속성을 교시한다.
도 2b는 3개의 도너 불순물층 및 4개의 호스트층을 포함하는 초격자 내 최저 전도대(Γ)(k=0,z)의 에너지-밴드 다이어그램(250)을 도시한 것이다. 호스트층은 근본적으로 단결정 AlN으로 구성되고, 도너 불순물층은 근본적으로 도너 시트로서 Si로 구성된다. 에너지-밴드 다이어그램(250)은 초격자를 통한 거리(z)의 함수로서 최저 직접 전도대(Γ)(k=0,z)를 나타낸다. 도너 불순물층은 최저 전도대(Γ)(k=0,z)를 페르미 에너지(EFermi) 밑으로 효과적으로 당김으로써 n+-형 전도성을 제공한다. 도너 불순물층 각각의 두께는 1 nm이고, 불순물층 간 거리는 5 nm이다. 도너 불순물층은 A, B, 및 C로 표기된 3개의 포텐셜 우물을 유도한다.
에너지-밴드 다이어그램(250)은 전도대(Γ)(k=0,z)에 관하여 플롯된 3개의 최저 에너지 속박 및 양자화된 공간 전자 파동 함수 ΨC n =1(z), ΨC n =2(z), 및 ΨC n=3(z)을 나타낸다. 에너지-밴드 다이어그램(250)은 파동 함수 ΨC n =1(z), ΨC n =2(z), 및 ΨC n=3(z)의 피크가 유도된 포텐셜 우물 A, B 및 C에 편재화된 것을 보여준다. ΨC n=1(z) 파동 함수의 기부는 페르미 에너지(EFermi) 밑에 놓이고 도너 불순물 및 호스트층에서 고도로 활성화된 영역을 형성한다. 전자 파동 함수 ΨC n=1(z), ΨC n=2(z), 및 ΨC n=3(z)의 최저에 놓인 양자화 에너지는 모두 페르미 에너지(EFermi) 밑에 놓여 성장 방향을 따라 영역 40<z<60 nm 내에 공간적으로 편재화된 상태를 발생한다. 이에 따라, 각각 1 nm 폭의 3중의 도너 불순물층은 고도로 활성화된 이동성 도너 농도를 형성한다. 유도된 고 전자 밀도는 성장 방향(z)에 실질적으로 수직한 층의 평면 내에서 확장함이 이해된다.
도 3a는 3개의 어셉터 불순물층 및 4개의 호스트층을 포함하는 초격자에서 결정-필드-분할(CH)(k=0,z), 헤비-정공(HH)(k=0,z), 및 라이트-정공(LH)(k=0,z) 가전자대 에너지의 에너지-밴드 다이어그램(300)을 도시한 것이다. 호스트층은 근본적으로 AlN으로 구성되고 어셉터 불순물층은 근본적으로 2차원 시트의 Mg로 구성된다. 에너지-밴드 다이어그램(300)은 초격자를 통한 거리(z)의 함수로서 3개의 가전자대 에너지 CH (k=0,z), HH(k=0,z), 및 LH(k=0,z)를 나타낸다. 어셉터 불순물층(130) 각각의 두께는 1 nm이고, 어셉터 불순물층 각각 간에 거리는 5 nm이다.
3개의 어셉터 불순물층은 3개의 가전자대 CH(k=0,z), HH(k=0,z), 및 LH(k=0,z) 각각 내에 A, B, 및 C로 표기한 포텐셜 우물을 유도한다. CH(k=0,z) 가전자대는 가장 높은 에너지 밴드이다. CH(k=0,z) 가전자대에서, 유도된 포텐셜 우물은 페르미 에너지(EFermi) 위로 이동되어, 어셉터 불순물층에 초격자의 편재화된 영역 내에 p+-형 전도성을 제공한다.
도 3b는 도 3a의 초격자의 CH 가전자대에서 정공 파동 함수의 에너지-밴드 다이어그램(320)을 도시한 것이다. 에너지-밴드 다이어그램(320)은 초격자를 통한 거리(z)의 함수로서 CH(k=0,z) 가전자대를 나타낸다. 에너지-밴드 다이어그램(320)은 또한 CH(k=0,z) 가전자대 에지에 관하여 플롯된 최저 에너지 속박 및 양자화된 공간 정공 파동 함수 ΨCH n =1(z) 및 ΨCH n =2,3(z)을 나타낸다. 에너지-밴드 다이어그램(320)은 정공 파동 함수 ΨCH n =1(z) 및 ΨCH n =2,3(z)의 피크가 CH(k=0,z) 가전자대 내 유도된 포텐셜 우물에 편재화된 것을 보여준다. 정공 파동 함수 ΨCH n =1(z) 및 ΨC n=2(z)의 속박된 양자화된 에너지 아이젠상태(eigenstate)는 페르미 에너지(EFermi) 위에 있고, 이에 따라 축퇴 정공 밀도를 형성한다.
도 3c는 도 3a의 초격자의 헤비-정공(HH) 가전자대 내 정공 파동 함수의 에너지-밴드 다이어그램(340)을 도시한 것이다. 도 3c을 참조하면, 에너지-밴드 다이어그램(340)은 초격자를 통한 거리(z)의 함수로서 HH(k=0,z) 가전자대 에지를 나타낸다. 에너지-밴드 다이어그램(340)은 또한 HH(k=0,z) 가전자대에 관하여 플롯된 최저 에너지 양자화된 공간 정공 파동 함수 ΨHH n =1(z) 및 ΨHH n =2,3(z)을 나타낸다. 에너지-밴드 다이어그램(340)은 정공 파동 함수가 유도된 포텐셜 우물에 공간적으로 편재화된 것을 나타낸다. 그러나, 대응하는 전도대는 전자에 대한 두 포텐셜 우물만을 제공할 것임에 유의한다. 그러므로 전도대에서 z를 따른 전자 수송은 각각의 아이젠-에너지에 의해 정의되는 공진 터널링 상태를 갖고 큰 포텐셜 배리어를 경험할 것이다. 즉, 일반적으로, 호스트층 모두가 동일 조성물을 가지며 불순물층이 모두 동일 유형(즉 도너 혹은 어셉터)인 경우에 있어서, N 도너 불순물층을 포함하는 이와 같이 형성된 초격자에 N 전도대 포텐셜 우물 및 N-1 가전자대 포텐셜 우물이 존재할 것이다. 반대로, N 어셉터층을 포함하는 초격자에 있어서는 N 가전자대 포텐셜 우물 및 N-1 전도대 포텐셜 우물이 존재할 것이다.
도 3d는 도 3a의 초격자의 라이트-정공(LH) 가전자대 내 정공 파동 함수의 에너지-밴드 다이어그램(360)을 도시한 것이다. 에너지-밴드 다이어그램(360)은 초격자를 통한 거리(z)의 함수로서 LH(k=0,z) 가전자대를 나타낸다. 에너지-밴드 다이어그램(360)은 또한 LH(k=0,z) 가전자대에 관하여 플롯된 최저 에너지 양자화된 공간 정공 파동 함수 ΨLH n =1(z), ΨLH n =2(z), 및 ΨLH n =3(z)을 나타낸다. 에너지-밴드 다이어그램(360)은 LH 파동 함수가 불순물층에 의해 유도된 포텐셜 우물에 공간적으로 편재화된 것을 나타낸다. n=1 LH 양자화된 에너지는 페르미 레벨 위에 있지 않으며 LH 밴드 에지에 관하여 비-축퇴 LH 분포를 형성한다.
상기 기술된 초격자 및 초격자의 부분들은 고 레벨의 n-형 혹은 p-형 전도성을 제공할 수 있다.
초격자의 광학적 및 전기적 특성은 단위 셀의 주기 및/또는 듀티 사이클을 바꿈으로써 변경될 수 있다. 예를 들어, 초격자는 초격자를 통해 전자 디바이스로 혹은 이로부터 광이 전파될 수 있게 하는 전자 디바이스의 설계 파장에 투명하게 만들어질 수 있다. 불순물층들 간에 짧은 주기 및/또는 작은 간격은 소위 유형-II 밴드 구조를 유도하며 전도대 최소는 가전자대 최대와 공간적으로 일치하지 않는다. 유형-II 실제 공간 밴드 구조를 가진 이러한 초격자는 간접 에너지-모멘텀 분산을 유도하며 이에 따라 호스트층의 격리된 벌크 반도체 물질에 관하여 기본 초격자 밴드갭 근처에서 광학 흡수를 감소시킨다.
즉, 초격자는 유형-II 밴드 구조를 갖는 유형-II 초격자를 생성하기 위해 본원에 교시된 바를 사용하여 조작될 수 있다.
또한, 불순물층에 실질적으로 속박된 고 밀도의 불순물 종을 포함하는 초격자는 불순물층의 평면 내에 불순물 원자 파동 함수들 간에 큰 결합을 야기한다. 불순물층의 평면 내에 이웃한 불순물 원자 혹은 종들 간에 결합을 증가시키는 것은 활성화 에너지 Eact(i:벌크)를 갖는 단결정 반도체 호스트 물질 내에 동일한 불순물종이 랜덤하고 희박하게 치환되는 희박 도핑 경우에 비해 불순물의 활성화 에너지 Eact(SL)를 감소시킨다.
초격자 방법에 의해 낮아지는 이 활성화 에너지는 Eact(SL)<Eact(i:벌크)을 생성하며, 그러므로 주어진 동작 온도에 대해 더 높은 활성 캐리어 밀도를 제공한다. 이것은 호스트층에서와 같은 넓은 밴드갭 호스트 반도체에 특히 잇점이 있다.
이러한 전자 디바이스는 도 5-도 13을 참조하여 이하 기술된다.
초격자 제조 방법
또 다른 측면에 따라, 본 발명의 실시예는 막 형성 프로세스를 통해 초격자 를 제조하는 방법에 관한 것이다. 바람직한 실시예에서, 초격자는 p-형 혹은 n-형 초격자이며, 실질적으로 2차원 박막 형성 프로세스를 통해 만들어진다. 그러나, 방법은 또한 본원에 기술된 초격자들 중 어느 것이든 만들기 위해 사용될 수 있다(예를 들어, p-형 및 n-형 영역 및 일부 경우엔 진성 영역를 갖는 전자 디바이스에서 사용을 위한 초격자). 막 형성 프로세스는, 예를 들어, 진공 증착 프로세스, 분자 빔 에피택시(MBE) 프로세스, 기상 증착 프로세스, 화학 증착 프로세스, 혹은 0.1 nm 내지 100 nm 범위 내 주어진 두께의 층을 정밀하게 형성할 수 있는 그외 임의의 다른 형성 프로세스일 수 있다.
예를 들어, 막 형성 프로세스는 MBE 프로세스이며, III 족 금속 질화물 반도체 물질은 넓은 밴드갭 반도체 AlN로서 선택되고, 도너 물질은 Si로서 선택된다. 기계식 셔터는 각 물질 소스(예를 들면, Al, N, 및 Si)에 연관된다. 각 셔터는 소스와 기판의 증착 평면 사이에서 빔의 시선(line of sight)과 교차하는 물질 소스로부터 방출되는 종의 빔 경로 내에 위치된다. 셔터는 상기 증착 평면에서 소스 물질의 주어진 캘리브레이트된 도착율에 대한 시간의 함수로서 각 물질 소스 종의 출력을 조절하기 위해 사용된다. 개방되었을 때, 각 셔터는 대응하는 종이 증착 표면에 충돌하여 에피택셜층 성장에 참여하는 것을 허용한다. 닫혔을 때, 각 셔터는 대응하는 종이 증착 표면에 충돌하는 것을 방지하고 이에 따라 각각의 종이, 주어진 막 내에 혼입되는 것을 억제한다. 셔터-조절 프로세스는 초격자의 교번하여 배치된 층들 사이에 원자적으로 급격한 계면을 쉽게 형성하기 위해 사용될 수 있다. 이러한 막 형성 프로세스를 위한 셔터 시퀀스(150)가 도 4a에 도시되었다. 이제 방법은 도 4를 참조하여 더 상세히 기술될 것이다.
도 4는 막 형성 프로세스를 통해 초격자를 제조하는 방법(400)의 흐름도이다. 방법(400)은 다음 단계들을 포함한다.
단계(410)에서, 기판은 원하는 결정 대칭 및 불리한 불순물이 없는 청결의 표면을 갖게 준비된다. 기판은 반응 챔버, 예를 들어 MBE 반응 챔버 내에 로딩(loading)되고, 이어 기판은 막 형성 온도까지 가열된다. 일부 실시예에서, 막 형성 온도는 약 200 ℃ 내지 약 1200 ℃ 사이이다. 일부 실시예에서, 막 형성 온도는 약 500 ℃ 내지 850 ℃ 사이이다. 바람직한 실시예에서, 반응 챔버는 초격자의 전자적 성질 또는 구조적 성질에 영향을 주지 않을 정도로 물, 탄화수소, 수소(H), 산소(O) 및 탄소(C)가 충분히 결핍되어 있다.
단계(420)에서, 근본적으로 III 족 금속 질화물 반도체 물질로 구성된 제1 호스트층(120-n)은 준비된 기판(110) 상에 막 형성 프로세스를 통해 형성된다. 호스트층(120-n)는 두께(t2)로 형성된다. 예를 들어, 막 형성 프로세스가 MBE이고 III 족 금속 질화물 반도체 물질이 AlN이라면, 원소 알루미늄 및 여기된 분자 질소의 소스들에 연관된 셔터들이 열리고 AIN의 층이 형성된다. 이 예에서, 원소 알루미늄의 소스는 통상의 분출 셀일 수 있고, 여기된 분자 질소 종의 소스는 플라즈마 소스일 수 있다. 이외 다른 활성-질소 소스, 예를 들면 암모니아 및 플라즈마를 통해 활성화된 암모니아가 사용될 수 있다.
단계(430)에서, 제1 호스트층(120-n)의 형성이 중단되고, 근본적으로 상응하는 도너 혹은 어셉터 물질로 구성된 제1 불순물층(130-n)은 막 형성 프로세스를 사용하여 형성된다. 불순물층(130-n)은 두께(t3)로 형성된다. 바람직한 실시예에서, 제1 질소 종단 표면은 제1 불순물층을 형성함에 앞서 제1 호스트층 상에 형성되고, 제1 불순물층(130-n)은 제1 질소 종단 표면 상에 형성된다. 예를 들어, 막 형성 프로세스가 MBE이고 III 족 금속 질화물 반도체 물질이 AlN이고 도너 물질이 Si이라면, 알루미늄 소스에 연관된 셔터는 닫혀지고, 질소-종단 표면을 형성하기 위해 질소 종의 층이 증착된다. 이어, 활성 질소 종에 연관된 셔터가 닫혀지고, Si 소스에 연관된 셔터가 개방되며, 제1 불순물층은 단계(420)에서 형성된 제1 호스트층의 전체 표면 위에 형성된다. 일 예에서, Si 소스는 열분해 붕소 질화물(PBN) 도가니(crucible)을 포함하는 원소 실리콘 분출 셀이다. 바람직한 실시예에서, 도너 혹은 어셉터 물질 흡착원자(adatom)는 질소 종단 표면 상에 화학흡착(chemisorb) 및/또는 물리흡착(physisorb)되며, 증착은 표면 상에 가용한 질소 본딩에 의해 실질적으로 자체 제한된다. 일부 실시예에서, 표면은 도너 혹은 어셉터 물질로 과포화되며, 도너 혹은 어셉터 물질은 물리흡착되고 화학흡착된다. 일 예에서, 증착된 불순물층은 이상적으로는 호스트층의 하지의 표면과 동일한 대칭 유형의 재제작된 표면을 형성하는 Si 단분자층이다. 예를 들어, 호스트층이 섬유아연석 AlN이라면, Si 단분자층인 불순물층은 본원에서 실리센이라 지칭되는 6각형 메시(hexagonal mesh)를 형성할 수 있다. 또 다른 예에서, 단분자층의 원자적 평면인 하나 이상의 Si 및 N 층은 -N-Si-N-Si-...N 형태의 스택 순서를 갖고 성장 방향을 따라 증착될 수 있다.
단계(440)에서, 제1 불순물층(130-n)의 형성은 중단되고 제2 호스트층(120-n)은 막 형성 프로세스를 사용하여 형성된다. 바람직한 실시예에서, 제2 질소 종단 표면은 제2 호스트층(120-n)을 형성하기에 앞서 불순물층 상에 형성된다. 예를 들어, 막 형성 프로세스가 MBE이고, III 족 금속 질화물 반도체 물질이 AlN이고, 도너 물질이 Si이라면, Si 소스에 연관된 셔터는 닫혀지고, 활성 질소 종에 연관된 셔터는 개방되고, 질소-종단 표면을 형성하기 위해 질소 종의 층이 증착된다. 이어 알루미늄 소스에 연관된 셔터가 개방되고, 제2 호스트층은 막 형성 프로세스를 사용하여 형성된다. 호스트층(120-n)의 두께(t2)는, 예를 들면, 불순물층(130-n) 간 주기 간격(d1)과 불순물층의 두께(t3)에 기초한다.
단계(450)에서, 초격자가 원하는 두께(t1)에 도달하였는지가 결정된다. 원하는 두께는 성장 방향을 따라, 즉, 층의 평면에 수직하게 정의된다. 원하는 두께(t1)를 달성하기 위해 요구되는 단위 셀 혹은 불순물층(130-n)의 수가 달성되었다면, 방법(400)은 단계(470)로 진행한다. 그러나, 초격자가 원하는 두께에 도달되지 않았거나 아직 원하는 수의 층을 포함하지 않는다면, 방법(400)은 단계(460)로 진행한다. 바람직한 실시예에서, 원하는 수의 층은 적어도 10 호스트층(120-n) 및 적어도 10 불순물층(130-n)이며 및/또는 원하는 두께는 약 50 nm 내지 약 5 ㎛ 사이이다. 100 혹은 1000 정도와 같은 많은 수의 주기가 증착될 수 있음이 이해된다.
단계(460)에서, 제2 호스트층의 형성은 중단되고 제2 불순물층은 막 형성 프로세스를 사용하여 형성된다. 예를 들어, 막 형성 프로세스가 MBE이고, III 족 금속 질화물 반도체 물질이 AlN이고 도너 물질이 Si이라면, 알루미늄 소스에 연관된 셔터는 닫혀지고, 질소-종단 표면을 형성하기 위해 호스트층에 질소 종의 층이 증착된다. 이어 활성 질소 종에 연관된 셔터가 닫혀지고, Si 소스에 연관된 셔터가 개방되고, 단계(440)에서 앞서 형성된 호스트층의 전체 표면 위에 제2 불순물층이 형성된다. 이어 방법(400)은 단계(440)로 되돌아 간다.
초격자의 원하는 두께 혹은 원하는 수의 층이 달성되었을 때, 단계(470)에서, 막 형성 프로세스는 중지되고, 기판(110) 및 초격자를 포함하는 구조는 반응 챔버로부터 제거된다. 예를 들어, 물질 소스는 냉각되게 하고, 이어 구조는 반응 챔버로부터 제거된다.
일부 실시예에서, 단계(430) 및 단계(460)에서 불순물층(130-n)은 도너 혹은 어셉터 물질의 단일 원자 층 혹은 단분자층이다. 일부 실시예에서, 불순물층(130-n)은 도너 혹은 어셉터 물질의 적어도 하나의 단분자층 및 5 미만의 단분자층이다. 일부 실시예에서, 불순물층 및 불순물층은 도너 혹은 어셉터 물질의 적어도 하나 단분자층 및 2 이하의 단분자층이다.
일 예에서, 각각 초격자에 n-형 혹은 p-형 전도성을 제공하기 위해 Si 혹은 Mg의 단일 원자층이 형성될 수 있다. 또 다른 예에서, 불순물층은 SixNy, x>0 및 y>0 혹은 MgpNq p>0 및 q>0와 같은 단결정질 구조의 1 내지 5 원자층와 같은 불순물 흡착원자 매트릭스일 수 있다. 또 다른 예에서, 불순물층은 Siu(AlxGa1-x)yNv 혹은 Mgu(AlxGa1-x)yNv의 합금이며 x≥0, y≥0, u>0 및 v≥0이다.
일부 실시예에서, 호스트층(120-n) 및 불순물층(130-n)은 성장 방향을 따라 실질적으로 금속 극성의 극성 혹은 질소 극성과 같은 미리 결정된 결정 극성을 갖는다.
일부 실시예에서, 호스트층(120-n) 및 불순물층(130-n)은 호스트층 상에 불순물층에 의해 부과된 미리 결정된 변형을 갖는다. 예를 들어, 초격자는 버퍼층 및 기판에 관하여 2축 압축 혹은 2축 인장의 상태에 호스트층을 갖게 조작될 수 있고, 2축 압축 혹은 2축 인장은 불순물층에 의해 유도된다. 예를 들어, AlN 호스트층 및 Si 불순물층을 사용하여 형성된 n-형 초격자는 AlN 호스트층 내에 2축 압축을 제공한다.
전자 디바이스
또 다른 측면에 따라, 발명은 n-형 전도성을 제공하는 n-형 초격자 및 p-형 전도성을 제공하는 p-형 초격자를 포함하는 전자 디바이스에 있다. 예를 들어, 전자 디바이스는 UVLED 혹은 UV 광 검출기일 수 있다. 특히, 전자 디바이스는 150 nm 내지 280 nm의 광학 파장 범위, 더 바람직하게 190 nm 내지 250 nm의 광학 파장 범위에서 동작하는 UV LED일 수 있다.
n-형 초격자는 교번하는 호스트층 및 도너 불순물층을 포함한다. n-형 초격자의 호스트층은 근본적으로 III 족 금속 질화물 반도체 물질로 구성되고, 도너 불순물층은 근본적으로 상응하는 도너 물질로 구성된다. p-형 초격자는 교번하는 호스트층 및 어셉터 불순물층을 포함한다. p-형 초격자의 호스트층은 근본적으로 III 족 금속 질화물 반도체 물질로 구성되고, 어셉터 불순물층은 근본적으로 상응하는 어셉터 물질로 구성된다. n-형 초격자 및 p-형 초격자는 상기 기술된 초격자(115)일 수 있고, III 족 금속 질화물 반도체 물질, 도너 물질 및/또는 어셉터 물질은 초격자(115)에 관련하여 기술된 물질일 수 있다.
일부 실시예에서, n-형 초격자 및 p-형 초격자는 PN 접합을 형성한다. 다른 실시예에서, 전자 디바이스는 PIN 접합을 형성하기 위해 n-형 초격자와 p-형 초격자 사이에 진성 영역을 더 포함한다. 여기에서 용어 "영역"은 관례에 따라 사용되어졌으며 진성 영역이 항시 거의 순수한 반도체 물질로 형성됨을 암시하려는 것이 아니다. 그러나, 일부 실시예에서 진성 영역은 근본적으로 하나 이상의 의도적으로 도핑되지 않은 혹은 순수 반도체 물질, 특히 호스트층의 하나 이상의 반도체 물질로 형성된다.
바람직한 실시예에서, 전자 디바이스는 전자 디바이스의 대부분의 혹은 모든 전기적 및 광학적 층들 전체에 걸쳐 동일한 III 족 금속 질화물 반도체 물질이 사용되기 때문에 동질접합(homojunction) 디바이스인 것으로 간주될 수 있다. 전자 디바이스의 대부분의 혹은 모든 전기적 및 광학적 층들 전체에 걸쳐 동일한 III 족 금속 질화물 반도체 물질이 사용되기 때문에, 굴절률은 전자 디바이스의 이들 층 전체에 걸쳐 동일하다.
바람직한 실시예에서, p-형 초격자 및/또는 n-형 초격자의 주기 및/또는 듀티 사이클은 PN 접합의 진성 영역 혹은 공핍 영역의 광자 방출 파장 혹은 광자 흡수 파장에 p-형 초격자 및/또는 n-형 초격자가 투명하게 한다. 이것은 PN 접합의 진성 영역 혹은 공핍 영역으로부터 방출되는 혹은 이들에 의해 흡수되는 광이 효율적으로 디바이스에 진입하거나 떠날 수 있게 한다. 이상적으로, 공핍 영역은 각각의 n-형 및 p-형 초격자 영역로부터 주입된 전자 및 정공의 효율적인 재결합에 의해 최적의 광학적 발생 확률을 위해 조작된다.
도 5는 본 발명의 실시예에 따른 전자 디바이스(500)의 단면도이다. 전자 디바이스(500)는 PIN 디바이스이며, 기판(510), 버퍼 영역(520), n-형 초격자(530), 진성층(540), 및 p-형 초격자(550)를 포함한다. 디바이스는 기판(510) 상에 순서대로 버퍼 영역(520), n-형 초격자(530), 진성층(540) 및 p-형 초격자(550)를 형성함으로써 생성될 수 있다.
기판(510)은 바람직한 실시예에서 약 300 ㎛ 내지 약 1,000 ㎛ 사이인 두께(t4)를 갖는다. 바람직한 실시예에서, 두께(t4)는 기판의 직경이 커질수록 두께(t4)가 커지게 기판(510)의 직경에 비례하여 선택된다.
바람직한 실시예에서, 기판(510)은 실질적으로 전자 디바이스의 설계 파장에 투명하다. 설계 파장은 전자 디바이스(500)가 UV LED인 경우 전자 디바이스(500)의 방출 파장일 수 있고, 혹은 전자 디바이스(500)가 UV 광 검출기인 경우 전자 디바이스(500)의 흡수 파장일 수 있다. 바람직한 실시예에서, 방출 파장 혹은 흡수 파장은 150 nm 내지 280nm, 바람직하게 190 nm 내지 250 nm이다. 예를 들어, 기판(510)은 사파이어와 같은 UV 광에 투명한 물질로 형성될 수 있다. 바람직한 실시예에서, 기판을 위한 물질은 AlN 혹은 GaN과 같은 자연 III 족 금속 질화물 물질, 사파이어, 마그네슘 산화물(MgO) 혹은 아연-산화물(ZnO)과 같은 금속 산화물 물질, 실리콘(Si), 실리콘-카바이드(SiC), 칼슘 플루오르화물(CaF2), 비정질 유리 상에 결정질 박막 반도체, 혹은 금속 상에 박막 결정질 반도체 중 하나로부터 선택될 수 있다.
대안적 실시예에서, 기판(510)은 실질적으로 전자 디바이스(500)의 설계 파장에 비투명이다. 예를 들어, 기판(510)은 Si와 같은 실질적으로 UV 광에 비투명한 물질로 형성될 수 있다. 기판(510)은 실질적으로 절연 혹은 실질적으로 도전성일 수 있다. 예를 들어, 기판(510)은 고 레벨의 전도성으로 도핑되어진 Si (111)로 형성될 수 있다. 일부 실시예에서, 상업적 CMOS 처리에서 일상적으로 사용되는 기술을 통해 관통 홀을 사용하여 효율적인 광학 추출을 할 수 있게 광학적 액세스 포트가 선택적으로 마이크로-가공 혹은 에칭될 수 있다.
버퍼 영역(520)은 바람직한 실시예에서 약 10 nm 내지 약 1 ㎛, 바람직하게 100 nm 내지 500 nm인 두께(t5)를 갖는다. 버퍼 영역(520)은 n-형 초격자(530)에 이웃한 표면에서 저 결함 밀도를 갖게 충분히 두껍게 형성된다. 예를 들어, 버퍼 영역(520)의 결함 밀도는 약 108 cm-3 이하이다.
바람직한 실시예에서, 버퍼 영역(520)은 근본적으로, 바람직하게 벌크-유사 물질로서 AlN 및/또는 GaN로 구성된다. 일부 실시예에서, 버퍼 영역은 조성물 AlxGa1-xN, 0≤x≤1을 가진 삼원 벌크 합금을 포함한다. 일부 실시예에서, 버퍼 영역은 A 및 B가 Al, In 및 Ga 중 적어도 둘로부터 선택되는 형태 (AxB1-x)2O3의 III 족 금속 산화물을 포함한다.
일부 실시예에서, 버퍼 영역(520)은 템플레이트 층 상에 형성된 버퍼층을 포함하며, 버퍼층은 근본적으로 n-형 초격자(530) 및 p-형 초격자(550)의 호스트층(532)과 동일한 III 족 금속 질화물 반도체 물질로 구성되고 템플레이트 층은 근본적으로 AlN로 구성된다.
대안적 실시예에서, 버퍼 영역(520)은 호스트층(532)의 III 족 금속 질화물 반도체 물질에 동등한 벌크 조성물과 교번하는 AlN 및 GaN의 층으로 형성된 단-주기 초격자와 같은 초격자를 포함한다. 이러한 초격자 구조는 스레딩 비편재화를 감소시키기 위해 측방 변형 에너지를 도입함으로써 버퍼 영역(520) 내에 결함 밀도를 더욱 감소시키기 위해 사용될 수 있다.
n-형 초격자(530)은 교번하는 호스트층(532) 및 도너 불순물층(534)을 포함한다. 호스트층(532)은 근본적으로 III 족 금속 질화물 반도체 물질, 예를 들면, Al0.7Ga0.3N로 구성된다. 도너 불순물층(534)은 근본적으로 상응하는 도너 물질, 예를 들면, Si로 구성된다.
p-형 초격자(550)은 교번하는 호스트층(532) 및 어셉터 불순물층(552)을 포함한다. p-형 초격자(550)의 호스트층(532)은 근본적으로 n-형 초격자(530)의 호스트층(532)과 동일한 III 족 금속 질화물 반도체 물질로 구성된다. 어셉터 불순물층(552)은 근본적으로 대응하는 어셉터 물질, 예를 들면, Mg로 구성된다.
n-형 초격자(530)는 두께(t6)를 가지며 p-형 초격자(550)는 두께(t7)를 갖는다. 이들 두께는 두께(t1)로서 상기 기술된 두께일 수 있다. 두께(t6, t7)는 전자 디바이스(500)의 설계 파장의 광의 기생적 흡수를 실질적으로 감소시키기 위해 선택될 수 있다. 예를 들면, Al0.7Ga0.3N은 220 nm의 방출 파장을 갖는다.
n-형 초격자(530)의 광학 두께는 n-형 초격자(530)를 형성하기 위해 사용되는 III 족 금속 질화물 반도체 물질의 굴절률로부터 결정될 수 있다. 광학 두께는 전자 디바이스(500)로부터 광의 효율적인 추출을 위해 선택된다.
일부 실시예에서, n-형 초격자(530)의 두께(t6)는 전자 디바이스(500) 상에 오믹 콘택(도시되지 않음)의 형성을 용이하게 하기 위해 선택된다. 일부 실시예에서, 두께(t6)는 선택적 메사-에칭(mesa-etching) 프로세스를 사용하여 오믹 콘택 제조를 용이하게 하기 위해 적어도 약 250 nm이다.
n-형 초격자(530) 및 p-형 초격자(550)의 호스트층(532)은 각각 두께(t9) 및 두께(t11)를 갖는다. 이들 두께는 두께(t2)로서 상기 기술된 두께일 수 있다. 도너 불순물층(534)은 두께(t10)을 가지며 어셉터 불순물층(552)은 두께(t12)를 갖는다. 이들 두께는 두께(t3)로서 상기 기술된 두께일 수 있다.
n-형 초격자(530)는 주기(d2) 를 가지며 p-형 초격자(550)는 주기(d3)를 갖는다. 바람직한 실시예에서, 주기(d2) 및/또는 주기(d3)는 전자 디바이스(500)의 설계 파장에 기초한다. 본 실시예에서, 주기(d2) 및 주기(d3)는 균일하다. 그러나, 대안적 실시예에서, 주기(d2)및/또는 주기(d3)는 비-균일할 수 있다. 주기(d2, d3)는 주기(d1)로서 상기 기술된 주기일 수 있다.
n-형 초격자(530)는 각각이 호스트층(532) 및 도너 불순물층(534)으로 구성된 복수의 단위 셀을 갖는 것으로 간주될 수 있다. p-형 초격자(530)는 각각이 호스트층(532) 및 어셉터 불순물층(552)으로 구성된 복수의 단위 셀을 갖는 것으로 간주될 수 있다. n-형 초격자(530) 및 p-형 초격자(550)의 광학 특성은 초격자 내 단위 셀의 주기 및/또는 듀티 사이클을 변경함으로써 선택될 수 있다. 본 실시예에서, 주기(d2) 및 주기(d3)는 동일하다. 그러나, 대안적 실시예에서, 주기(d2) 및 주기(d3)는 서로 상이한 광학 특성들이 진성 영역(540) 양측 상에서 선택될 수 있게 서로 상이할 수 있다.
바람직한 실시예에서, 진성 영역(540)은 전자 디바이스(500)의 활성 영역이며 n-형 초격자(530)로부터 전자 및 p-형 초격자(550)로부터 정공은 광자를 방출하게 재결합한다. 진성 영역(540)은, 바람직한 실시예에서 500 nm 미만이고 바람직하게 방출되는 광학 파장 혹은 심지어 다수의 광학 파장의 약 절반인 두께(t8)를 갖는다. 진성 영역(540)의 두께(t8)는 n-형 초격자(530)로부터 전자와 p-형 초격자(550)로부터 정공의 효율적인 재결합을 위해 선택된다.
바람직한 실시예에서, 진성 영역(540)은 근본적으로 하나 이상의 III 족 금속 질화물 반도체 물질로 구성된다. 예를 들어, 진성 영역(540)은 n-형 초격자 및 p-형 초격자의 호스트층(532)에서 사용되는 III 족 금속 질화물 반도체 물질, 예를 들면, 220nm의 방출 파장을 갖는 Al0.7Ga0.3N로 구성될 수 있다. 일부 실시예에서, 하나 이상의 III 족 금속 질화물 반도체 물질은 진성 영역(540)이 성장 방향을 따라 달라지는 밴드갭을 갖게 구성된다.
예를 들어, 진성 영역(540)은 다음 중 적어도 하나를 포함할 수 있다: 순수 III 족 금속 질화물 반도체 물질; 수소(H), 산소(O), 탄소(C), 희토류 혹은 란타나이드 금속 중 적어도 하나로부터 선택되는 적어도 하나의 결정 구조 변경자(modifier)를 포함하는 III 족 금속 질화물 반도체 물질; 및 비의도적으로 도핑된(NID) III 족 금속 질화물 반도체 물질. 결정 구조 변경자는 다음 중 적어도 하나의 미리 결정된 효과를 생성할 수 있다: 물질 질 개선, 방출 파장 변경, 및 초격자의 다른 영역에 관하여 진성 영역의 진성 변형 상태 변경.
대안적 실시예에서, 진성 영역(540)은 불순물층을 포함한다. 불순물층은 근본적으로 다음으로 구성된다: 진성 영역의 하나 이상의 III 족 금속 질화물 반도체 물질에 상응하는 도너 물질; 진성 영역의 하나 이상의 III 족 금속 질화물 반도체 물질에 대응하는 어셉터 물질; Si 및 Mg와 같은, 진성 영역의 하나 이상의 III 족 금속 질화물 반도체 물질에 상응하는 도너 물질 및 어셉터 물질을 포함하는 보상된 물질; 혹은 Gd와 같은 희토류 금속.
일부 실시예에서, 진성 영역은 광학 재결합 초격자를 포함한다. 예를 들어, 진성 영역(540)은 물질의 층들 [호스트/Si/호스트/Gd/호스트/Mg]의 반복하는 단위 셀을 포함하는 초격자를 포함할 수 있고, 호스트는, 이를테면 호스트층의 III 족 금속 질화물 반도체 물질과 같은, 호스트 반도체 물질이다.
일부 실시예에서, 광학 재결합 초격자는 근본적으로 호스트 반도체 물질로 구성된 호스트층 및 광학적으로 활성인 불순물층을 포함한다. 불순물층은, 예를 들면, 근본적으로, 3중으로 이온화된 상태에서 혼입되는 란타나이드 종으로부터 선택되는 물질로 구성된다. 이에 따라 광학 재결합 초격자 내에 란타나이드 종은 광학 재결합 초격자 내에 혼입되는 란타나이드 원자에 내재된 준비된 4-f 쉘 전자 매니폴드(manifold)를 형성한다. 3중으로 이온화되고 원자적으로 본딩된 란타나이드 종의 4-f 전자 매니폴드는 실질적으로 광학 재결합 초격자의 호스트 반도체 물질의 밴드갭 에너지 내에 전자 에너지 스케일 상에 내포된다.
전자 및 정공은 각각 n-형 및 p-형 초격자로부터 광학 재결합 초격자 내에 주입되며, 전자 및 정공은 재결합하여 에너지를 광학 재결합 초격자의 불순물층 내 란타나이드 종의 4-f 쉘 상태(shell state)에 전달하고 이에 따라 상기 4-f 쉘 상태를 여기한다. 여기된 4f-쉘 상태의 이완(relaxation)은 광학적으로 투명한 n-형 및 p-형 초격자에 의해 전체 전자 디바이스를 통해 전송되는 강렬하고 예리한 광학 방출을 생성한다.
대안적 실시예에서, 진성 영역(540)은 도 5에 도시된 전자 디바이스(500)에서 생략되었다. 이들 실시예에서, p-형 초격자(550)는 n-형 초격자(530) 위에 직접 형성되고, 전자 디바이스는 동질접합 PN 디바이스이다.
도 5b는 n-형 초격자(570), p-형 초격자(590) 및 진성 영역(580)을 포함하는 PIN 디바이스의 공간 에너지 밴드 구조의 플롯(560)이다. 전도대 EΓ( k =0,z) 및 3개의 가전자대 에지 EHH( k =0,z), ECH( k =0,z) 및 ELH( k =0,z)는 Al0 . 7Ga0 .3N을 포함하는 호스트 반도체이 경우에 대해 도시되었다. 이상적인 금속 콘택은 제로 바이어스 인가에서 n-형 및 p-형 초격자의 극단들을 연결한다. 순방향 바이어스 다이오드 조건 하에서 전자 및 정공은 진성 영역(580) 내에 주입되며, 이들은 재결합하여 진성 영역(580)에 밴드갭에서 엑시톤 바인딩 에너지를 감한 것과 동일한 에너지를 갖는 광자를 발생한다.
도 6은 도 5에 도시된 전자 디바이스(500)의 구조에 기초한 LED 디바이스(600)의 예의 단면도이다. LED 디바이스(600)는 기판(610), 버퍼 영역(620), n-형 초격자(630), 진성층(intrinsic layer)(640), p-형 초격자(650), 및 p-형 콘택층(660)을 포함한다. 디바이스는 기판(610) 상에 순서대로 버퍼 영역(620), n-형 초격자(630), 진성층(640), p-형 초격자(650), 및 p-형 콘택층(660)을 형성함으로써 생성될 수 있다. LED 디바이스(600)는 또한 p-형 콘택(670) 및 n-형 콘택(680)을 포함한다. p-형 콘택(670)은 p-형 콘택층(660) 위에 형성된다.
p-형 콘택(670) 및 n-형 콘택(680)은 공지된 포토리소그래픽 프로세스를 사용하여 형성된다. n-형 콘택(680)은 포토리소그래픽 프로세스를 통해 형성되며, p-형 콘택(670), p-형 콘택층(660), p-형 초격자(650), 진성층(640) 및 n-형 초격자(630) 각각의 부분은 n-형 초격자(630) 상에 정의된 지역을 노출시키기 위해 제거된다. n-형 콘택으로부터 버퍼 영역(620), n-형 초격자(630), 진성층(640), p-형 초격자(650) 및 p-형 콘택층(660)으로의 요망되지 않는 전도 경로를 방지하기 위해 n-형 초격자(630), 진성층(640), p-형 초격자(650) 및 p-형 콘택층(660)의 노출된 에지를 커버하기 위해 패시베이션층(685)이 형성된다. 바람직한 실시예에서, 패시베이션층(685)은 n-형 초격자(630) 및 p-형 초격자(650) 내 호스트층의 III 족 금속 질화물 반도체 물질보다 넓은 밴드갭을 갖는 넓은 밴드갭 물질로 구성된다.
일 실시예에서, 기판(610)은 사파이어로 형성된 투명한 절연 기판이며, p-형 콘택층(660)은 고도로 도핑된 p-형 GaN로 형성된다. p-형 콘택층(660)의 두께는 일 예에서, 약 25 nm 내지 약 200 nm 사이이며 또 다른 예에선 약 50 nm이다. p-형 콘택(670)은 바람직하게 반사성 및 전기적으로 도전성이다. p-형 콘택의 부분은 190nm 내지 280nm 파장 영역에서 고도로 광학 반사성 동작을 위해 Al을 사용하여 형성될 수 있고, p-형 콘택의 부분은 오믹 콘택으로서 광학적으로 반사성이 아닌 물질로 형성될 수 있다. 바람직한 실시예에서, n-형 콘택은 티타늄 질화물(TiN) 및/또는 알루미늄으로 형성된다. 패시베이션층(685)은 근본적으로 알루미늄 산화물(AlxOy), 0<x≤2 및 0<y≤3, 혹은 전기적으로 절연이고 디바이스에 걸쳐 표면 누설 손실을 억제하는 또 다른 물질로 구성된다.
진성층(640)으로부터 방출되는 광(690)은 기판(610)을 통해 수직으로, 또한 측방 방향으로 LED 디바이스(600)를 빠져 나간다. p-형 콘택(670)은 반사성이 되게 조작될 수 있기 때문에, p-형 초격자(650)를 통해 수직 방향으로 진성층(640)에서 방출되는 광(690)의 부분은 반사될 수 있고, 반사된 광(695)으로서 기판(610)을 통해 LED 디바이스(600)를 빠져 나갈 수 있다.
전자 디바이스(500) 내에 진성층(640)의 위치는 도 7을 참조하여 이하 기술되는 바와 같이 전자 디바이스(500)의 설계 파장에 기초하여 결정될 수 있다.
도 7은 LED 디바이스(600) 내에 진성 영역(640)의 위치 및 광의 파장의 함수로서 진성 영역(640)에서 투명 기판(610)을 통해 보았을 때 광의 흡수 예를 도시한 플롯(700)이다. 이 예에서, 진성 영역(640)은 근본적으로 AlN로 구성되고, 진성 영역(640)의 위치는 기판(610)의 상면에서 진성 영역(640)의 바닥 면까지 측정된다. 광은 투명하고 사파이어로부터 만들어지는 기판(610)을 통해 LED 디바이스에 진입한다.
이 예에서, p-형 초격자 및 n-형 초격자의 호스트층은 AlN으로 형성되고, p-형 콘택층(660)은 비도핑된 GaN으로 형성되고, p-형 콘택(670)은 반사성이고, p-형 콘택의 적어도 부분은 Al로 형성된다.
투명 기판을 통해 입사하는 외부에서 인가되는 광의 진성 영역 내에서 흡수는 기판을 통해 밖으로 진성 영역으로부터 광의 방출과 역의 특성으로 상관한다. 그러므로, 진성 영역 내에서 파장의 흡수가 클수록, 광의 이 파장은 기판을 통해 밖으로 LED 디바이스의 진성 영역으로부터 더 효율적으로 방출하게 될 것이다.
그러므로 플롯(700)은 진성 영역의 수직 위치와 전자 디바이스로부터 방출되는 광의 파장의 함수로서 전자 디바이스의 진성 영역으로부터 광의 방출 혹은 이 영역 내에서 광의 흡수를 도시한다. 진성층은 LED 디바이스 내에 전자-정공 재결합(EHR:electron-hole recombination) 층이다. 등고선(contour line) 각각은 파장 및 위치에 관하여 진성층에 의한 광 흡수 정도를 정의한다. 각 등고선에 연관된 값은 임의의 단위이다. 등고선의 값이 클수록 광 흡수는 높다.
플롯(700)은 약 220 nm의 파장을 가진 광은 진성 영역이 약 65 nm에 위치된다면 점(A)에서 최소로 흡수되고 진성 영역이 약 40 nm에 위치된다면 점(B)에서 최대로 흡수됨을 보여준다. 그러므로 220 nm의 파장의 광은 진성 영역이 65 nm에 위치되는 것보다 진성 영역이 40 nm에 위치된다면 LED 디바이스로부터 더 효율적으로 방출될 것이다. 이것은 디바이스 내 형성된 마이크로공동 내에서 간섭 효과의 직접적인 결과이다. 마이크로공동는 n-형 및 p-형 초격자, 반사성 콘택 및 투명 버퍼층 및 기판에 의해 형성된다. 버퍼의 두께는 EHR 영역의 최적의 위치에서 중요한 역할을 한다. 제시된 계산은 언급된 물질에 대한 파장의 함수로서 완전 실수 및 허수 광학 상수를 사용한다. 이러한 설계 방법은 광 방출 구조의 광학 추출 효율을 개선한다.
도 8a는 도 4 및 도 5에 도시된 전자 디바이스(500) 및 LED 디바이스(600)에 기초하는 LED 디바이스(800)의 예의 단면도이다. LED 디바이스(800)는 수직 방출 동질접합 PIN 다이오드이다. LED 디바이스(800)은 기판(810), 버퍼 영역(820), n-형 초격자(830), 진성층(840), p-형 초격자(850), 및 p-형 콘택층(860)을 포함한다. LED 디바이스(800)는 기판(810) 상에 순서대로 버퍼 영역(820), n-형 초격자(830), 진성층(840), p-형 초격자(850), 및 p-형 콘택층(860)을 형성함으로써 생성될 수 있다. LED 디바이스(800)는 또한 p-형 콘택(870) 및 n-형 콘택(880)을 포함한다. p-형 콘택(870)은 p-형 콘택층(860) 위에 형성된다.
기판(810)은 근본적으로 Si로 구성된 비-투명 절연 기판이며, p-형 콘택(870)은 복수의 개구(872)를 갖는 그리드로서 패터닝된다. 진성 영역(840)으로부터 방출된 광(890)은 개구(872)를 통해 디바이스로부터 방출된다. 진성 영역(840)으로부터 방출된 광(890)은 또한 측방 방향으로 LED 디바이스(800)를 빠져 나간다. "측방으로(laterally)" 혹은 "측방(later)"은 실질적으로 층의 평면을 따른 방향을 지칭하며, "수직으로(vertically)" 혹은 "수직(vertical)"은 실질적으로 층의 평면에 수직한 혹은 법선 방향을 지칭한다.
도 8b는 도 8a에 도시된 LED 디바이스(800)에 기초한 LED 디바이스(802)의 예의 단면도이다. LED 디바이스(802)에서, 기판(810)은 비-투명 전도성 기판이다. 예를 들어, 이러한 기판은 고 레벨의 전도성으로 전기적으로 도핑되어진 Si 혹은 GaN(방출 파장이 190-280nm 범위 내에 있다면)으로 만들어질 수 있다. 오믹 콘택(882)은 기판(810)의 저부 상에 형성되고, n-형 콘택(880)은 생략된다. 오믹 콘택(882)은, 예를 들면, 기판(810)이 n-형이라면 Al로, 혹은 기판(810)이 p-형이라면 니켈 혹은 오스뮴과 같은 고 일함수 금속으로 형성될 수 있다. 기판(810)과 버퍼 영역(820) 간에 콘택 저항은 콘택 면적을 더 증가시키고 열 추출 효율을 개선하기 위해서 기판(810) 내로 오믹 금속의 트렌치된 영역을 우묵하게 함으로써 더욱 개선될 수 있다.
일부 실시예에서, 기판(810) 및 오믹 콘택(882)은 광이 전자 디바이스를 떠날 수 있게 하기 위해서 하나 이상의 윈도우 혹은 개구를 포함한다.
도 9는 LED 디바이스(900)의 예의 단면도이다. 이 예에서, 도 8b에 도시된 LED 디바이스(850)를 형성한 후에, 오믹 콘택(882)의 부분 및 기판(810)의 부분은 윈도우(987)를 형성하기 위해 제거된다. 일 예에서, 윈도우(987)는 포토리소그래피 프로세스를 사용하여 형성되며, 오믹 콘택(882)의 부분 및 기판(810)의 부분은 버퍼층(820) 상에 정의된 지역을 노출시키기 위해서 제거된다. 광(890)은 윈도우(987) 및 개구(872)를 통해 LED 디바이스(900)로부터 방출된다. 광(750)은 또한 패시베이션층(885)을 통해 방출된다. 일부 실시예에서, 반사방지 코팅은 광 추출 혹은 광학 결합을 개선하기 위해 윈도우(987)의 이면측 상에 형성될 수 있다.
도 10a는 근본적으로 Al0.7Ga0.3N로 구성된 호스트층 및 근본적으로 Si로 구성된 19 도너 불순물층을 포함하는 n-형 초격자에서 전도대 에너지의 에너지 밴드 다이어그램(1000)이다.
에너지 밴드 다이어그램(1000)은 n-형 초격자를 통해 거리(z)의 함수로서 전도대(1010)를 도시한 것이다. 각 도너 불순물층의 두께는 1 nm이고, 각 도너 불순물층 간 거리는 5 nm이다. 밴드 다이어그램(1050)에서 알 수 있는 바와 같이, 도너 불순물층은 페르미 에너지(EFermi) 쪽으로 전도대(1010) 에너지의 위치를 이동시키며, 일련의 19 포텐셜 웰(potential well)(1020)을 유도한다.
도 10b는 n-형 초격자에서 가전자대 에너지들의 에너지 밴드 다이어그램(1050)이다. 에너지 밴드 다이어그램(1050)은 n-형 초격자를 통한 거리(z)의 함수로서 결정 필드 분할(CH) 밴드(1060), 헤비 정공(HH) 밴드(1070), 및 라이트 정공(LH) 밴드(1080)를 나타낸다. 밴드 다이어그램(1050)에서 알 수 있는 바와 같이, 도너 불순물층은 가전자대 에너지의 위치를 이동시키며, CH 밴드(1060), HH 밴드(1070), 및 LH 밴드(1080)에서 일련의 19 포텐셜 웰(1090)을 유도한다. n-형 초격자는 n-형이기 때문에, 페르미 에너지(EFermi)은 전도대(1010)에 있고 가전자대에 있지 않다.
다시 도 10a 및 도 10b를 참조하면, 전도대 및 가전자대에 유도된 포텐셜 우물은 유형-II 밴드 정렬을 형성함을 알 수 있다. 편재화된 전자 및 정공 파동 함수들은 이들의 각각의 밴드에서 수직으로 정렬되지 않는다. 그러므로, 유형-II 밴드 정렬은 호스트층 단독의 반도체 물질의 투명성보다 에너지가 더 큰 n-형 및 p-형 초격자에서 광학 투명성을 유도한다. 이것은 진성 영역으로부터 광생성 광의 통과를 위해 n-형 및 p-형 초격자 내에 요구되는 투명성을 제공한다.
도 11a는 근본적으로 Al0.7Ga0.3N로 구성된 호스트층 및 근본적으로 Mg로 구성된 19 어셉터 불순물층을 포함하는 인장성-변형된 p-형 초격자에서 전도대 에너지의 에너지 밴드 다이어그램(1100)이다. p-형 초격자는 인장성 변형되고 이완된 GaN 버퍼층 상에 증착된다.
에너지 밴드 다이어그램(1100)은 p-형 초격자를 통한 거리(z)의 함수로서 전도대(1110)를 나타낸다. 각 어셉터 불순물층의 두께는 1 nm이고, 각 어셉터 불순물층 간 거리는 5 nm이다. 어셉터 불순물층은 전도대(1110) 에너지의 위치를 이동시키고, 일련의 19 포텐셜 우물(1120)을 유도한다.
도 11b는 인장성-변형된 p-형 초격자에서 가전자대 에너지의 에너지 밴드 다이어그램(1150)이다. 에너지 밴드 다이어그램(1150)은 p-형 초격자를 통한 거리(z)의 함수로서 결정 필드 분할(CH) 밴드(1160), 헤비 정공(HH) 밴드(1170), 및 라이트 정공(LH) 밴드(1180)를 나타낸다. 어셉터 불순물층은 가전자대 에너지의 위치를 이동시키고, CH 밴드(1160), HH 밴드(1170), 및 LH 밴드(1180)에 일련의 19 포텐셜 우물(1190)을 유도한다. p-형 초격자는 p-형이기 때문에, 페르미 에너지(EFermi)는 가전자대에 있다.
도 12a는 근본적으로 Al0.7Ga0.3N로 구성된 호스트층 및 근본적으로 Mg로 구성된 19 어셉터 불순물층을 포함하는 압축성으로 변형된 p-형 초격자에서 전도대 에너지의 에너지 밴드 다이어그램(1200)이다. p-형 초격자는 압축성으로 변형되고, 이완된 AlN 버퍼층 상에 증착된다.
에너지 밴드 다이어그램(1200)은 p-형 초격자를 통한 거리(z)의 함수로서 전도대(1210)를 나타낸다. 각 어셉터 불순물층의 두께는 1 nm이고, 각 어셉터 불순물층 간 거리는 5 nm이다. 불순물층은 전도대(1210) 에너지의 위치를 이동시키고, 일련의 19 포텐셜 우물(1220)을 유도한다.
도 12b는 압축성으로 변형된 p-형 초격자에서 가전자대 에너지의 에너지 밴드 다이어그램(1250)이다. 에너지 밴드 다이어그램(1250)은 p-형 초격자를 통한 거리(z)의 함수로서 결정 필드 분할(CH) 밴드(1260), 헤비 정공 (HH) 밴드(1270), 및 라이트 정공(LH) 밴드(1280)를 나타낸다. 어셉터 불순물층은 가전자대 에너지의 위치를 이동시키고, CH 밴드(1260), HH 밴드(1270), 및 LH 밴드(1280)에 일련의 19 포텐셜 우물(1290)을 유도한다. p-형 초격자는 p-형이기 때문에, 페르미 에너지(EFermi)는 가전자대에 있다.
도 13a는 도 12a에 도시된 p-형 초격자에서의 전도대(1210)에 관하여 19개의 최저 에너지 양자화된 전자 파동 함수의 플롯(1300)이다. 플롯(1300)은 p-형 초격자를 통한 거리(z)의 함수로서 전자 파동 함수의 피크들이 전도대(1210)에 유도된 포텐셜 우물(1220)로 편재화된 것을 나타낸다. 피크는 어떤 위치에서 전자를 발견할 높은 확률을 나타내며 플래토(plateau)는 어떤 위치에서 전자를 발견할 낮은 확률을 나타낸다.
도 13b는 도 12b에 도시된 p-형 초격자에서의 CH 밴드(1360)에 관하여 19개의 최저 에너지 양자화된 정공 파동 함수의 플롯(1350)이다. 플롯(1350)은 p-형 초격자를 통한 거리(z)의 함수로서 정공 파동 함수의 피크가 CH 밴드(1260)에서 유도된 포텐셜 우물(1290)로 편재화된 것을 나타낸다. 플롯(1300)에 보여진 전자 파동 함수와 플롯(1350)에 보여진 정공 파동 함수와의 비교는 전자 파동 함수가 정공 파동 함수와 정렬되지 않음을 나타내는데, 즉, 전자에 대한 피크 분포는 정공에 대한 피크 분포와 중첩하지 않는다. 전자와 정공이 공간적으로 중첩할 확률은 낮기 때문에, 전자와 정공과의 재결합은 감소되고 p-형 초격자는 설계 파장에 투명하다.
다시 도 13a 및 도 13b의 초격자를 참조하면, 각각 전자 및 정공에 대한 성장 방향을 따른 전자 파동 함수는 공간적으로 비편재화되어 불순물층들 간에 결합을 제공하고 이에 따라 초격자의 p-형 전도성을 개선한다. 불순물층 내에 속박된 극히 고 밀도의 도펀트 종들은 호스트 밴드 구조에 관하여 도펀트의 활성화 에너지(Eact)를 감소시킨다. 이것은 p-형 및 n-형 영역이 통상의 균일하게 도핑된 호스트 반도체를 포함하는 디바이스에 비해 디바이스 동작 동안 주어진 기판 온도에 대해 활성화된 캐리어 농도를 증가시킨다. 또한, 도너 혹은 어셉터 물질의 불순물층들 간 파동 함수의 결합은 디바이스를 통한 캐리어 수송을 개선한다.
유사하게, 앞에 기술된 n-형 초격자 및/또는 p-형 초격자를 포함하는 디바이스의 일부 실시예에서, 전자 파동 함수의 피크는 정공 파동 함수의 피크와 공간적으로 정렬되지 않는다.
도 10a 내지 도 12b는 이완된 버퍼층 상에 부정형(pseudomorphic) 성장에 의해, 초격자 내에 발생되는 2축 변형이 전도대 및 가전자대 프로파일을 변경할 수 있음을 보여준다. 예를 들어, 도 12a 내지 도 12b를 참조하면, 기본 에너지 갭은 압축성 변형에 의해 열리고, 도 11a 및 도 11b를 참조하면, 기본 에너지 갭은 인장성 변형에 의해 감소된다. 에너지 갭은 페르미 에너지(EFermi)에 관하여 n=1 양자화된 에너지 레벨의 상대적 위치에 직접 영향을 미친다. 예를 들어, p-형 초격자에서 n=1 양자화된 정공 상태와 페르미 에너지(EFermi) 간에 에너지 갭 감소는 p-형 초격자 내 활성화된 도핑 농도를 향상시키기 위해 사용될 수 있다. 즉, 변형은 초격자 내 활성화된 도핑 농도를 개선하기 위해 사용될 수 있다.
본원에 기술된 전자 디바이스는 이들이 디바이스의 진성층 혹은 활성 영역 으로부터 광 방출을 개선한 점에서 통상의 이종접합 UV LED에 비해 잇점을 갖는다. 예를 들어, 본 발명의 전자 디바이스는 동질접합 디바이스이며, 그러므로 전형적으로 이종접합 디바이스에서 일어나는 내부 분극 필드가 없다.
초격자는 고 레벨의 n-형 혹은 p-형 전도성을 달성하면서도 광이 n-형 혹은 p-형 반도체 영역을 통해 방출될 수 있게 하기 위해 전자 디바이스의 설계 파장에 투명해지게 설계될 수 있다. 또한, 초격자의 전기적(예를 들면, 캐리어 농도) 및 광학적(예를 들면, 설계 파장에 광학 투명성) 특성은 초격자의 단위 셀의 주기 및 듀티 사이클을 가변시킴으로써 변경될 수 있다.
본원에서 제시된 전자 디바이스에서 n-형 및 p-형 초격자와 콘택은 p-형 초격자가 먼저 성장되게 서로 교환될 수 있음을 알아야 할 것이다. 그러나, n-형 초격자를 먼저 성장시키는 이유는 이것이 p-형 초격자보다 기판 혹은 버퍼층 상에 n-형 초격자를 성장시키기가 일반적으로 더 쉽기 때문이다.
본 명세서에서, 용어 "초격자(superlattice)"는 2 이상의 층을 포함하는 복수의 반복하는 단위 셀을 포함하는 층상(layered) 구조를 지칭하는 것으로, 단위 셀 내 층의 두께는 전자 및/또는 정공의 양자 터널링이 쉽게 일어날 수 있게 이웃한 단위 셀들의 대응하는 층들 간에 현저한 파동 함수 침투가 있을만큼 충분히 작다.
본 명세서에서 임의의 종래 기술에 대한 언급은 종래 기술이 공통의 일반적 지식의 부분을 형성한다는 인정 혹은 암시의 임의의 형태로서 받아들여지지 않으며, 받아 들여지지 않아야 한다.
본 명세서에서, 용어 "포함하다(comprise)", "포함하다(comprises)", "포함하는(comprising)" 혹은 유사한 용어는 비배타적 포함을 의미하도록 의도되어, 요소들의 리스트를 포함하는 시스템, 방법 혹은 장치가 이들 요소들만을 포함하지 않고 열거되지 않은 다른 요소들도 포함할 수 있다.

Claims (53)

  1. 전자 디바이스에 있어서,
    n-형 전도성을 제공하는 n-형 초격자; 및
    p-형 전도성을 제공하는 p-형 초격자
    를 포함하며;
    상기 n-형 초격자는 교번하는 호스트층들 및 도너 불순물층들을 포함하고, 상기 호스트층들은 III 족 금속 질화물 반도체 물질을 필수적 요소로 하여 구성되며(consist essentially of), 상기 도너 불순물층들은 상응하는 도너 원자들의 단분자층(monolayer)으로 구성되고;
    상기 p-형 초격자는 교번하는 호스트층들 및 어셉터(acceptor) 불순물층들을 포함하고, 상기 호스트층들은 III 족 금속 질화물 반도체 물질을 필수적 요소로 하여 구성되며, 상기 어셉터 불순물층들은 상응하는 어셉터 원자들의 단분자층으로 구성되고;
    상기 n-형 초격자의 호스트층들의 III 족 금속 질화물 반도체 물질은 상기 p-형 초격자의 호스트층들의 III 족 금속 질화물 반도체 물질과 동일한, 전자 디바이스.
  2. 청구항 1에 있어서, 상기 전자 디바이스는 자외선 광 방출 다이오드 또는 자외선 광 검출기인, 전자 디바이스.
  3. 청구항 1에 있어서, 상기 n-형 초격자 및 상기 p-형 초격자는 PN 접합을 형성하는, 전자 디바이스.
  4. 청구항 1에 있어서, PIN 접합을 형성하기 위해 상기 n-형 초격자와 상기 p-형 초격자 사이에 하나 이상의 III 족 금속 질화물 반도체 물질들로 구성된 진성 영역을 더 포함하는, 전자 디바이스.
  5. 청구항 4에 있어서, 상기 진성 영역은 성장 방향을 따라 변하는 밴드갭을 갖는, 전자 디바이스.
  6. 청구항 4에 있어서, 상기 진성 영역은,
    순수 III 족 금속 질화물 반도체 물질;
    수소, 산소, 탄소, 희토류 또는 란타나이드 금속 중 적어도 하나로부터 선택되는 적어도 하나의 결정 구조 변경자를 포함하는, III 족 금속 질화물 반도체 물질; 및
    의도적으로 도핑되지 않은 III 족 금속 질화물 반도체 물질
    중 하나를 필수적 요소로 하여 구성되는, 전자 디바이스.
  7. 청구항 4에 있어서, 상기 p-형 초격자 또는 상기 n-형 초격자의 주기 또는 듀티 사이클은 상기 p-형 초격자 또는 상기 n-형 초격자가 상기 진성 영역의 광자 방출 파장 또는 광자 흡수 파장에 투명하도록 하는, 전자 디바이스.
  8. 청구항 1에 있어서, 상기 III 족 금속 질화물 반도체 물질 내 상기 III 족 금속은 적어도 몰(mol) 단위로 50% Al을 포함하는, 전자 디바이스.
  9. 청구항 1에 있어서, 상기 III 족 금속 질화물 반도체 물질은,
    알루미늄 질화물(AlN);
    알루미늄 갈륨 질화물(AlxGa1-xN), 0<x<1;
    알루미늄 인듐 질화물(AlxIn1-xN), 0<x<1; 및
    알루미늄 갈륨 인듐 질화물(AlxGayIn1-x-yN), 0<x<1, 0<y<1 및 x+y<1 중 적어도 하나로부터 선택되는, 전자 디바이스.
  10. 청구항 1에 있어서, 상기 도너 원자들은 실리콘(Si)인, 전자 디바이스.
  11. 청구항 1에 있어서, 상기 도너 원자들은 게르마늄(Ge)인, 전자 디바이스.
  12. 청구항 1에 있어서, 상기 어셉터 원자들은 마그네슘(Mg)인, 전자 디바이스.
  13. 청구항 1에 있어서, 상기 어셉터 원자들은,
    아연(Zn) 및 탄소(C) 중 적어도 하나로부터 선택되는, 전자 디바이스.
  14. 청구항 1에 있어서, 각 호스트층은 1 nm 내지 25 nm 사이의 두께를 갖는, 전자 디바이스.
  15. 삭제
  16. 삭제
  17. 청구항 1에 있어서, 각 도너 불순물층 또는 어셉터 불순물층의 평면에서 상기 도너 원자들 또는 상기 어셉터 원자들 간의 평균 간격은 1 nm 미만인, 전자 디바이스.
  18. 청구항 1에 있어서, 각 도너 불순물층 또는 어셉터 불순물층의 평면에서 상기 도너 원자들 또는 상기 어셉터 원자들 간의 평균 간격은 0.1 nm인, 전자 디바이스.
  19. 청구항 1에 있어서, 상기 n-형 초격자에 이웃한 버퍼 영역을 더 포함하고, 상기 버퍼 영역은 AlN 및/또는 GaN를 필수적 요소로 하여 구성되고, 상기 버퍼 영역은 100 nm 내지 500 nm의 두께를 갖는, 전자 디바이스.
  20. 청구항 1에 있어서, 상기 n-형 초격자에 이웃한 버퍼 영역을 더 포함하고, 상기 버퍼 영역은 상기 III 족 금속 질화물 반도체 물질에 동등한 벌크 조성물과 교번하는 AlN과 GaN의 층들을 포함하는 초격자를 포함하는, 전자 디바이스.
  21. 청구항 1에 있어서,
    기판; 및
    상기 n-형 초격자 또는 상기 p-형 초격자와 상기 기판 사이에 버퍼 영역을 더 포함하는, 전자 디바이스.
  22. 청구항 1에 있어서, 상기 n-형 초격자 또는 상기 p-형 초격자는 인장성 변형(strained)되거나 또는 압축성으로 변형된, 전자 디바이스.
  23. 청구항 1에 있어서, 상기 n-형 초격자 또는 상기 p-형 초격자는 전자 파동 함수 및 정공(hole) 파동 함수를 가지며, 상기 전자 파동 함수의 피크들은 상기 정공 파동 함수의 피크들과 공간적으로 정렬되지 않은, 전자 디바이스.
  24. 청구항 1에 있어서, 상기 p-형 초격자 및 상기 n-형 초격자 각각은 적어도 10 호스트층들 및 적어도 10 도너 불순물층들 또는 어셉터 불순물층들을 포함하는, 전자 디바이스.
  25. 청구항 1에 있어서, 상기 p-형 초격자의 주기 및 상기 n-형 초격자의 주기는 균일한, 전자 디바이스.
  26. 청구항 1에 있어서, 상기 p-형 초격자의 주기 및 상기 n-형 초격자의 주기는 비균일한, 전자 디바이스.
  27. 청구항 1에 있어서, 상기 호스트층들은 의도적으로 도핑되지 않은 III 족 금속 질화물 반도체 물질을 포함하는, 전자 디바이스.
  28. p-형 또는 n-형 전도성을 제공하는 초격자에 있어서,
    상기 초격자는 교번하는 호스트층들 및 불순물층들을 포함하고,
    상기 호스트층들은 반도체 물질을 필수적 요소로 하여 구성되며,
    상기 불순물층들은 상응하는 도너 원자들 또는 상응하는 어셉터 원자들의 단분자층으로 구성되는, 초격자.
  29. 청구항 28에 있어서, 상기 도너 원자들 또는 상기 어셉터 원자들은, 원소들의 주기율표에서 란탄 계열의 원자 종들 중 하나로 구성되는, 초격자.
  30. 청구항 28에 있어서, 상기 도너 원자들 또는 상기 어셉터 원자들은 가돌리늄(Gd)으로 구성되는, 초격자.
  31. 삭제
  32. 삭제
  33. 청구항 28에 있어서, 상기 호스트층들은 서로 동등한 두께를 갖거나 또는 상기 불순물층들은 서로 동등한 두께를 갖는, 초격자.
  34. 청구항 28에 있어서, 후속 호스트층들이 서로 상이한 두께를 가지거나, 후속 불순물층들이 서로 상이한 두께를 갖는, 초격자.
  35. 삭제
  36. 삭제
  37. 청구항 28에 있어서, 상기 불순물층들 각각은 6각형 결정 메시(hexagonal crystal mesh)를 형성하며, 상기 호스트층들은 섬유아연석 결정 구조를 갖는, 초격자.
  38. 청구항 37에 있어서, 상기 반도체 물질은 실리센 또는 그라핀인, 초격자.
  39. 청구항 28에 있어서, 후속 불순물층들은, 상기 도너 원자들 또는 상기 어셉터 원자들에 의해 유도된 전자 포텐셜 우물들 내의 전자 파동 함수들 또는 정공 파동 함수들이 공간적으로 중첩하도록, 소정 거리만큼 분리된, 초격자.
  40. 삭제
  41. 막 형성 프로세스를 통해 p-형 또는 n-형 초격자를 만드는 방법에 있어서,
    a. 기판을 반응 챔버에 로딩(loading)하는 단계;
    b. 상기 기판을 막 형성 온도까지 가열하는 단계;
    c. III 족 금속 질화물 반도체 물질을 필수적 요소로 하여 구성된 호스트층을 상기 기판 상에 형성하는 단계;
    d. 상기 호스트층 상에 제1 질소 종단 표면(terminated surface)을 형성하는 단계;
    e. 상응하는 도너 원자들 또는 상응하는 어셉터 원자들의 단분자층으로 구성된 불순물층을 상기 제1 질소 종단 표면 상에 형성하는 단계;
    f. 제2 질소 종단 표면을 형성하기 위해 질소층을 상기 불순물층 상에 형성하는 단계;
    g. 상기 III 족 금속 질화물 반도체 물질을 필수적 요소로 하여 구성된 호스트층을 상기 제2 질소 종단 표면 상에 형성하는 단계; 및
    h. 상기 초격자가 원하는 두께에 도달하거나 원하는 수의 층들을 포함할 때까지 단계(d) 내지 단계(g)를 반복하는 단계를 포함하는, p-형 또는 n-형 초격자를 만드는 방법.
  42. 청구항 41에 있어서, 상기 반도체 물질은
    알루미늄 질화물(AlN);
    알루미늄 갈륨 질화물(AlxGa1-xN), 0<x<1;
    알루미늄 인듐 질화물(AlxIn1-xN), 0<x<1; 및
    알루미늄 갈륨 인듐 질화물(AlxGayIn1-x-yN), 0<x<1, 0<y<1 및 x+y<1 중 적어도 하나로부터 선택되는, p-형 또는 n-형 초격자를 만드는 방법.
  43. 청구항 41에 있어서, 상기 도너 원자들은 실리콘(Si)인, p-형 또는 n-형 초격자를 만드는 방법.
  44. 청구항 41에 있어서, 상기 도너 원자들은 게르마늄(Ge)인, p-형 또는 n-형 초격자를 만드는 방법.
  45. 청구항 41에 있어서, 상기 어셉터 원자들은 마그네슘(Mg)인, p-형 또는 n-형 초격자를 만드는 방법.
  46. 청구항 41에 있어서, 상기 어셉터 원자들은 아연(Zn) 및 탄소(C) 중 적어도 하나로부터 선택되는, p-형 또는 n-형 초격자를 만드는 방법..
  47. 청구항 41에 있어서, 단계(d) 내지 단계(g)의 반복은 상기 초격자가 상기 원하는 수의 층들에 도달할 때까지 수행되며;
    상기 원하는 수의 층들은 적어도 10 호스트층들 및 적어도 10 불순물층들인, p-형 또는 n-형 초격자를 만드는 방법.
  48. 청구항 41에 있어서, 상기 막 형성 프로세스는 진공 증착 프로세스, 분자 빔 에피택시 프로세스 또는 기상 증착 프로세스인, p-형 또는 n-형 초격자를 만드는 방법.
  49. 청구항 41에 있어서, 상기 막 형성 온도는 500 ℃ 내지 850 ℃ 사이인, p-형 또는 n-형 초격자를 만드는 방법.
  50. 청구항 41에 있어서, 상기 원하는 두께는 50 nm 내지 5 ㎛ 사이인, p-형 또는 n-형 초격자를 만드는 방법.
  51. 청구항 41에 있어서, 상기 반응 챔버는, 상기 초격자의 전자적 성질 또는 구조적 성질에 영향을 주지 않을 정도로 수소(H), 산소(O) 및 탄소(C) 종들이 충분히 결핍되어 있는, p-형 또는 n-형 초격자를 만드는 방법.
  52. 청구항 41에 있어서, 여기된(excited) 분자 질소 종들을 사용하여 질소 종단 표면을 제조하기 위해 성장을 중단시키는 단계를 포함하는, p-형 또는 n-형 초격자를 만드는 방법.
  53. 청구항 41에 있어서, 상기 호스트층들 및 상기 불순물층들은 성장 방향을 따라 금속 극의 극성(metal polar polarity)을 갖거나 성장 방향을 따라 질소 극성(nitride polarity)을 갖는, p-형 또는 n-형 초격자를 만드는 방법.
KR1020167033462A 2014-05-27 2015-04-30 n-형 및 p-형 초격자를 포함하는 전자 디바이스 KR102427203B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
AU2014902010A AU2014902010A0 (en) 2014-05-27 Electronic devices comprising n-type and p-type superlattices
AU2014902009 2014-05-27
AU2014902009A AU2014902009A0 (en) 2014-05-27 N-type and p-type superlattices and fabrication thereof
AU2014902010 2014-05-27
PCT/IB2015/053179 WO2015181656A1 (en) 2014-05-27 2015-04-30 Electronic devices comprising n-type and p-type superlattices

Publications (2)

Publication Number Publication Date
KR20170010371A KR20170010371A (ko) 2017-01-31
KR102427203B1 true KR102427203B1 (ko) 2022-07-29

Family

ID=54698186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167033462A KR102427203B1 (ko) 2014-05-27 2015-04-30 n-형 및 p-형 초격자를 포함하는 전자 디바이스

Country Status (6)

Country Link
US (3) US9685587B2 (ko)
JP (2) JP6986349B2 (ko)
KR (1) KR102427203B1 (ko)
CN (1) CN106415854B (ko)
TW (1) TWI654755B (ko)
WO (1) WO2015181656A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
WO2015181648A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
EP3459117B1 (en) * 2016-05-20 2021-04-14 Lumileds LLC Method of forming a p-type layer for a light emitting device
CN106206884B (zh) * 2016-09-26 2018-10-12 湘能华磊光电股份有限公司 Led外延p层生长方法
DE102017107918A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Halbleiterchip
US10056477B1 (en) * 2017-05-24 2018-08-21 Palo Alto Research Center Incorporated Nitride heterojunction bipolar transistor with polarization-assisted alloy hole-doped short-period superlattice emitter or collector layers
US10541341B2 (en) * 2017-06-08 2020-01-21 Sumitomo Electric Industries, Ltd. Semiconductor light receiving device having a type—II superlattice
US10516076B2 (en) * 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
KR102370289B1 (ko) * 2018-03-30 2022-03-04 제이엑스금속주식회사 포토다이오드 및 광 감응 디바이스
WO2019193487A1 (en) 2018-04-06 2019-10-10 Silanna UV Technologies Pte Ltd Semiconductor structure with chirp layer
US10566191B1 (en) * 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
CN109473511B (zh) * 2018-09-12 2020-07-07 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其生长方法
US11695093B2 (en) 2018-11-21 2023-07-04 Analog Devices, Inc. Superlattice photodetector/light emitting diode
GB2584150B (en) * 2019-05-24 2021-05-19 Plessey Semiconductors Ltd LED precursor including a passivation layer
CN110611003B (zh) * 2019-08-16 2022-04-08 中山大学 一种n型AlGaN半导体材料及其外延制备方法
US11462658B2 (en) 2019-08-16 2022-10-04 Silanna UV Technologies Pte Ltd Impact ionization light-emitting diodes
CN116722063B (zh) * 2023-08-10 2023-10-31 太原国科半导体光电研究院有限公司 一种平面结构超晶格红外探测器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045900A (ja) * 2001-05-25 2003-02-14 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2008526015A (ja) * 2004-12-23 2008-07-17 エルジー イノテック カンパニー リミテッド 窒化物半導体発行素子及びその製造方法
JP5308661B2 (ja) 2005-02-10 2013-10-09 日本カーリット株式会社 色素増感型太陽電池用の触媒電極、及びそれを備えた色素増感型太陽電池

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US732956A (en) 1901-08-12 1903-07-07 Charlie C Palmer Regulating means for self-feeders and band-cutters.
JPS6027692A (ja) 1983-07-25 1985-02-12 Ulvac Corp インプロセスモニタ可能な気相エピタキシヤル成長用化学反応装置
US4972246A (en) 1988-03-22 1990-11-20 International Business Machines Corp. Effective narrow band gap base transistor
US5248890A (en) * 1989-05-13 1993-09-28 Forschungszentrum Julich Gmbh Valance specific lanthanide doped optoelectronic metal fluoride semiconductor device
US5060030A (en) * 1990-07-18 1991-10-22 Raytheon Company Pseudomorphic HEMT having strained compensation layer
KR960004594B1 (ko) * 1993-03-17 1996-04-09 엘지전자주식회사 적외선 광 검출기
JP3445653B2 (ja) 1994-03-23 2003-09-08 士郎 酒井 発光素子
US5932899A (en) 1996-08-23 1999-08-03 Trustees Of Boston University Semiconductor having enhanced acceptor activation
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3220977B2 (ja) 1997-05-07 2001-10-22 日亜化学工業株式会社 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法。
CA2298491C (en) 1997-07-25 2009-10-06 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
US6593589B1 (en) 1998-01-30 2003-07-15 The University Of New Mexico Semiconductor nitride structures
KR100753147B1 (ko) 1998-03-12 2007-08-30 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP2000244070A (ja) 1999-02-19 2000-09-08 Sony Corp 半導体装置および半導体発光素子
JP2002540618A (ja) 1999-03-26 2002-11-26 松下電器産業株式会社 歪補償層を有する半導体構造及び製造方法
JP4423699B2 (ja) 1999-05-27 2010-03-03 ソニー株式会社 半導体レーザ素子及びその作製方法
KR20010029852A (ko) 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
US6515313B1 (en) 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
JP3950604B2 (ja) 1999-12-28 2007-08-01 日本オプネクスト株式会社 半導体レーザ装置、半導体レーザアレー装置及び光伝送装置
JP5145617B2 (ja) 2000-07-03 2013-02-20 日亜化学工業株式会社 ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP3963068B2 (ja) 2000-07-19 2007-08-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2002208755A (ja) 2000-11-13 2002-07-26 Fuji Xerox Co Ltd 面発光型半導体レーザ
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US20020149033A1 (en) 2001-04-12 2002-10-17 Michael Wojtowicz GaN HBT superlattice base structure
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US7015515B2 (en) 2001-06-08 2006-03-21 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device having a superlattice structure
JP2003163373A (ja) 2001-11-26 2003-06-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6995389B2 (en) 2003-06-18 2006-02-07 Lumileds Lighting, U.S., Llc Heterostructures for III-nitride light emitting devices
US6921924B2 (en) 2003-06-18 2005-07-26 United Epitaxy Company, Ltd Semiconductor light-emitting device
KR100580623B1 (ko) 2003-08-04 2006-05-16 삼성전자주식회사 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법
US20050156183A1 (en) 2003-10-06 2005-07-21 Tzong-Liang Tsai Light-emitting device having reflecting layer formed under electrode
JP2005150531A (ja) 2003-11-18 2005-06-09 Nec Compound Semiconductor Devices Ltd 半導体装置
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
WO2006013698A1 (ja) * 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
US7042018B2 (en) 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode
JP2006108585A (ja) * 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR100662191B1 (ko) * 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7812366B1 (en) 2005-03-18 2010-10-12 The United States Of America As Represented By The Secretary Of The Army Ultraviolet light emitting AlGaN composition, and ultraviolet light emitting device containing same
US7265374B2 (en) 2005-06-10 2007-09-04 Arima Computer Corporation Light emitting semiconductor device
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
CN101336489B (zh) 2005-12-02 2012-07-18 海利安特斯有限公司 光伏电池
TWI334646B (en) * 2005-12-22 2010-12-11 Mears Technologies Inc Electronic device including a selectively polable superlattice
WO2007074969A1 (en) 2005-12-27 2007-07-05 Samsung Electronics Co., Ltd. Group-iii nitride-based light emitting device
JP3863174B2 (ja) 2006-05-08 2006-12-27 東芝電子エンジニアリング株式会社 発光装置
JP4172505B2 (ja) * 2006-06-29 2008-10-29 住友電気工業株式会社 面発光型半導体素子及び面発光型半導体素子の製造方法
US7807917B2 (en) 2006-07-26 2010-10-05 Translucent, Inc. Thermoelectric and pyroelectric energy conversion devices
US20080054248A1 (en) 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
KR20080026882A (ko) * 2006-09-21 2008-03-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
US7769066B2 (en) 2006-11-15 2010-08-03 Cree, Inc. Laser diode and method for fabricating same
WO2008060349A2 (en) 2006-11-15 2008-05-22 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
KR100862497B1 (ko) 2006-12-26 2008-10-08 삼성전기주식회사 질화물 반도체 소자
CN101578715A (zh) 2007-01-16 2009-11-11 昭和电工株式会社 Ⅲ族氮化物化合物半导体元件及其制造方法、ⅲ族氮化物化合物半导体发光元件及其制造方法和灯
JP2009123718A (ja) 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
CN101652832B (zh) 2007-01-26 2011-06-22 晶体公司 厚的赝晶氮化物外延层
US7880161B2 (en) 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP2008235574A (ja) 2007-03-20 2008-10-02 Sumitomo Electric Ind Ltd 面発光半導体レーザ
EP1976031A3 (en) 2007-03-29 2010-09-08 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
US8686396B2 (en) 2007-05-08 2014-04-01 Nitek, Inc. Non-polar ultraviolet light emitting device and method for fabricating same
US8030684B2 (en) 2007-07-18 2011-10-04 Jds Uniphase Corporation Mesa-type photodetectors with lateral diffusion junctions
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
KR101438808B1 (ko) * 2007-10-08 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN101447536A (zh) 2007-11-26 2009-06-03 鸿富锦精密工业（深圳）有限公司 固态发光元件
JP5353113B2 (ja) 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2009277882A (ja) 2008-05-14 2009-11-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US9331240B2 (en) 2008-06-06 2016-05-03 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
TWI413279B (zh) 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
US8000366B2 (en) 2008-11-21 2011-08-16 Palo Alto Research Center Incorporated Laser diode with high indium active layer and lattice matched cladding layer
KR101102079B1 (ko) * 2009-04-08 2012-01-04 한국화학연구원 카바졸이 함유된 전도성 고분자 및 그를 이용한 유기 광기전력 장치
CN102460664B (zh) 2009-05-11 2014-08-13 同和电子科技有限公司 电子器件用外延衬底及其制造方法
DE102009034359A1 (de) 2009-07-17 2011-02-17 Forschungsverbund Berlin E.V. P-Kontakt und Leuchtdiode für den ultravioletten Spektralbereich
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Ｄｏｗａエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
KR101173072B1 (ko) 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
JP2010021576A (ja) * 2009-10-19 2010-01-28 Ricoh Co Ltd 半導体装置の製造方法
JP5526712B2 (ja) 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
US9287442B2 (en) 2009-12-04 2016-03-15 Sensor Electronic Technology, Inc. Semiconductor material doping
US9368580B2 (en) 2009-12-04 2016-06-14 Sensor Electronic Technology, Inc. Semiconductor material doping
US8835998B2 (en) 2009-12-14 2014-09-16 University Of Notre Dame Du Lac Compositionally graded heterojunction semiconductor device and method of making same
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
WO2011083940A2 (ko) 2010-01-05 2011-07-14 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
US9412901B2 (en) 2010-01-08 2016-08-09 Sensor Electronic Technology, Inc. Superlattice structure
JP2011146575A (ja) 2010-01-15 2011-07-28 Nec Corp 偏光制御発光素子とその製造方法
US8138494B2 (en) * 2010-01-27 2012-03-20 Chang Gung University GaN series light-emitting diode structure
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
KR101007136B1 (ko) 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101420037B1 (ko) 2010-03-01 2014-07-15 도와 일렉트로닉스 가부시키가이샤 반도체 소자 및 그 제조 방법
JP2011181762A (ja) 2010-03-02 2011-09-15 Tohoku Univ 半導体装置の製造方法
JP5533744B2 (ja) * 2010-03-31 2014-06-25 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP5706102B2 (ja) 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
US8927959B2 (en) 2010-06-18 2015-01-06 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
WO2012067687A2 (en) 2010-08-26 2012-05-24 The Ohio State University Nanoscale emitters with polarization grading
JP5904734B2 (ja) * 2010-09-16 2016-04-20 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． グラフェン発光素子及びその製造方法
US20120104360A1 (en) 2010-10-29 2012-05-03 The Regents Of The University Of California Strain compensated short-period superlattices on semipolar or nonpolar gan for defect reduction and stress engineering
WO2012078849A2 (en) 2010-12-08 2012-06-14 Sensor Electronic Technology, Inc. Light emitting device with varying barriers
JP2012146847A (ja) 2011-01-13 2012-08-02 Sharp Corp 窒化物半導体発光素子および半導体光学装置
CN102117869B (zh) 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
JP5648510B2 (ja) * 2011-02-04 2015-01-07 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
US8633468B2 (en) 2011-02-11 2014-01-21 Sensor Electronic Technology, Inc. Light emitting device with dislocation bending structure
WO2012138414A1 (en) 2011-04-06 2012-10-11 Versatilis Llc Optoelectronic device containing at least one active device layer having a wurtzite crystal structure, and methods of making same
JP5023230B1 (ja) * 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US20120313077A1 (en) 2011-06-10 2012-12-13 The Regents Of The University Of California High emission power and low efficiency droop semipolar blue light emitting diodes
JP2014518448A (ja) 2011-06-10 2014-07-28 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 窒化ガリウム半極性基板上の低ドループ発光ダイオード構造
US9337387B2 (en) 2011-06-15 2016-05-10 Sensor Electronic Technology, Inc. Emitting device with improved extraction
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
EP2747220B1 (en) 2011-08-09 2016-11-30 Soko Kagaku Co., Ltd Nitride semiconductor ultraviolet light emitting element
US9385271B2 (en) 2011-08-11 2016-07-05 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US20130043458A1 (en) * 2011-08-19 2013-02-21 Svt Associates, Inc. Long Wavelength Infrared Superlattice
US20130043459A1 (en) 2011-08-19 2013-02-21 Svt Associates, Inc. Long Wavelength Infrared Superlattice
US9330911B2 (en) * 2011-08-22 2016-05-03 Invenlux Limited Light emitting device having group III-nitride current spreading layer doped with transition metal or comprising transition metal nitride
KR101525907B1 (ko) 2011-09-05 2015-06-04 니폰덴신뎅와 가부시키가이샤 질화물 반도체 구조 및 그 제작방법
US9330906B2 (en) 2013-05-01 2016-05-03 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
US9287455B2 (en) 2011-09-22 2016-03-15 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8791450B2 (en) * 2011-09-22 2014-07-29 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP5732140B2 (ja) 2011-09-30 2015-06-10 創光科学株式会社 窒化物半導体素子及びその製造方法
US9252329B2 (en) 2011-10-04 2016-02-02 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having compressively strained light emitting layer for enhanced light extraction
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
JP5238865B2 (ja) 2011-10-11 2013-07-17 株式会社東芝 半導体発光素子
JP5988568B2 (ja) 2011-11-14 2016-09-07 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびその製造方法
WO2013096821A1 (en) 2011-12-21 2013-06-27 Massachusetts Institute Of Technology Aluminum nitride based semiconductor devices
US8723189B1 (en) 2012-01-06 2014-05-13 Trustees Of Boston University Ultraviolet light emitting diode structures and methods of manufacturing the same
CN102569484A (zh) 2012-02-08 2012-07-11 中国科学院半导体研究所 InAs/GaSb二类超晶格红外探测器
CN102534764A (zh) 2012-02-17 2012-07-04 中国科学院半导体研究所 Ⅱ类超晶格窄光谱红外光电探测器材料的外延生长方法
EP2817834B1 (en) 2012-02-23 2020-07-15 Sensor Electronic Technology Inc. Ohmic contact to semiconductor
US20130221320A1 (en) 2012-02-27 2013-08-29 Tsmc Solid State Lighting Ltd. Led with embedded doped current blocking layer
JP2013214700A (ja) 2012-03-07 2013-10-17 Toshiba Corp 半導体発光素子
US9396933B2 (en) 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US20130320296A1 (en) * 2012-06-05 2013-12-05 Epistar Corporation Light emitting device with qcse-reversed and qcse-free multi quantum well structure
KR101669641B1 (ko) 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
US9312448B2 (en) 2012-07-12 2016-04-12 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
JP6120204B2 (ja) 2012-09-06 2017-04-26 パナソニック株式会社 エピタキシャルウェハ及びその製造方法、紫外発光デバイス
IN2015KN00387A (ko) 2012-09-07 2015-07-10 Seoul Viosys Co Ltd
US9401452B2 (en) 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
KR102059030B1 (ko) 2012-09-24 2019-12-24 엘지이노텍 주식회사 자외선 발광 소자
JP5853921B2 (ja) 2012-09-26 2016-02-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
US9112103B1 (en) 2013-03-11 2015-08-18 Rayvio Corporation Backside transparent substrate roughening for UV light emitting diode
CN102945902B (zh) 2012-12-11 2014-12-17 东南大学 一种光子晶体结构的发光二极管及其应用
KR102027301B1 (ko) 2012-12-14 2019-10-01 서울바이오시스 주식회사 광추출 효율이 향상된 발광다이오드
US9312428B2 (en) 2013-01-09 2016-04-12 Sensor Electronic Technology, Inc. Light emitting heterostructure with partially relaxed semiconductor layer
US9287449B2 (en) 2013-01-09 2016-03-15 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9331244B2 (en) 2013-02-25 2016-05-03 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
US20150280057A1 (en) 2013-03-15 2015-10-01 James R. Grandusky Methods of forming planar contacts to pseudomorphic electronic and optoelectronic devices
US8896008B2 (en) 2013-04-23 2014-11-25 Cree, Inc. Light emitting diodes having group III nitride surface features defined by a mask and crystal planes
EP2993710B1 (en) 2013-04-30 2018-06-06 Soko Kagaku Co., Ltd. Ultraviolet light-emitting device
US9281441B2 (en) 2013-05-23 2016-03-08 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
JP6192378B2 (ja) 2013-06-18 2017-09-06 学校法人 名城大学 窒化物半導体発光素子
US9368582B2 (en) 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
US9240517B2 (en) 2014-02-21 2016-01-19 Osram Sylvania Inc. Strain relief superlattices and optoelectronic devices including the same
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US9318650B2 (en) 2014-03-13 2016-04-19 Qingdao Jason Electric Co., Ltd. Light-emitting device with heavily doped active-region and method for manufacturing the same
CN106104821A (zh) 2014-04-07 2016-11-09 晶体公司 紫外发光装置及方法
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
KR102320790B1 (ko) 2014-07-25 2021-11-03 서울바이오시스 주식회사 자외선 발광 다이오드 및 그 제조 방법
CN105450842A (zh) 2014-09-25 2016-03-30 紫岳科技有限公司 紫外光源及其方法
US9246311B1 (en) 2014-11-06 2016-01-26 Soraa Laser Diode, Inc. Method of manufacture for an ultraviolet laser diode
US9444224B2 (en) 2014-12-08 2016-09-13 Palo Alto Research Center Incorporated Nitride laser diode with engineered non-uniform alloy composition in the n-cladding layer
US9455300B1 (en) 2015-03-02 2016-09-27 Rayvio Corporation Pixel array of ultraviolet light emitting devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045900A (ja) * 2001-05-25 2003-02-14 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2008526015A (ja) * 2004-12-23 2008-07-17 エルジー イノテック カンパニー リミテッド 窒化物半導体発行素子及びその製造方法
JP5308661B2 (ja) 2005-02-10 2013-10-09 日本カーリット株式会社 色素増感型太陽電池用の触媒電極、及びそれを備えた色素増感型太陽電池

Also Published As

Publication number Publication date
CN106415854A (zh) 2017-02-15
US20170263809A1 (en) 2017-09-14
CN106415854B (zh) 2019-10-01
JP6986349B2 (ja) 2021-12-22
US20190088817A1 (en) 2019-03-21
KR20170010371A (ko) 2017-01-31
TW201603264A (zh) 2016-01-16
TWI654755B (zh) 2019-03-21
JP2017517151A (ja) 2017-06-22
US10475954B2 (en) 2019-11-12
US10128404B2 (en) 2018-11-13
US9685587B2 (en) 2017-06-20
WO2015181656A1 (en) 2015-12-03
US20160163920A1 (en) 2016-06-09
JP2021100129A (ja) 2021-07-01

Similar Documents

Publication Publication Date Title
KR102427203B1 (ko) n-형 및 p-형 초격자를 포함하는 전자 디바이스
US11563144B2 (en) Advanced electronic device structures using semiconductor structures and superlattices
US10475956B2 (en) Optoelectronic device
US20130270514A1 (en) Low resistance bidirectional junctions in wide bandgap semiconductor materials
US20180323338A1 (en) Ultraviolet light emitting diode with tunnel junction
US11862750B2 (en) Optoelectronic device
KR101369155B1 (ko) 반도체 발광 디바이스

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant