JP2017517151A - n型超格子及びp型超格子を備える電子デバイス - Google Patents

n型超格子及びp型超格子を備える電子デバイス Download PDF

Info

Publication number
JP2017517151A
JP2017517151A JP2016569627A JP2016569627A JP2017517151A JP 2017517151 A JP2017517151 A JP 2017517151A JP 2016569627 A JP2016569627 A JP 2016569627A JP 2016569627 A JP2016569627 A JP 2016569627A JP 2017517151 A JP2017517151 A JP 2017517151A
Authority
JP
Japan
Prior art keywords
superlattice
layer
type
electronic device
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016569627A
Other languages
English (en)
Other versions
JP6986349B2 (ja
Inventor
アタナコビク,ペタル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silanna Group Pty Ltd
Original Assignee
Silanna Group Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2014902009A external-priority patent/AU2014902009A0/en
Application filed by Silanna Group Pty Ltd filed Critical Silanna Group Pty Ltd
Publication of JP2017517151A publication Critical patent/JP2017517151A/ja
Priority to JP2021024285A priority Critical patent/JP2021100129A/ja
Application granted granted Critical
Publication of JP6986349B2 publication Critical patent/JP6986349B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/028Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H01L31/0288Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03042Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/0304Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H01L31/03048Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP comprising a nitride compounds, e.g. InGaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236Superlattices; Multiple quantum well structures
    • H01L31/035263Doping superlattices, e.g. nipi superlattices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of group IV of the periodic system
    • H01L33/343Materials of the light emitting region containing only elements of group IV of the periodic system characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

超格子及び当該超格子の形成方法が開示される。特に、工学的に作製された、超格子を形成する層状の単結晶構造が開示される。超格子は、p型導電性またはn型導電性を提供し、ホスト層及び不純物層を交互に備える。ホスト層は、半導体材料から実質的になり、不純物層は、対応するドナー材料またはアクセプタ材料から実質的になる。

Description

関連出願の相互参照
本出願は、「Electronic Devices Comprising N−type and P−type Superlattices」と題する2014年5月27日出願のオーストラリア仮特許出願第2014902010号、及び「N−type and P−type Superlattices and Fabrication Thereof」と題する2014年5月27日出願のオーストラリア仮特許出願第2014902009号の優先権を主張するものであり、これらの仮特許出願は参照によりその全体が本明細書中に組み込まれている。
本発明は、半導体、電子デバイス、及びそれらの製造に関する。特に、本発明は、半導体の電気的特性及び光学的特性を変えることに関する。
半導体製造プロセスでは、導電型などの半導体材料の電気的特性を変える場合がある。通常、半導体は、ドナー不純物をドープして、その導電性を電子が過剰に存在するn型に変えることができ、あるいは、アクセプタ不純物をドープして、その導電性をホールが過剰に存在するp型に変えることができる。
半導体は、3電子ボルトよりも極めて大きい電子バンドギャップE(すなわち、E≧3eV)を有するときにはワイドバンドギャップ半導体であるとみなされる。窒化アルミニウム(AlN)または窒化アルミニウムガリウム(AlGa1−xN)などのIII族金属窒化物材料から形成されたワイドバンドギャップ半導体は、その形成温度が高いことから耐熱性材料としても知られている。III族金属という用語は、元素の周期表のホウ素族から選択された原子を指すことを理解すべきである。特に注目されるのは、III族金属窒化物材料である。この材料は、通常、IV族原子種(例えば、シリコン(Si))などのドナー不純物種をドープすることにより、導電性をn型に変えることができる。逆に、III族金属窒化物は、II族原子種(例えば、マグネシウム(Mg))などのアクセプタ不純物をドープすることにより、導電性をp型に変える。III族金属窒化物材料から形成された半導体は、高出力トランジスタなどの電子デバイスや、発光ダイオード(light−emitting diode:LED)などの光デバイスの製造に使用される。
III族金属窒化物材料をデバイスに使用することに関する1つの課題は、従来のデバイス製造プロセスにおいて、AlGa1−xN(式中、xは約0.5よりも大きい)などの、アルミニウム(Al)含有量が比較的高いIII族金属窒化物材料において高レベルの活性ドープ密度を得ることが困難である点である。さらに、電子的に標準レベルの活性p型ドープ(N≧1018cm−3)を得ることはあらゆるIII族窒化金属半導体において特に困難であり、このことは高Al%膜の場合に一層深刻になることが分かっている。AlGa1−xN及びAlIn1−yNの高Al%膜において、それぞれx≧0.6であり、y≧0.7である場合、価電子帯のエネルギーの順序付けに従った遷移は、結晶運動量のゾーンセンター付近で(すなわち、直接ギャップの付近で)起きにくくなる。これにより、電子デバイス及び光電デバイスにおいて高濃度の活性正孔を得ることがさらに面倒なものとなる。
通常、選択されたドーパント不純物をバルクAlGa1−xN材料内に組み込むために共蒸着技術を使用する。しかしながら、この技術では、所望の活性ドープ密度が得られないことが多い。バルクIII族窒化膜のエピタキシャル形成中に共蒸着されたドーパント不純物は、成長膜の表面に偏析するか、あるいは、III族金属窒化物結晶構造の置換型金属格子部位に容易には組み込まれない傾向がある。従って、ホストのIII族金属窒化物材料への不純物ドーパントの組み込みが最適化されない。III族金属窒化膜において十分な電気活性ドーパント濃度を得るためには、エピタキシャル層の形成中、上述した不純物ドーパントの不十分な組み込みを補償するために、比較的高濃度の不純物原子ドーパントを添加すること、つまり、通常は溶解限度を超えることが必要であることが実験的に分かっている。(i)電気活性ドーパント濃度を高くすること及び(ii)結晶構造膜の高品質化という目的を同時に実現する際には、さらなる基本的なトレードオフが依然として存在する。すなわち、利用可能な不純物原子の少なくとも一部(通常、約1〜10%)を成長中のIII族金属窒化物膜の中に組み込むために、共蒸着中のドーパント種の入射束を強くすることが必要となる。このことは、得られるIII族金属窒化物膜の構造的品質が低下するという不都合な犠牲を伴う。
ワイドバンドギャップ半導体では、特にIII族窒化金属半導体の場合には、従来の不純物原子ドーピングのさらなる根本的な技術的限界が依然として存在する。ホスト結晶内のIII族金属部位に対するドーピングが理想的な置換でなされた場合であっても、ドナーまたはアクセプタの活性化エネルギーEact(D,A)が実質的に大きいため、室温では、利用可能な過剰キャリアのごく一部のみがホスト内で活性化される。
発光デバイスは、通常、バンドギャップが決まった半導体材料における所与の空間領域内で、正反対のキャリア型(すなわち、電子及び正孔)が量子力学的に再結合することに基づいている。上述の再結合領域を定義する光学バンドギャップにより、電子及び正孔のエネルギーの変換によって生成された光子の発光エネルギーが制御される。電子の及び正孔の供給源は、p型及びn型の貯蔵部によって提供され、通常はPINダイオードの階層構造で構成される。PINダイオードは、p型層(正孔貯蔵部)、真性層、及びn型層(電子貯蔵部)を備える。再結合プロセスは、真性領域内で実質的に発生し、意図的にドープされない(not intentionally doped:NID)半導体として一般的に形成される。適切な電気バイアスにより、電子及び正孔は、PINダイオードの真性層に同時に注入される。PN接合ダイオードも使用可能であることが理解される。
さらに、紫外線(UV)LEDの従来の製造においてIII族金属窒化物材料を使用するとき、UVLEDは、選択されたIII族金属窒化物の複数層の異種組成物を用いて構築されて、いわゆるヘテロ構造を形成する。ヘテロ構造のUV PINまたはPN LEDでは、バンドギャップがより広いIII族金属窒化物材料を使用してLEDのp型領域及びn型領域の少なくとも一方を形成し、バンドギャップの狭いIII族金属窒化物材料を使用してLEDの活性再結合領域を形成する。バンドギャップのより広い領域は、デバイス外部の吸収結合を少なくするために必要とされる。すなわち、光子生成による光は、LEDの内部領域から漏れることが可能でなければならない。
ヘテロ構造のUV LEDに関する1つの課題は、任意のIII族金属窒化物ヘテロ接合では、例えば、バンドギャップがより広いIII族金属窒化物材料とバンドギャップがより狭いIII族金属窒化物材料との間の界面が、(自発分極場及び圧電場などの)極めて大きい内部分極場を生じさせる点である。これらの内部分極場は、LEDの活性領域内での電子及び正孔などの電荷キャリアの分散及び輸送を妨げる。その結果、キャリアの再結合は、電子及び正孔の理想的な空間的局在化を抑制する傾向のある極めて大きい電気分極場が内部にあることによって実質的に減少する。実際には、電気分極場が内部に形成されることにより、再結合領域において電子の波動関数と正孔の波動関数とが空間的に分離される傾向がある。すなわち、(量子力学的波動関数として専門分野の研究者に知られる)電子及び正孔の電子的空間的な確率分布が整列しないため、いわゆる重なり積分が極端に小さくなり、それによって再結合が実質的に減少する。従って、LEDからの発光量は、電気分極場が内部に存在しない同等の場合に比べて実質的に減少する。
従来のIII族金属窒化物発光デバイスにおける上述した技術的限界を克服する必要が差し迫っている。Al含有量の高いIII族窒化金属半導体材料に所望の導電型を提供して不純物活性のレベルが高くなるようにする(すなわち、NA,D>1018cm−3)ために新たなアプローチが必要とされ、UVLEDの発光効率を高めるために新たなアプローチが必要とされる。
一形態では、それが唯一の形態または実際に最も広い形態である必要はないが、本発明は超格子に属する。特に、工学的に作製された、超格子を形成する層状の単結晶構造物。超格子は、p型導電性またはn型導電性を提供し、ホスト層と不純物層を交互に備え、
ホスト層は、半導体材料から実質的になり、
不純物層は、対応するドナー材料またはアクセプタ材料から実質的になる。
好ましくは、半導体材料は、III族窒化金属半導体材料である。
好ましくは、複数の不純物層は、ドナー材料から実質的になるドナー不純物層であり、複数の不純物層は、アクセプタ材料から実質的になるアクセプタ不純物層である。
好ましくは、不純物層は、ドナー不純物層とアクセプタ不純物層との間で交互になっている。
別の形態では、それが最も広い形態である必要はないが、本発明は、
n型導電性を提供するn型超格子と、
p型導電性を提供するp型超格子と、を備える電子デバイスに存在し、
n型超格子は、ホスト層とドナー不純物層を交互に備え、
ホスト層は、III族窒化金属半導体材料から実質的になり、
ドナー不純物層は、対応するドナー材料から実質的になり、
p型超格子は、ホスト層とアクセプタ不純物層を交互に備え、
ホスト層は、III族窒化金属半導体材料から実質的になり、
アクセプタ不純物層は、対応するアクセプタ材料から実質的になる。
好ましくは、電子デバイスは、紫外発光ダイオードまたは紫外光検出器である。
好ましくは、n型超格子及びp型超格子はPN接合を形成する。
好ましくは、電子デバイスは、n型超格子とp型超格子との間に真性領域をさらに備えてPIN接合を形成する。
好ましくは、超格子は層状のPINダイオードである。
好ましくは、真性領域は、1種または複数種のIII族窒化金属半導体材料から実質的になる。
好ましくは、真性領域は、成長方向に沿って変化するバンドギャップを有する。
好ましくは、真性領域は、純粋なIII族窒化金属半導体材料;水素(H)、酸素(O)、炭素(C)、希土類またはランタノイド金属の少なくとも1種から選択される結晶構造改質剤を含むIII族窒化金属半導体材料;及び意図的にドープされない(not−intentionally doped:(NID))III族窒化金属半導体材料の少なくとも1種を含む。
好ましくは、p型超格子及び/またはn型超格子は、当該p型超格子及び/またはn型超格子が真性領域の光子放出波長または光子吸収波長に対して透過的となるような周期及び/またはデューティサイクルを有する。
好ましくは、電子デバイスは、n型超格子に隣接するバッファ領域をさらに備え、バッファ領域は、AlN及び/またはGaNから実質的になる。
好ましくは、バッファ領域は、約1nm〜約1μmの厚さを有する。
好ましくは、バッファ領域は、10nm〜約1μmの厚さ、または、より好ましくは100nm〜500nmの厚さを有する。
好ましくは、バッファ領域は、III族窒化金属半導体材料と同等のバルク組成を有するAlNとGaNの交互層を備えた超格子を備える。
好ましくは、バッファ領域は、AlGa1−xN(0≦x≦1)の組成を有する少なくとも1種のIII族窒化金属半導体材料の三元系バルク合金組成物を含む。
好ましくは、バッファ領域は、(A1−x(式中、A及びBは、Al、In、及びGaの少なくとも2種から選択される)の形態のIII族金属酸化物を含む。
好ましくは、電子デバイスは基材をさらに備える。
好ましくは、基材の材料は、AlN若しくはGaNなどの天然のIII族金属窒化物材料、サファイア、酸化マグネシウム(MgO)若しくは酸化亜鉛(ZnO)などの金属酸化物材料、シリコン(Si)、炭化ケイ素(SiC)、フッ化カルシウム(CaF)、アモルファスガラス上の結晶性薄膜半導体、または金属上の薄膜結晶性半導体の1種から選択される。
好ましくは、電子デバイスは、n型超格子と基材との間にバッファ領域を備える。
好ましくは、電子デバイスは、p型超格子と基材との間にバッファ領域を備える。
好ましくは、電子デバイスは、p型超格子に隣接するp型接点層、及びp型接点層の上に形成されたp型接点をさらに備える。
好ましくは、p型接点は、電子デバイスの発光波長に対して実質的に反射性を有する。
好ましくは、p型接点は、1つまたは複数の窓または開口を備えて、電子デバイスから光が出ることを可能にする。
好ましくは、電子デバイスは、n型超格子に隣接して形成されたn型接点をさらに備える。
好ましくは、電子デバイスは、基材に隣接するオーミック接点層をさらに備える。
好ましくは、基材及びオーミック接点層は、1つまたは複数の以上の窓または開口を備えて、電子デバイスから光が出ることを可能にする。
好ましくは、電子デバイスは、p型超格子及びn型超格子に隣接し、かつ直交する不活性化層をさらに備えて伝導経路を絶縁する。
好ましくは、不活性化層は、ホスト層のIII族窒化金属半導体材料よりも広いバンドギャップを有するワイドバンドギャップ材料からなる。
好ましくは、不活性化層は、Al(式中、0<x≦2かつ0<y≦3)から実質的になる。
好ましくは、n型超格子及び/またはp型超格子は、引っ張り歪みまたは圧縮歪みを有する。
好ましくは、n型超格子及び/またはp型超格子は、電子の波動関数及び正孔の波動関数を有し、電子の波動関数のピークは正孔の波動関数のピークと空間的に整列していない。
好ましくは、p型超格子及びn型超格子はそれぞれ、少なくとも10層のホスト層及び少なくとも10層のドナー不純物層またはアクセプタ不純物層を備える。
好ましくは、p型超格子の周期及び/またはn型超格子の周期は均一である。
好ましくは、p型超格子の周期及び/またはn型超格子の周期は不均一である。
好ましくは、ホスト層は、意図的にドープされないIII族窒化金属半導体材料を含む。
別の形態では、それが最も広い形態である必要はないが、本発明は、膜形成プロセスを介したp型超格子またはn型超格子の作製方法であって、
a.反応室に基材を装填するステップと、
b.基材を膜形成温度にまで加熱するステップと、
c.III族窒化金属半導体材料から実質的になるホスト層を基材の上に形成するステップと、
d.第1の窒素終端表面をホスト層の上に形成するステップと、
e.第1の窒素終端表面に、対応するドナー材料またはアクセプタ材料から実質的になる不純物層を形成するステップと、
f.不純物層の上に窒素層を形成して、第2の窒素終端表面を形成するステップと、
g.第2の窒素終端表面に、III族窒化金属半導体材料から実質的になるホスト層を形成するステップと、
h.超格子が所望の厚さに到達するかまたは所望の層数を備えるまで、ステップ(d)〜(g)を繰り返すステップと、を含む方法に属する。
好ましくは、所望の層数は、少なくとも10層のホスト層と少なくとも10層の不純物層である。
好ましくは、膜形成プロセスは、真空蒸着プロセス、分子線エピタキシプロセスまたは気相蒸着プロセスである。
好ましくは、膜形成温度は、約200℃〜約1200℃の間である。
好ましくは、膜形成温度は、約500℃〜約850℃の間である。
好ましくは、超格子の所望の厚さは、約50nm〜約5μmの間である。
好ましくは、反応室は、超格子の電子的性質または構造的性質に影響を与えないように、水素(H)、酸素(O)及び炭素(C)の種が十分に欠乏している。
好ましくは、本方法は、励起された分子状窒素種を用いて窒素終端表面を調製するために成長を中断させることを含む。
好ましくは、ホスト層及び不純物層は、所定の結晶極性を有する。
好ましくは、所定の結晶極性は、成長方向に沿った実質的に金属極の極性または窒素極性である。
好ましくは、III族窒化金属半導体材料中のIII族金属は、少なくとも約50モル%のAlを含む。
好ましくは、半導体材料またはIII族窒化金属半導体材料は、窒化アルミニウム(AlN);窒化アルミニウムガリウム(AlGa1−xN)(式中、0<x<1);窒化アルミニウムインジウム(AlIn1−xN)(式中、0<x<1);及び窒化アルミニウムガリウムインジウム(AlGaIn1−x−yN)(式中、0<x<1、0<y<1かつx+y<1)の少なくとも1種から選択される。
好ましくは、ドナー材料は、シリコン(Si);ゲルマニウム(Ge);シリコンゲルマニウム(SiGe1−x)(式中、0<x<1);結晶性窒化シリコン(Si)(式中、0<x<3かつ0<y<4);結晶性窒化ゲルマニウム(Ge)(式中、0<x<3かつ0<y<4);結晶性窒化シリコンアルミニウムガリウム(Si[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0);及び結晶性窒化ゲルマニウムアルミニウムガリウム(Ge[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)の少なくとも1種から選択される。
好ましくは、アクセプタ材料は、マグネシウム(Mg);亜鉛(Zn);炭素(C);結晶性窒化マグネシウム(Mg)(式中、x>0かつy>0);結晶性窒化亜鉛(Zn)(式中、x>0かつy>0);窒化マグネシウムアルミニウムガリウム(Mg[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0);及び窒化亜鉛アルミニウムガリウム(Zn[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)の少なくとも1種から選択される。
好ましくは、ドナー材料またはアクセプタ材料は、元素の周期表のランタノイド系列内の1種または複数種の原子種を含む。
好ましくは、ドナー材料またはアクセプタ材料は、多数のガドリニウム(Gd)を含む。
好ましくは、ドナー材料またはアクセプタ材料は、式L(式中、Lは少なくとも1種のランタノイド原子であり、Nは窒素であり、0<x≦3かつ0<y≦2である)を有する結晶性窒化ランタノイド組成物から選択される。
好ましくは、ドナー材料またはアクセプタ材料は、窒化ガドリニウムGd(式中、0<x≦3かつ0<y≦2)である。
好ましくは、超格子は、少なくとも10層のホスト層及び少なくとも10層の不純物層を備える。
好ましくは、ホスト層は互いに同等の厚さを有し、かつ/または不純物層は互いに同等の厚さを有する。
好ましくは、後続のホスト層は実質的に異なる厚さを有し、かつ/または後続の不純物層は実質的に異なる厚さを有する。
好ましくは、ホスト層はそれぞれ約1nm〜約25nmの厚さを有する。
好ましくは、ホスト層はそれぞれ、単一層の少なくとも半分及び最大10層の単一層の厚さを有する。
好ましくは、不純物層はそれぞれ約0.25nm〜約2nmの厚さを有する。
好ましくは、不純物層はそれぞれ、単一層の少なくとも半分及び最大5層未満の単一層の厚さを有する。
好ましくは、不純物層はそれぞれ、少なくとも1層の単一層及び2層以下の単一層の厚さを有する。
好ましくは、各ドナー不純物層及び/または各アクセプタ不純物層は、ドナー材料またはアクセプタ材料の原子の単一層である。
好ましくは、不純物層はそれぞれ六方晶網面を形成し、ホスト層はウルツ鉱結晶構造を有する。
好ましくは、半導体材料はシリセンまたはグラフェンである。
好ましくは、不純物層の面内のドナー材料またはアクセプタ材料の原子間の平均間隔は1nm未満である。
好ましくは、不純物層の面内のドナー材料またはアクセプタ材料の原子間の平均間隔は約0.1nmである。
好ましくは、後続の不純物層は、ドナー材料またはアクセプタ材料の原子によって誘起された電子ポテンシャル井戸の中の電子の波動関数及び/または正孔の波動関数が空間的に重なるような距離だけ離される。
添付の図面(これらの図面では、同じ参照番号が個々の図を通じて同一または機能的に同等の要素を指す)は、以下の詳細な説明と共に、明細書中に組み込まれ、またはその一部を構成すると共に、特許請求された発明を含む概念の実施形態をさらに例示し、これらの実施形態の様々な原理及び利点を説明するのに有用である。
本発明の一実施形態に係る超格子の断面図である。 単一のドナー不純物層を備えた超格子における最低伝導帯Γ (k = 0, z)のエネルギーバンド図である。 3層のドナー不純物層を備えた超格子における最低伝導帯Γ (k = 0, z)のエネルギーバンド図である。 3層のアクセプタ不純物層を備えた超格子における結晶場分裂(crystal−field−split:CH)、重い正孔(heavy−hole:HH)及び軽い正孔(light−hole:LH)の価電子帯エネルギーのエネルギーバンド図である。 図3AのCH価電子帯における正孔の波動関数のエネルギーバンド図である。 図3AのHH価電子帯における正孔の波動関数のエネルギーバンド図である。 図3AのLH価電子帯における正孔の波動関数のエネルギーバンド図である。 本発明の一実施形態に係る、いくつかの実施形態に従った超格子の作製方法のフロー図である。 図1に示した超格子を形成するためのシャッタ調整シーケンスの概要図である。 本発明の一実施形態に係る電子デバイスの断面図である。 n型超格子、p型超格子及び真性領域を備えたPINデバイスの空間的なエネルギーバンド構造のプロットである。 図5に示した電子デバイスの構造に基づくn型接点及びp型接点を備えた例示的なLEDデバイスの断面図である。 LEDデバイス内の真性層の位置及び光の波長の関数として、図6に示した例示的なLEDデバイスの真性層における光吸収をプロットした図である。 LEDデバイスの上部を介する発光を可能にするためにp型接点に開口を備えた例示的なLEDデバイスの断面図である。 n型接点をオーミック接点で置き換えた別の例示的なLEDデバイスの断面図である。 基板及びオーミック接点を通る窓を有するように適合された、図8Bに示した例示的なLEDデバイスの断面図である。 窒化アルミニウムガリウム(Al0.7Ga0.3N)からなるホスト層及びシリコン(Si)からなる19層のドナー不純物層を有するn型超格子における伝導帯エネルギーのエネルギーバンド図である。 図10Aと同じn型超格子における価電子帯エネルギーのエネルギーバンド図である。 緩和GaNバッファ層の上に形成されたAl0.7Ga0.3Nからなるホスト層及びマグネシウム(Mg)からなる19層のアクセプタ不純物層を有する引っ張り歪みp型超格子における伝導帯エネルギーのエネルギーバンド図である。 図11Aと同じp型超格子における価電子帯エネルギーのエネルギーバンド図である。 緩和AINバッファ層の上に形成されたAl0.7Ga0.3Nからなるホスト層及びマグネシウム(Mg)からなる19層のアクセプタ不純物層を有する圧縮歪みp型超格子における伝導帯エネルギーのエネルギーバンド図である。 図12Aと同じp型超格子における価電子帯エネルギーのエネルギーバンド図である。 図12Aと同じ超格子の伝導帯に対してプロットされた、19個の最低エネルギーの量子化された電子の波動関数のプロットである。 図12Bと同じ超格子のCH帯に対してプロットされた、19個の最低エネルギーの量子化された正孔の波動関数のプロットである。
当業者は、図面中の要素が、単純明快なものとするために示されたものであり、必ずしも縮尺に合わせて描かれたものではないことを理解するであろう。例えば、図面中の要素の一部の寸法は、本発明の実施形態をより理解しやすくするため、他の要素と比較して寸法が誇張されている場合がある。
超格子、電子デバイス、及び方法の構成要素は、従来のシンボルによって図中に必要に応じて表されているが、これらは、本発明の実施形態の理解に関連する特定の細部のみを示し、本明細書における説明の利益を享受する当業者にとって容易に明白となる細部によって本開示が不明瞭にならないようにしている。
超格子
一態様によれば、本発明は、p型導電性またはn型導電性を提供する超格子に属する。超格子は、ホスト層と不純物層を交互に備える。ホスト層は半導体材料から実質的になり、不純物層は、対応するドナー材料またはアクセプタ材料から実質的になる。例えば、ホスト層は、意図的にドープされない(not intentionally doped:NID)半導体材料によって形成され、不純物層は、1種または複数種の対応するドナー材料またはアクセプタ材料によって形成される。超格子は、図4及び4Aに関してさらに後述するように膜形成プロセスを介して形成することができる。好ましい実施形態では、超格子は、層状の単結晶構造として形成される。好ましい実施形態では、超格子は、短周期超格子である。
超格子は、それぞれがホスト層及び不純物層からなる複数の単位格子を備えるものとみなすことができる。しかしながら、別の実施形態では、単位格子は、ホスト層及び2層以上の不純物層を備えることができる。単位格子の周期及びデューティサイクルを変えることにより、超格子の電気的特性及び光学的特性を変えることができる。好ましい実施形態では、超格子は、均一な周期性を有する単位格子を備える。しかしながら、代替的実施形態では、超格子は、周期性が均一ではない単位格子を備える。例えば、周期は、ホスト層及び/または不純物層の厚さを変えることにより、超格子に沿って線形に変化する。
超格子の周期は、隣接する不純物層間または隣接する各単位格子内の不純物層間の中心間距離として定義される。各単位格子のデューティサイクルは、単位格子内の不純物層の厚さに対するホスト層の厚さの比として定義される。
好ましい実施形態では、半導体材料は、III族窒化金属半導体材料である。特に、半導体材料は、III族窒化金属半導体材料中のIII族金属が少なくとも約50モル%のAlを含むIII族窒化金属半導体材料である。
超格子は、従来の方法を介してドープされる半導体材料に対していくつかの利点を呈する。超格子は、半導体材料の形成中にドーパント不純物を共蒸着させる必要がなくなり、膜形成プロセス中にドーパント不純物が半導体材料の表面に偏析するという従来技術の課題を実質的に軽減するかまたは完全に除去する。超格子は、比較的大きく過剰の自由キャリアを提供することもできる。
ホスト層がAl含有量の高いIII族窒化金属半導体材料から実質的になる場合、超格子は、高レベルのn型導電率またはp型導電率を実現し、Al含有量が増加しても活性キャリア濃度が大幅に減少しない。したがって、本発明は、Al含有量の高いIII族窒化金属半導体において、高活性化されたn型導電性またはp型導電性を提供することができる。
図1は、本発明の一実施形態に係る、基材110及び超格子115を備えた構造物100の断面図である。超格子115は、基材110の上に形成される。一実施形態では、基材110の材料は、サファイアなどのc面配向の酸化アルミニウムであり、基材110は約600μmの厚さを有する。しかしながら、他の適切な基材材料または基板の厚さを用いることも可能である。例えば、基材の材料は、AlN若しくはGaNなどの天然のIII族金属窒化物材料、酸化マグネシウム(MgO)若しくは酸化亜鉛(ZnO)などの別の金属酸化物材料、シリコン(Si)、炭化ケイ素(SiC)、フッ化カルシウム(CaF)、アモルファスガラス上の結晶性薄膜半導体、または金属上の薄膜結晶性半導体の1種から選択することができる。
超格子115は、交互に形成されたホスト層120−n及び不純物層130−nを備える。図1の例に示すように、超格子115は、ホスト層120−1、不純物層130−1、ホスト層120−2、不純物層130−2、ホスト層120−3、不純物層130−3、及びホスト層120−4を順に備える。ホスト層120−n及び隣接する不純物層130−nを含む各対は、単位格子を構成する。例えば、ホスト層120−1及び不純物層130−1は一緒に、単位格子を構成する。
図1に示した実施形態には、4層のホスト層120−n及び3層の不純物層130−n(すなわち、3個半の単位格子)が示されているが、任意の数のホスト層120−nと任意の数の不純物層130−nとを交互に形成して、厚さt1を有する超格子115を作製してもよい。例えば、好ましい実施形態では、超格子115は、少なくとも10個の単位格子を備えており、さらには何百個または何千個もの単位格子を備えることができる。超格子115の厚さt1は約50nm〜約5μmである。好ましい実施形態では、厚さt1は約250nmである。
図1に示した拡大断面図を参照すると、各ホスト層120−nは厚さt2を有する。好ましい実施形態では、厚さt2は約1nm〜約25nmである。いくつかの実施形態では、ホスト層はそれぞれ、単一層の少なくとも半分及び最大10層の単一層の厚さを有する。各不純物層130−nは厚さt3を有する。好ましい実施形態では、厚さt3は約0.25nm〜約2nmである。いくつかの実施形態では、厚さt3は約1nmである。いくつかの実施形態では、不純物層130−nはそれぞれ、単一層の少なくとも半分及び5層未満の単一層の厚さを有する。いくつかの実施形態では、不純物層130−nはそれぞれ、少なくとも1層の単一層及び2層以下の単一層の厚さを有する。好ましい実施形態では、不純物層の面内のドナー材料またはアクセプタ材料の原子間の平均間隔は1nm未満であり、より好ましくは約0.1nmである。
好ましい実施形態では、ホスト層120−nは、III族窒化金属半導体材料から実質的になる。III族窒化金属半導体材料は、1種または複数種のIII族金属及び窒素からなる。例えば、半導体材料は、窒化アルミニウム(AlN);窒化アルミニウムガリウム(AlGa1−xN)(式中、0<x<1);窒化アルミニウムインジウム(AlIn1−xN)(式中、0<x<1);窒化アルミニウムガリウムインジウム(AlGaIn1−x−yN)(式中、0<x<1、0<y<1かつx+y<1)の少なくとも1種から選択することができる。好ましい実施形態では、1種または複数種のIII族金属は、少なくとも約50モル%のAlを含む。
好ましい実施形態では、不純物層130−nは、III族窒化金属半導体材料に対応するドナー材料またはIII族窒化金属半導体材料に対応するアクセプタ材料から実質的になる。しかしながら、いくつかの代替的実施形態では、複数の不純物層は、半導体材料に対応するドナー材料から実質的になるドナー不純物層であり、複数の不純物層は、半導体材料に対応するアクセプタ材料から実質的になるアクセプタ不純物層である。例えば、不純物層は、ドナー不純物層とアクセプタ不純物層との間に交互に設けることができる。
不純物層130−nがドナー材料から実質的になる場合、超格子はn型導電性を提供する。例えば、ドナー材料は、シリコン(Si);ゲルマニウム(Ge);シリコンゲルマニウム(SiGe1−x)(式中、0<x<1);結晶性窒化シリコン(Si)(式中、0<x<3かつ0<y<4);結晶性窒化ゲルマニウム(Ge)(式中、0<x<3かつ0<y<4);結晶性窒化シリコンアルミニウムガリウム(Si[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0);及び結晶性窒化ゲルマニウムアルミニウムガリウム(Ge[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)の少なくとも1種から選択することができる。
不純物層130−nがアクセプタ材料から実質的になる場合、超格子はp型導電性を提供する。例えば、アクセプタ材料は、マグネシウム(Mg);亜鉛(Zn);炭素(C);結晶性窒化マグネシウム(Mg)(式中、x>0かつy>0);結晶性窒化亜鉛(Zn)(式中、x>0かつy>0);窒化マグネシウムアルミニウムガリウム(Mg[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0);及び窒化亜鉛アルミニウムガリウム(Zn[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)の少なくとも1種から選択することができる。
いくつかの実施形態では、ドナー材料またはアクセプタ材料は、元素の周期表のランタノイド系列内の1種または複数種の原子種を含む。例えば、ドナー材料またはアクセプタ材料は、多数のガドリニウム(Gd)を含むことができる。ドナー材料またはアクセプタ材料は、式L(式中、Lは少なくとも1種のランタノイド原子であり、Nは窒素であり、0<x≦3かつ0<y≦2である)を有する結晶性窒化ランタノイド組成物とすることもできる。より好ましくは、ドナー材料またはアクセプタ材料は、窒化ガドリニウム(Gd)(式中、0<x≦3かつ0<y≦2)である。
いくつかの実施形態では、不純物層130−nはそれぞれ六方晶網面を形成し、ホスト層はウルツ鉱結晶構造を有する。いくつかの実施形態では、ホスト層がウルツ鉱結晶構造を有する場合、半導体材料はシリセン(silicene)またはグラフェンである。
隣接するホスト層120−nの間に挿入された各不純物層130−nは、空間的に閉じ込められたポテンシャル井戸のシートを作る。これにより、ある体積のn型材料またはp型材料が超格子115内に効果的に作製される。例えば、ポテンシャル井戸の第1シートは、ホスト層120−1とホスト層120−2との間に挿入された不純物層130−1に形成される。ポテンシャル井戸の第2シートは、ホスト層120−2とホスト層120−3との間に挿入された不純物層130−2に形成される。ポテンシャル井戸の第3シートは、ホスト層120−3とホスト層120−4との間に挿入された不純物層130−3に形成される。不純物層130−nの周期的間隔d1を変えることにより、ポテンシャル井戸の位置及び大きさを変えることができる。周期的間隔d1は、例えば、ホスト層120−nを形成するのに使用される半導体材料のバンドギャップに基づいて決定される。
ホスト層の厚さt2及び/または不純物層の厚さt3を変えることにより、不純物層130−nの周期的間隔d1を変えることができる。好ましい実施形態では、不純物層130−nの周期的間隔d1は、約0.1nm〜約10nmである。
図1に示した実施形態では、ホスト層120−nは、複数の単位格子のそれぞれにおいて同等の厚さを有し、不純物層130−nは、複数の単位格子のそれぞれにおいて同等の厚さを有する。従って、周期的間隔d1または周期は、超格子に沿って均一である。しかしながら、代替的実施形態では、ホスト層130−nは、各後続の単位格子において実質的に異なる厚さを有し、かつ/または、不純物層130−nは、各後続の単位格子において実質的に異なる厚さを有する。これらの代替的実施形態では、周期的間隔d1を超格子に沿って不均一にすることができる。
波動関数は、量子力学における確率振幅であり、これは、粒子の量子状態及び粒子がどのように振る舞うかを説明するものである。いくつかの実施形態では、超格子115の不純物層130−nは、後続の不純物層130−n内のドナー材料またはアクセプタ材料の原子によって誘起されたポテンシャル井戸内の電子の波動関数Ψが空間的に重なるような周期的間隔d1を有する。不純物層130−n間で電子の波動関数Ψが重なっているため、電子が非局在化した「海(sea)」が形成される。例えば、ホスト層120−nがAlNによって形成され、かつ不純物層130−nの周期的間隔d1が約1nm〜10nmである場合、上記により、超格子115を介して電子が縦に伝搬することが可能となる。
好ましい実施形態では、ホスト層120−nを形成するのに使用される半導体材料は、約6eVのバンドギャップを有するAINなどのワイドバンドギャップ材料であり、不純物層130−nを形成するのに使用されるドナー材料またはアクセプタ材料は、Siなどの超薄型のナローバンドギャップ材料である。単結晶SiのバルクバンドギャップがE(Si)=1.1eVの場合であっても、N末端ホスト面にわたって配置された連続的な1層の単一層の密なSi膜が、N結合によって両側に適切に結合され、縮退ドーピングシートとして機能することになる。Si原子の電荷が不足することにより、結晶に自由電子が供給される。同様に、AlNホスト内に組み込まれた1層の単一層Mgシートにより、過剰な正孔が生成される。超格子によって、超格子の成長方向に沿ってキャリア移動度がより高くなる。これは、平均的に、キャリアがイオン化不純物原子からより離れるためである。従って、p型超格子またはn型超格子の移動度は、従来のようにホスト半導体に対して同種であるがランダムなドーピングを行った場合よりも高い。それぞれの電子親和力が大きく異なることによって結合されたワイドバンドギャップのホスト材料の電子バンドギャップとナローバンドギャップの不純物材料の電子バンドギャップとの差により、超格子内の伝導帯エネルギー及び価電子帯エネルギーの位置がフェルミエネルギーEFermiに対して効果的に調整される。
ドナー材料から実質的になるドナー不純物層により、伝導帯エネルギーの位置がフェルミエネルギーEFermiに向かうように、かつ価電子帯エネルギーの位置がフェルミエネルギーEFermiから離れるように、それぞれ効果的に調整される。ドナー不純物層は、最低伝導帯端ΓをフェルミエネルギーEFermiよりも下に効果的に引っ張ることにより、局在化した領域内にn型導電性を提供する。このことは、図2A及び図2Bを参照しながらさらに説明される。
アクセプタ不純物層により、伝導帯エネルギーの位置がフェルミエネルギーEFermiから離れるように、かつ価電子帯エネルギーの位置がフェルミエネルギーEFermiに向かうように、それぞれ効果的に調整される。アクセプタ不純物層は、フェルミエネルギーEFermiのより近くにCH価電子帯端を効果的に移動させることにより、局在化した領域内にp型導電性を提供する。このことは、図3A及び図3Bを参照しながらさらに説明される。
図2Aは、2層のホスト層間に単一のドナー不純物層を備えた超格子における最低伝導帯Γ (k = 0, z)のエネルギーバンド図200を示す。ホスト層はAlNから実質的になり、ドナー不純物層はSiから実質的になる。エネルギーバンド図200は、超格子の構造物または超格子の一部を通る距離zの関数として、最低の直接伝導帯Γ (k = 0, z)を示している。ドナー不純物層は、最低伝導帯Γ (k= 0, z)の端をフェルミエネルギーEFermiよりも下に効果的に引っ張ることにより、局在化した領域内にn型導電性を提供する。ドナー不純物層の厚さは1nmであるが、単一層の半分程の薄さとなるように選択することもできる。ドナー不純物層を構成するドナー原子の実質的な2次元(two dimensional:2D)シートは、2次元シートドナー濃度N2D を表す。シート内のドナー原子間の平均間隔dについては、おおよそdが約(N2D −1であり、これにより、等価的な3Dドナー密度をN3D =(N2D 3/2として定義することができる。従って、ドナー原子の2Dシートにより、結晶内に大きな静電ポテンシャルが付与される。2Dシートによって得られたバンド構造は、自己無頓着ポアソン−シュレーディンガー(Poisson-Schrodinger)方程式を用いて解析される。従って、伝導帯構造は、ドナー不純物層の厚さを十分に上回る距離にわたって修正される。
ドナー不純物層は、Aと示されたポテンシャル井戸を誘起する。エネルギーバンド図200は、3個の最低エネルギーの、閉じ込められて量子化された空間的な電子の波動関数Ψ n=1(z)、Ψ n=2(z)及びΨ n=3(z)を示しており、これらは、最低の直接伝導帯Γ (k = 0, z)に対してプロットされている。エネルギーバンド図200は、誘起されたポテンシャル井戸Aに対してΨ n=1(z)波動関数のピークが局在化されることを示している。Ψ n=1(z)波動関数の基底は、ホスト層ではフェルミエネルギーEFermiよりも下にあり、ドナー不純物層ではフェルミエネルギーEFermiを上回ってピークに達し、ドナー不純物層内に高活性化領域を形成する。従って、このドナー不純物層により、ドナー不純物層の平面に沿って広がる縮退電子の集中が起こる。これを、不純物原子によってランダムにドープされた単結晶ホストと比較するものとする。ランダムなバルクドーピングの場合、絶縁された不純物原子部位間の結合は、通常、不純物の波動関数を結合させるにはあまりに大きい。ランダムにドープされたバルク結晶において、不純物の波動関数を結合させるのに必要となるドーピング密度は、ホスト半導体内の不純物の溶解限度よりも大きい。従って、本方法は、ホスト半導体の構造を損なうことなく、効果の高い不純物密度の有利な特性を教示する。
図2Bは、3層のドナー不純物層及び4層のホスト層を備えた超格子における最低伝導帯Γ (k = 0, z)のエネルギーバンド図250を示す。ホスト層は単結晶AlNから実質的になり、ドナー不純物層は、ドナーシートとしてのSiから実質的になる。エネルギーバンド図250は、超格子を通る距離zの関数として、最低の直接伝導帯Γ (k = 0, z)を示している。ドナー不純物層は、最低伝導帯Γ (k= 0, z)をフェルミエネルギーEFermiよりも下に効果的に引っ張ることによってn型導電性を提供する。各ドナー不純物層の厚さは1nmであり、不純物層間の距離は5nmである。ドナー不純物層は、A、B、及びCと示された3個のポテンシャル井戸を誘起する。
エネルギーバンド図250は、3個の最低エネルギーの、閉じ込められて量子化された空間的な電子の波動関数Ψ n=1(z)、Ψ n=2(z)及びΨ n=3(z)を示しており、これらは、伝導帯Γ (k = 0, z)に対してプロットされている。エネルギーバンド図250は、電子の波動関数Ψ n=1(z)、Ψ n=2(z)及びΨ n=3(z)のピークが、誘起されたポテンシャル井戸A、B、及びCに局在化されることを示している。Ψ n=1(z)波動関数の基底は、フェルミエネルギーEFermiの下にあり、ドナー不純物層及びホスト層内に高活性化領域を形成する。電子の波動関数Ψ n=1(z)、Ψ n=2(z)及びΨ n=3(z)の最も低いところに位置する量子化エネルギーは、全てフェルミエネルギーEFermiの下にあり、成長方向に沿った領域40<z<60nm内に、空間的に局在化された電子状態を生成する。したがって、3層のドナー不純物層(各1nm幅)により、高活性化され、移動するドナーの集中が形成される。誘起された高電子密度は、成長方向zに対して実質的に直交する層の平面内に広がることが理解される。
図3Aは、3層のアクセプタ不純物層及び4層のホスト層を備えた超格子における結晶場分裂CH (k = 0, z)、重い正孔HH (k = 0, z)及び軽い正孔LH (k = 0, z)の価電子帯エネルギーのエネルギーバンド図300を示す。ホスト層はAlNから実質的になり、アクセプタ不純物層は、Mgの2次元シートから実質的になる。エネルギーバンド図300は、超格子を通る距離zの関数として、3つの価電子帯エネルギーCH (k = 0, z)、HH (k = 0, z)及びLH (k = 0, z)を示している。各アクセプタ不純物層130の厚さは1nmであり、各アクセプタ不純物層間の距離は5nmである。
3層のアクセプタ不純物層は、3つの価電子帯CH (k = 0, z)、HH (k = 0, z)及びLH (k = 0, z)のそれぞれの中に、A、B、及びCと示されたポテンシャル井戸を誘起する。CH (k = 0, z)価電子帯は、最も高いエネルギーバンドである。CH (k = 0, z)価電子バンドでは、誘起されたポテンシャル井戸は、フェルミエネルギーEFermiよりも上にシフトされて、アクセプタ不純物層における超格子の局在化領域内にp型導電性を提供する。
図3Bは、図3Aの超格子のCH価電子帯における正孔の波動関数のエネルギーバンド図320である。エネルギーバンド図320は、超格子を通る距離zの関数として、CH (k = 0, z)価電子帯を示している。エネルギーバンド図320は、最低エネルギーの、閉じ込められて量子化された空間的な正孔の波動関数ΨCH n=1(z)及びΨCH n=2,3(z)も示しており、これらは、CH (k = 0, z)価電子帯に対してプロットされている。エネルギーバンド図320は、正孔の波動関数ΨCH n=1(z)及びΨCH=2,3(z)の各ピークが、CH (k = 0, z)価電子帯に誘起されたポテンシャル井戸に対して局在化されることを示している。正孔の波動関数ΨCH n=1(z)及びΨ n=2(z)の閉じ込められて量子化されたエネルギー固有状態は、フェルミエネルギーEFermiを上回っているため、縮退した正孔の密度を形成する。
図3Cは、図3Aの超格子の重い正孔(HH)の価電子帯における正孔の波動関数のエネルギーバンド図340である。図3Cを参照すると、エネルギーバンド図340は、超格子を通る距離zの関数として、HH (k = 0, z)価電子帯端を示している。エネルギーバンド図340は、最低エネルギーの、量子化された空間的な正孔の波動関数ΨHH n=1(z)及びΨHH n=2,3(z)も示しており、これらは、HH (k = 0, z)価電子帯に対してプロットされている。エネルギーバンド図340は、誘起されたポテンシャル井戸に対して正孔の波動関数が空間的に局在化されることを示している。しかしながら、対応する伝導帯が2個のポテンシャル井戸のみを電子に提供することに留意すべきである。従って、伝導帯内でzに沿って電子が伝達されると、それぞれの固有エネルギーによって定義された共鳴トンネル状態を有する大きなポテンシャル障壁に遭遇する。すなわち、一般に、ホスト層が全て同一の組成を有し、かつ不純物層が全て同一種類(すなわち、ドナーまたはアクセプタ)である場合、このように形成されたN層のドナー不純物層を備えた超格子では、N個の伝導帯ポテンシャル井戸及びN−1個の価電子帯ポテンシャル井戸が存在することになる。逆に、N層のアクセプタ層を備えた超格子では、N個の価電子帯ポテンシャル井戸及びN−1個の伝導帯ポテンシャル井戸が存在することになる。
図3Dは、図3Aの超格子の軽い正孔(LH)の価電子帯における正孔の波動関数のエネルギーバンド図360を示す。エネルギーバンド図360は、超格子を通る距離zの関数として、LH (k = 0, z)価電子帯を示している。エネルギーバンド図360は、最低エネルギーの、量子化された空間的な正孔の波動関数ΨLH n=1(z)、ΨLH n=2(z)、及びΨLH n=3(z)も示しており、これらは、LH (k = 0, z)価電子帯に対してプロットされている。エネルギーバンド図360は、不純物層によって誘起されたポテンシャル井戸に対してLHの波動関数が空間的に局在化されることを示している。n=1のLH量子化エネルギーは、フェルミ準位を上回っておらず、LH帯端と比較して非縮退型のLHの分散を形成する。
上述の超格子及び超格子の部分により、高レベルのn型導電率またはp型導電率を提供することができる。
単位格子の周期及び/またはデューティサイクルを変えることにより、超格子の光学的特性及び電気的特性を変えることができる。例えば、電子デバイスの設計波長に対して超格子に透過性を持たせることができ、超格子を通じた電子デバイスからの光の伝搬または電子デバイスへの光の伝搬が可能となる。不純物層間の周期が短いこと、及び/または不純物層間の間隔が狭いことにより、伝導帯の下限が価電子帯の上限と空間的に一致しない、いわゆるタイプIIバンド構造が生じる。このようなタイプIIの実空間バンド構造を有する超格子により、間接的なエネルギー−運動量分散が生じるため、ホスト層の絶縁バルク半導体材料と比較して、基本超格子バンドギャップ付近での光吸収が減少する。
すなわち、本明細書の教示を用いて超格子を設計することにより、タイプIIバンド構造を有するタイプII超格子を製造することができる。
さらに、実質的に不純物層に閉じ込められた高密度の不純物種を含む超格子により、不純物層の面内で不純物原子の波動関数間に広範な結合が生じる。隣接する不純物原子間または不純物種間の結合が不純物層の面内で増えると、活性化エネルギーEact(i:バルク)を有する単結晶半導体のホスト材料内に同一の不純物種がランダムかつまばらに置換されるまばらなドーピングの場合と比較して、不純物の活性化エネルギーEact(SL)が減少する。
この活性化エネルギーは、上記の超格子方式によって低下するため、Eact(SL)<Eact(i:バルク)となり、したがって、所与の動作温度に対してより高い活性キャリア密度が得られる。このことは、特に、ホスト層などにあるワイドバンドギャップホスト半導体にとって有利である。
このような電子デバイスについては、以下で図5〜13を参照して説明する。
超格子の作製方法
別の態様によれば、本発明の実施形態は、膜形成プロセスを介した超格子の作製方法に関する。好ましい実施形態では、超格子は、p型超格子またはn型超格子であり、実質的に2次元の薄膜形成プロセスを介して作製される。しかしながら、本方法は、本明細書に記載された超格子(例えば、p型領域及びn型領域、ならびに場合によっては真性領域を有する電子デバイスに用いられる超格子)のいずれかを作製するのに使用することもできる。膜形成プロセスは、例えば、真空蒸着プロセス、分子線エピタキシ(molecular beam epitaxy:MBE)プロセス、気相蒸着プロセス、化学蒸着プロセス、または0.1nm〜100nmの範囲の所与の厚さの層を正確に形成可能な他の任意の形成プロセスとすることができる。
例えば、膜形成プロセスはMBEプロセスであり、III族窒化金属半導体材料はワイドバンドギャップ半導体AlNとして選択され、ドナー材料はSiとして選択される。機械式シャッタは、各材料供給源(例えば、Al、N、及びSi)と関連する。各シャッタは、材料供給源から放出される種のビーム経路内に配置されて、供給源と基材の蒸着面との間でビームの照準線と交差する。シャッタを使用して、上述の蒸着面における供給源材料の所与の到着率に対する時間の関数として、各材料供給源の種の出力を調整する。開放時には、各シャッタは、対応する種が蒸着面に衝突し、エピタキシャル層成長に関与することを可能にする。閉鎖時には、各シャッタは、対応する種が蒸着面に衝突しないようにし、それによって所与の膜内に各種が組み込まれることを抑制する。シャッタ調整プロセスを使用することにより、超格子の交互に配置された層の間に、原子的に急峻な界面が容易に形成され得る。かかる膜形成プロセスのためのシャッタシーケンス150を図4Aに示す。以下、本方法について、図4を参照してさらに詳細に説明する。
図4は、膜形成プロセスを介した超格子の作製方法400のフロー図である。方法400は、以下のステップを含む。
ステップ410で、所望の結晶対称性の表面を有し、かつ不都合な不純物のない洗浄度を有するように基材を調製する。基材は反応室(例えば、MBE反応室)に装填され、次いで、基材は膜形成温度にまで加熱される。いくつかの実施形態では、膜形成温度は、約200℃〜約1200℃である。いくつかの実施形態では、膜形成温度は、約500℃〜約850℃である。好ましい実施形態では、反応室は、超格子の電子的性質または構造的性質に影響を与えないように、水、炭化水素、水素(H)、酸素(O)及び炭素(C)種が十分に欠乏している。
ステップ420で、III族窒化金属半導体材料から実質的になる第1のホスト層120−nが、調製された基材110の上に膜形成プロセスを介して形成される。ホスト層120−nは、厚さがt2となるように形成される。例えば、膜形成プロセスがMBEであり、かつIII族窒化金属半導体材料がAlNである場合、元素アルミニウム及び励起された分子状窒素の供給源と関連する各シャッタが開放され、AlNの層が形成される。本例では、元素アルミニウムの供給源は、従来の蒸発セルとすることができ、励起された分子状窒素種の供給源は、プラズマ源とすることができる。他の活性窒素供給源(例えば、アンモニア及びプラズマを介した活性アンモニア)を使用することもできる。
ステップ430で、第1のホスト層120−nの形成が中断され、対応するドナー材料またはアクセプタ材料から実質的になる第1の不純物層130−nが、膜形成プロセスを用いて形成される。不純物層130−nは、厚さがt3となるように形成される。好ましい実施形態では、第1の不純物層を形成する前に、第1の窒素終端表面が第1のホスト層の上に形成され、第1の不純物層130−nは、第1の窒素終端表面に形成される。例えば、膜形成プロセスがMBEであり、III族窒化金属半導体材料がAlNであり、かつドナー材料がSiである場合、アルミニウム供給源と関連するシャッタを閉鎖し、窒素種の層を蒸着させて、窒素終端表面を形成する。次いで、活性窒素種と関連するシャッタが閉鎖され、Siの供給源と関連するシャッタが開放されて、ステップ420において形成された第1のホスト層の全表面の上に第1の不純物層が形成される。一例では、Siの供給源は、熱分解性窒化ホウ素(pyrolytic boron nitride:PBN)の坩堝を備えた元素シリコンの蒸発セルである。好ましい実施形態では、ドナー材料またはアクセプタ材料の吸着原子は、窒素終端表面に化学吸着され、かつ/または物理吸着され、利用可能な窒素結合によって実質的に自己制限的に当該表面に対して蒸着が行われる。いくつかの実施形態では、上記表面は、ドナー材料またはアクセプタ材料で過度に飽和され、ドナー材料またはアクセプタ材料は、物理吸着される、かつ化学吸着される。一例では、蒸着した不純物層は、Siの単一層であり、この単一層は、ホスト層の下地表面と同じ対称型の再構成表面を理想的に形成する。例えば、ホスト層がウルツ鉱AlNである場合、Siの単一層である不純物層は、本明細書ではシリセンと呼ばれる六角網面を形成することができる。別の例では、単一層の原子面である1層または複数層のSi及びN層を、−N−Si−N−Si−…−Nの形をとった積層順序で成長方向に沿って蒸着させることができる。
ステップ440で、第1の不純物層130−nの形成が中断され、第2のホスト層120−nが膜形成プロセスを用いて形成される。好ましい実施形態では、第2のホスト層120−nを形成する前に、第2の窒素終端表面を不純物層の上に形成する。例えば、膜形成プロセスがMBEであり、III族窒化金属半導体材料がAlNであり、かつドナー材料がSiである場合、Si供給源と関連するシャッタを閉鎖し、活性窒素種と関連するシャッタを開放し、窒素種の層を蒸着させて、窒素終端表面を形成する。次いで、アルミニウム供給源と関連するシャッタが開放され、膜形成プロセスを用いて第2のホスト層が形成される。ホスト層120−nの厚さt2は、例えば、不純物層130−n間の周期的間隔d1及び不純物層の厚さt3に基づいている。
ステップ450で、超格子が所望の厚さt1に到達したかどうかを判定する。所望の厚さは、成長方向(すなわち、層の平面と直交する)に沿って定義される。所望の厚さt1を得るのに必要な単位格子または不純物層130−nの数が得られた場合、方法400はステップ470に進む。しかしながら、超格子が所望の厚さに到達しなかったか、または所望の層数をまだ備えていない場合、方法400はステップ460に進む。好ましい実施形態では、所望の層数は、少なくとも10層のホスト層120−n及び少なくとも10層の不純物層130−nであり、かつ/または、所望の厚さは、約50nm〜約5μmである。例えば100または1000桁の多数の周期を蒸着させることができるものと理解される。
ステップ460で、第2のホスト層の形成が中断され、膜形成プロセスを用いて第2の不純物層が形成される。例えば、膜形成プロセスがMBEであり、III族窒化金属半導体材料がAlNであり、かつドナー材料がSiである場合、アルミニウム供給源と関連するシャッタを閉鎖し、窒素種の層をホスト層に蒸着させて、窒素終端表面を形成する。次いで、活性窒素種と関連するシャッタが閉鎖され、Siの供給源と関連するシャッタが開放されて、ステップ440において前もって形成されたホスト層の全表面の上に第2の不純物層が形成される。その後、方法400はステップ440に戻る。
超格子の所望の厚さまたは所望の層数が得られた場合、ステップ470で、膜形成プロセスを停止し、基材110及び超格子を備えた構造物を反応室から取り出す。例えば、材料供給源を非活性化し、反応室を冷却させた後、構造物を反応室から取り出す。
いくつかの実施形態では、ステップ430及び460において、不純物層130−nは、ドナー材料またはアクセプタ材料の単一原子層または単一層である。いくつかの実施形態では、不純物層130−nは、ドナー材料またはアクセプタ材料の少なくとも1層の単一層及び5層未満の単一層である。いくつかの実施形態では、不純物層は、ドナー材料またはアクセプタ材料の少なくとも1層の単一層及び2層以下の単一層である。
一例では、SiまたはMgの単原子層を形成して、超格子にn型導電性またはp型導電性をそれぞれ提供することができる。別の例では、不純物層は、Si(式中、x>0かつy>0)またはMg(p>0かつq>0)といった単結晶構造物の1〜5層の原子層などの不純物吸着原子の母材とすることができる。さらに別の例では、不純物層は、Si(AlGa1−xまたはMg(AlGa1−x(式中、x≧0、y≧0、u>0かつv≧0)の合金である。
いくつかの実施形態では、ホスト層120−n及び不純物層130−nは、成長方向に沿った実質的に金属極の極性または窒素極性などの、所定の結晶極性を有する。
いくつかの実施形態では、ホスト層120−n及び不純物層130−nは、不純物層によってホスト層に与えられた所定の歪みを有する。例えば、バッファ層及び基材と比較して、ホスト層が2軸圧縮または2軸引っ張りの状態になるように超格子を設計することができる。この場合、この2軸圧縮または2軸引っ張りは、不純物層によって引き起こされる。例えば、AlNホスト層及びSi不純物層を用いて形成されたn型超格子では、AlNホスト層内に2軸圧縮がもたらされる。
電子デバイス
別の態様によれば、本発明は、n型導電性を提供するn型超格子及びp型導電性を提供するp型超格子を備えた電子デバイスに属する。例えば、電子デバイスは、UV LEDまたはUV光検出器とすることができる。特に、電子デバイスは、150nm〜280nmの光波長範囲、より好ましくは190nm〜250nmの光波長範囲で動作するUV LEDとすることができる。
n型超格子は、ホスト層及びドナー不純物層を交互に備える。n型超格子のホスト層は、III族窒化金属半導体材料から実質的になり、ドナー不純物層は、対応するドナー材料から実質的になる。p型超格子は、ホスト層及びアクセプタ不純物層を交互に備える。p型超格子のホスト層は、III族窒化金属半導体材料から実質的になり、アクセプタ不純物層は、対応するアクセプタ材料から実質的になる。n型超格子及びp型超格子は上述の超格子115とすることができ、III族窒化金属半導体材料、ドナー材料及び/またはアクセプタ材料は、超格子115に関連して記載された材料とすることができる。
いくつかの実施形態では、n型超格子及びp型超格子はPN接合を形成する。他の実施形態では、電子デバイスは、n型超格子とp型超格子との間に真性領域をさらに備えて、PIN接合を形成する。ここで、用語「真性領域(intrinsic region)」は、慣例に従って使用されており、真性領域が常にほぼ純粋な半導体材料によって形成されていることを示唆するように意図されたものではない。しかしながら、いくつかの実施形態では、真性領域は、意図的にドープされていない、または純粋な1種または複数種の半導体材料(特に、ホスト層の1種または複数種の半導体材料)によって実質的に形成される。
好ましい実施形態では、電子デバイスは、ホモ接合デバイスとみなすことができるが、これは、同一のIII族窒化金属半導体材料が、電子デバイスの電気光学層の大部分または全てにわたって使用されるためである。同一のIII族窒化金属半導体材料が電子デバイスの電気光学層の大部分または全てにわたって使用されるため、屈折率は、電子デバイスのこれらの層にわたって同じである。
好ましい実施形態では、p型超格子及び/またはn型超格子は、当該p型超格子及び/またはn型超格子が、真性領域またはPN接合の空乏領域の光子放出波長または光子吸収波長に対して透過的となるような周期及び/またはデューティサイクルを有する。これにより、真性領域またはPN接合の空乏領域から発せられた、またはそれによって吸収された光が効率的にデバイスに出入りすることが可能となる。理想的には、空乏領域は、n型及びp型の超格子領域からそれぞれ注入された電子及び正孔が効率的に再結合することによって光の発生確率が最適となるように設計される。
図5は、本発明の一実施形態に係る電子デバイス500の断面図である。電子デバイス500はPINデバイスであり、基材510、バッファ領域520、n型超格子530、真性層540、及びp型超格子550を備える。本デバイスは、バッファ領域520、n型超格子530、真性層540、及びp型超格子550を基材510の上に順に形成することによって製造することができる。
基材510は厚さt4を有する。この厚さは、好ましい実施形態では、約300μm〜約1,000μmである。好ましい実施形態では、基材510の直径に比例するように厚さt4を選択して、基材の直径が大きくなるほど厚さt4が大きくなるようにする。
好ましい実施形態では、基材510は、電子デバイスの設計波長に対して実質的に透過的である。設計波長は、電子デバイス500がUV LEDの場合には電子デバイス500の発光波長とすることができ、または電子デバイス500がUV光検出器の場合には電子デバイス500の吸収波長とすることができる。好ましい実施形態では、発光波長または吸収波長は、150nm〜280nmであり、好ましくは190nm〜250nmである。例えば、基材510は、サファイアなどの、UV光に対して実質的に透過する材料によって形成することができる。好ましい実施形態では、基材の材料は、AlN若しくはGaNなどの天然のIII族金属窒化物材料、サファイア、酸化マグネシウム(MgO)若しくは酸化亜鉛(ZnO)などの金属酸化物材料、シリコン(Si)、炭化ケイ素(SiC)、フッ化カルシウム(CaF)、アモルファスガラス上の結晶性薄膜半導体、または金属上の薄膜結晶性半導体の1種から選択することができる。
代替的実施形態では、基材510は、電子デバイス500の設計波長に対して実質的に非透過性である。例えば、基材510は、Siなどの、UV光に対して実質的に非透過性の材料によって形成することができる。基材510は、実質的に絶縁性とすることができるか、または実質的に導電性とすることができる。例えば、基材510は、高レベルの導電率にまでドープされたSi(111)によって形成することができる。いくつかの実施形態では、光アクセスポートを、任意選択でマイクロマシン化するかエッチングして、商用のCMOS加工において日常的に使用される技術によるスルーホールを用いた効率的な光抽出が可能となるようにすることができる。
バッファ領域520は厚さt5を有する。この厚さは、好ましい実施形態では、約10nm〜約1μmであり、好ましくは100nm〜500nmである。n型超格子530に隣接する表面での欠陥密度を小さくするために、バッファ領域520を十分に厚く形成する。例えば、バッファ領域520の欠陥密度は、約10cm−3以下である。
好ましい実施形態では、バッファ領域520は、好ましくはバルク状材料として、AIN及び/またはGanから実質的になる。いくつかの実施形態では、バッファ領域は、AlGa1−xN(0≦x≦1)の組成を有する三元系バルク合金を含む。いくつかの実施形態では、バッファ領域は、(A1−x(式中、A及びBは、Al、In及びGaの少なくとも2種から選択される)の形式のIII族金属酸化物を含む。
いくつかの実施形態では、バッファ領域520は、テンプレート層の上に形成されたバッファ層を備える。この場合、バッファ層は、n型超格子530のホスト層532と同じIII族窒化金属半導体材料から実質的になり、p型超格子550及びテンプレート層はAlNから実質的になる。
代替的実施形態では、バッファ領域520は、ホスト層532のIII族窒化金属半導体材料と同等のバルク組成を有するAlN及びGaNの交互層によって形成された、短周期超格子などの超格子を備える。かかる超格子構造物を使用して、横方向の歪みエネルギーを導入して貫通転位を減少させることにより、バッファ領域520の欠陥密度をさらに低減することができる。
n型超格子530は、ホスト層532及びドナー不純物層534を交互に備える。ホスト層532は、III族窒化金属半導体材料(例えば、Al0.7Ga0.3N)から実質的になる。ドナー不純物層534は、対応するドナー材料(例えば、Si)から実質的になる。
p型超格子550は、ホスト層532及びアクセプタ不純物層552を交互に備える。p型超格子550のホスト層532は、n型超格子530のホスト層532と同じIII族窒化金属半導体材料から実質的になる。アクセプタ不純物層552は、対応するアクセプタ材料(例えば、Mg)から実質的になる。
n型超格子530は厚さt6を有し、p型超格子550は厚さt7を有する。これらの厚さは、厚さt1として上述した厚さにすることができる。厚さt6及びt7は、電子デバイス500の設計波長における光の寄生吸収を実質的に減少させるように選択することができる。例えば、Al0.7Ga0.3Nは、220nmの発光波長を有する。
n型超格子530の光学的厚さは、n型超格子530を形成するのに使用されるIII族窒化金属半導体材料の屈折率から求めることができる。光学的厚さは、電子デバイス500から光を効率的に抽出することができるように選択される。
いくつかの実施形態では、n型超格子530の厚さt6は、電子デバイス500に対するオーミック接点(図示せず)の形成を容易にするように選択される。いくつかの実施形態では、厚さt6を少なくとも約250nmとして、選択的なメサエッチングプロセスを用いたオーミック接点の作製を容易にする。
n型超格子530及びp型超格子550のホスト層532は、それぞれ厚さt9及び厚さt11を有する。これらの厚さは、厚さt2として上述した厚さにすることができる。ドナー不純物層534は厚さt10を有し、アクセプタ不純物層552は厚さt12を有する。これらの厚さは、厚さt3として上述した厚さにすることができる。
n型超格子530は周期d2を有し、p型超格子550は周期d3を有する。好ましい実施形態では、周期d2及び/または周期d3は、電子デバイス500の設計波長に基づいている。本実施形態では、周期d2及び周期d3は均一である。しかしながら、代替的実施形態では、周期d2及び/または周期d3を不均一にすることができる。周期d2及びd3は、周期d1として上述した周期にすることができる。
n型超格子530は、それぞれがホスト層532及びドナー不純物層534からなる複数の単位格子を有するものとみなすことができる。p型超格子530は、それぞれがホスト層532及びアクセプタ不純物層552からなる複数の単位格子を有するものとみなすことができる。超格子内の単位格子の周期及び/またはデューティサイクルを変えることにより、n型超格子530及びp型超格子550の光学的特性を選択することができる。本実施形態では、周期d2及び周期d3は同一である。しかしながら、代替的実施形態では、周期d2及び周期d3は異なっていてもよく、それによって真性領域540の両側で異なる光学的特性を選択することができる。
好ましい実施形態では、真性領域540は、電子デバイス500の活性領域である。ここで、n型超格子530からの電子とp型超格子550からの正孔とが再結合して光子が放出される。真性領域540は厚さt8を有する。この厚さは、好ましい実施形態では、500nm未満であり、好ましくは、発光波長の約半分または光波長の倍数である。真性領域540の厚さt8は、n型超格子530からの電子とp型超格子550からの正孔とが効率的に再結合できるように選択される。
好ましい実施形態では、真性領域540は、1種または複数種のIII族窒化金属半導体材料から実質的になる。例えば、真性領域540は、n型超格子及びp型超格子のホスト層532に使用されるIII族窒化金属半導体材料(例えば、220nmの発光波長を有するAl0.7Ga0.3N)からなることができる。いくつかの実施形態では、1種または複数種のIII族窒化金属半導体材料は、成長方向に沿って変化するバンドギャップを真性領域540が有するように構成される。
例えば、真性領域540は、純粋なIII族窒化金属半導体材料;水素(H)、酸素(O)、炭素(C)、希土類またはランタノイド金属の少なくとも1種から選択される少なくとも1種の結晶構造改質剤を含むIII族窒化金属半導体材料;及び意図的にドープされない(NID)III族窒化金属半導体材料の少なくとも1種を含むことができる。結晶構造改質剤により、材料品質を改善すること、発光波長を変えること、及び超格子の他の領域と比較して真性領域の固有の歪み状態を変えることのうちの少なくとも1つの所定の効果を得ることができる。
代替的実施形態では、真性領域540は不純物層を備える。不純物層は、真性領域の1種または複数種のIII族窒化金属半導体材料に対応するドナー材料;真性領域の1種または複数種のIII族窒化金属半導体材料に対応するアクセプタ材料;Si及びMgなどの真性領域の1種または複数種のIII族窒化金属半導体材料に対応するドナー材料及びアクセプタ材料を含む補償材料;またはGdなどの希土類金属から実質的になる。
いくつかの実施形態では、真性領域は、光再結合超格子を備える。例えば、真性領域540は、材料層[ホスト/Si/ホスト/Gd/ホスト/Mg]の繰り返し単位格子を備えた超格子を備えることができる。ここで、ホストは、ホスト層のIII族窒化金属半導体材料などのホスト半導体材料である。
いくつかの実施形態では、光再結合超格子は、ホスト半導体材料から実質的になるホスト層及び光学的に活性の不純物層を備える。不純物層は、例えば、三重イオン化状態で組み込まれたランタノイド種から選択される材料から実質的になる。したがって、光学再結合超格子内のランタノイド種は、光再結合超格子内に組み込まれたランタノイド原子に固有のものとして作られる4f殻電子の多準位系(manifold)を形成する。三重にイオン化され、原子的に結合されたランタノイド種の4f電子の多準位系は、実質的に光再結合超格子のホスト半導体材料のバンドギャップエネルギー内に電子エネルギースケールで埋め込まれる。
電子及び正孔は、n型超格子及びp型超格子から光再結合超格子にそれぞれ注入される。このとき、電子と正孔が再結合して、光再結合超格子の不純物層におけるランタノイド種の4f殻状態にエネルギーを伝達して、上記の4f殻状態を励起する。励起された4f殻状態が緩和することにより、高輝度かつ急激な発光が生じる。この発光は、光学的に透明なn型超格子及びp型超格子によって電子デバイス全体を透過する。
代替的実施形態では、図5に示した電子デバイス500から真性領域540が省略される。これらの実施形態では、p型超格子550は、n型超格子530の上に直接形成され、電子デバイスはホモ接合PNデバイスである。
図6は、図5に示した電子デバイス500の構造に基づくLEDデバイス600の一例の断面図である。LEDデバイス600は、基材610、バッファ領域620、n型超格子630、真性層640、p型超格子650、及びp型接点層660を備える。本デバイスは、バッファ領域620、n型超格子630、真性層640、p型超格子650、及びp型接点層660を基材610の上に順に形成することによって製造することができる。LEDデバイス600は、p型接点670及びn型接点680をも備える。p型接点670は、p型接点層660の上部に形成される。
p型接点670及びn型接点680は、既知のフォトリソグラフィプロセスを用いて形成される。n型接点680は、フォトリソグラフィプロセスを介して形成される。このとき、p型接点670、p型接点層660、p型超格子650、真性層640、及びn型超格子630のそれぞれの一部を除去して、n型超格子630の上に画定された領域を露出させるようにする。不活性化層685を形成して、n型超格子630、真性層640、p型超格子650、及びp型接点層660の露出された端部を覆うことにより、n形接点からバッファ領域620、n型超格子630、真性層640、p型超格子650、及びp型接点層660への望ましくない伝導経路が生じないようにする。好ましい実施形態では、不活性化層685は、n型超格子630及びp型超格子650内のホスト層のIII族窒化金属半導体材料よりも広いバンドギャップを有するワイドバンドギャップ材料からなる。
一実施形態では、基材610は、サファイアによって形成された透明な絶縁基板であり、p型接点層660は、高濃度にドープされたp型GaNによって形成される。p型接点層660の厚さは、一例では約25nm〜約200nmの間であり、別の例では約50nmである。p型接点670は、好ましくは反射性かつ導電性である。p型接点の一部は、190nm〜280nmの波長域で光反射作用が強くなるようにAlを用いて形成することができ、p型接点の一部は、オーミック接点として、光学的に反射しない材料によって形成することができる。好ましい実施形態では、n型接点は、窒化チタン(TiN)及び/またはアルミニウムによって形成される。不活性化層685は、酸化アルミニウム(Al)(式中、0<x≦2かつ0<y≦3)、または、電気絶縁性を有し、デバイス全体にわたって表面の漏れ損失を抑制する別の材料から実質的になる。
真性層640から発せられた光690は、基材610を通ってLEDデバイス600から縦方向に出て、さらに横方向にも出る。p型接点670が反射性を有するように設計することができるため、真性層640からp型超格子650を通って垂直方向に発せられた光690の一部を反射させ、反射光695として、基材610を通してLEDデバイス600から出すことができる。
電子デバイス500内の真性層640の位置は、以下で図7を参照して説明するように、電子デバイス500の設計波長に基づいて決めることができる。
図7は、LEDデバイス600及び光の波長の範囲内の真性領域640の位置の関数として、真性領域640内の透明基材610を介して見た光吸収の一例を示すプロット700である。本例では、真性領域640はAlNから実質的になり、真性領域640の位置は、基材610の上面から真性領域640の下面まで測定される。光は、基材610を通ってLEDデバイスに入る。この基材は、透明であり、サファイアから作られている。
本例では、p型超格子及びn型超格子のホスト層はAlNによって形成され、p型接点層660は非ドープGaNによって形成され、p型接点670は反射性であり、p型接点の少なくとも一部はAlによって形成される。
透明基材を通って入射した外部供給光の真性領域内での吸収は、基材を通じた真性領域から外部への発光と相互的な性質で相関する。したがって、ある波長での吸収が真性領域内で大きいほど、その波長の光が、LEDデバイスの真性領域から基材を通って外部へとより効率的に発せられる。
したがって、プロット700は、真性領域の縦位置及び電子デバイスから発せられた光の波長の関数として、電子デバイスの真性領域からの発光または当該真性領域内での光吸収を表している。真性層は、LEDデバイス内の電子−正孔再結合(electron−hole recombination:EHR)層である。各等高線は、波長及び位置に関連して、真性層による光吸収の度合いを定義するものである。各等高線に関連付けられた値は、任意単位である。等高線の値がより大きいほど、光吸収がより強くなる。
プロット700は、約220nmの波長を有する光が、真性領域が約65nmで配置されている場合には位置Aで最小限に吸収され、真性領域が約40nmで配置されている場合には位置Bで最大限に吸収されることを示している。従って、真性領域が40nmで配置されている場合は、真性領域が65nmに配置されている場合と比較して、220nmの波長の光がLEDデバイスから効率的に発せられることになる。これは、デバイスに形成された微小空洞内での干渉効果の直接的な結果によるものである。微小空洞は、n型超格子及びp型超格子、反射性接点、ならびに透明バッファ層及び基材によって形成される。バッファの厚さは、EHR領域の位置を最適にするのに重要な役割を果たす。提示された計算では、言及された材料に対する波長の関数として、完全な実数及び虚数の光学定数が使用される。上記の設計方法により、発光構造物の光抽出効率が向上する。
図8Aは、図4及び5に示した電子デバイス500及びLEDデバイス600に基づくLEDデバイス800の一例の断面図である。LEDデバイス800は、縦放射型のホモ接合PINダイオードである。LEDデバイス800は、基材810、バッファ領域820、n型超格子830、真性層840、p型超格子850、及びp型接点層860を備える。LEDデバイス800は、バッファ領域820、n型超格子830、真性層840、p型超格子850、及びp型接点層860を基材810の上に順に形成することによって製造することができる。LEDデバイス800は、p型接点870及びn型接点880をも備える。p型接点870は、p型接点層860の上部に形成される。
基材810は、Siから実質的になる非透過性の絶縁基板であり、p型接点870は、複数の開口872を備えた格子としてパターン化されている。真性領域840から発せられた光890は、開口872を通ってデバイスから発せられる。真性領域840から発せられた光890は、LEDデバイス800から横方向にも出る。「横に(Laterally)」または「横の(lateral)」は、実質的に層の平面に沿った方向を指すのに対し、「縦に(vertically)」または「縦の(vertical)」は、実質的に層の平面に直交するかまたはそれに垂直な方向を指す。
図8Bは、図8Aに示したLEDデバイス800に基づくLEDデバイス802の一例の断面図である。LEDデバイス802において、基材810は、非透過性の導電性基板である。例えば、かかる基材は、(発光波長が190〜280nmの範囲である場合には)高レベルの導電率にまで電気的にドープされたSiまたはGaNによって作ることができる。基材810の底部にはオーミック接点882が形成されており、n型接点880は省略されている。オーミック接点882は、基材810がn型の場合には、例えば、Alによって形成することができるか、または、基材810がp型の場合には、ニッケルまたはオスミウムなどの高仕事関数の金属によって形成することができる。基材810とバッファ領域820との間の接触抵抗は、基材810の凹所にオーミック金属のトレンチ状領域を設けて、さらに接触面積を増大させて熱抽出効率を向上させることにより、さらに改善することができる。
いくつかの実施形態では、基材810及びオーミック接点882は1つまたは複数の窓または開口を備えて、電子デバイスから光が出ることを可能にする。
図9は、LEDデバイス900の一例の断面図である。本例では、図8Bに示したLEDデバイス850を形成した後に、オーミック接点882の一部及び基材810の一部を除去して窓987を形成する。一例では、窓987は、フォトリソグラフィプロセスを用いて形成される。この場合、オーミック接点882の一部及び基材810の一部を除去して、バッファ層820の上に画定された領域を露出させるようにする。光890は、窓987及び開口872を通ってLEDデバイス900から発せられる。また、不活性化層885を通して光750が発せられる。いくつかの実施形態では、反射防止コーティングを窓987の裏側に形成して、光抽出または光結合を向上させることができる。
図10Aは、Al0.7Ga0.3Nから実質的になるホスト層及びSiから実質的になる19層のドナー不純物層を備えたn型超格子における伝導帯エネルギーのエネルギーバンド図1000である。
エネルギーバンド図1000は、n型超格子を通る距離zの関数として伝導帯1010を示している。各ドナー不純物層の厚さは1nmであり、各ドナー不純物層間の距離は5nmである。図1050から理解できるように、ドナー不純物層は、伝導帯1010のエネルギーの位置をフェルミエネルギーEFermiの方にシフトし、一連の19個のポテンシャル井戸1020を誘起する。
図10Bは、n型超格子における価電子帯エネルギーのエネルギーバンド図1050である。エネルギーバンド図1050は、n型超格子を通る距離zの関数として、結晶場分裂(CH)帯1060、重い正孔(HH)帯1070、及び軽い正孔(LH)帯1080を示している。図1050から理解できるように、ドナー不純物層は、価電子帯エネルギーの位置をシフトし、CH帯1060、HH帯1070、及びLH帯1080内に一連の19個のポテンシャル井戸1090を誘起する。n型超格子がn型であるため、フェルミエネルギーEFermiは伝導帯1010の中にあり、価電子帯の中にはない。
図10A及び図10Bの両方を再度参照すると、導電帯及び価電子帯に誘起されたポテンシャル井戸は、タイプIIバンド配列を形成しているとみなされる。すなわち、これらの各バンド内の局在的な電子の波動関数と正孔の波動関数とは、縦に整列していない。したがって、タイプIIバンド配列により、n型超格子及びp型超格子において、ホスト層単独の半導体材料の透過性よりもエネルギーの大きい光透過性が生じる。これにより、真性領域から光子生成による光が通過するのに必要とされる透過性がn型超格子及びp型超格子において得られる。
図11Aは、Al0.7Ga0.3Nから実質的になるホスト層及びMgから実質的になる19層のアクセプタ不純物層を備えた引っ張り歪みp型超格子における伝導帯エネルギーのエネルギーバンド図1100である。p型超格子は、引っ張り歪みを有し、緩和GaNバッファ層の上に蒸着されている。
エネルギーバンド図1100は、p型超格子を通る距離zの関数として伝導帯1110を示している。各アクセプタ不純物層の厚さは1nmであり、各アクセプタ不純物層間の距離は5nmである。アクセプタ不純物層は、伝導帯1110のエネルギーの位置をシフトし、一連の19個のポテンシャル井戸1120を誘起する。
図11Bは、引っ張り歪みp型超格子における価電子帯エネルギーのエネルギーバンド図1150である。エネルギーバンド図1150は、p型超格子を通る距離zの関数として、結晶場分裂(CH)帯1160、重い正孔(HH)帯1170、及び軽い正孔(LH)帯1180を示している。アクセプタ不純物層は、価電子帯エネルギーの位置をシフトし、CH帯1160、HH帯1170、及びLH帯1180内に一連の19個のポテンシャル井戸1190を誘起する。p型超格子がp型であるため、フェルミエネルギーEFermiは価電子帯の中にある。
図12Aは、Al0.7Ga0.3Nから実質的になるホスト層及びMgから実質的になる19層のアクセプタ不純物層を備えた圧縮歪みp型超格子における伝導帯エネルギーのエネルギーバンド図1200である。p型超格子は、圧縮歪みを有し、緩和AINバッファ層の上に蒸着されている。
エネルギーバンド図1200は、p型超格子を通る距離zの関数として伝導帯1210を示している。各アクセプタ不純物層の厚さは1nmであり、各アクセプタ不純物層間の距離は5nmである。これらの不純物層は、伝導帯1210のエネルギーの位置をシフトし、一連の19個のポテンシャル井戸1220を誘起する。
図12Bは、圧縮歪みp型超格子における価電子帯エネルギーのエネルギーバンド図1250である。エネルギーバンド図1250は、p型超格子を通る距離zの関数として、結晶場分裂(CH)帯1260、重い正孔(HH)帯1270、及び軽い正孔(LH)帯1280を示している。アクセプタ不純物層は、価電子帯エネルギーの位置をシフトし、CH帯1260、HH帯1270、及びLH帯1280内に一連の19個のポテンシャル井戸1290を誘起する。p型超格子がp型であるため、フェルミエネルギーEFermiは価電子帯の中にある。
図13Aは、図12Aに示したp型超格子における伝導帯1210と関連する19個の最低エネルギーの量子化された電子の波動関数のプロット1300である。プロット1300は、電子の波動関数のピークが、p型超格子を通る距離zの関数として、伝導帯1210に誘起されたポテンシャル井戸1220に局在化されることを示している。ピークは、ある場所で電子を発見する確率が高いことを表し、平坦域は、ある場所で電子を発見する確率が低いことを表す。
図13Bは、図12Bに示したp型超格子のCH帯1360と関連する19個の最低エネルギーの、量子化された正孔の波動関数のプロット1350である。プロット1350は、正孔の波動関数のピークが、p型超格子を通る距離zの関数として、CH帯1260に誘起されたポテンシャル井戸1290に局在化されることを示している。プロット1300に示した電子の波動関数とプロット1350に示した正孔の波動関数とを比較することにより、電子の波動関数が正孔の波動関数と整列していない、すなわち、電子のピーク分布が正孔のピーク分布と重なっていないことが示される。電子と正孔とが空間的に重なる確率が低いため、電子と正孔の再結合が減少し、p型超格子は設計波長に対して透過的となる。
図13A及び図13Bの超格子を再度参照すると、成長方向に沿った電子及び正孔の電子の波動関数は、それぞれ空間的に非局在化されている。これにより、不純物層間の結合が得られるため、超格子のp型導電率が向上する。不純物層内に閉じ込められたドーパント種の密度が極めて高いことにより、ホストのバンド構造に対するドーパントの活性化エネルギーEactが減少する。これにより、でp型領域及びn型領域が従来の均一にドープされたホスト半導体を備えるデバイスと比較して、デバイスの動作中、所与の基材温度に対して活性キャリア濃度が増加する。さらに、ドナー材料またはアクセプタ材料の不純物層間で波動関数が結合することにより、デバイスを介するキャリア輸送が改善される。
同様に、先に説明したn型超格子及び/またはp型超格子を備えたデバイスのいくつかの実施形態では、電子の波動関数のピークが、正孔の波動関数のピークと空間的に整列していない。
図10A〜図12Bは、緩和バッファ層の上に疑似構造成長(pseudomorphic growth)させたことによる、超格子内で生じた二軸歪みが、伝導帯及び価電子帯のプロファイルを変えることができることを示している。例えば、図12A〜図12Bを参照すると、基礎エネルギーギャップは圧縮歪みによって広がり、図11A及び図11Bを参照すると、基礎エネルギーギャップは、引っ張り歪みによって減少する。エネルギーギャップは、フェルミエネルギーEFermiに対するn=1の量子化エネルギー準位の相対位置に直接影響を及ぼす。例えば、p型超格子におけるn=1の量子化正孔準位とフェルミエネルギーEFermiとの間のエネルギーギャップが減少することを利用して、p型超格子内の活性ドープ濃度を高めることができる。すなわち、歪みを利用することにより、超格子内の活性ドーピング濃度を向上させることができる。
本明細書に記載された電子デバイスは、デバイスの真性層または活性領域からの発光を改善するという点で、従来のヘテロ接合UV LEDに勝る利点を有する。例えば、本発明の電子デバイスは、ホモ接合デバイスであるため、ヘテロ接合デバイスにおいて通常生じる内部分極場がない。
電子デバイスの設計波長に対して透過的となるように超格子を設計することにより、高レベルのn型またはp型導電率を実現しつつ、n型またはp型の半導体領域を介する発光を可能にすることができる。さらに、超格子の単位格子の周期及びデューティサイクルを変えることにより、超格子の電気的特性(例えば、キャリア濃度)及び光学的特性(例えば、設計波長に対する光透過性)を変えることができる。
本明細書に示した電子デバイスにおいて、n型超格子及びp型超格子、ならびに接点を入れ替えて、p型超格子を最初に成長させるようにしてもよいことを理解すべきである。しかしながら、最初にn型超格子を成長させる理由は、p型超格子よりもn型超格子を基材またはバッファ層の上で成長させる方が一般的に容易であるためである。
本明細書では、用語「超格子(superlattice)」は、2層以上の層を含む複数の反復する単位格子を備えた階層構造を指す。この場合、単位格子内の層の厚さが十分薄いため、隣接する単位格子の対応する層間で波動関数が有意に浸透し、それによって電子及び/または正孔の量子トンネリングが容易に起こり得るようになる。
本明細書におけるあらゆる従来技術への言及は、その従来技術が共通の一般知識の一部をなすという承認または任意の形の示唆とはみなされず、かつそのようにみなされるべきではない。
本明細書では、用語「comprise」、「comprises」、「comprising」または類似の用語は、非排他的包含を意味することを意図している。従って、列挙された要素を含むシステム、方法、または装置は、それらの要素のみを含むのではなく、列挙されない他の要素も適切に含み得る。

Claims (53)

  1. n型導電性を提供するn型超格子と、
    p型導電性を提供するp型超格子と、を備える電子デバイスであって、
    前記n型超格子が、ホスト層及びドナー不純物層を交互に備え、
    前記ホスト層が、III族窒化金属半導体材料から実質的になり、
    前記ドナー不純物層が、対応するドナー材料から実質的になり、
    前記p型超格子が、ホスト層及びアクセプタ不純物層を交互に備え、
    前記ホスト層が、前記III族窒化金属半導体材料から実質的になり、
    前記アクセプタ不純物層が、対応するアクセプタ材料から実質的になる、前記電子デバイス。
  2. 前記電子デバイスは紫外発光ダイオードまたは紫外光検出器である、請求項1に記載の電子デバイス。
  3. 前記n型超格子及び前記p型超格子がPN接合を形成する、請求項1に記載の電子デバイス。
  4. 前記n型超格子と前記p型超格子の間に1種または複数種のIII族窒化金属半導体材料を含む真性領域をさらに備えてPIN接合を形成する、請求項1に記載の電子デバイス。
  5. 前記真性領域が、成長方向に沿って変化するバンドギャップを有する、請求項4に記載の電子デバイス。
  6. 前記真性領域が、
    純粋なIII族窒化金属半導体材料、
    水素、酸素、炭素、希土類またはランタノイド金属の少なくとも1種から選択される少なくとも1種の前記結晶構造改質剤を含むIII族窒化金属半導体材料、及び
    意図的にドープされないIII族窒化金属半導体材料の1種から実質的になる、請求項4に記載の電子デバイス。
  7. 前記p型超格子または前記n型超格子は、前記p型超格子または前記n型超格子が前記真性領域の光子放出波長または光子吸収波長に対して透過的となるような周期またはデューティサイクルを有する、請求項4に記載の電子デバイス。
  8. 前記III族窒化金属半導体材料のIII族金属が、少なくとも約50モル%のAlを含む、請求項1に記載の電子デバイス。
  9. 前記III族窒化金属半導体材料が、
    窒化アルミニウム(AlN)、
    窒化アルミニウムガリウム(AlGa1−xN)(式中、0<x<1)、
    窒化アルミニウムインジウム(AlIn1−xN)(式中、0<x<1)、及び
    窒化アルミニウムガリウムインジウム(AlGaIn1−x−yN)(式中、0<x<1、0<y<1かつx+y<1)の少なくとも1種から選択される、請求項1に記載の電子デバイス。
  10. 前記ドナー材料がシリコン(Si)である、請求項1に記載の電子デバイス。
  11. 前記ドナー材料が、
    ゲルマニウム(Ge)、
    シリコンゲルマニウム(SiGe1−x)(式中、0<x<1)、
    結晶性窒化シリコン(Si)(式中、0<x<3かつ0<y<4)、
    結晶性窒化ゲルマニウム(Ge)(式中、0<x<3かつ0<y<4)、
    結晶性窒化シリコンアルミニウムガリウム(Si[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)、及び
    結晶性窒化ゲルマニウムアルミニウムガリウム(Ge[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)の少なくとも1種から選択される、請求項1に記載の電子デバイス。
  12. 前記アクセプタ材料がマグネシウム(Mg)である、請求項1に記載の電子デバイス。
  13. 前記アクセプタ材料が、
    亜鉛(Zn)、
    炭素(C)、
    結晶性窒化マグネシウム(Mg)(式中、x>0かつy>0)、
    結晶性窒化亜鉛(Zn)(式中、x>0かつy>0)、
    窒化マグネシウムアルミニウムガリウム(Mg[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)、及び
    窒化亜鉛アルミニウムガリウム(Zn[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)の少なくとも1種から選択される、請求項1に記載の電子デバイス。
  14. 各ホスト層が約1nm〜約25nmの厚さを有する、請求項1に記載の電子デバイス。
  15. 各ドナー不純物層または各アクセプタ不純物層が、約0.25nm〜約2nmの厚さを有する、請求項1に記載の電子デバイス。
  16. 各ドナー不純物層または各アクセプタ不純物層が、前記ドナー材料または前記アクセプタ材料の原子の単一層である、請求項1に記載の電子デバイス。
  17. 各ドナー不純物層または各アクセプタ不純物層の面内の前記ドナー材料または前記アクセプタ材料の原子間の平均間隔が1nm未満である、請求項16に記載の電子デバイス。
  18. 各ドナー不純物層または各アクセプタ不純物層の面内の前記ドナー材料または前記アクセプタ材料の原子間の平均間隔が0.1nm前後である、請求項16に記載の電子デバイス。
  19. 前記n型超格子に隣接するバッファ領域をさらに備え、前記バッファ領域が、AlN及び/またはGaNから実質的になり、かつ100nm〜500nmの厚さを有する、請求項1に記載の電子デバイス。
  20. 前記n型超格子に隣接するバッファ領域をさらに備え、前記バッファ領域が、前記III族窒化金属半導体材料と同等のバルク組成を有するAlN及びGaNの交互層を備えた超格子を備える、請求項1に記載の電子デバイス。
  21. 基材、及び
    前記n型超格子または前記p型超格子と前記基材との間に設けられたバッファ領域をさらに備える、請求項1に記載の電子デバイス。
  22. 前記n型超格子または前記p型超格子が、引っ張り歪みまたは圧縮歪みを有する、請求項1に記載の電子デバイス。
  23. 前記n型超格子または前記p型超格子が、電子の波動関数及び正孔の波動関数を有し、前記電子の波動関数のピークが、前記正孔の波動関数のピークと空間的に整列していない、請求項1に記載の電子デバイス。
  24. 前記p型超格子及び前記n型超格子はそれぞれ、少なくとも10層のホスト層及び少なくとも10層のドナー不純物層またはアクセプタ不純物層を備える、請求項1に記載の電子デバイス。
  25. 前記p型超格子の周期及び前記n型超格子の周期が均一である、請求項1に記載の電子デバイス。
  26. 前記p型超格子の周期及び前記n型超格子の周期が不均一である、請求項1に記載の電子デバイス。
  27. 前記ホスト層が、意図的にドープされないIII族窒化金属半導体材料を含む、請求項1に記載の電子デバイス。
  28. ホスト層及び不純物層を交互に備え、p型導電性またはn型導電性を提供する超格子であって、
    前記ホスト層が、半導体材料から実質的になり、
    前記不純物層が、対応するドナー材料またはアクセプタ材料から実質的になる、前記超格子。
  29. 前記ドナー材料または前記アクセプタ材料が、元素の周期表のランタノイド系列内の1種または複数種の原子種を含む、請求項28に記載の超格子。
  30. 前記ドナー材料または前記アクセプタ材料が、多数のガドリニウム(Gd)を含む、請求項28に記載の超格子。
  31. 前記ドナー材料または前記アクセプタ材料が、式L(式中、Lは少なくとも1種のランタノイド原子であり、Nは窒素であり、0<x≦3かつ0<y≦2である)を有する結晶性窒化ランタノイド組成物から選択される、請求項28に記載の超格子。
  32. 前記ドナー材料または前記アクセプタ材料が、窒化ガドリニウム(Gd)(式中、0<x≦3かつ0<y≦2)である、請求項31に記載の超格子。
  33. 前記ホスト層が互いに同等の厚さを有する、または、前記不純物層が互いに同等の厚さを有する、請求項28に記載の超格子。
  34. 後続のホスト層が実質的に異なる厚さを有する、または、後続の不純物層が実質的に異なる厚さを有する、請求項28に記載の超格子。
  35. 前記不純物層がそれぞれ、単一層の少なくとも半分及び5層未満の単一層の厚さを有する、請求項28に記載の超格子。
  36. 前記不純物層がそれぞれ、少なくとも1層の単一層及び2層以下の単一層の厚さを有する、請求項28に記載の超格子。
  37. 前記不純物層がそれぞれ六方晶網面を形成し、前記ホスト層がウルツ鉱結晶構造を有する、請求項36に記載の超格子。
  38. 前記半導体材料がシリセンまたはグラフェンである、請求項37に記載の超格子。
  39. 後続の不純物層が、前記ドナー材料または前記アクセプタ材料の原子によって誘起された前記電子ポテンシャル井戸の中の前記電子の波動関数または前記正孔の波動関数が空間的に重なるような距離だけ離される、請求項28に記載の超格子。
  40. 前記不純物層が、ドナー不純物層とアクセプタ不純物層との間で交互に連続する、請求項28の超格子。
  41. 膜形成プロセスによるp型超格子またはn型超格子の作製方法であって、
    a.反応室に基材を装填するステップと、
    b.前記基材を膜形成温度にまで加熱するステップと、
    c.III族窒化金属半導体材料から実質的になるホスト層を前記基材の上に形成するステップと、
    d.第1の窒素終端表面を前記ホスト層の上に形成するステップと、
    e.前記第1の窒素終端表面に、対応するドナー材料またはアクセプタ材料から実質的になる不純物層を形成するステップと、
    f.前記不純物層の上に窒素層を形成して、第2の窒素終端表面を形成するステップと、
    g.前記第2の窒素終端表面に、前記III族窒化金属半導体材料から実質的になるホスト層を形成するステップと、
    h.前記超格子が所望の厚さに到達するかまたは所望の層数を備えるまで、ステップ(d)〜(g)を繰り返すステップと、を含む前記方法。
  42. 前記半導体材料が、
    窒化アルミニウム(AlN)、
    窒化アルミニウムガリウム(AlGa1−xN)(式中、0<x<1)、
    窒化アルミニウムインジウム(AlIn1−xN)(式中、0<x<1)、及び
    窒化アルミニウムガリウムインジウム(AlGaIn1−x−yN)(式中、0<x<1、0<y<1かつx+y<1)の少なくとも1種から選択される、請求項41に記載の方法。
  43. 前記ドナー材料がシリコン(Si)である、請求項41に記載の方法。
  44. 前記ドナー材料が、
    ゲルマニウム(Ge)、
    シリコンゲルマニウム(SiGe1−x)(式中、0<x<1)、
    結晶性窒化シリコン(Si)(式中、0<x<3かつ0<y<4)、
    結晶性窒化ゲルマニウム(Ge)(式中、0<x<3かつ0<y<4)、
    結晶性窒化シリコンアルミニウムガリウム(Si[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)、及び
    結晶性窒化ゲルマニウムアルミニウムガリウム(Ge[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)の少なくとも1種から選択される、請求項41に記載の方法。
  45. 前記アクセプタ材料がマグネシウム(Mg)である、請求項41に記載の方法。
  46. 前記アクセプタ材料が、
    亜鉛(Zn)、
    炭素(C)、
    結晶性窒化マグネシウム(Mg)(式中、x>0かつy>0)、
    結晶性窒化亜鉛(Zn)(式中、x>0かつy>0)、
    窒化マグネシウムアルミニウムガリウム(Mg[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)、及び
    窒化亜鉛アルミニウムガリウム(Zn[AlGa1−y)(式中、u>0、x>0、0<y<1、z>0かつv>0)の少なくとも1種から選択される、請求項41に記載の方法。
  47. ステップ(d)〜(g)を繰り返す前記ステップが、前記超格子が前記所望の層数に到達するまで行われ、
    前記所望の層数が、少なくとも10層のホスト層及び少なくとも10層の不純物層である、請求項41に記載の方法。
  48. 前記膜形成プロセスが、真空蒸着プロセス、分子線エピタキシプロセスまたは気相蒸着プロセスである、請求項41に記載の方法。
  49. 前記膜形成温度が、約500℃〜約850℃である、請求項41に記載の方法。
  50. 前記所望の厚さが、約50nm〜約5μmの間である、請求項41に記載の方法。
  51. 前記反応室は、前記超格子の電子的性質または構造的性質に影響を与えないように、水素(H)、酸素(O)及び炭素(C)の種が十分に欠乏している、請求項41に記載の方法。
  52. 励起された分子状窒素種を用いて窒素終端表面を調製するために成長を中断させることを含む、請求項41に記載の方法。
  53. 前記ホスト層及び前記不純物層が、成長方向に沿った実質的に金属極の極性または前記成長方向に沿った窒素極性を有する、請求項41に記載の方法。
JP2016569627A 2014-05-27 2015-04-30 n型超格子及びp型超格子を備える電子デバイス Active JP6986349B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021024285A JP2021100129A (ja) 2014-05-27 2021-02-18 n型超格子及びp型超格子を備える電子デバイス

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
AU2014902009 2014-05-27
AU2014902009A AU2014902009A0 (en) 2014-05-27 N-type and p-type superlattices and fabrication thereof
AU2014902010A AU2014902010A0 (en) 2014-05-27 Electronic devices comprising n-type and p-type superlattices
AU2014902010 2014-05-27
PCT/IB2015/053179 WO2015181656A1 (en) 2014-05-27 2015-04-30 Electronic devices comprising n-type and p-type superlattices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021024285A Division JP2021100129A (ja) 2014-05-27 2021-02-18 n型超格子及びp型超格子を備える電子デバイス

Publications (2)

Publication Number Publication Date
JP2017517151A true JP2017517151A (ja) 2017-06-22
JP6986349B2 JP6986349B2 (ja) 2021-12-22

Family

ID=54698186

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016569627A Active JP6986349B2 (ja) 2014-05-27 2015-04-30 n型超格子及びp型超格子を備える電子デバイス
JP2021024285A Pending JP2021100129A (ja) 2014-05-27 2021-02-18 n型超格子及びp型超格子を備える電子デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021024285A Pending JP2021100129A (ja) 2014-05-27 2021-02-18 n型超格子及びp型超格子を備える電子デバイス

Country Status (6)

Country Link
US (3) US9685587B2 (ja)
JP (2) JP6986349B2 (ja)
KR (1) KR102427203B1 (ja)
CN (1) CN106415854B (ja)
TW (1) TWI654755B (ja)
WO (1) WO2015181656A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188272A (ja) * 2018-03-30 2020-11-19 国立大学法人茨城大学 フォトダイオードおよび光感応デバイス

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd 半導体構造と超格子とを用いた高度電子デバイス
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd n型超格子及びp型超格子を備える電子デバイス
WO2017200845A1 (en) 2016-05-20 2017-11-23 Lumileds Llc Method of forming a p-type layer for a light emitting device
CN106206884B (zh) * 2016-09-26 2018-10-12 湘能华磊光电股份有限公司 Led外延p层生长方法
DE102017107918A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Halbleiterchip
US10056477B1 (en) * 2017-05-24 2018-08-21 Palo Alto Research Center Incorporated Nitride heterojunction bipolar transistor with polarization-assisted alloy hole-doped short-period superlattice emitter or collector layers
US10541341B2 (en) * 2017-06-08 2020-01-21 Sumitomo Electric Industries, Ltd. Semiconductor light receiving device having a type—II superlattice
US10516076B2 (en) * 2018-02-01 2019-12-24 Silanna UV Technologies Pte Ltd Dislocation filter for semiconductor devices
WO2019193487A1 (en) 2018-04-06 2019-10-10 Silanna UV Technologies Pte Ltd Semiconductor structure with chirp layer
US10811498B2 (en) 2018-08-30 2020-10-20 Atomera Incorporated Method for making superlattice structures with reduced defect densities
US10566191B1 (en) * 2018-08-30 2020-02-18 Atomera Incorporated Semiconductor device including superlattice structures with reduced defect densities
CN109473511B (zh) * 2018-09-12 2020-07-07 华灿光电(苏州)有限公司 一种氮化镓基发光二极管外延片及其生长方法
US11695093B2 (en) 2018-11-21 2023-07-04 Analog Devices, Inc. Superlattice photodetector/light emitting diode
US11462658B2 (en) 2019-08-16 2022-10-04 Silanna UV Technologies Pte Ltd Impact ionization light-emitting diodes
CN110611003B (zh) * 2019-08-16 2022-04-08 中山大学 一种n型AlGaN半导体材料及其外延制备方法
CN116722063B (zh) * 2023-08-10 2023-10-31 太原国科半导体光电研究院有限公司 一种平面结构超晶格红外探测器及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
JP2003045900A (ja) * 2001-05-25 2003-02-14 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2005526384A (ja) * 2002-03-25 2005-09-02 クリー インコーポレイテッド ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
WO2006013698A1 (ja) * 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
JP2008526014A (ja) * 2004-12-23 2008-07-17 エルジー イノテック カンパニー リミテッド 窒化物半導体発光素子及びその製造方法
JP2008526015A (ja) * 2004-12-23 2008-07-17 エルジー イノテック カンパニー リミテッド 窒化物半導体発行素子及びその製造方法
JP2011228646A (ja) * 2010-03-31 2011-11-10 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
JP2012243807A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US20130048939A1 (en) * 2011-08-22 2013-02-28 Invenlux Limited Light emitting device having group iii-nitride current spreading layer doped with transition metal or comprising transition metal nitride

Family Cites Families (155)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US732956A (en) 1901-08-12 1903-07-07 Charlie C Palmer Regulating means for self-feeders and band-cutters.
JPS6027692A (ja) 1983-07-25 1985-02-12 Ulvac Corp インプロセスモニタ可能な気相エピタキシヤル成長用化学反応装置
US4972246A (en) 1988-03-22 1990-11-20 International Business Machines Corp. Effective narrow band gap base transistor
US5248890A (en) * 1989-05-13 1993-09-28 Forschungszentrum Julich Gmbh Valance specific lanthanide doped optoelectronic metal fluoride semiconductor device
US5060030A (en) * 1990-07-18 1991-10-22 Raytheon Company Pseudomorphic HEMT having strained compensation layer
KR960004594B1 (ko) * 1993-03-17 1996-04-09 엘지전자주식회사 적외선 광 검출기
JP3445653B2 (ja) 1994-03-23 2003-09-08 士郎 酒井 発光素子
US5932899A (en) 1996-08-23 1999-08-03 Trustees Of Boston University Semiconductor having enhanced acceptor activation
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3220977B2 (ja) 1997-05-07 2001-10-22 日亜化学工業株式会社 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法。
DE69835216T2 (de) 1997-07-25 2007-05-31 Nichia Corp., Anan Halbleitervorrichtung aus einer nitridverbindung
US6593589B1 (en) 1998-01-30 2003-07-15 The University Of New Mexico Semiconductor nitride structures
KR100611352B1 (ko) 1998-03-12 2006-09-27 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP2000244070A (ja) 1999-02-19 2000-09-08 Sony Corp 半導体装置および半導体発光素子
WO2000058999A2 (en) 1999-03-26 2000-10-05 Matsushita Electric Industrial Co., Ltd. Semiconductor structures having a strain compensated layer and method of fabrication
JP4423699B2 (ja) 1999-05-27 2010-03-03 ソニー株式会社 半導体レーザ素子及びその作製方法
KR20010029852A (ko) 1999-06-30 2001-04-16 도다 다다히데 Ⅲ족 질화물계 화합물 반도체 소자 및 그 제조방법
US6515313B1 (en) 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
JP3950604B2 (ja) 1999-12-28 2007-08-01 日本オプネクスト株式会社 半導体レーザ装置、半導体レーザアレー装置及び光伝送装置
JP5145617B2 (ja) 2000-07-03 2013-02-20 日亜化学工業株式会社 n型窒化物半導体積層体およびそれを用いる半導体素子
JP3963068B2 (ja) 2000-07-19 2007-08-22 豊田合成株式会社 Iii族窒化物系化合物半導体素子の製造方法
JP2002208755A (ja) 2000-11-13 2002-07-26 Fuji Xerox Co Ltd 面発光型半導体レーザ
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US20020149033A1 (en) 2001-04-12 2002-10-17 Michael Wojtowicz GaN HBT superlattice base structure
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US7015515B2 (en) 2001-06-08 2006-03-21 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device having a superlattice structure
JP2003163373A (ja) 2001-11-26 2003-06-06 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
US6921924B2 (en) 2003-06-18 2005-07-26 United Epitaxy Company, Ltd Semiconductor light-emitting device
US6995389B2 (en) 2003-06-18 2006-02-07 Lumileds Lighting, U.S., Llc Heterostructures for III-nitride light emitting devices
KR100580623B1 (ko) 2003-08-04 2006-05-16 삼성전자주식회사 초격자 구조의 반도체층을 갖는 반도체 소자 및 그 제조방법
US20050156183A1 (en) 2003-10-06 2005-07-21 Tzong-Liang Tsai Light-emitting device having reflecting layer formed under electrode
JP2005150531A (ja) 2003-11-18 2005-06-09 Nec Compound Semiconductor Devices Ltd 半導体装置
US7901994B2 (en) 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
US7042018B2 (en) 2004-09-22 2006-05-09 Formosa Epitaxy Incorporation Structure of GaN light-emitting diode
JP2006108585A (ja) 2004-10-08 2006-04-20 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
JP5308661B2 (ja) 2005-02-10 2013-10-09 日本カーリット株式会社 色素増感型太陽電池用の触媒電極、及びそれを備えた色素増感型太陽電池
US7812366B1 (en) 2005-03-18 2010-10-12 The United States Of America As Represented By The Secretary Of The Army Ultraviolet light emitting AlGaN composition, and ultraviolet light emitting device containing same
US7265374B2 (en) 2005-06-10 2007-09-04 Arima Computer Corporation Light emitting semiconductor device
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
CN101336489B (zh) 2005-12-02 2012-07-18 海利安特斯有限公司 光伏电池
TW200733379A (en) * 2005-12-22 2007-09-01 Mears R J Llc Electronic device including a poled superlattice having a net electrical dipole moment
JP5244614B2 (ja) 2005-12-27 2013-07-24 三星ディスプレイ株式會社 Iii族窒化物系発光素子
JP3863174B2 (ja) 2006-05-08 2006-12-27 東芝電子エンジニアリング株式会社 発光装置
JP4172505B2 (ja) * 2006-06-29 2008-10-29 住友電気工業株式会社 面発光型半導体素子及び面発光型半導体素子の製造方法
US7807917B2 (en) 2006-07-26 2010-10-05 Translucent, Inc. Thermoelectric and pyroelectric energy conversion devices
US20080054248A1 (en) 2006-09-06 2008-03-06 Chua Christopher L Variable period variable composition supperlattice and devices including same
KR20080026882A (ko) * 2006-09-21 2008-03-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
EP2087507A4 (en) 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
US7769066B2 (en) 2006-11-15 2010-08-03 Cree, Inc. Laser diode and method for fabricating same
KR100862497B1 (ko) 2006-12-26 2008-10-08 삼성전기주식회사 질화물 반도체 소자
CN101578715A (zh) 2007-01-16 2009-11-11 昭和电工株式会社 Ⅲ族氮化物化合物半导体元件及其制造方法、ⅲ族氮化物化合物半导体发光元件及其制造方法和灯
JP2009123718A (ja) 2007-01-16 2009-06-04 Showa Denko Kk Iii族窒化物化合物半導体素子及びその製造方法、iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
CN101652832B (zh) 2007-01-26 2011-06-22 晶体公司 厚的赝晶氮化物外延层
US7880161B2 (en) 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP2008235574A (ja) 2007-03-20 2008-10-02 Sumitomo Electric Ind Ltd 面発光半導体レーザ
EP1976031A3 (en) 2007-03-29 2010-09-08 Seoul Opto Device Co., Ltd. Light emitting diode having well and/or barrier layers with superlattice structure
US8686396B2 (en) 2007-05-08 2014-04-01 Nitek, Inc. Non-polar ultraviolet light emitting device and method for fabricating same
US8030684B2 (en) 2007-07-18 2011-10-04 Jds Uniphase Corporation Mesa-type photodetectors with lateral diffusion junctions
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
KR101438808B1 (ko) * 2007-10-08 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN101447536A (zh) 2007-11-26 2009-06-03 鸿富锦精密工业(深圳)有限公司 固态发光元件
JP5353113B2 (ja) 2008-01-29 2013-11-27 豊田合成株式会社 Iii族窒化物系化合物半導体の製造方法
JP2009277882A (ja) 2008-05-14 2009-11-26 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
US9331240B2 (en) 2008-06-06 2016-05-03 University Of South Carolina Utlraviolet light emitting devices and methods of fabrication
TWI413279B (zh) 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
US8000366B2 (en) 2008-11-21 2011-08-16 Palo Alto Research Center Incorporated Laser diode with high indium active layer and lattice matched cladding layer
KR101102079B1 (ko) * 2009-04-08 2012-01-04 한국화학연구원 카바졸이 함유된 전도성 고분자 및 그를 이용한 유기 광기전력 장치
WO2010131451A1 (ja) 2009-05-11 2010-11-18 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
DE102009034359A1 (de) 2009-07-17 2011-02-17 Forschungsverbund Berlin E.V. P-Kontakt und Leuchtdiode für den ultravioletten Spektralbereich
JP4681684B1 (ja) * 2009-08-24 2011-05-11 Dowaエレクトロニクス株式会社 窒化物半導体素子およびその製造方法
KR101173072B1 (ko) 2009-08-27 2012-08-13 한국산업기술대학교산학협력단 경사진 기판 상의 고품질 비극성/반극성 반도체 소자 및 그 제조 방법
JP2010021576A (ja) * 2009-10-19 2010-01-28 Ricoh Co Ltd 半導体装置の製造方法
JP5526712B2 (ja) 2009-11-05 2014-06-18 豊田合成株式会社 半導体発光素子
US9287442B2 (en) 2009-12-04 2016-03-15 Sensor Electronic Technology, Inc. Semiconductor material doping
US9368580B2 (en) 2009-12-04 2016-06-14 Sensor Electronic Technology, Inc. Semiconductor material doping
US8835998B2 (en) 2009-12-14 2014-09-16 University Of Notre Dame Du Lac Compositionally graded heterojunction semiconductor device and method of making same
US8604461B2 (en) * 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8357924B2 (en) 2010-01-05 2013-01-22 Seoul Opto Device Co., Ltd. Light emitting diode and method of fabricating the same
US9412901B2 (en) 2010-01-08 2016-08-09 Sensor Electronic Technology, Inc. Superlattice structure
JP2011146575A (ja) 2010-01-15 2011-07-28 Nec Corp 偏光制御発光素子とその製造方法
US8138494B2 (en) * 2010-01-27 2012-03-20 Chang Gung University GaN series light-emitting diode structure
US8575592B2 (en) * 2010-02-03 2013-11-05 Cree, Inc. Group III nitride based light emitting diode structures with multiple quantum well structures having varying well thicknesses
KR101007136B1 (ko) 2010-02-18 2011-01-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101420037B1 (ko) 2010-03-01 2014-07-15 도와 일렉트로닉스 가부시키가이샤 반도체 소자 및 그 제조 방법
JP2011181762A (ja) 2010-03-02 2011-09-15 Tohoku Univ 半導体装置の製造方法
JP5706102B2 (ja) 2010-05-07 2015-04-22 ローム株式会社 窒化物半導体素子
US8927959B2 (en) 2010-06-18 2015-01-06 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US9478699B2 (en) 2010-08-26 2016-10-25 The Ohio State University Nanoscale emitters with polarization grading
JP5904734B2 (ja) * 2010-09-16 2016-04-20 三星電子株式会社Samsung Electronics Co.,Ltd. グラフェン発光素子及びその製造方法
WO2012058584A1 (en) 2010-10-29 2012-05-03 The Regents Of The University Of California Strain compensated short-period superlattices on semipolar or nonpolar gan for defect reduction and stress engineering
US20120201264A1 (en) 2010-12-08 2012-08-09 Shatalov Maxim S Light emitting device with varying barriers
JP2012146847A (ja) 2011-01-13 2012-08-02 Sharp Corp 窒化物半導体発光素子および半導体光学装置
CN102117869B (zh) 2011-01-21 2013-12-11 厦门市三安光电科技有限公司 一种剥离发光二极管衬底的方法
JP5648510B2 (ja) * 2011-02-04 2015-01-07 豊田合成株式会社 Iii族窒化物半導体発光素子の製造方法
US8633468B2 (en) 2011-02-11 2014-01-21 Sensor Electronic Technology, Inc. Light emitting device with dislocation bending structure
WO2012138414A1 (en) 2011-04-06 2012-10-11 Versatilis Llc Optoelectronic device containing at least one active device layer having a wurtzite crystal structure, and methods of making same
JP2014516214A (ja) 2011-06-10 2014-07-07 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高放出強度および低効率ドループ半極性青色発光ダイオード
US8686397B2 (en) 2011-06-10 2014-04-01 The Regents Of The University Of California Low droop light emitting diode structure on gallium nitride semipolar substrates
US9337387B2 (en) 2011-06-15 2016-05-10 Sensor Electronic Technology, Inc. Emitting device with improved extraction
US20130026480A1 (en) 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8916906B2 (en) 2011-07-29 2014-12-23 Kabushiki Kaisha Toshiba Boron-containing buffer layer for growing gallium nitride on silicon
JP5881222B2 (ja) 2011-08-09 2016-03-09 創光科学株式会社 窒化物半導体紫外線発光素子及び窒化物半導体紫外線発光素子の製造方法
US9385271B2 (en) 2011-08-11 2016-07-05 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US20130043459A1 (en) 2011-08-19 2013-02-21 Svt Associates, Inc. Long Wavelength Infrared Superlattice
US20130043458A1 (en) * 2011-08-19 2013-02-21 Svt Associates, Inc. Long Wavelength Infrared Superlattice
EP2755227B1 (en) 2011-09-05 2017-07-12 Nippon Telegraph And Telephone Corporation Nitride semiconductor structure and method of preparing same
US9287455B2 (en) 2011-09-22 2016-03-15 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US8791450B2 (en) * 2011-09-22 2014-07-29 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US20130082274A1 (en) 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
KR101568624B1 (ko) 2011-09-30 2015-11-11 소코 가가쿠 가부시키가이샤 질화물 반도체 소자 및 그 제조 방법
US9252329B2 (en) 2011-10-04 2016-02-02 Palo Alto Research Center Incorporated Ultraviolet light emitting devices having compressively strained light emitting layer for enhanced light extraction
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
JP5238865B2 (ja) 2011-10-11 2013-07-17 株式会社東芝 半導体発光素子
JP5988568B2 (ja) 2011-11-14 2016-09-07 Dowaエレクトロニクス株式会社 半導体発光素子およびその製造方法
US9337301B2 (en) 2011-12-21 2016-05-10 Massachusetts Institute Of Technology Aluminum nitride based semiconductor devices
US8723189B1 (en) 2012-01-06 2014-05-13 Trustees Of Boston University Ultraviolet light emitting diode structures and methods of manufacturing the same
CN102569484A (zh) 2012-02-08 2012-07-11 中国科学院半导体研究所 InAs/GaSb二类超晶格红外探测器
CN102534764A (zh) 2012-02-17 2012-07-04 中国科学院半导体研究所 Ⅱ类超晶格窄光谱红外光电探测器材料的外延生长方法
KR102130488B1 (ko) 2012-02-23 2020-07-07 센서 일렉트로닉 테크놀로지, 인크 반도체에 대한 오믹 접촉부
US20130221320A1 (en) 2012-02-27 2013-08-29 Tsmc Solid State Lighting Ltd. Led with embedded doped current blocking layer
JP2013214700A (ja) 2012-03-07 2013-10-17 Toshiba Corp 半導体発光素子
US9396933B2 (en) 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
US20130320296A1 (en) * 2012-06-05 2013-12-05 Epistar Corporation Light emitting device with qcse-reversed and qcse-free multi quantum well structure
KR101669641B1 (ko) 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
WO2014011964A1 (en) 2012-07-12 2014-01-16 Sensor Electronic Technology, Inc. Metallic contact for optoelectronic semiconductor device
JP6120204B2 (ja) 2012-09-06 2017-04-26 パナソニック株式会社 エピタキシャルウェハ及びその製造方法、紫外発光デバイス
DE112013003887T5 (de) 2012-09-07 2015-05-07 Seoul Viosys Co., Ltd. Leuchtdiodenarray auf Wafer-Ebene
US9401452B2 (en) 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
KR102059030B1 (ko) 2012-09-24 2019-12-24 엘지이노텍 주식회사 자외선 발광 소자
JP5853921B2 (ja) 2012-09-26 2016-02-09 豊田合成株式会社 Iii族窒化物半導体発光素子およびその製造方法
US9112103B1 (en) 2013-03-11 2015-08-18 Rayvio Corporation Backside transparent substrate roughening for UV light emitting diode
CN102945902B (zh) 2012-12-11 2014-12-17 东南大学 一种光子晶体结构的发光二极管及其应用
KR102027301B1 (ko) 2012-12-14 2019-10-01 서울바이오시스 주식회사 광추출 효율이 향상된 발광다이오드
US9312428B2 (en) 2013-01-09 2016-04-12 Sensor Electronic Technology, Inc. Light emitting heterostructure with partially relaxed semiconductor layer
WO2014110197A1 (en) 2013-01-09 2014-07-17 Sensor Electronic Technology, Inc. Ultraviolet reflective rough adhesive contact
US9331244B2 (en) 2013-02-25 2016-05-03 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
JP6275817B2 (ja) 2013-03-15 2018-02-07 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 仮像電子及び光学電子装置に対する平面コンタクト
US8896008B2 (en) 2013-04-23 2014-11-25 Cree, Inc. Light emitting diodes having group III nitride surface features defined by a mask and crystal planes
RU2589449C1 (ru) 2013-04-30 2016-07-10 Соко Кагаку Ко., Лтд. Излучающий ультрафиолетовое излучение прибор
EP2992562A4 (en) 2013-05-01 2017-02-15 Sensor Electronic Technology Inc. Stress relieving semiconductor layer
US9281441B2 (en) 2013-05-23 2016-03-08 Sensor Electronic Technology, Inc. Semiconductor layer including compositional inhomogeneities
JP6192378B2 (ja) 2013-06-18 2017-09-06 学校法人 名城大学 窒化物半導体発光素子
US9368582B2 (en) 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
US9240517B2 (en) 2014-02-21 2016-01-19 Osram Sylvania Inc. Strain relief superlattices and optoelectronic devices including the same
US9412902B2 (en) 2014-02-22 2016-08-09 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
US9318650B2 (en) 2014-03-13 2016-04-19 Qingdao Jason Electric Co., Ltd. Light-emitting device with heavily doped active-region and method for manufacturing the same
JP2017510997A (ja) 2014-04-07 2017-04-13 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 紫外線発光デバイスおよび方法
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd 半導体構造と超格子とを用いた高度電子デバイス
JP6986349B2 (ja) * 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd n型超格子及びp型超格子を備える電子デバイス
KR102320790B1 (ko) 2014-07-25 2021-11-03 서울바이오시스 주식회사 자외선 발광 다이오드 및 그 제조 방법
CN105450842A (zh) 2014-09-25 2016-03-30 紫岳科技有限公司 紫外光源及其方法
US9246311B1 (en) 2014-11-06 2016-01-26 Soraa Laser Diode, Inc. Method of manufacture for an ultraviolet laser diode
US9444224B2 (en) 2014-12-08 2016-09-13 Palo Alto Research Center Incorporated Nitride laser diode with engineered non-uniform alloy composition in the n-cladding layer
US9455300B1 (en) 2015-03-02 2016-09-27 Rayvio Corporation Pixel array of ultraviolet light emitting devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266355B1 (en) * 1997-09-12 2001-07-24 Sdl, Inc. Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
JP2003045900A (ja) * 2001-05-25 2003-02-14 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2005526384A (ja) * 2002-03-25 2005-09-02 クリー インコーポレイテッド ドープiii−v族窒化物材料、ならびにそれを含む超小型電子デバイスおよびデバイス前駆体構造
WO2006013698A1 (ja) * 2004-08-02 2006-02-09 Nec Corporation 窒化物半導体素子、及びその製造方法
JP2008526014A (ja) * 2004-12-23 2008-07-17 エルジー イノテック カンパニー リミテッド 窒化物半導体発光素子及びその製造方法
JP2008526015A (ja) * 2004-12-23 2008-07-17 エルジー イノテック カンパニー リミテッド 窒化物半導体発行素子及びその製造方法
JP2011228646A (ja) * 2010-03-31 2011-11-10 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子
JP2012243807A (ja) * 2011-05-16 2012-12-10 Toshiba Corp 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US20130048939A1 (en) * 2011-08-22 2013-02-28 Invenlux Limited Light emitting device having group iii-nitride current spreading layer doped with transition metal or comprising transition metal nitride

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188272A (ja) * 2018-03-30 2020-11-19 国立大学法人茨城大学 フォトダイオードおよび光感応デバイス

Also Published As

Publication number Publication date
CN106415854B (zh) 2019-10-01
KR20170010371A (ko) 2017-01-31
JP2021100129A (ja) 2021-07-01
US20170263809A1 (en) 2017-09-14
US20160163920A1 (en) 2016-06-09
JP6986349B2 (ja) 2021-12-22
US10128404B2 (en) 2018-11-13
WO2015181656A1 (en) 2015-12-03
US9685587B2 (en) 2017-06-20
TW201603264A (zh) 2016-01-16
CN106415854A (zh) 2017-02-15
TWI654755B (zh) 2019-03-21
KR102427203B1 (ko) 2022-07-29
US20190088817A1 (en) 2019-03-21
US10475954B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
US10475954B2 (en) Electronic devices comprising n-type and p-type superlattices
JP7022736B2 (ja) 半導体構造と超格子とを用いた高度電子デバイス
US10475956B2 (en) Optoelectronic device
US9184344B2 (en) Lighting-emitting device with nanostructured layer and method for fabricating the same
US20130270514A1 (en) Low resistance bidirectional junctions in wide bandgap semiconductor materials
US20180076354A1 (en) Ultraviolet light emitting diodes with tunnel junction
US20140225059A1 (en) LED with Improved Injection Efficiency
US11862750B2 (en) Optoelectronic device
CN102064471A (zh) 一种氮化镓基半导体激光器及其制作方法
GB2425652A (en) A semiconductor light-emitting device
KR101369155B1 (ko) 반도체 발광 디바이스
EP4369427A1 (en) P-type tunneling-based ohmic contact and method of its fabrication
JP5545272B2 (ja) Iii族窒化物半導体発光素子
KR101502780B1 (ko) 고효율 발광 다이오드 에피구조
Islam Ultra-thin quantum structures for deep ultraviolet photonic devices
JP2005333159A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200316

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200316

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200324

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200331

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200515

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200519

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200908

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210413

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210805

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211005

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211102

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6986349

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150