JP5732140B2 - 窒化物半導体素子及びその製造方法 - Google Patents

窒化物半導体素子及びその製造方法 Download PDF

Info

Publication number
JP5732140B2
JP5732140B2 JP2013535762A JP2013535762A JP5732140B2 JP 5732140 B2 JP5732140 B2 JP 5732140B2 JP 2013535762 A JP2013535762 A JP 2013535762A JP 2013535762 A JP2013535762 A JP 2013535762A JP 5732140 B2 JP5732140 B2 JP 5732140B2
Authority
JP
Japan
Prior art keywords
layer
electrode
nitride semiconductor
semiconductor device
type algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013535762A
Other languages
English (en)
Other versions
JPWO2013046419A1 (ja
Inventor
紀隆 丹羽
紀隆 丹羽
哲彦 稲津
哲彦 稲津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soko Kagaku Co Ltd
Original Assignee
Soko Kagaku Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soko Kagaku Co Ltd filed Critical Soko Kagaku Co Ltd
Publication of JPWO2013046419A1 publication Critical patent/JPWO2013046419A1/ja
Application granted granted Critical
Publication of JP5732140B2 publication Critical patent/JP5732140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、窒化物半導体素子及びその製造方法に関し、特に、発光ダイオード、レーザダイオード等に利用される発光中心波長が約３６５ｎｍ以下の窒化物半導体発光素子及びその製造方法に関し、更に詳しくは、素子に用いるｎ電極とｐ電極の電極構造に関する。
従来から、ＬＥＤ（発光ダイオード）や半導体レーザ等の窒化物半導体発光素子は、サファイア等の基板上にエピタキシャル成長により複数の窒化物半導体層からなる発光素子構造を形成したものが多数存在する。窒化物半導体層は、一般式Ａｌ１−ｘ−ｙＧａｘＩｎｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表される。
発光素子構造は、ｎ型窒化物半導体層とｐ型窒化物半導体層との間に、単一量子井戸構造（ＳＱＷ：Ｓｉｎｇｌｅ−Ｑｕａｎｔｕｍ−Ｗｅｌｌ）或いは多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ−Ｗｅｌｌ）の窒化物半導体層よりなる活性層が挟まれたダブルへテロ構造を有している。活性層がＡｌＧａＮ系半導体層の場合、ＡｌＮモル分率（Ａｌ組成比とも言う）を調整することにより、バンドギャップエネルギを、ＧａＮとＡｌＮが取り得るバンドギャップエネルギ（約３．４ｅＶと約６．２ｅＶ）を夫々下限及び上限とする範囲内で調整でき、発光波長が約２００ｎｍから約３６５ｎｍまでの紫外線発光素子が得られる。具体的には、ｐ型窒化物半導体層からｎ型窒化物半導体層に向けて順方向電流を流すことで、活性層において上記バンドギャップエネルギに応じた発光が生じる。
当該順方向電流を外部から供給するために、ｐ型窒化物半導体層上にはｐ電極が、ｎ型窒化物半導体層上にはｎ電極が、夫々設けられている。図１０に、一般的な発光ダイオードの素子構造を模式的に示す。図１０に示す発光ダイオードは、サファイア基板等の上に窒化物半導体層を堆積して形成されたテンプレート１００上に、ｎ型窒化物半導体層１０１、活性層１０２、ｐ型窒化物半導体層１０３を順番に堆積し、ｐ型窒化物半導体層１０３と活性層１０２の一部を、ｎ型窒化物半導体層１０１が露出するまでエッチング除去し、ｎ型窒化物半導体層１０１の露出面にｎ電極１０４を、ｐ型窒化物半導体層１０３の表面にｐ電極１０５を夫々形成して構成される。
活性層がＡｌＧａＮ系半導体層の場合、活性層を挟むｎ型窒化物半導体層とｐ型窒化物半導体層は、活性層より高ＡｌＮモル分率のＡｌＧａＮ系半導体層で構成される。そのため、ｎ電極及びｐ電極を夫々２層以上の積層構造とし、下層側を、夫々ｎ型ＡｌＧａＮ系半導体層及びｐ型ＡｌＧａＮ系半導体層とオーミック接触可能な金属層で形成し、上層側を、Ａｕワイヤ等によるワイヤボンディングを可能にすべくＡｕ層で形成することが、一般的に行われている。一例として、ｎ電極として、下層側からＴｉ／Ａｌ／Ｔｉ／Ａｕの４層構造、ｐ電極として、下層側からＮｉ／Ａｕの２層構造のものが使用されている。ここで、活性層からの発光を裏面側から出射させる場合に、ｎ電極にＡｌを含有させることで、裏面側の界面から活性層側に向けて反射した光をｎ電極で裏面側に向けて再反射させることにより、発光素子の外部量子効率を改善させることができる。
通常、上記ｎ電極及びｐ電極は、夫々堆積及びパターニング後に、下層側の金属層とｎ型またはｐ型のＡｌＧａＮ系半導体層との間のオーミック接続を良好に形成するため、アニーリング或いはシンタリングと呼ばれる熱処理が行われる。しかしながら、当該熱処理により、下層側の金属層と上層側のＡｕとの間で合金化が生じ、各電極の表面にＡｕ以外の合金化した金属が露出し表面状態が劣化するため、ワイヤボンディング等ができなくなる場合があり、特に、熱処理温度が高温の場合に当該劣化が顕著である。
そこで、各電極表面の熱処理による劣化対策として、各電極表面の上にＡｕ層を再形成するために、Ｎｉ等の接着層とＡｕ層を堆積してパターニングすることが行われていた。しかしながら、当該対策では、成膜工程が増えるため、製造コストが高くなるという問題がある。そこで、下記の特許文献１では、下層側のＡｌ層の表面に、Ａｌより高融点の金属からなるバリアメタル層を設け、Ａｕ層とＡｌ層をバリアメタル層で分離することで、下層側のＡｌ及びＴｉと上層側のＡｕとの合金化を防止することが提案されている。
特開２００５−３５４０４０号公報
発光波長が３６５ｎｍより短波長の紫外線発光素子の場合、活性層のバンドギャップエネルギがＧａＮのバンドギャップエネルギ以上となり、活性層を挟むｎ型窒化物半導体層とｐ型窒化物半導体層を構成するＡｌＧａＮ系半導体層のバンドギャップエネルギは、活性層より大きく設定される。このため、活性層を挟むｎ型窒化物半導体層とｐ型窒化物半導体層を構成するＡｌＧａＮ系半導体層のＡｌＮモル分率として概ね２０％以上が必要となる。
図１に、ｎ型ＡｌｘＧａ１−ｘＮ層上に形成したｎ電極（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ：最下層がＴｉ、最上層がＡｕ）とｎ型ＡｌＧａＮ層との接触抵抗ρＣ（単位：Ωｃｍ２）と熱処理温度Ｔ（単位：℃）の関係を、ｎ型ＡｌＧａＮ層のＡｌＮモル分率ｘが、０％、２５％、４０％、６０％の４通りについて測定した結果を示す。図１に示す各ポイントは、同じＡｌＮモル分率の同じ熱処理温度で処理した複数のサンプルの接触抵抗の平均値をプロットしたもので、破線で示す曲線は、各ポイントの変化の傾向を便宜的に示すものである。尚、接触抵抗の測定は、公知のＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）法により行った。熱処理温度は４５０℃〜１０００℃の範囲内に設定した。
図１の測定結果より、各ＡｌＮモル分率ｘにおいて、接触抵抗ρＣが低下し、最低値またはその近傍値となる熱処理温度Ｔの範囲があり、ＡｌＮモル分率ｘが小さい程、当該範囲が広く且つ低温域に分布し、大きい程、当該範囲が狭く且つ高温域に移動することが分かる。また、熱処理温度Ｔが当該温度範囲を超えて上昇すると接触抵抗ρＣが上昇し、また、熱処理温度Ｔが当該温度範囲より低下した場合も接触抵抗ρＣが上昇し、熱処理温度Ｔが低下し過ぎると、オーミック接触が形成されなくなる。また、図１には示していないが、ＡｌＮモル分率ｘが０．６以上になると、接触抵抗ρＣのバラツキが増大するため、安定的に低い接触抵抗ρＣを得るには、より高温での熱処理が必要となる。
従って、発光波長が３６５ｎｍより短波長の紫外線発光素子の場合、低い接触抵抗でｎ電極をｎ型ＡｌＧａＮ層上に形成するには、概ね６００℃以上の熱処理が必要で、発光波長が短くなると、つまり、ＡｌＮモル分率ｘが大きくなると、更に高温での熱処理が必要となる。
次に、図２に、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの４層構造のｎ電極における最上層のＡｕと下層側金属との合金化と熱処理温度の関係を示す。図２（ａ）は、熱処理を行わない基準サンプルの電極表面の写真であり、図２（ｂ）〜（ｈ）は、夫々、熱処理温度が、４５０℃、６００℃、６５０℃、７００℃、７５０℃、８００℃、９００℃での各熱処理サンプルの電極表面の写真である。尚、ｎ電極の各層の膜厚は、下層側より１０ｎｍ／１００ｎｍ／５０ｎｍ／１００ｎｍであり、熱処理時間及び処理チャンバー内の雰囲気は、１２０秒と窒素雰囲気である。図２に示す画像は、カラー写真をモノクローム且つ２値化した画像であるが、熱処理温度が６００℃以上では、基準サンプルと比較して表面の明度が明るくなっており、Ａｕの合金化が生じており、電極表面にボンディングが可能な程度のＡｕが残存していない状態であることが分かる。実際に同じ条件で熱処理したｎ電極に対してワイヤボンディングを試みた結果、ワイヤボンディングができなかったことを確認している。
次に、図３に、Ｎｉ／Ａｕの２層構造のｐ電極における最上層のＡｕと下層側のＮｉとの合金化と熱処理温度の関係を示す。図３（ａ）は、熱処理を行わない基準サンプルの電極表面の写真であり、図３（ｂ）は、熱処理温度が４５０℃での熱処理サンプルの電極表面の写真である。尚、ｐ電極の各層の膜厚は、下層側より６０ｎｍ／５０ｎｍであり、熱処理時間及び処理チャンバー内の雰囲気は、１２０秒と空気である。図３に示す画像は、カラー写真をモノクローム且つ２値化した画像であるが、熱処理温度が４５０℃において、基準サンプルと比較して表面の明度が明るくなっており、Ａｕの合金化が生じており、電極表面にボンディングが可能な程度のＡｕが残存していない状態であることが分かる。実際に同じ条件で熱処理したｐ電極に対してワイヤボンディングを試みた結果、ワイヤボンディングができなかったことを確認している。
以上の図２及び図３に示す結果と、特許文献１に開示の内容を対比すると、上記の４層構造のｎ電極及び２層構造のｐ電極は、何れも最上層のＡｕの下にＡｌよりも高融点のＴｉまたはＮｉを備えているのも拘わらず、Ａｕとの合金化が生じているので、特許文献１において提案されているＡｌより高融点の金属からなるバリアメタル層を設けるだけでは、Ａｕの合金化を十分に抑制できないことが分かる。
以上より、発光波長が３６５ｎｍより短波長の紫外線発光素子の場合、ｎ電極においては６００℃以上の熱処理が必要となるため、ｎ電極とｐ電極の各熱処理後にＡｕ層を各電極上に再度形成し、その後は熱処理を行わないという上述の電極形成方法が最も確実な解決策と考えられるが、当該方法では、電極形成に掛かる工数が増加し、Ａｕの消費量も増加するため、製造コストが高騰するという問題がある。
本発明は、上述の問題点に鑑みてなされたものであり、その目的は、窒化物半導体素子において、ｎ電極及びｐ電極表面におけるＡｕの合金化を防止することにある。
上記課題を解決するために、本発明は、下地構造部と、前記下地構造部上に形成された、少なくともｎ型ＡｌＧａＮ系半導体層とｐ型ＡｌＧａＮ系半導体層を有する素子構造部と、前記ｎ型ＡｌＧａＮ系半導体層上に形成されたｎ電極と、前記ｐ型ＡｌＧａＮ系半導体層上に形成されたｐ電極と、を備えてなり、前記ｎ型ＡｌＧａＮ系半導体層のＡｌＮモル分率が２０％以上であり、前記ｎ電極が、ｎ電極コンタクト部と、前記ｎ電極コンタクト部上に形成されたｎ電極パッド部とからなり、前記ｎ電極コンタクト部が、１層以上の金属層で構成され、前記ｐ電極の積層構造と前記ｎ電極パッド部の積層構造が、全く同じ積層構造であり、最上層にＡｕ層を有し、前記最上層より下側に導電性の金属酸化物からなるＡｕの拡散を防止するＡｕ拡散防止層を有する２層以上の共通積層構造であることを特徴とする窒化物半導体素子を提供する。
尚、本発明では、ＡｌＧａＮ系半導体は、一般式ＡｌｘＧａ１−ｘＮ（ｘはＡｌＮモル分率、０≦ｘ≦１）で表わされる３元（または２元）加工物を基本とし、そのバンドギャップエネルギがＧａＮ（ｘ＝０）とＡｌＮ（ｘ＝１）のバンドギャップエネルギ（約３．４ｅＶと約６．２ｅＶ）を下限及び上限とする範囲内の３族窒化物半導体であり、当該バンドギャップエネルギに関する条件を満たす限りにおいて、微量のＩｎが含有されている場合も含まれる。
上記特徴の窒化物半導体素子によれば、ｎ電極が、ｎ電極コンタクト部とｎ電極パッド部で形成され、ｐ電極がｎ電極パッド部と共通の積層構造を有するため、ｎ電極とｐ電極を、ｎ型ＡｌＧａＮ系半導体層上にｎ電極コンタクト部を堆積及びパターニングし、アニール処理した後に、ｐ電極をｐ型ＡｌＧａＮ系半導体層上に、ｎ電極パッド部をｎ電極コンタクト部上に、夫々同時に堆積及びパターニングし、アニール処理して形成することができる。そして、当該共通積層構造がＡｕ拡散防止層を有するため、ｐ電極とｎ電極パッド部の形成時の熱処理においてＡｕの合金化が防止できる。つまり、従来のｐ電極とｎ電極を個別に堆積及びパターニングし、アニール処理して形成する方法と比べて工数を増加させることなく、Ａｕの合金化を防止できる。また、Ａｕ拡散防止層は、特許文献１で使用されるバリアメタル層とは異なり、金属酸化物からなり金属と酸素が結合して安定状態にあるため、Ａｕ拡散防止層の金属とＡｕが結合することが困難となり、Ａｕの拡散を防止できるため、Ａｕ拡散防止層より下層側の金属とＡｕとの合金化を防止できる。
更に、上記特徴の窒化物半導体素子は、前記ｎ電極コンタクト部が、Ａｌを含むことがより好ましい。Ａｌは熱処理により下地層のｎ型ＡｌＧａＮ系半導体層内に拡散することで、ｎ電極コンタクト部とｎ型ＡｌＧａＮ系半導体層の間で良好なオーミック接触が実現できる。また、窒化物半導体素子が紫外線発光素子であり、フリップチップ実装を用いる裏面出射型の発光素子である場合には、裏面で素子内部に向けて反射した発光を再度、ｎ電極で裏面側に反射させることができ、発光素子の外部量子効率が向上する。
更に、上記特徴の窒化物半導体素子は、前記Ａｕ拡散防止層が、ＩＴＯ層であることがより好ましい。
更に、上記特徴の窒化物半導体素子は、前記ｎ電極コンタクト部が、Ａｕを含まないことがより好ましい。これにより、ｎ電極形成に掛かるＡｕの消費量を節減できる。
更に、上記特徴の窒化物半導体素子は、前記共通積層構造の最上層である前記Ａｕ層と前記Ａｕ拡散防止層の間に、前記Ａｕ層と前記Ａｕ拡散防止層を接着させるための導電性接着層が設けられ、前記導電性接着層の膜厚が前記Ａｕ層の膜厚の２分の１以下であることがより好ましい。これにより、Ａｕ層とＡｕ拡散防止層間の接着性が良好でない場合において、Ａｕ層の剥離を防止できる。また、導電性接着層の膜厚がＡｕ層の膜厚の２分の１以下であることで、Ａｕ層と導電性接着層がある程度合金化しても、Ａｕ拡散防止層より下層側へのＡｕの拡散が防止されているので、それ以上はＡｕの侵食が進行しないため、電極表面のＡｕ層はボンディング可能な状態を維持できる。
上記特徴の窒化物半導体素子は、前記素子構造部が、前記ｎ型ＡｌＧａＮ系半導体層と前記ｐ型ＡｌＧａＮ系半導体層の間に、ＡｌＧａＮ系半導体層を有する活性層を備えた発光素子構造部であることを更に特徴とする。
更に、上記課題を解決するために、本発明は、上記特徴の窒化物半導体素子の製造方法であって、前記下地構造部を形成する工程と、前記発光素子構造部を形成する工程と、前記ｎ電極コンタクト部を構成する金属層を堆積及びパターニングして、前記ｎ型ＡｌＧａＮ系半導体層上に前記ｎ電極コンタクト部を形成した後に、第１のアニール処理を施す工程と、前記共通積層構造を構成する多層膜を堆積及びパターニングして、前記ｎ電極コンタクト部上に前記ｎ電極パッド部を、前記ｐ型ＡｌＧａＮ系半導体層上に前記ｐ電極を同時に形成した後に、第２のアニール処理を施す工程と、有することを特徴とする窒化物半導体素子の製造方法を提供する。
上記特徴の窒化物半導体素子の製造方法によれば、ｐ電極とｎ電極パッド部の共通積層構造がＡｕの拡散を防止するＡｕ拡散防止層を有するため、ｐ電極とｎ電極パッド部の形成時の第２のアニール処理時にＡｕが拡散して合金化するのが防止できる。つまり、従来のｐ電極とｎ電極を個別に堆積及びパターニングし、アニール処理して形成する方法と比べて工数を増加させることなく、Ａｕの合金化を防止できる。
更に、ｎ電極の形成過程におけるｎ電極パッド部の形成時に、ｐ電極を同時に形成することができるため、従来のｐ電極とｎ電極を夫々個別に形成する場合と比較して工程数を増加することなく、上述のＡｕの合金化防止を達成できる。
更に、上記特徴の窒化物半導体素子の製造方法は、前記第２のアニール処理の処理温度が前記第１のアニール処理の処理温度より低温であることがより好ましい。これにより、第２のアニール処理の影響を排除して、ｎ電極コンタクト部とｎ型ＡｌＧａＮ系半導体層間の接触抵抗を最小化するためのｎ型ＡｌＧａＮ系半導体層のＡｌＮモル分率に応じた最適な温度で第１のアニール処理を施すことができる。
更に、上記特徴の窒化物半導体素子の製造方法は、前記第１のアニール処理の処理温度が７００℃以上１０００℃以下であることがより好ましい。
更に、上記特徴の窒化物半導体素子の製造方法は、前記第２のアニール処理の処理温度が４００℃以上６００℃以下であることが好ましい。
ｎ型ＡｌＧａＮ層上に形成したｎ電極とｎ型ＡｌＧａＮ層との接触抵抗と熱処理温度Ｔとｎ型ＡｌＧａＮ層のＡｌＮモル分率との間の関係の測定結果を示す特性図である。 Ｔｉ／Ａｌ／Ｔｉ／Ａｕの４層構造のｎ電極の熱処理温度と表面性状の関係を示す電極表面写真である。 Ｎｉ／Ａｕの２層構造のｐ電極の熱処理温度と表面性状の関係を示す電極表面写真である。 本発明に係る窒化物半導体素子の一実施形態における積層構造を模式的に示す断面図である。 本発明に係る窒化物半導体素子の一実施形態における平面視パターンを模式的に示す平面図である。 本発明に係る窒化物半導体素子の一実施形態におけるｐ電極及びｎ電極の電極構造を模式的に示す断面図である。 ＩＴＯ層がＡｕ拡散防止層として機能することの実証実験結果を示す図である。 本発明に係る窒化物半導体素子の一実施形態におけるｐ電極とｎ電極の概略の形成方法を示す工程図である。 ボンディング実証実験に使用した２つの比較例のｐ電極及びｎ電極の電極構造を模式的に示す断面図である。 一般的な発光ダイオードの概略素子構造を模式的に示す断面図である。
本発明に係る窒化物半導体素子の実施の形態につき、図面に基づいて説明する。尚、以下の説明で使用する図面では、説明の理解の容易のために、要部を強調して発明内容を模式的に示しているため、各部の寸法比は必ずしも実際の素子と同じ寸法比とはなっていない。以下、本実施形態では、本発明に係る窒化物半導体素子が、紫外線発光素子であって、更に発光ダイオードである場合を想定して説明する。以下の説明では、本発明に係る窒化物半導体素子を「発光素子」と略称する。
図４に示すように、本実施形態の発光素子１は、サファイア基板２上にＡｌＮ層３とＡｌＧａＮ層４を成長させた基板をテンプレート５（下地構造部に相当）として用い、当該テンプレート５上に、ｎ型ＡｌＧａＮからなるｎ型クラッド層６、活性層７、Ａｌモル分率が活性層７より大きいｐ型ＡｌＧａＮの電子ブロック層８、ｐ型ＡｌＧａＮのｐ型クラッド層９、ｐ型ＧａＮのｐ型コンタクト層１０を順番に積層した積層構造を有している。ｎ型クラッド層６より上部の活性層７、電子ブロック層８、ｐ型クラッド層９、ｐ型コンタクト層１０の一部が、ｎ型クラッド層６の一部表面が露出するまで反応性イオンエッチング等により除去され、ｎ型クラッド層６上の第１領域Ｒ１にｎ型クラッド層６からｐ型コンタクト層１０までの発光素子構造部１１が形成されている。活性層７は、一例として、膜厚１０ｎｍのｎ型ＡｌＧａＮのバリア層７ａと膜厚３．５ｎｍのＡｌＧａＮの井戸層７ｂからなる単層の量子井戸構造となっている。活性層７は、下側層と上側層にＡｌモル分率の大きいｎ型及びｐ型ＡｌＧａＮ層で挟持されるダブルヘテロジャンクション構造であれば良く、また、上記単層の量子井戸構造を多層化した多重量子井戸構造であっても良い。更に、ｐ型コンタクト層１０の表面に、ｐ電極１２が、ｎ型クラッド層６の第１領域Ｒ１以外の第２領域Ｒ２の表面の一部に、ｎ電極１３が形成されている。
各ＡｌＧａＮ層は、有機金属化合物気相成長（ＭＯＶＰＥ）法、或いは、分子線エピタキシ（ＭＢＥ）法等の周知のエピタキシャル成長法により形成されており、ｎ型層のドナー不純物として、例えばＳｉ、ｐ型層のアクセプタ不純物として、例えばＭｇを使用している。尚、導電型を明記していないＡｌＮ層及びＡｌＧａＮ層は、不純物注入されないアンドープ層である。また、ｎ型ＡｌＧａＮ層及び活性層のＡｌＮモル分率は、一例として、ＡｌＧａＮ層４、ｎ型クラッド層６及び電子ブロック層８が２０％以上１００％以下、活性層７が０％以上８０％以下となっている。本実施形態では、発光素子１のピーク発光波長は、２２３ｎｍ以上３６５ｎｍ以下となる場合を想定する。本実施形態では、井戸層７ｂからの発光をサファイア基板２側から取り出す裏面出射型の発光素子を想定しているため、ＡｌＧａＮ層４のＡｌＮモル分率は、井戸層７ｂより大きく設定する必要があり、一例として、ＡｌＧａＮ層４とｎ型クラッド層６のＡｌＮモル分率を同じに設定する。尚、ＡｌＧａＮ層４のＡｌＮモル分率をｎ型クラッド層６より大きくしても良い。
活性層７以外の発光素子構造部の各ＡｌＧａＮ層の膜厚は、例えば、ｎ型クラッド層６が２０００ｎｍ、電子ブロック層８が２ｎｍ、ｐ型クラッド層９が５４０ｎｍ、ｐ型コンタクト層１０が２００ｎｍである。また、テンプレート５については、ＡｌＮ層３の膜厚は、２２００ｎｍ以上６６００ｎｍ以下、より好ましくは、３０００ｎｍ以上６０００ｎｍ以下に設定するのが好ましく、ＡｌＧａＮ層４の膜厚は、例えば、２００ｎｍ以上３００ｎｍ以下の範囲に設定する。尚、本実施形態では、ＡｌＧａＮ層４上に同じＡｌＧａＮ層のｎ型クラッド層６が形成されるため、ＡｌＧａＮ層４の導電型はアンドープ層ではなくｎ型層であっても良く、ＡｌＧａＮ層４をｎ型クラッド層６と一体化して、テンプレート５をＡｌＮ層３だけで構成しても良い。
図５に、発光素子１の平面視パターンの一例を示す。図５は、ｐ電極１２及びｎ電極１３が形成される前の第１領域Ｒ１と第２領域Ｒ２を示す。一例として、ｐ電極１２は第１領域Ｒ１のほぼ全面に、ｎ電極１３は第２領域Ｒ２のほぼ全面に、夫々形成される。また、後述する実施例に使用した発光素子１のチップサイズは縦横夫々８００μｍであり、第１領域Ｒ１の面積は約１６８０００μｍ２である。尚、図４に示す第１領域Ｒ１は、図５に示す第１領域Ｒ１の一部である。
本実施形態では、後述するように、ｐ電極１２とｎ電極１３の積層構造に特徴があり、ｐ型ＡｌＧａＮ層上にｐ電極１２が形成され、ｎ型ＡｌＧａＮ層上にｎ電極１３が形成され、紫外線発光素子として機能する素子構造である限りにおいて、テンプレート５及び発光素子構造部１１の構造及び各層の膜厚や組成等は、適宜変更可能である。
次に、ｐ電極１２とｎ電極１３の積層構造について、図６を参照して説明する。図６（ａ）はｎ電極１３の積層構造を示し、図６（ｂ）はｐ電極１２の積層構造を示している。本実施形態では、ｎ電極１３は、ｎ電極コンタクト部１３ａとｎ電極パッド部１３ｂの２段構造となっており、ｎ電極パッド部１３ｂとｐ電極１２が全く同じ積層構造（共通積層構造）を有している点を第１の特徴としている。更に、ｎ電極コンタクト部１３ａが１層以上の金属層からなり、ｎ電極パッド部１３ｂとｐ電極１２が、最上層にボンディング用のＡｕ層１４を有し、Ａｕ層１４の下層側に、導電性の金属酸化物からなるＡｕの拡散を防止するＡｕ拡散防止層１５を有する点を第２の特徴としている。
更に、本実施形態では、ｎ電極コンタクト部１３ａの好適な一例として、下層側からＴｉ／Ａｌ／Ｔｉ、膜厚が１０ｎｍ／１００ｎｍ／５０ｎｍの３層構造を採用している。また、ｎ電極パッド部１３ｂとｐ電極１２の好適な一例として、下層側からＮｉ／ＩＴＯ／Ｎｉ／Ａｕ、膜厚が６０ｎｍ／１００ｎｍ／１０ｎｍ／２００ｎｍの４層構造（共通積層構造）を採用している。ここで、ＩＴＯ（酸化インジウムスズ）がＡｕ拡散防止層１５に相当する。Ａｕ拡散防止層１５は、ＩＴＯ以外に、ＺｎＯやＮｉＯ等の他の導電性金属酸化物も使用可能である。
上記好適な一例の共通積層構造１２，１３ｂでは、ｐ電極１２となる場合にｐ型コンタクト層１０と良好にオーミック接触可能な金属として、最下層にＮｉ層１６を使用している。Ａｕ拡散防止層１５が、ｐ型コンタクト層１０と良好にオーミック接触可能な場合には、最下層のＮｉ層１６を省略しても良い。Ａｕ拡散防止層１５がＩＴＯ層の場合、最下層のＮｉ層１６は省略できる。
また、ＩＴＯ層１５上のＮｉ層１７は、Ａｕ層１４とＩＴＯ層１５間の接着性を確保するための接着層として機能し、従って、膜厚は数ｎｍ程度あれば十分であり、本実施形態では１０ｎｍとしている。接着層としてのＮｉ層１７は、膜厚が大きくなるとＡｕ層１４と合金化するので、厚くてもＡｕ層１４の膜厚の２分の１以下に抑えるのが好ましい。尚、Ａｕ拡散防止層１５とＡｕ層１４間の密着性が良好な場合は、当該接着層としてのＮｉ層１７は省略しても良い。
ｎ電極コンタクト部１３ａは、上記３層構造以外にも、Ｔｉ／Ａｌの２層構造、或いは、Ａｌだけの単層構造であっても良い。具体的には、ｎ電極コンタクト部１３ａは、Ａｌを含有し、Ａｕを含有しない構造が好ましい。
次に、ＩＴＯ層１５がＡｕ拡散防止層として機能することの実証実験の結果を説明する。本実証実験では、以下の３つの金属多層膜サンプル（サンプル＃１〜＃３）を準備し、ＲＴＡ（瞬間熱アニール）による空気雰囲気での４５０℃、１２０秒間のアニール処理を施した後の当該金属多層膜表面の反射率を測定した。サンプル＃１は、サファイア基板上に下層側からＡｕ／Ｎｉ（膜厚５０ｎｍ／６０ｎｍ）の２層膜を蒸着して作製した。サンプル＃２は、サファイア基板上に下層側からＩＴＯ／Ｎｉ（膜厚１００ｎｍ／６０ｎｍ）の２層膜を蒸着して作製した。サンプル＃３は、サファイア基板上に下層側からＡｕ／ＩＴＯ／Ｎｉ（膜厚５０ｎｍ／１００ｎｍ／６０ｎｍ）の３層膜を蒸着して作製した。反射率の測定は、波長２５０ｎｍ〜４００ｎｍの紫外線光源からの各サンプル表面に紫外線を照射し、その反射光の強度を、積分球を用いて測定することにより行った。
図７に反射率の測定結果を示す。図７より、サンプル＃２とサンプル＃３では、反射率に殆ど差が見られないのに対し、サンプル＃１とサンプル＃２，＃３との間では、反射率に差が見られる。このことは、サンプル＃２とサンプル＃３の間では多層膜の表面性状に差が無く、サンプル＃１とサンプル＃２，＃３との間では多層膜の表面性状に差が有ることが分かる。これより、サンプル＃１では、ＡｕとＮｉの合金化が生じているが、サンプル＃３では、ＡｕとＮｉの合金化がＩＴＯ層によって阻止されていることが分かる。
次に、ｐ電極１２及びｎ電極１３の形成方法について、図８の工程図を参照して説明する。
先ず、発光素子１のテンプレート５及び発光素子構造部１１の各層が、上述のように周知の成長方法により形成する（ステップ＃１，＃２）。テンプレート５と発光素子構造部１１を形成した後、ｎ電極１３の反転パターンとなる第１のフォトレジストを形成し（ステップ＃３Ａ）、全面にｎ電極コンタクト部１３ａとなるＴｉ／Ａｌ／Ｔｉ多層膜を、電子ビーム蒸着法等により堆積する（ステップ＃３Ｂ）。引き続き、当該第１のフォトレジストをリフトオフにより除去して、当該第１のフォトレジスト上のＴｉ／Ａｌ／Ｔｉ多層膜を剥離してパターニングし（ステップ＃３Ｃ）、ＲＴＡ（瞬間熱アニール）等により第１のアニール処理を施し（ステップ＃３Ｄ）、第２領域Ｒ２内に露出したｎ型クラッド層６の表面にｎ電極コンタクト部１３ａを形成する（ステップ＃３）。第１のアニール処理の処理温度は、下地のｎ型クラッド層６のＡｌＮモル分率に応じて、ｎ型クラッド層６との接触抵抗を低減できる最適な処理温度とし、例えば、６００℃〜１０００℃、好ましくは、７００℃〜１０００℃の温度範囲内で設定する。また、本実施形態では、第１のアニール処理は、例えば、１２０秒間、窒素雰囲気内で実施する。尚、第１のアニール処理の条件は、本実施形態で例示した条件に限定されるものではない。
ｎ電極コンタクト部１３ａを形成した後、ｐ電極１２とｎ電極１３の反転パターンとなる第２のフォトレジストを形成し（ステップ＃４Ａ）、全面にｐ電極１２とｎ電極パッド部１３ｂとなるＮｉ／ＩＴＯ／Ｎｉ／Ａｕ多層膜を、電子ビーム蒸着法等により堆積する（ステップ＃４Ｂ）。引き続き、当該第２のフォトレジストをリフトオフにより除去して、当該第２のフォトレジスト上のＮｉ／ＩＴＯ／Ｎｉ／Ａｕ多層膜を剥離してパターニングし（ステップ＃４Ｃ）、ＲＴＡ（瞬間熱アニール）等により第２のアニール処理を施し（ステップ＃４Ｄ）、ｐ型コンタクト層１０の表面にｐ電極１２を、ｎ電極コンタクト部１３ａ上にｎ電極パッド部１３ｂを、夫々形成する（ステップ＃４）。第２のアニール処理の処理温度は、ｐ型コンタクト層１０との接触抵抗を低減できる最適な処理温度とし、例えば、４００℃〜６００℃の温度範囲内で設定する。また、本実施形態では、第２のアニール処理は、例えば、１２０秒間、空気雰囲気内で実施する。尚、第２のアニール処理の条件は、本実施形態で例示した条件に限定されるものではない。
引き続き、アッシング処理等により、電極表面をドライ洗浄し（ステップ＃５）、ボンディング等の実装工程を行う（ステップ＃６）。
次に、本実施形態の発光素子１（実施例１）と、従来の電極構造の発光素子（比較例１，２）のｐ電極とｎ電極に対して、実際にＡｕワイヤによるボンディングを行い、物理的にボンディングが行えるか否かの実証実験を行った結果について説明する。
本実験に使用した実施例１のｎ電極及びｐ電極の電極構造は、図６に示す構造と同じであり、図８に示す要領で形成された。第１のアニール処理の処理温度、処理時間及び雰囲気ガスは、９５０℃、６０秒、窒素であり、第２のアニール処理の処理温度、処理時間及び雰囲気ガスは、４５０℃、１２０秒、空気である。
図９（ａ）に本実験に使用した比較例１のｎ電極及びｐ電極の電極構造を、図９（ｂ）に本実験に使用した比較例２のｎ電極及びｐ電極の電極構造を、夫々示す。比較例１は、Ｔｉ／Ａｌ／Ｔｉ／Ａｕの４層構造のｎ電極とｐ電極Ｎｉ／Ａｕの２層構造のを夫々個別に形成し、夫々アニール処理を施した電極構造を有する。比較例１のｎ電極の各層の膜厚は、下層側より１０ｎｍ／１００ｎｍ／５０ｎｍ／１００ｎｍであり、ｎ電極のアニール処理の処理温度、処理時間及び雰囲気ガスは上記実施例１の第１のアニール処理と同じである。比較例１のｐ電極の各層の膜厚は、下層側より６０ｎｍ／５０ｎｍであり、ｐ電極のアニール処理の処理温度、処理時間及び雰囲気ガスは上記実施例１の第２のアニール処理と同じである。比較例２は、比較例１のｐ電極とｎ電極の各表面に、Ｔｉ／Ａｕ層をアニール処理なしで再形成した電極構造を有する。再形成したＴｉ／Ａｕ層の膜厚は、下層側より１００ｎｍ／２００ｎｍである。尚、実施例１及び比較例１，２の各ｎ電極の下地層であるｎ型ＡｌＧａＮのＡｌＮモル分率は６０％で、実施例１及び比較例１，２の各ｐ電極の下地層はｐ型ＧａＮである。
当該実証実験の結果として、比較例１では、最上層のＡｕの合金化により各電極表面に十分な量のＡｕが残存していないため、物理的にボンディングが行えなかったのに対して、実施例（発光素子１）と比較例２では、ボンディングが良好に行えた。当該結果より、発光素子１では、ｎ電極パッド部１３ｂとｐ電極１２にＩＴＯ層１５を設けたことにより、最上層のＡｕの拡散が防止され、各電極表面の劣化が抑制されたことが分かる。
以上、発光素子１の実施形態につき詳細に説明した。上記実施形態では、発光素子１を構成する下地構造部及び発光素子構造部として、図４に示すテンプレート５及び発光素子構造部１１を一例として説明したが、上記説明で例示した積層構造、膜厚、及び、ＡｌＧａＮ層のＡｌＮモル分率等は一例であり、テンプレート５及び発光素子構造部１１は当該具体例に限定されるものではない。更に、発光素子１の平面視形状も図５に例示した形状に限定されるものではない。
更に、ｐ電極１２及びｎ電極１３の形成方法も、上記実施形態の具体例に限定されるものではなく、例えば、ｎ電極コンタクト部１３ａ、ｐ電極１２、及び、ｎ電極パッド部１３ｂのパターニングは、必ずしもリフトオフ法に限定されるものではなく、エッチング法を使用しても良い。エッチング法を使用する場合は、上記各多層膜の堆積、フォトレジストの形成、エッチングの順序等は公知のエッチング法によるものとし、また、ｎ電極コンタクト部１３ａのパターニングは、ｎ電極１３より大きめに形成しても良い。
また、上記実施形態では、本発明に係る窒化物半導体素子が紫外線発光素子であって、更に発光ダイオードである場合を想定したが、上記実施形態で説明した電極構造及びその製造方法は、レーザダイオードにも適用可能であり、更には、紫外線受光素子にも適用可能である。
本発明に係る窒化物半導体素子は、ｎ型クラッド層のＡｌＮモル分率が２０％以上の発光ダイオード等に利用可能であり、ｐ電極及びｎ電極の表面性状の改善に有効である。
１： 窒化物半導体素子（発光ダイオード）
２： サファイア基板
３： ＡｌＮ層
４： ＡｌＧａＮ層
５： テンプレート（下地構造部）
６： ｎ型クラッド層（ｎ型ＡｌＧａＮ）
７： 活性層
７ａ： バリア層
７ｂ： 井戸層
８： 電子ブロック層（ｐ型ＡｌＧａＮ）
９： ｐ型クラッド層（ｐ型ＡｌＧａＮ）
１０： ｐコンタクト層（ｐ型ＧａＮ）
１１： 発光素子構造部（素子構造部）
１２： ｐ電極
１３： ｎ電極
１３ａ： ｎ電極コンタクト部
１３ｂ： ｎ電極パッド部
１４： Ａｕ層
１５： Ａｕ拡散防止層（ＩＴＯ層）
１６： Ｎｉ層
１７： Ｎｉ層（接着層）
Ｒ１： 第１領域
Ｒ２： 第２領域

Claims (10)

  1. 下地構造部と、
    前記下地構造部上に形成された、少なくともｎ型ＡｌＧａＮ系半導体層とｐ型ＡｌＧａＮ系半導体層を有する素子構造部と、
    前記ｎ型ＡｌＧａＮ系半導体層上に形成されたｎ電極と、
    前記ｐ型ＡｌＧａＮ系半導体層上に形成されたｐ電極と、を備えてなり、
    前記ｎ型ＡｌＧａＮ系半導体層のＡｌＮモル分率が２０％以上であり、
    前記ｎ電極が、ｎ電極コンタクト部と、前記ｎ電極コンタクト部上に形成されたｎ電極パッド部とからなり、
    前記ｎ電極コンタクト部が、１層以上の金属層で構成され、
    前記ｐ電極の積層構造と前記ｎ電極パッド部の積層構造が、全く同じ積層構造であり、最上層にＡｕ層を有し、前記最上層より下側に導電性の金属酸化物からなるＡｕの拡散を防止するＡｕ拡散防止層を有する２層以上の共通積層構造であることを特徴とする窒化物半導体素子。
  2. 前記ｎ電極コンタクト部が、Ａｌを含むことを特徴とする請求項１に記載の窒化物半導体素子。
  3. 前記Ａｕ拡散防止層が、ＩＴＯ層であることを特徴とする請求項１または２に記載の窒化物半導体素子。
  4. 前記ｎ電極コンタクト部が、Ａｕを含まないことを特徴とする請求項１〜３の何れか１項に記載の窒化物半導体素子。
  5. 前記共通積層構造の最上層である前記Ａｕ層と前記Ａｕ拡散防止層の間に、前記Ａｕ層と前記Ａｕ拡散防止層を接着させるための導電性接着層が設けられ、
    前記導電性接着層の膜厚が前記Ａｕ層の膜厚の２分の１以下であることを特徴とする請求項１〜４の何れか１項に記載の窒化物半導体素子。
  6. 前記素子構造部が、前記ｎ型ＡｌＧａＮ系半導体層と前記ｐ型ＡｌＧａＮ系半導体層の間に、ＡｌＧａＮ系半導体層を有する活性層を備えた発光素子構造部であることを特徴とする請求項１〜５の何れか１項に記載の窒化物半導体素子。
  7. 請求項１〜６の何れか１項に記載の窒化物半導体素子の製造方法であって、
    前記下地構造部を形成する工程と、
    前記素子構造部を形成する工程と、
    前記ｎ電極コンタクト部を構成する金属層を堆積及びパターニングして、前記ｎ型ＡｌＧａＮ系半導体層上に前記ｎ電極コンタクト部を形成した後に、第１のアニール処理を施す工程と、
    前記共通積層構造を構成する多層膜を堆積及びパターニングして、前記ｎ電極コンタクト部上に前記ｎ電極パッド部を、前記ｐ型ＡｌＧａＮ系半導体層上に前記ｐ電極を同時に形成した後に、第２のアニール処理を施す工程と、有することを特徴とする窒化物半導体素子の製造方法。
  8. 前記第２のアニール処理の処理温度が前記第１のアニール処理の処理温度より低温であることを特徴とする請求項７に記載の窒化物半導体素子の製造方法。
  9. 前記第１のアニール処理の処理温度が７００℃以上１０００℃以下であることを特徴とする請求項７または８に記載の窒化物半導体素子の製造方法。
  10. 前記第２のアニール処理の処理温度が４００℃以上６００℃以下であることを特徴とする請求項７〜９の何れか１項に記載の窒化物半導体素子の製造方法。
JP2013535762A 2011-09-30 2011-09-30 窒化物半導体素子及びその製造方法 Active JP5732140B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/072524 WO2013046419A1 (ja) 2011-09-30 2011-09-30 窒化物半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2013046419A1 JPWO2013046419A1 (ja) 2015-03-26
JP5732140B2 true JP5732140B2 (ja) 2015-06-10

Family

ID=47994526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013535762A Active JP5732140B2 (ja) 2011-09-30 2011-09-30 窒化物半導体素子及びその製造方法

Country Status (7)

Country Link
US (1) US9281439B2 (ja)
EP (1) EP2763192B1 (ja)
JP (1) JP5732140B2 (ja)
KR (1) KR101568624B1 (ja)
RU (1) RU2566383C1 (ja)
TW (1) TWI501425B (ja)
WO (1) WO2013046419A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018038105A1 (ja) * 2016-08-26 2019-06-27 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子および該素子構成を含むウエハ

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
EP2881982B1 (en) * 2013-12-05 2019-09-04 IMEC vzw Method for fabricating cmos compatible contact layers in semiconductor devices
JP6206159B2 (ja) * 2013-12-17 2017-10-04 三菱電機株式会社 半導体装置の製造方法
KR102318317B1 (ko) 2014-05-27 2021-10-28 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
KR20160025455A (ko) 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
WO2016032193A1 (ko) * 2014-08-27 2016-03-03 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
JP6330604B2 (ja) * 2014-09-24 2018-05-30 日亜化学工業株式会社 半導体発光素子
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP6832620B2 (ja) * 2015-07-17 2021-02-24 スタンレー電気株式会社 窒化物半導体発光素子
US10418517B2 (en) 2016-02-23 2019-09-17 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
US10804435B2 (en) * 2016-08-25 2020-10-13 Epistar Corporation Light-emitting device
TWI746596B (zh) * 2016-08-25 2021-11-21 晶元光電股份有限公司 發光元件
JP6404890B2 (ja) * 2016-11-24 2018-10-17 日機装株式会社 半導体発光素子の製造方法
JP2018085456A (ja) * 2016-11-24 2018-05-31 日機装株式会社 半導体発光素子の製造方法
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
KR20180074198A (ko) 2016-12-23 2018-07-03 서울바이오시스 주식회사 반도체 발광 소자
JP6674394B2 (ja) * 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US10643849B2 (en) * 2017-02-15 2020-05-05 Soko Kagaku Co., Ltd. Manufacturing method of nitride semiconductor ultraviolet light emitting element, and nitride semiconductor ultraviolet light emitting element
JP2018206818A (ja) * 2017-05-30 2018-12-27 豊田合成株式会社 発光素子及びその製造方法
JP2018206817A (ja) * 2017-05-30 2018-12-27 豊田合成株式会社 発光素子
JP7000062B2 (ja) * 2017-07-31 2022-01-19 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物エピタキシャル基板、電子線励起型発光エピタキシャル基板及びそれらの製造方法、並びに電子線励起型発光装置
JP6640815B2 (ja) 2017-10-26 2020-02-05 日機装株式会社 半導体発光素子の製造方法
JP6689244B2 (ja) * 2017-11-10 2020-04-28 日機装株式会社 半導体発光素子の製造方法
JP7049186B2 (ja) * 2018-05-29 2022-04-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP2020021798A (ja) * 2018-07-31 2020-02-06 日機装株式会社 窒化物半導体発光素子及びその製造方法
US10622514B1 (en) 2018-10-15 2020-04-14 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
TWI821302B (zh) * 2018-11-12 2023-11-11 晶元光電股份有限公司 半導體元件及其封裝結構
US11227978B2 (en) * 2018-11-12 2022-01-18 Epistar Corporation Semiconductor device and package structure
CN112599412A (zh) * 2020-11-24 2021-04-02 上海工程技术大学 一种防击穿的氮化镓基功率器件制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118410A (ja) * 1997-06-18 1999-01-12 Nichia Chem Ind Ltd ｎ型窒化物半導体の電極
JPH1121804A (ja) * 1997-07-04 1999-01-26 Fujimura Fume Kan Kk 歩道版及び該歩道版を使用した歩道施工方法並びに遊歩道の施工方法、階段ブロック及び該階段ブロックを使用した階段施工方法
JP3462720B2 (ja) * 1997-07-16 2003-11-05 三洋電機株式会社 ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
JPH11307811A (ja) 1998-04-16 1999-11-05 Furukawa Electric Co Ltd:The 紫外光発光素子
EP2149905A3 (en) * 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
JP3950801B2 (ja) 2003-01-31 2007-08-01 信越半導体株式会社 発光素子及び発光素子の製造方法
US20050218414A1 (en) * 2004-03-30 2005-10-06 Tetsuzo Ueda 4H-polytype gallium nitride-based semiconductor device on a 4H-polytype substrate
JP2005354040A (ja) 2004-05-11 2005-12-22 Rohm Co Ltd 半導体発光素子およびその製法
JP2006128527A (ja) * 2004-11-01 2006-05-18 Osaka Gas Co Ltd ＧａＮ系化合物半導体の製造方法
WO2006104063A1 (ja) 2005-03-28 2006-10-05 Tokyo Institute Of Technology 窒化物系深紫外発光素子およびその製造方法
JP2005340860A (ja) * 2005-08-12 2005-12-08 Toshiba Electronic Engineering Corp 半導体発光素子
JP4868821B2 (ja) 2005-10-21 2012-02-01 京セラ株式会社 窒化ガリウム系化合物半導体及び発光素子
JP2007158262A (ja) 2005-12-08 2007-06-21 Rohm Co Ltd 半導体発光素子の製造方法
JP5162909B2 (ja) 2006-04-03 2013-03-13 豊田合成株式会社 半導体発光素子
CN102484185B (zh) 2009-09-07 2015-01-21 首尔伟傲世有限公司 半导体发光二极管及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018038105A1 (ja) * 2016-08-26 2019-06-27 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子および該素子構成を含むウエハ
JP7060508B2 (ja) 2016-08-26 2022-04-26 スタンレー電気株式会社 Ｉｉｉ族窒化物半導体発光素子および該素子構成を含むウエハ

Also Published As

Publication number Publication date
TW201314960A (zh) 2013-04-01
KR101568624B1 (ko) 2015-11-11
RU2566383C1 (ru) 2015-10-27
EP2763192B1 (en) 2019-12-25
EP2763192A4 (en) 2015-06-24
JPWO2013046419A1 (ja) 2015-03-26
WO2013046419A1 (ja) 2013-04-04
TWI501425B (zh) 2015-09-21
US20150048304A1 (en) 2015-02-19
EP2763192A1 (en) 2014-08-06
KR20140043163A (ko) 2014-04-08
US9281439B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
JP5732140B2 (ja) 窒化物半導体素子及びその製造方法
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
US9112115B2 (en) Nitride semiconductor ultraviolet light-emitting element
US8835938B2 (en) Nitride semiconductor light-emitting element and method of manufacturing the same
JP2008103674A (ja) 多層反射膜電極及びそれを備えた化合物半導体発光素子
JP2008288248A (ja) 半導体発光素子
JP2007281037A (ja) 半導体発光素子及びその製造方法
JP2019207925A (ja) 半導体発光素子および半導体発光素子の製造方法
US9437778B2 (en) Semiconductor light-emitting element and method for producing the same
TWI260099B (en) Positive electrode structure and gallium nitride-based compound semiconductor light-emitting device
JP2012124321A (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP2011054862A (ja) エピタキシャルウエハ、発光素子、エピタキシャルウエハの製造方法、及び発光素子の製造方法
JP5353809B2 (ja) 半導体発光素子及び発光装置
TW201539790A (zh) 半導體發光元件及其製造方法
TWI384657B (zh) 氮化物半導體發光二極體元件
JP5900400B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5652358B2 (ja) 半導体発光素子、ランプおよび半導体発光素子の製造方法
JP2011176001A (ja) 発光素子及び発光素子の製造方法
JP2001332760A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2000082843A (ja) 窒化ガリウム系化合物半導体素子
JP2013033921A (ja) 窒化物系発光ダイオード素子およびその製造方法
JP2018113363A (ja) 発光素子
KR102051477B1 (ko) 반도체 발광소자의 제조방법
JP2024080988A (ja) 発光素子およびその製造方法
JP2006013475A (ja) 正極構造及び窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150410

R150 Certificate of patent or registration of utility model

Ref document number: 5732140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250