JPWO2020031829A1 - ＧａＮ積層基板の製造方法 - Google Patents

ＧａＮ積層基板の製造方法 Download PDF

Info

Publication number
JPWO2020031829A1
JPWO2020031829A1 JP2020535710A JP2020535710A JPWO2020031829A1 JP WO2020031829 A1 JPWO2020031829 A1 JP WO2020031829A1 JP 2020535710 A JP2020535710 A JP 2020535710A JP 2020535710 A JP2020535710 A JP 2020535710A JP WO2020031829 A1 JPWO2020031829 A1 JP WO2020031829A1
Authority
JP
Japan
Prior art keywords
gan
substrate
film
thin film
plane sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020535710A
Other languages
English (en)
Other versions
JP7044161B2 (ja
Inventor
芳宏 久保田
芳宏 久保田
永田　和寿
和寿 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of JPWO2020031829A1 publication Critical patent/JPWO2020031829A1/ja
Application granted granted Critical
Publication of JP7044161B2 publication Critical patent/JP7044161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

８００Ｋにおける熱膨張率がシリコンより大きく、Ｃ面サファイアより小さいセラミック材料からなるハンドル基板上にオフ角度０．５〜５度のＣ面サファイア薄膜１ｔを転写してＧａＮエピ成長用基板１１を作製し、ＧａＮエピ成長用基板１１の高温窒化処理を行ってＣ面サファイア薄膜１ｔ表面をＡｌＮからなる表面処理層１１ａで被覆し、この表面処理層１１ａ上にＧａＮをエピ成長させて表面がＮ極性面からなるＧａＮ膜担持体を作製し、ＧａＮ膜１３にイオン注入し、イオン注入したＧａＮ膜担持体のＧａＮ膜側表面と支持基板１２とを貼り合わせて接合し、ＧａＮ膜１３中のイオン注入領域１３ionで剥離させてＧａＮ薄膜１３ａを支持基板１２上に転写し、表面がＧａ極性面からなる結晶性及び平坦性のよいＧａＮ薄膜１３ａを支持基板１２上に有するＧａＮ積層基板１０を得る。

Description

本発明は、表面がＧａ極性面（Ｇａ面）からなるＧａＮ積層基板の製造方法に関する。
結晶性ＧａＮはＳｉやＧａＡｓに比べ広いバンドギャップを有し、高速高パワーデバイス用途として有望である。しかしながら、中でも良好な結晶性を有するバルク（Ｂｕｌｋ）ＧａＮ基板は、口径が小さくかつ非常に高価であることからその普及を阻害する要因となっている。
これに対し、ハイドライド気相成長法（ＨＶＰＥ法）や有機金属気相成長法（ＭＯＣＶＤ法）などによりＡｌＮ基板やＡｌ2Ｏ3（サファイア）基板上にＧａＮをヘテロエピタキシャル成長させることによって、比較的大口径のＧａＮ薄膜が得られているが、特性の余り高いものは得られていない。
また、半導体材料として広く一般的に普及しているＳｉ基板上に、ＧａＮ薄膜を形成した積層基板は、ＧａＮの優れた基本特性が得られると共にＳｉ半導体デバイスの進歩的なプロセス技術を適用することができることから高性能デバイス用基板として非常に期待される。
ここで、Ｓｉ基板上にＧａＮ薄膜を形成する手法としては、Ｓｉ＜１１１＞面上に直接ヘテロエピタキシャル成長法でＧａＮを成膜する手法が開発されており、既に直径２００ｍｍの基板も実用化されている。
しかしながら、この手法では、結晶性の良好なＧａＮを得るには、Ｓｉ基板とＧａＮ薄膜の間に多重の厚いバッファー層が不可欠である。何故ならば、ＧａＮ膜とＳｉ基板の熱膨張率が大きく異なると共に両者を構成する結晶の格子定数が一致していないことによって、積層基板として反りが発生しやすい傾向にあり、その反りはＧａＮ膜厚が厚くなるほど、あるいは基板の口径が大きくなるほど増大し、種々の結晶欠陥が発生し拡大するという問題があったからである。また、積層基板の反りが増大すると、最終的には積層基板が破断するという問題があるが、破断に至らなくとも、半導体デバイスプロセスでは色々と問題が発生する。特に微細加工時の露光プロセスでは重大な問題となる。そこでこの反りを緩和すべくＳｉ基板とＧａＮ薄膜間に、これら２つの材料の中間の線膨張率と格子定数を考慮した厚いバッファー層を挿入する必要があった。
しかしながら、この手法でも積層基板上で特性のよいＧａＮ層を厚くすることは困難であった。
このような問題を解決する手法として、次のような手順の転写によるＧａＮ積層基板の製造方法が考えられる。
即ち、まず第１の基板を準備し、表面に一定膜厚以上のＧａＮ膜をエピタキシャル成長させる。次に、この基板にイオン注入を行い、表面から一定深さのところに脆化層（イオン注入領域）を形成する。この基板を第２の基板に接合させた後、脆化層から剥離を行い、ＧａＮ薄膜を第２の基板に転写させてＧａＮ積層基板を得る。
ここで、一般的なＧａＮのエピタキシャル成長（即ち、上記第１の基板上に形成したＧａＮエピタキシャル成長膜）では成長面（表面）側がＧａ極性面（以下、Ｇａ面）となる。よって、イオン注入面側がＧａ面となり、剥離して第２の基板上に転写した後の表面はＮ極性面（Ｎ面）となる。通常、電子部品用途としてはデバイス製造面に高特性が得られるＧａ面が使用されるため、第２の基板に転写されたＧａＮ薄膜を再度第３の基板へ接合し転写して表面がＧａ面とする必要があった。そこで、剥離して第２の基板上に転写した後の表面がＧａ面となる（つまり、第１の基板上のエピタキシャル成長面をＮ面とする）様な試みもこれまで多く検討されたが、通常Ｎ面でのエピタキシャル成長ではＧａＮ膜の結晶性や平坦性が悪く、デバイス用途としての使用は困難であった。
上記のＧａＮエピタキシャル成長の特性から、最終的なＧａＮ積層基板の成長面（表面）をＧａ面とする必要があるため、これまでわざわざＧａＮ薄膜の転写を２回実施せざるを得ない状況であった。このため、プロセスが繁雑となり、低歩留り、高コストの要因となっていた。
なお、本発明に関連する先行技術として特表２０１６−５１１９３４号公報（特許文献１）が挙げられる。
特表２０１６−５１１９３４号公報
本発明は、上記事情に鑑みなされたもので、Ｇａ面の表面を持ち、結晶性及び平坦性のよいＧａＮ積層基板を簡便に製造でき、更に直径１５０ｍｍ以上の大口径化が可能なＧａＮ積層基板の製造方法を提供することを目的とする。
本発明は、上記目的を達成するため、下記のＧａＮ積層基板の製造方法を提供する。
１．
８００Ｋにおける熱膨張率がシリコンより大きく、Ｃ面サファイアより小さい、ガラス、セラミックス又は単結晶の材料からなるハンドル基板上に、イオン注入剥離法によりオフ角度０．５〜５度のＣ面サファイア基板から剥離させたＣ面サファイア薄膜を転写してＧａＮエピ成長用基板を作製する工程と、
上記ＧａＮエピ成長用基板の８００〜１０００℃での高温窒化処理及び／又は該ＧａＮエピ成長用基板のＣ面サファイア薄膜上への結晶性ＡｌＮの堆積処理を行って上記ＧａＮエピ成長用基板を表面処理し、Ｃ面サファイア薄膜表面をＡｌＮからなる表面処理層で被覆する工程と、
上記表面処理されたＧａＮエピ成長用基板の表面処理層上にＧａＮをエピタキシャル成長させて表面がＮ極性面からなるＧａＮ膜担持体を作製する工程と、
上記ＧａＮ膜にイオン注入を行ってイオン注入領域を形成する工程と、
上記イオン注入したＧａＮ膜担持体のＧａＮ膜側表面と支持基板とを貼り合わせて接合する工程と、
上記ＧａＮ膜におけるイオン注入領域で剥離させてＧａＮ薄膜を支持基板上に転写して、表面がＧａ極性面からなるＧａＮ薄膜を支持基板上に有するＧａＮ積層基板を得る工程と
を有するＧａＮ積層基板の製造方法。
２．
上記ハンドル基板が硼ケイ酸系ガラス、ＧａＮ焼結体、ＡｌＮ焼結体又はＧａＡｓ単結晶からなる１記載のＧａＮ積層基板の製造方法。
３．
上記ハンドル基板とＣ面サファイア薄膜との間に酸化シリコン、窒化シリコン又は酸窒化シリコンの薄膜を介在させて該Ｃ面サファイア薄膜を転写する１又は２記載のＧａＮ積層基板の製造方法。
４．
ＧａＮエピ成長用基板の反り量を３００μｍ以下とすることを特徴とする１〜３のいずれかに記載のＧａＮ積層基板の製造方法。
５．
上記ＧａＮエピタキシャル成長が１０００℃超１２００℃以下で行われる１〜４のいずれかに記載のＧａＮ積層基板の製造方法。
６．
ＭＯＣＶＤ法により上記ＧａＮのエピタキシャル成長を行う１〜５のいずれかに記載のＧａＮ積層基板の製造方法。
７．
上記Ｃ面サファイア基板を表面処理した後、７００℃以下で表面処理層上にＧａＮバッファー層を形成し、次いで該ＧａＮバッファー層上に上記ＧａＮエピタキシャル成長を行う１〜６のいずれかに記載のＧａＮ積層基板の製造方法。
８．
上記ＧａＮバッファー層の厚みが２０〜４０ｎｍである７記載のＧａＮ積層基板の製造方法。
９．
上記エピタキシャル成長によりＧａＮ膜を形成した後、更に該ＧａＮ膜上に酸化シリコン膜を形成して上記ＧａＮ膜担持体とする１〜８のいずれかに記載のＧａＮ積層基板の製造方法。
１０．
更に、上記イオン注入前にＧａＮ膜担持体のイオン注入面を算術平均粗さＲａ０．３ｎｍ以下に平滑化する１〜９のいずれかに記載のＧａＮ積層基板の製造方法。
１１．
上記ＧａＮ膜へのイオン注入が水素イオン（Ｈ+）及び／又は水素分子イオン（Ｈ2 +）を用いた、注入エネルギー１００〜１６０ｋｅＶ、ドーズ量１．０×１０17〜３．５×１０17ａｔｏｍ／ｃｍ2の処理である１〜１０のいずれかに記載のＧａＮ積層基板の製造方法。
１２．
上記支持基板が、Ｓｉ、Ａｌ2Ｏ3、ＳｉＣ、ＡｌＮ又はＳｉＯ2からなる１〜１１のいずれかに記載のＧａＮ積層基板の製造方法。
１３．
上記支持基板は、ＧａＮ膜担持体との接合面に酸化シリコン膜を形成したものである（ただし、支持基板がＳｉＯ2からなる場合を除く）１２記載のＧａＮ積層基板の製造方法。
本発明によれば、ＧａＮエピ成長用基板における所定のオフ角度を有するＣ面サファイア薄膜について所定の表面処理を行い、その薄膜上にＧａＮエピタキシャル成長させることにより表面がＮ極性面からなる結晶性のよいＧａＮ膜を形成することができるため、１回のＧａＮ薄膜転写で表面がＧａ極性面からなるＧａＮ積層基板を得ることが可能となる。従来よりも転写回数を減らせることにより、プロセスコスト低減が可能となる。更に、転写で消失するＧａＮ膜を減らすことが可能となり、材料コストを低減させることが可能となる。また、膜厚の面内ばらつきや表面粗さが転写回数に応じて増大するところ、従来よりも転写回数を減らせるため、それを抑制することが可能となる。
更に、ＧａＮエピ成長用基板のハンドル基板とＧａＮ膜との熱膨張率の差を小さく抑えることによりＧａＮ膜をエピタキシャル成長により形成して作製したＧａＮ膜担持体の反りを抑制することができ、大口径のＧａＮ膜担持体としてＧａＮ膜転写ができ、Ｇａ面の表面を持ち、結晶性及び平坦性のよいＧａＮ積層基板の大口径化が可能となる。
また本発明によれば、ＧａＮ薄膜転写のドナー基板として大口径化し易いエピタキシャル成膜した基板を使用するため、高価で小口径なバルクＧａＮ基板をドナー基板として使用する場合に比べて低コストかつ大口径のＧａＮ積層基板が得られる。本発明で得られた表面がＧａ極性面からなるＧａＮ積層基板はＧａＮテンプレート基板として、更にＧａＮのエピタキシャル成膜をすることにより高耐圧、高特性、低コストのＧａＮ基板を得ることができる。
本発明に係るＧａＮ積層基板の製造方法の一実施形態における製造工程のうち、ＧａＮエピ成長用基板の作製に関する製造工程を示す図であり、（ａ）はＣ面サファイア基板及びハンドル基板の準備、（ｂ）はＣ面サファイア基板上への薄膜形成、（ｃ）はイオン注入処理、（ｄ）は貼り合わせ接合、（ｅ）はＣ面サファイア薄膜の剥離転写である。 本発明に係るＧａＮ積層基板の製造方法の一実施形態における製造工程のうち、図１で作製したＧａＮエピ成長用基板を用いたＧａＮ積層基板の製造工程を示す図であり、（ａ）はＧａＮエピ成長用基板及び支持基板の準備、（ｂ）はＧａＮエピ成長用基板の表面処理、（ｃ）はＧａＮエピタキシャル成長、（ｄ）はイオン注入処理、（ｅ）は貼り合わせ接合、（ｆ）はＧａＮ薄膜の剥離転写である。
以下に、本発明に係るＧａＮ積層基板の製造方法について説明する。なお、ここでは数値範囲「Ａ〜Ｂ」はその両端の数値を含むものであり、Ａ以上Ｂ以下を意味する。
本発明に係るＧａＮ積層基板の製造方法は、８００Ｋにおける熱膨張率がシリコンより大きく、Ｃ面サファイアより小さい、ガラス、セラミックス又は単結晶の材料からなるハンドル基板上に、イオン注入剥離法によりオフ角度０．５〜５度のＣ面サファイア基板から剥離させたＣ面サファイア薄膜を転写してＧａＮエピ成長用基板を作製する工程と、上記ＧａＮエピ成長用基板の８００〜１０００℃での高温窒化処理及び／又は該ＧａＮエピ成長用基板のＣ面サファイア薄膜上への結晶性ＡｌＮの堆積処理を行って上記ＧａＮエピ成長用基板を表面処理し、Ｃ面サファイア薄膜表面をＡｌＮからなる表面処理層で被覆する工程と、上記表面処理されたＧａＮエピ成長用基板の表面処理層上にＧａＮをエピタキシャル成長させて表面がＮ極性面からなるＧａＮ膜担持体を作製する工程と、上記ＧａＮ膜にイオン注入を行ってイオン注入領域を形成する工程と、上記イオン注入したＧａＮ膜担持体のＧａＮ膜側表面と支持基板とを貼り合わせて接合する工程と、上記ＧａＮ膜におけるイオン注入領域で剥離させてＧａＮ薄膜を支持基板上に転写して、表面がＧａ極性面からなるＧａＮ薄膜を支持基板上に有するＧａＮ積層基板を得る工程とを有することを特徴とするものである。
以下、本発明に係るＧａＮ積層基板の製造方法を図１及び図２に基づき詳細に説明する。
本発明に係るＧａＮ積層基板の製造方法は、まず図１に示すように、（ａ）Ｃ面サファイア基板及びハンドル基板の準備工程（工程１−１）、（ｂ）Ｃ面サファイア基板上への薄膜形成工程（工程１−２）、（ｃ）Ｃ面サファイア基板のイオン注入処理工程（工程１−３）、（ｄ）Ｃ面サファイア基板とハンドル基板の貼り合わせ接合工程（工程１−４）、（ｅ）Ｃ面サファイア薄膜の剥離、転写工程（工程１−５）の順に処理を行い、ＧａＮエピ成長用基板を作製するものである。
（工程１−１：Ｃ面サファイア基板及びハンドル基板の準備）
まずＣ面サファイア基板１とハンドル基板２を準備する（図１（ａ））。
ここで、Ｃ面サファイア基板１は、Ｃ面（（０００１）面）を基板面とするサファイア（α−Ａｌ2Ｏ3）からなる基板である。また、Ｃ面サファイア基板１のｃ軸オフ角度（以下、オフ角度）は、０．５〜５度であり、２〜３度であることが好ましい。オフ角度をこの範囲内とすることにより、この後に該Ｃ面サファイア基板１から剥離・転写して形成するＣ面サファイア薄膜１ｔ上に形成されるＧａＮ膜１３においてその表面がＮ極性面（以下、Ｎ面）となると共に平滑性が良好で結晶性がよいエピタキシャル成長膜となり、更にイオン注入剥離法によりＧａＮ膜１３の一部を剥離して支持基板１２に転写した場合にその転写薄膜１３ａが平滑性に優れたものとなる。なお、オフ角度とは基板表面（結晶成長させようとする面）を最密面から特定方向に微傾斜させた場合のその角度であり、ｃ軸オフ角度とは、Ｃ面サファイア基板１のｃ軸（Ｃ面の法線軸）のａ軸方向への傾きの大きさをいう。
ハンドル基板２は、８００Ｋにおける熱膨張率がシリコンより大きく、Ｃ面サファイアより小さい、ガラス、セラミックス又は単結晶の材料からなる基板であり、本製造工程で作製するＧａＮエピ成長用基板１１のベース基板となるものである。
また、ハンドル基板２は、ＧａＮエピタキシャル成長時の基板温度、例えば１０００℃の熱膨張率と室温（２０℃）の熱膨張率との差分（△α）がシリコンよりも大きく、Ｃ面サファイアよりも小さい、ガラス、セラミックス又は単結晶の材料からなることが好ましく、ＧａＮにできるだけ近い材料からなることがより好ましい。ハンドル基板２が硼ケイ酸系ガラス、ＧａＮ焼結体、ＡｌＮ焼結体又はＧａＡｓ単結晶からなることが特に好ましい。なお、硼ケイ酸系ガラスとしては、例えば、ＪＩＳ Ｒ３５０３：２００７で規定される、ほうけい酸ガラス−１（ＪＲ−１）、ほうけい酸ガラス−２（ＪＲ−２）が挙げられる。
ここでいう熱膨張率とは、所定の温度におけるその材料の線膨張率のことである。なお、熱膨張率は温度の関数になるので、本発明においてはエピタキシャル成長時の温度と室温との中間温度における値で判断したものである。
代表的な材料の８００Ｋにおける熱膨張率の例を以下に示す。
ＧａＮ：６．０×１０-6／Ｋ（８００Ｋ）
Ｃ面サファイア：８．０×１０-6／Ｋ（８００Ｋ）
ＡｌＮ：５．２×１０-6／Ｋ（８００Ｋ）
Ｓｉ：４．１×１０-6／Ｋ（８００Ｋ）
ＧａＡｓ単結晶：６．９×１０-6／Ｋ（８００Ｋ）
ハンドル基板２表面の算術平均粗さＲａ（ＪＩＳ Ｂ０６０１：２０１３、以下同じ）が０．５ｎｍ以下であることが好ましい。これによりＣ面サファイア基板１との接合時により強固な接合が可能となる。
（工程１−２：Ｃ面サファイア基板上への薄膜形成）
Ｃ面サファイア基板１の表面に薄膜１ａを形成する（図１（ｂ））。
薄膜１ａは、Ｃ面サファイア基板１（最終的にＣ面サファイア薄膜１ｔ）と貼り合わせ相手のハンドル基板２との間に介在して両者の接合強度を向上させるためのものであり、酸化シリコン（ＳｉＯ2）、窒化シリコン（Ｓｉ3Ｎ4）又は酸窒化シリコン（ＳｉＯxＮy）からなることが好ましい。また、この薄膜１ａの膜厚は３００〜１０００ｎｍであることが好ましい。
薄膜１ａは、スパッタリング法、プラズマＣＶＤ法などにより形成するとよい。
なお、薄膜１ａを介在させなくてもＣ面サファイア基板１とハンドル基板２との間で十分な接合強度が得られる場合（即ち、Ｃ面サファイア薄膜１ｔが剥離することなくハンドル基板２に転写される場合）にはこの工程を省略してもよい。
（工程１−３：Ｃ面サファイア基板１のイオン注入処理工程）
次に、上記Ｃ面サファイア基板１の薄膜１ａ形成面にイオン注入を行ってＣ面サファイア基板１中に層状のイオン注入領域１ionを形成する（図１（ｃ））。
このとき、注入イオンとして水素イオン（Ｈ+）及び／又は水素分子イオン（Ｈ2 +）を用いることが好ましい。
また、注入エネルギーはイオン注入深さ（つまり剥離膜（Ｃ面サファイア薄膜１ｔ）の膜厚）を規定するものであり、１１０〜１６０ｋｅＶが好ましい。注入エネルギー１１０ｋｅＶ以上とすると、Ｃ面サファイア薄膜１ｔの膜厚を５００ｎｍ以上とすることができる。一方、１６０ｋｅＶ超とすると、注入ダメージが大きくなり剥離された薄膜の結晶性の劣化を招くおそれがある。
また、ドーズ量は１．０×１０17〜３．０×１０17ａｔｏｍ／ｃｍ2であることが好ましい。これにより、Ｃ面サファイア基板１中に剥離層（脆化層）となるイオン注入領域１ionを形成することができる。なお、イオン注入温度は室温である。
ここで、上記イオン注入処理は、前工程１−２で薄膜１ａを形成したままのＣ面サファイア基板１に対して実施してもよいが、形成したままの薄膜１ａの表面（薄膜１ａを形成しない場合にはＣ面サファイア基板１表面）が粗いとその表面凹凸に対応してイオン注入深さが不均一となり、剥離後のＣ面サファイア薄膜１ｔの剥離面（表面）の凹凸が大きくなってしまう。
そこで、上記イオン注入前にＣ面サファイア基板１のイオン注入面（つまり、薄膜１ａ表面又はＣ面サファイア基板１表面）を算術平均粗さが好ましくは０．３ｎｍ以下となるように平滑化するとよい。例えば、工程１−２で形成した薄膜１ａ表面又は薄膜１ａを形成しない場合にはＣ面サファイア基板１表面をＣＭＰ等による研磨及び／又はエッチングして算術平均粗さＲａが好ましくは０．３ｎｍ以下となるように平滑化するとよい。
以上のようにＣ面サファイア基板１のイオン注入を予定している面（つまり、薄膜１ａ表面又はＣ面サファイア基板１表面）を平滑化することにより、次に行うイオン注入処理におけるイオン注入深さを一定にすることができ、引いてはハンドル基板２と貼り合わせた後に剥離させた場合に表面が平滑な（表面粗さの小さな）剥離転写層（Ｃ面サファイア薄膜１ｔ）を得ることができる。
（工程１−４：Ｃ面サファイア基板１とハンドル基板２の貼り合わせ接合工程）
次に、上記イオン注入したＣ面サファイア基板１の薄膜１ａ表面（薄膜１ａを形成しない場合にはＣ面サファイア基板１表面）とハンドル基板２とを貼り合わせて接合する（図１（ｄ））。
ここで、Ｃ面サファイア基板１とハンドル基板２とが薄膜１ａを介して接合されるようになる。あるいは、薄膜１ａを形成しない場合にはＣ面サファイア基板１とハンドル基板２とが直接接する形で接合されるようになる。
なお、この貼り合わせの前に、Ｃ面サファイア基板１のイオン注入面、ハンドル基板２の接合面の双方もしくは片方に表面活性化処理としてプラズマ処理を施すことが好ましい。
例えば、一般的な平行平板型プラズマチャンバーに、表面活性化処理するＣ面サファイア基板１及び／又はハンドル基板２をセットし、１３．５６ＭＨｚ、１００Ｗ程度の高周波を印加し、プロセスガスとしてＡｒ、Ｎ2、Ｏ2等を導入して処理すればよい。処理時間は５〜３０秒とする。これにより、対象の基板表面が活性化され、貼り合わせ後の接合強度が増大する。
また、貼り合せ後は２００〜３００℃程度のアニールを実施することで、より強固な接合が形成される。
（工程１−５：Ｃ面サファイア薄膜の剥離、転写工程）
次に、上記Ｃ面サファイア基板１におけるイオン注入領域１ionで剥離させてＣ面サファイア薄膜１ｔをハンドル基板２上に転写する（図１（ｅ））。
剥離処理は、イオン注入剥離法で一般的に行われる処理であればよく、例えばブレードを挿入するなどの機械剥離の他、レーザー光照射等の光剥離、その他ジェット水流や超音波等の物理的衝撃剥離が適用可能である。
これにより、オフ角度が０．５〜５度、好ましくは２〜３度で表面が平滑なＣ面サファイア薄膜１ｔをハンドル基板２上に有するＧａＮエピ成長用基板１１が得られる。
このとき、ＧａＮエピ成長用基板１１の反り量は小さければ小さい程よいが実用的には３００μｍ以下とすることが好ましく、２００μｍ以下がより好ましく、１５０μｍ以下が更に好ましい。なお、この場合の基板サイズは直径１５０ｍｍ（６インチ）以上（上限は特に制限はないが、通常直径３００ｍｍ（１２インチ）以下）を前提としている。これにより、以降の処理工程を容易に行うことができる。
なお、ＧａＮエピ成長用基板１１の反り量は、ＧａＮエピ成長用基板１１のＣ面サファイア薄膜１ｔが上側（表面側）となる向きに配置したときのＧａＮエピ成長用基板１１の中央部と端部との高低差であり、基板の中央部が下方向に凸の場合をマイナスの値、上方向に凸の場合をプラスの値とする。また、反り量の測定には、例えば垂直入射方式のフィゾー干渉計（Ｃｏｒｎｉｎｇ Ｔｒｏｐｅｌ社製、Ｆｌａｔ Ｍａｓｔｅｒ）を用いるとよい（実施例において同じ）。
次に、本発明に係るＧａＮ積層基板の製造方法は、図２に示すように、（ａ）ＧａＮエピ成長用基板及び支持基板の準備工程（工程２−１）、（ｂ）ＧａＮエピ成長用基板の表面処理工程（工程２−２）、（ｃ）ＧａＮエピタキシャル成長工程（工程２−３）、（ｄ）イオン注入処理工程（工程２−４）、（ｅ）貼り合わせ接合工程（工程２−５）、（ｆ）ＧａＮ薄膜の剥離、転写工程（工程２−６）の順に処理を行うものである。
（工程２−１：ＧａＮエピ成長用基板及び支持基板の準備）
まずＧａＮエピ成長用基板１１と支持基板１２を準備する（図２（ａ））。
ここで、ＧａＮエピ成長用基板１１は、上述した通りの工程で作製したものであり、ハンドル基板２上にオフ角度が０．５〜５度、好ましくは２〜３度のＣ面サファイア薄膜１ｔを有してなる。
オフ角度をこの範囲内とすることにより、この後にＣ面サファイア薄膜１ｔ上に形成されるＧａＮ膜１３においてその表面がＮ極性面（以下、Ｎ面）となると共に平滑性が良好で結晶性がよいエピタキシャル成長膜となり、更にイオン注入剥離法によりこれの一部を剥離して支持基板１２に転写した場合にその転写薄膜１３ａが平滑性に優れたものとなる。
また、Ｃ面サファイア薄膜１ｔ表面の算術平均粗さＲａが０．５ｎｍ以下であることが好ましい。これにより、エピタキシャル成膜されるＧａＮ膜１３の表面が更に平滑になり、支持基板１２との貼り合わせ接合時により強固な接合が可能となる。
支持基板１２は、最終的にＧａＮ薄膜１３ａを支持する基板であり、Ｓｉ、Ａｌ2Ｏ3、ＳｉＣ、ＡｌＮ又はＳｉＯ2からなることが好ましい。その構成材料は、得られたＧａＮ積層基板を用いて作製する半導体デバイスの用途に応じて適宜選定するとよい。
支持基板１２表面の算術平均粗さＲａが０．５ｎｍ以下であることが好ましい。これによりＧａＮエピ成長用基板１１上にＧａＮ層１３を有するＧａＮ層担持体との接合時により強固な接合が可能となる。
また、スパッタリング法、プラズマＣＶＤ法などや支持基板１２がＳｉからなる場合には熱酸化法により、支持基板１２の最表層に酸化シリコン（ＳｉＯｘ薄膜、但し、０＜ｘ≦２）からなるボンド膜を設けてもよい（ただし、支持基板１２がＳｉＯ2からなる場合を除く）。更に、支持基板１２自体の表面粗さが十分に小さくない場合（例えば、支持基板１２表面の算術平均粗さＲａが０．５ｎｍ超の場合）、このボンド膜を化学機械研磨（ＣＭＰ）等により処理してその表面を平滑化してもよい。これにより、ＧａＮエピ成長用基板１１及びＧａＮ層１３を有するＧａＮ層担持体との接合強度をより一層大きくすることができる。
なお、このボンド膜の膜厚は、概ね３００〜１０００ｎｍが好ましい。
（工程２−２：ＧａＮエピ成長用基板の表面処理）
次に、ＧａＮエピ成長用基板の表面処理を行う（図２（ｂ））。
即ち、ＧａＮエピ成長用基板１１の８００〜１０００℃での高温窒化処理及び／又はＧａＮエピ成長用基板１１のＣ面サファイア薄膜１ｔ上への結晶性ＡｌＮの堆積処理を行ってＧａＮエピ成長用基板１１を表面処理し、Ｃ面サファイア薄膜１ｔ表面をＡｌＮからなる表面処理層１１ａで被覆する。
このうち、ＧａＮエピ成長用基板１１の高温窒化処理は、ＧａＮエピ成長用基板１１を窒素含有雰囲気中でこの後行われるＧａＮエピタキシャル成長の成膜温度よりもやや低い温度、具体的には８００〜１０００℃に加熱して少なくともＣ面サファイア薄膜１ｔの表面に表面処理層１１ａとしてＡｌＮ膜を形成するものである。この処理は、好ましくはＧａＮ膜をエピタキシャル成長させるＭＯＣＶＤ装置の同一の処理室でインサイチュー（ｉｎ ｓｉｔｕ）の状態で実施され、ＧａＮエピタキシャル成長の成膜温度（１０５０〜１１００℃）よりやや低い温度（８００〜１０００℃）で実行される。このとき、処理温度が８００℃未満となるとＧａＮ膜のＮ極成長が発生せず、更には１０００℃超ではこの後に行われるエピタキシャル成長のＧａＮ生成で平滑性が劣化する。また、プロセスガスとしては純窒素を使用するが、アンモニアガスを使用することもできる。アンモニアガスを使用することにより、より活性なＮ原子が発生し、ＧａＮ膜の表面形態（結晶構造）を改善できる。また、高温窒化処理時間は３０秒〜３０分程度とするとよい。処理時間を長くすることで、ＧａＮ膜の表面形態（結晶構造）を改善可能である。
Ｃ面サファイア薄膜１ｔ上への結晶性ＡｌＮの形成処理は、サファイアの窒化、化学的気相成長法（ＣＶＤ法）又は物理的気相成長法（ＰＶＤ法）によりＣ面サファイア薄膜１ｔ上に表面処理層１１ａとして結晶性ＡｌＮ膜を形成するものである。この堆積処理は少なくともＣ面サファイア薄膜１ｔ表面を結晶性ＡｌＮ膜（表面処理層１１ａ）で被覆できる形成条件で行えばよい。
なお、上記のようにＣ面サファイア薄膜１ｔ上に表面処理層１１ａとして結晶性ＡｌＮ膜を形成した後、ＧａＮエピタキシャル成長前に熱処理して結晶性ＡｌＮ膜を安定化させることが好ましい。
（工程２−３：ＧａＮエピタキシャル成長工程）
次に、上記表面処理されたＣ面サファイア薄膜１ｔの表面処理層１１ａ上にＧａＮをエピタキシャル成長させて表面がＮ極性面からなるＧａＮ膜１３を形成し、ＧａＮ膜担持体を作製する。
ＧａＮ膜のエピタキシャル成長法としては、分子線エピタキシャル（ＭＢＥ）法や、ハイドライド気相成長（ＨＶＰＥ）法、有機金属気相成長（ＭＯＣＶＤ）法が知られているが、Ｃ面サファイア薄膜１ｔ上に直接低欠陥のＧａＮ薄膜を成長させるにはＭＯＣＶＤ法が最適であり好ましい。
このとき、ＭＯＣＶＤ法によるＧａＮ膜１３のエピタキシャル成長が１０００℃超で行われることが好ましく、上記工程２−２において高温窒化処理が行われる場合にはその処理温度よりも高温で行われることが好ましく、ＧａＮ膜１３の膜質と成膜速度のバランスがとれる１０００℃超１２００℃以下が好適である。また、プロセスガスはトリメチルガリウム（ＴＭＧ）及びアンモニア（ＮＨ3）を使用し、キャリアガスとして水素を使用するとよい。
また、ＧａＮ膜１３の厚みは、最終的に得ようとするＧａＮ薄膜１３ａの厚さに応じるものであり、例えば１〜３０μｍである。
なお、工程２−２においてＣ面サファイア薄膜１ｔを表面処理した後、表面処理層１１ａ上に低温、例えば７００℃以下でＧａＮバッファー層を形成し、次いでこのＧａＮバッファー層上に上記ＭＯＣＶＤ法によるＧａＮエピタキシャル成長を行い、ＧａＮ膜１３を形成することが好ましい。
このとき、ＧａＮバッファー層の成膜に際して、成膜温度が７００℃超ではバッファー層上のＧａＮ膜１３がうまくＮ極成長せず、４００℃未満では成膜自体が進行しない場合があるため、好ましくは４００〜７００℃、より好ましくは４００〜６００℃で成膜することが好ましい。また、ＧａＮバッファー層の厚みは、薄過ぎるとバッファー効果が得られない場合があり、厚過ぎると膜質低下を招くおそれがあるため、好ましくは２０〜４０ｎｍ、より好ましくは２０〜２５ｎｍとする。
以上の一連のＧａＮ膜１３の形成工程により、ＧａＮエピ成長用基板１１のＣ面サファイア薄膜１ｔ（表面処理層１１ａ）上に表面がＮ面からなり、極めて結晶性のよいＧａＮ膜１３が成膜される（ここまで、図２（ｃ））。
ここで、ＧａＮなどの化合物半導体結晶表面は極性を有しており、例えば構成元素ＧａとＮからなる単結晶のＧａＮ膜は、必然的に、Ｇａ原子からなり（終端され）該Ｇａ原子の未結合手が露出した極性面（Ｇａ極性面（Ｇａ面ともいう））と、Ｎ原子からなり（終端され）該Ｎ原子の未結合手が露出した極性面（Ｎ極性面（Ｎ面ともいう））を有する。
また、ＧａＮの結晶構造は六方晶系であり、その極性面は結晶格子の最密面に現れる。なお、六方晶系化合物半導体結晶の最密面は｛０００１｝面であるが、（０００１）面と（０００−１）面は等価ではなく、前者はカチオン原子が露出する面、後者はアニオン原子が露出する面であり、窒化ガリウム（ＧａＮ）においては（０００１）面がＧａ面、（０００−１）面がＮ面となる。
なお、上記エピタキシャル成長によりＧａＮ膜１３を形成した後、更にスパッタリング法、プラズマＣＶＤ法などにより、該ＧａＮ膜１３上に酸化シリコン（ＳｉＯｘ、但し、０＜ｘ≦２）膜を支持基板１２と貼り合わせるためのボンド層として形成して上記ＧａＮ膜担持体としてもよい。この場合の酸化シリコン膜の厚み（ＣＭＰ研磨する場合にはＣＭＰ研磨後の厚み）は２００〜１０００ｎｍが好ましい。
（工程２−４：ＧａＮ膜１３へのイオン注入工程）
次に、上記ＧａＮ膜担持体のＧａＮ膜１３の表面からイオン注入を行ってＧａＮ膜１３中に層状のイオン注入領域１３ionを形成する（図２（ｄ））。
このとき、注入イオンとして水素イオン（Ｈ+）及び／又は水素分子イオン（Ｈ2 +）を用いることが好ましい。
また、注入エネルギーはイオン注入深さ（つまり剥離膜（ＧａＮ薄膜１３ａ）の膜厚）を規定するものであり、１００〜１６０ｋｅＶが好ましい。注入エネルギー１００ｋｅＶ以上とすると、ＧａＮ薄膜１３ａの膜厚を５００ｎｍ以上とすることができる。一方、１６０ｋｅＶ超とすると、注入ダメージが大きくなり剥離された薄膜の結晶性の劣化を招くおそれがある。
また、ドーズ量は１．０×１０17〜３．５×１０17ａｔｏｍ／ｃｍ2であることが好ましい。これにより、ＧａＮ膜１３中に剥離層（脆化層）となるイオン注入領域１３ionを形成することができ、且つＧａＮ膜担持体の温度上昇を抑制することができる。なお、イオン注入温度は室温であり、高温となるとＧａＮ膜担持体が破断するおそれがあるため、ＧａＮ膜担持体を冷却してもよい。
ここで、上記イオン注入処理は、工程２−３でＧａＮ膜１３を形成したままのＧａＮ膜担持体に対して実施してもよいが、形成したままのＧａＮ膜１３の表面が粗いとその表面凹凸に対応してイオン注入深さが不均一となり、剥離後のＧａＮ薄膜１３ａの剥離面（表面）の凹凸が大きくなってしまう。
そこで、上記イオン注入前にＧａＮ膜担持体のイオン注入面を算術平均粗さが好ましくは０．３ｎｍ以下、より好ましくは０．２ｎｍ以下となるように平滑化するとよい。
例えば、工程２−３で形成したＧａＮ膜１３表面をＣＭＰ等による研磨及び／又はエッチングして算術平均粗さＲａが好ましくは０．３ｎｍ以下、より好ましくは０．２ｎｍ以下となるように平滑化するとよい。
あるいは、上記ＧａＮ膜１３（即ち、成膜したままの、あるいは研磨及び／又はエッチングして平滑化したＧａＮ膜１３）の上にボンド層として酸化シリコン膜を形成した場合には、この酸化シリコン膜表面をＣＭＰ等による研磨及び／又はエッチングして算術平均粗さＲａが好ましくは０．３ｎｍ以下となるように平滑化するとよい。ＧａＮ膜１３の厚みが薄く、研磨等での平坦化が困難な場合に特に有効である。
以上のようにＧａＮ膜担持体のイオン注入を予定している面（つまり、ＧａＮ膜１３又は上記ボンド層としての酸化シリコン膜表面）を平滑化することにより、次に行うイオン注入処理におけるイオン注入深さを一定にすることができ、ひいては支持基板１２と貼り合わせた後に剥離させた場合に表面が平滑な（表面粗さの小さな）剥離転写層（ＧａＮ薄膜１３ａ）を得ることができる。
（工程２−５：ＧａＮ膜担持体と支持基板１２の貼り合わせ接合工程）
次に、上記イオン注入したＧａＮ膜担持体のＧａＮ膜１３側表面と支持基板１２とを貼り合わせて接合する（図２（ｅ））。
ここで、ボンド層（酸化シリコン膜）を形成していないＧａＮ膜担持体と支持基板１２の貼り合わせの場合、ＧａＮ膜担持体のＧａＮ膜１３表面（Ｎ面）と支持基板１２表面とが接合するようになる。即ち、ＧａＮエピ成長用基板１１（ハンドル基板２／薄膜１ａ／Ｃ面サファイア薄膜１ｔ）／表面処理層１１ａ／（ＧａＮバッファー層）／ＧａＮ膜１３（Ｎ面）／支持基板１２の積層構造となる。
また、ボンド層（酸化シリコン膜）を少なくともいずれかの表面に形成しているＧａＮ膜担持体と支持基板１２の貼り合わせの場合、ＧａＮ膜担持体のＧａＮ膜１３表面（Ｎ面）と支持基板１２表面とがそれらの間にボンド層（酸化シリコン膜）が介在して接合するようになる。即ち、ＧａＮエピ成長用基板１１（ハンドル基板２／薄膜１ａ／Ｃ面サファイア薄膜１ｔ）／表面処理層１１ａ／（ＧａＮバッファー層）／ＧａＮ膜１３（Ｎ面）／ボンド層（酸化シリコン膜）／支持基板１２の積層構造となる。
なお、この貼り合わせの前に、ＧａＮ膜担持体のイオン注入面、支持基板１２の接合面の双方もしくは片方に表面活性化処理としてプラズマ処理を施すことが好ましい。
例えば、一般的な平行平板型プラズマチャンバーに、表面活性化処理するＧａＮ膜担持体及び／又は支持基板１２をセットし、１３．５６ＭＨｚ、１００Ｗ程度の高周波を印加し、プロセスガスとしてＡｒ、Ｎ2、Ｏ2等を導入して処理すればよい。処理時間は５〜３０秒とする。これにより、対象の基板表面が活性化され、貼り合わせ後の接合強度が増大する。
また、貼り合せ後は２００〜３００℃、５〜２４時間程度のアニールを実施することで、より強固な接合が形成されるため好ましい。
（工程２−６：ＧａＮ薄膜の剥離、転写工程）
次に、上記ＧａＮ膜１３におけるイオン注入領域１３ionで剥離させてＧａＮ薄膜１３ａを支持基板１２上に転写する（図２（ｆ））。
剥離処理は、イオン注入剥離法で一般的に行われる処理であればよく、例えばブレードを挿入するなどの機械剥離の他、レーザー光照射等の光剥離、その他ジェット水流や超音波等の物理的衝撃剥離が適用可能である。
これにより、表面がＧａ極性面からなり結晶性の良好で表面が平滑なＧａＮ薄膜１３ａを支持基板１２上に有するＧａＮ積層基板１０が得られる。
なお、剥離後の転写したＧａＮ薄膜１３ａの表面は十分に平滑であるが、このＧａＮ積層基板１０を使用するデバイスの要求特性の如何によっては研磨等でより平滑化してもよい。また、このＧａＮ積層基板１０に更にＧａＮ膜をエピタキシャル成長させることで、低欠陥で厚膜のＧａＮ基板を製造することも可能である。
なお、ＧａＮ積層基板１０のＧａＮ薄膜１３ａ表面の極性面を確認する方法は、例えばＫＯＨ水溶液によるエッチングレートの違いをみて判断すればよい。即ち、Ｎ面の方がＧａ面よりもエッチングレートが大きい。例えば、４０℃、２ｍｏｌ／ＬのＫＯＨ水溶液に４５分浸した場合、Ｇａ面はエッチングされないが、Ｎ面はエッチングされることから確認できる。
以下に、実施例及び比較例を挙げて、本発明を更に具体的に説明するが、本発明はこれら実施例に限定されるものではない。
［実施例１］
以下の条件でＧａＮ積層基板を作製した。
（実施例１−１）
直径１２インチ、厚み７５０μｍ、熱膨張率５．２×１０-6／ｋ（８００Ｋ）のＡｌＮ焼結体（セラミックス）からなるハンドル基板と、直径１２インチ、厚み７５０μｍ、算術平均粗さＲａ０．３ｎｍ、熱膨張率８．０×１０-6／ｋ（８００Ｋ）、ｃ軸オフ角１．５度のＣ面サファイア基板を準備した。なお、このハンドル基板のＧａＮ（熱膨張率６．０×１０-6／ｋ（８００Ｋ））との熱膨張率の差は−０．８×１０-6／ｋである。
次に、このＣ面サファイア基板表面にスパッタリング法により厚み１５０ｎｍのＳｉＯ2薄膜を形成し、このＳｉＯ2薄膜表面から水素分子イオンＨ2 +を、注入エネルギー１５０ｋｅＶ、ドーズ量２×１０17ａｔｏｍ／ｃｍ2でイオン注入した。
次いで、Ｃ面サファイア基板のイオン注入面（ＳｉＯ2薄膜形成面）とハンドル基板表面についてＡｒプラズマ処理を実施した。次いで、両者のＡｒプラズマ処理面同士を貼り合せて接合した後、貼り合わせたものからイオン注入領域において機械的にＣ面サファイア基板を剥離させ、ハンドル基板上にＣ面サファイア薄膜を転写してＧａＮエピ成長用基板を得た。このＧａＮエピ成長用基板の反り量は１００μｍであった。
この基板をＲＣＡ洗浄にて洗浄した後、ＭＯＣＶＤ装置にて、基板温度９００℃の高温窒化処理（プロセスガス：純窒素）を３０分実施し、続いて基板温度４００℃でＧａＮバッファー層を厚み２０ｎｍ成膜した後に、更に基板温度１０５０℃にて、プロセスガス：ＴＭＧ及びＮＨ3を用いてエピタキシャル成長させてＧａＮ膜を１０μｍ成膜した。そのＧａＮ膜の算術平均粗さＲａは８ｎｍであった。
次いで、このＧａＮ膜上にボンド層としてプラズマＣＶＤ法により厚み２μｍの酸化シリコン膜を成膜した後、ＣＭＰ装置でこの酸化シリコン膜を３００ｎｍまで研磨した。得られたＧａＮ膜担持体の算術平均粗さＲａは０．３ｎｍであった。
次に、このＧａＮ膜担持体の酸化シリコン膜表面から水素分子イオンＨ2 +を、注入エネルギー１６０ｋｅＶ、ドーズ量３．１×１０+17ａｔｏｍ／ｃｍ2でイオン注入した。
次に、支持基板として、直径１２インチ、厚み７５０μｍのＳｉ基板を準備し、Ｓｉ基板上に厚み３００ｎｍの熱酸化膜を形成した。熱酸化膜形成後のＳｉ基板の算術平均粗さはＲａ＝０．５ｎｍであった。
このＳｉ基板、上記ＧａＮ膜担持体それぞれの熱酸化膜、酸化シリコン膜（イオン注入面）表面についてＡｒプラズマ処理を実施した。次いで、Ａｒプラズマ処理面同士を貼り合せた後、窒素雰囲気下で２００℃にて１２時間アニールした。アニール後、ＧａＮ膜のイオン注入領域に金属ブレードを差し込んで剥離を行い、Ｓｉ基板上にＧａＮ薄膜を転写してＧａＮ積層基板を得た。
得られたＧａＮ積層基板のＧａＮ薄膜表面の算術平均粗さＲａは１０ｎｍであった。また、得られたＧａＮ積層基板のＧａＮ薄膜についてＸ線ロッキングカーブ法により結晶性を評価した。詳しくは、Ｘ線回折により上記ＧａＮ薄膜のＧａＮ（０００２）面反射のロッキングカーブ（ωスキャン）におけるチルト分布（半価幅）を求めたところ、３１０ａｒｃｓｅｃと良好な結晶性を示した。
また、ＧａＮ薄膜の表面の極性面の確認として、サンプルを４０℃、２ｍｏｌ／ＬのＫＯＨ水溶液に４５分浸した後、表面を観察したところ、ＧａＮ薄膜表面はエッチングされておらず、ＧａＮ薄膜表面がＧａ面となっていることが分かった。
（実施例１−２）
実施例１−１において、ハンドル基板をほうけい酸ガラス（熱膨張率６．８×１０-6／ｋ（８００Ｋ））からなるものとし、Ｃ面サファイア基板のオフ角度を３度（算術平均粗さＲａ：０．３ｎｍ）とし、それ以外は実施例１−１と同様にしてＧａＮエピ成長用基板を作製した。このＧａＮエピ成長用基板の反り量は１５０μｍであった。
次いで、このＧａＮエピ成長用基板を用いて厚み５μｍのＧａＮ膜をエピタキシャル成長させた後、このＧａＮ膜表面（該ＧａＮ膜算術平均粗さＲａ：６ｎｍ）をＣＭＰ研磨してその表面の算術平均粗さＲａを０．２ｎｍとし、ボンド層を形成することなくそのまま、石英からなる支持基板（石英基板）に転写した。それ以外は実施例１−１と同様にしてＧａＮ積層基板を得た。
得られたＧａＮ積層基板のＧａＮ薄膜表面の算術平均粗さＲａは０．３ｎｍであった。また、得られたＧａＮ積層基板のＧａＮ薄膜について実施例１−１と同様にＸ線ロッキングカーブ法により結晶性を評価したところ、ＦＷＨＭ２８０ａｒｃｓｅｃとなり、実施例１−１と同等の結晶性を示した。
また、実施例１−１と同様にしてＧａＮ薄膜の表面の極性面を確認したところ、Ｇａ面となっていた。
（比較例１−１）
実施例１−１において、Ｃ面サファイア基板のｃ軸オフ角度を０．０５度（算術平均粗さＲａ：０．３ｎｍ）としたものを用い、それ以外は実施例１−１と同様にしてＧａＮ積層基板を得た。なお、ＧａＮ膜成膜後の該ＧａＮ膜算術平均粗さＲａは１３５ｎｍであり、酸化シリコン膜ＣＭＰ研磨後のＧａＮ膜担持体の算術平均粗さＲａは０．２ｎｍであった。
得られたＧａＮ積層基板のＧａＮ薄膜表面の算術平均粗さＲａは１５０ｎｍとなり平滑性が悪いものであった。また、得られたＧａＮ積層基板のＧａＮ薄膜について実施例１−１と同様にＸ線ロッキングカーブ法により結晶性を評価したところ、ＦＷＨＭ８５０ａｒｃｓｅｃとなり、結晶性が悪化した。
また、実施例１−１と同様にしてＧａＮ薄膜の表面の極性面を確認したところ、Ｇａ面となっていた。
（比較例１−２）
実施例１−１において、Ｃ面サファイア基板のｃ軸オフ角度を６度（算術平均粗さＲａ：０．３ｎｍ）としたものを用い、それ以外は実施例１−１と同様にしてＧａＮ積層基板を得た。なお、ＧａＮ膜成膜後の該ＧａＮ膜算術平均粗さＲａは８０ｎｍであり、酸化シリコン膜ＣＭＰ研磨後のＧａＮ膜担持体の算術平均粗さＲａは０．３ｎｍであった。
得られたＧａＮ積層基板のＧａＮ薄膜表面の算術平均粗さＲａは１２０ｍであった。また、得られたＧａＮ積層基板のＧａＮ薄膜について実施例１−１と同様にＸ線ロッキングカーブ法により結晶性を評価したところ、ＦＷＨＭ９６０ａｒｃｓｅｃとなり、結晶性が悪化した。
また、実施例１−１と同様にしてＧａＮ薄膜の表面の極性面を確認したところ、Ｇａ面となっていた。
（比較例１−３）
実施例１−１で用いたＣ面サファイア基板をそのままＧａＮエピ成長用基板として用い、該ＧａＮエピ成長用基板に実施例１−１と同様にしてＧａＮ膜を形成したところ、ＧａＮ成膜後の基板の反りが約３ｍｍと極めて大きくなり、支持基板との貼り合せができないため、以降の工程を中止した。
以上の結果を表１に示す。本発明によれば、直径１２インチの大口径の基板であっても優れた平滑性と結晶性を持つＧａＮ積層基板が得られることが明らかとなった。なお、表中の表面粗さＲａは算術平均粗さＲａのことである。
Figure 2020031829
なお、これまで本発明を上記実施形態をもって説明してきたが、本発明はこの実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用効果を奏する限り、本発明の範囲に含まれるものである。
１、１’ Ｃ面サファイア基板
１ａ 薄膜
１ion、１３ion イオン注入領域
１ｔ Ｃ面サファイア薄膜
２ ハンドル基板
１０ ＧａＮ積層基板
１１ ＧａＮエピ成長用基板
１１ａ 表面処理層
１２ 支持基板
１３ ＧａＮ膜
１３ａ ＧａＮ薄膜

Claims (13)

  1. ８００Ｋにおける熱膨張率がシリコンより大きく、Ｃ面サファイアより小さい、ガラス、セラミックス又は単結晶の材料からなるハンドル基板上に、イオン注入剥離法によりオフ角度０．５〜５度のＣ面サファイア基板から剥離させたＣ面サファイア薄膜を転写してＧａＮエピ成長用基板を作製する工程と、
    上記ＧａＮエピ成長用基板の８００〜１０００℃での高温窒化処理及び／又は該ＧａＮエピ成長用基板のＣ面サファイア薄膜上への結晶性ＡｌＮの堆積処理を行って上記ＧａＮエピ成長用基板を表面処理し、Ｃ面サファイア薄膜表面をＡｌＮからなる表面処理層で被覆する工程と、
    上記表面処理されたＧａＮエピ成長用基板の表面処理層上にＧａＮをエピタキシャル成長させて表面がＮ極性面からなるＧａＮ膜担持体を作製する工程と、
    上記ＧａＮ膜にイオン注入を行ってイオン注入領域を形成する工程と、
    上記イオン注入したＧａＮ膜担持体のＧａＮ膜側表面と支持基板とを貼り合わせて接合する工程と、
    上記ＧａＮ膜におけるイオン注入領域で剥離させてＧａＮ薄膜を支持基板上に転写して、表面がＧａ極性面からなるＧａＮ薄膜を支持基板上に有するＧａＮ積層基板を得る工程と
    を有するＧａＮ積層基板の製造方法。
  2. 上記ハンドル基板が硼ケイ酸系ガラス、ＧａＮ焼結体、ＡｌＮ焼結体又はＧａＡｓ単結晶からなる請求項１記載のＧａＮ積層基板の製造方法。
  3. 上記ハンドル基板とＣ面サファイア薄膜との間に酸化シリコン、窒化シリコン又は酸窒化シリコンの薄膜を介在させて該Ｃ面サファイア薄膜を転写する請求項１又は２記載のＧａＮ積層基板の製造方法。
  4. ＧａＮエピ成長用基板の反り量を３００μｍ以下とすることを特徴とする請求項１〜３のいずれか１項記載のＧａＮ積層基板の製造方法。
  5. 上記ＧａＮエピタキシャル成長が１０００℃超１２００℃以下で行われる請求項１〜４のいずれか１項記載のＧａＮ積層基板の製造方法。
  6. ＭＯＣＶＤ法により上記ＧａＮのエピタキシャル成長を行う請求項１〜５のいずれか１項記載のＧａＮ積層基板の製造方法。
  7. 上記Ｃ面サファイア基板を表面処理した後、７００℃以下で表面処理層上にＧａＮバッファー層を形成し、次いで該ＧａＮバッファー層上に上記ＧａＮエピタキシャル成長を行う請求項１〜６のいずれか１項記載のＧａＮ積層基板の製造方法。
  8. 上記ＧａＮバッファー層の厚みが２０〜４０ｎｍである請求項７記載のＧａＮ積層基板の製造方法。
  9. 上記エピタキシャル成長によりＧａＮ膜を形成した後、更に該ＧａＮ膜上に酸化シリコン膜を形成して上記ＧａＮ膜担持体とする請求項１〜８のいずれか１項記載のＧａＮ積層基板の製造方法。
  10. 更に、上記イオン注入前にＧａＮ膜担持体のイオン注入面を算術平均粗さＲａ０．３ｎｍ以下に平滑化する請求項１〜９のいずれか１項記載のＧａＮ積層基板の製造方法。
  11. 上記ＧａＮ膜へのイオン注入が水素イオン（Ｈ+）及び／又は水素分子イオン（Ｈ2 +）を用いた、注入エネルギー１００〜１６０ｋｅＶ、ドーズ量１．０×１０17〜３．５×１０17ａｔｏｍ／ｃｍ2の処理である請求項１〜１０のいずれか１項記載のＧａＮ積層基板の製造方法。
  12. 上記支持基板が、Ｓｉ、Ａｌ2Ｏ3、ＳｉＣ、ＡｌＮ又はＳｉＯ2からなる請求項１〜１１のいずれか１項記載のＧａＮ積層基板の製造方法。
  13. 上記支持基板は、ＧａＮ膜担持体との接合面に酸化シリコン膜を形成したものである（ただし、支持基板がＳｉＯ2からなる場合を除く）請求項１２記載のＧａＮ積層基板の製造方法。
JP2020535710A 2018-08-09 2019-08-01 ＧａＮ積層基板の製造方法 Active JP7044161B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018149939 2018-08-09
JP2018149939 2018-08-09
PCT/JP2019/030164 WO2020031829A1 (ja) 2018-08-09 2019-08-01 ＧａＮ積層基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020031829A1 true JPWO2020031829A1 (ja) 2021-08-26
JP7044161B2 JP7044161B2 (ja) 2022-03-30

Family

ID=69414175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020535710A Active JP7044161B2 (ja) 2018-08-09 2019-08-01 ＧａＮ積層基板の製造方法

Country Status (7)

Country Link
US (1) US11479876B2 (ja)
JP (1) JP7044161B2 (ja)
KR (1) KR20210039438A (ja)
CN (1) CN112585305B (ja)
DE (1) DE112019003987T5 (ja)
GB (1) GB2591348B (ja)
WO (1) WO2020031829A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法
CN117660879B (zh) * 2023-12-08 2024-05-14 广州市艾佛光通科技有限公司 一种AlN薄膜及其制备方法和应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008540315A (ja) * 2005-05-11 2008-11-20 ノース・キャロライナ・ステイト・ユニヴァーシティ 極性が制御されたｉｉｉ族窒化物薄膜及びその製法
JP2009231816A (ja) * 2008-02-29 2009-10-08 Shin Etsu Chem Co Ltd 単結晶薄膜を有する基板の製造方法
JP2010509177A (ja) * 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2017193486A (ja) * 2011-09-12 2017-10-26 住友化学株式会社 窒化物半導体結晶の製造方法、窒化物半導体エピタキシヤルウエハ、および窒化物半導体自立基板
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP2018024538A (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174562A (ja) * 1997-06-30 1999-03-16 Nichia Chem Ind Ltd 窒化物半導体素子
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
KR101226073B1 (ko) * 2008-12-19 2013-01-25 소이텍 변형 조절된 복합 반도체 기판들 및 그의 형성 방법
JP6026188B2 (ja) 2011-09-12 2016-11-16 住友化学株式会社 窒化物半導体結晶の製造方法
CN104488081B (zh) * 2012-07-25 2017-09-19 信越化学工业株式会社 Sos基板的制造方法和sos基板
WO2014113503A1 (en) 2013-01-16 2014-07-24 QMAT, Inc. Techniques for forming optoelectronic devices
US9859458B2 (en) * 2015-06-19 2018-01-02 QMAT, Inc. Bond and release layer transfer process
TWI751127B (zh) * 2015-12-17 2022-01-01 日商信越化學工業股份有限公司 藍寶石複合基材與其製造方法
JP6915591B2 (ja) * 2018-06-13 2021-08-04 信越化学工業株式会社 ＧａＮ積層基板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008540315A (ja) * 2005-05-11 2008-11-20 ノース・キャロライナ・ステイト・ユニヴァーシティ 極性が制御されたｉｉｉ族窒化物薄膜及びその製法
JP2010509177A (ja) * 2006-11-15 2010-03-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 有機金属化学気相成長法による、高品質のＮ面ＧａＮ、ＩｎＮおよびＡｌＮならびにそれらの合金のヘテロエピタキシャル成長の方法
JP2009231816A (ja) * 2008-02-29 2009-10-08 Shin Etsu Chem Co Ltd 単結晶薄膜を有する基板の製造方法
JP2017193486A (ja) * 2011-09-12 2017-10-26 住友化学株式会社 窒化物半導体結晶の製造方法、窒化物半導体エピタキシヤルウエハ、および窒化物半導体自立基板
JP2018024538A (ja) * 2016-08-08 2018-02-15 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP6232150B1 (ja) * 2017-01-10 2017-11-15 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
CN112585305B (zh) 2023-03-28
GB2591348B (en) 2023-02-08
TW202024406A (zh) 2020-07-01
GB2591348A (en) 2021-07-28
WO2020031829A1 (ja) 2020-02-13
US11479876B2 (en) 2022-10-25
JP7044161B2 (ja) 2022-03-30
CN112585305A (zh) 2021-03-30
KR20210039438A (ko) 2021-04-09
US20210301419A1 (en) 2021-09-30
DE112019003987T5 (de) 2021-04-22
GB202102099D0 (en) 2021-03-31

Similar Documents

Publication Publication Date Title
JP6915591B2 (ja) ＧａＮ積層基板の製造方法
US10829868B2 (en) Manufacturing method of SiC composite substrate
US20200149189A1 (en) SiC COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING SAME
JP5468528B2 (ja) 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
US10431460B2 (en) Method for producing SiC composite substrate
JP7044161B2 (ja) ＧａＮ積層基板の製造方法
JP2022012558A (ja) 大口径ｉｉｉ族窒化物系エピタキシャル成長用基板とその製造方法
JP2013098572A (ja) 薄膜接合基板の製造方法
TWI834703B (zh) ＧａＮ層合基板的製造方法
KR20130051232A (ko) 박막 접합 기판 및 그 제조방법
WO2024084836A1 (ja) 窒化物半導体エピタキシャルウエーハの製造方法及び窒化物半導体エピタキシャルウエーハ用複合基板
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
TW202331794A (zh) 氮化物半導體基板及氮化物半導體基板的製造方法
KR20150035413A (ko) 격자-조정된 도메인-매칭 에피택시를 이용한 화합물 반도체의 에피택셜 성장 방법
JP2022120695A (ja) 窒化物半導体基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220228

R150 Certificate of patent or registration of utility model

Ref document number: 7044161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150