KR20080087175A - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR20080087175A
KR20080087175A KR1020087020518A KR20087020518A KR20080087175A KR 20080087175 A KR20080087175 A KR 20080087175A KR 1020087020518 A KR1020087020518 A KR 1020087020518A KR 20087020518 A KR20087020518 A KR 20087020518A KR 20080087175 A KR20080087175 A KR 20080087175A
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
layer
light emitting
width
Prior art date
Application number
KR1020087020518A
Other languages
English (en)
Inventor
미쯔히꼬 사까이
다다히로 오까자끼
겐 나까하라
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006051596A external-priority patent/JP2007234707A/ja
Priority claimed from JP2006078624A external-priority patent/JP2007258338A/ja
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20080087175A publication Critical patent/KR20080087175A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

기판에 p형 반도체층(220), 활성층(230), n형 반도체층(240)이 이 순서대로 적층된 반도체 발광 소자로서, 상기 n형 반도체층(240)에는, 한쪽의 폭이 상기 n형 반도체층(240)의 한쪽의 폭과 동일한 사각 형상의 n측 전극(241)이 형성되어 있고, 상기 n형 반도체층(240)은, 그 두께 t가 다음식 1
Figure 112008059761392-PCT00026
[여기서, L : 상기 n형 반도체층의 한쪽의 폭과는 상이한 다른 쪽의 폭, T : 절대 온도, W : 상기 n측 전극의 한쪽의 폭과는 상이한 다른 쪽의 폭, J0 : 상기 n측 전극과 상기 n형 반도체층의 접촉 부분에서의 전류 밀도, e : 소전하, γ : 다이오드의 이상 계수, κB : 볼트먼 상수, ρ : 상기 n형 반도체층의 비저항 ]의 관계를 충족시키고, 상기 반도체 발광 소자의 적층 방향을 따라서 연장되는 측면(270)에는, 복수의 볼록부(271)가 형성되어 있고, 상기 활성층(230)으로부터 발광되는 광의 파장을 λ, 상기 n형 반도체층(240) 및 상기 p형 반도체층(220) 중 어느 것인가의 굴절률을 n으로 한 경우에, 상기 볼록부는, 그 저부의 폭의 평균 폭 WA가, WA≥λ/n으로 되어 있다.
p형 반도체층, 활성층, n형 반도체층, 측면, 볼록부

Description

반도체 발광 소자{SEMICONDUCTOR LIGHT EMITTING ELEMENT}
본 발명은, 반도체층을 갖는 반도체 발광 소자에 관한 것이다.
종래부터, 사파이어 기판 상에 GaN을 함유하는 복수의 반도체층이 적층된 구조를 갖는 반도체 발광 소자가 제안되어 있다(예를 들면, 특허 문헌 1).
또한, 반도체 발광 소자의 제조 방법 중 하나로서, 사파이어 기판에 반도체층을 성막한 후에, 상기 반도체층에서 상기 사파이어 기판과는 반대측 부분에 지지 기판을 접합하고, 레이저광에 의한 가열을 이용하여 상기 사파이어 기판을 박리한다고 하는 방법이 알려져 있다(예를 들면 특허 문헌 2 참조). 도 20은, 이와 같은 제조 방법에 의해 제조된 반도체 발광 소자의 일례를 도시하고 있다. 도 20에 도시된 반도체 발광 소자 X는, p측 전극(91a)이 형성된 지지 기판(91) 상에, 반도체층으로서의 p-GaN층(92), 활성층(93) 및 n-GaN층(94)이 적층된 구조로 되어 있다. n-GaN층(94)의 상면에는 n측 전극(94a)이 형성되어 있다. 활성층(93)은 n-GaN층(94)으로부터 주입된 전자와 p-GaN층(92)으로부터 주입된 정공이 재결합함으로써 발하게 된 광을 증폭하기 위한 층이며, 예를 들면 중양자 우물(Multiple Quantum Well : 이하 MQW) 구조로 되어 있다. 반도체 발광 소자 X는, n-GaN층(94)의 상면과 n-GaN층(94), 활성층(93) 및 p-GaN층(92)의 측면(97)으로부터 광을 출사하는 것 이 가능하게 구성되어 있다.
특허 문헌 1 : 일본 특허 공개 평10-012916호 공보
특허 문헌 2 : 일본 특허 공개 제2003-168820호 공보
그러나, n측 전극(94a)으로부터 주입된 전자는, n-GaN층(94)의 두께 방향에서의 전위차에 의해 n-GaN층(94)을 쉽게 관통하게 된다. 이 때문에, n-GaN층(94)의 단부 부근에는, 충분한 전류가 흐르지 않는다. 그렇게 하면, 활성층(93)의 전역에서 전자와 정공을 재결합시키는 것이 곤란하게 된다. 따라서, 반도체 발광 소자 X에서는, 투입 전력에 대해 효율적으로 발광시키는 것이 곤란하여 고휘도화가 저해되고 있었다.
또한, n-GaN층(94), 활성층(93) 및 p-GaN층(92)을 형성하는 GaN은, 그 굴절률이 약 2.5로 비교적 높다. 이 때문에, 공기와의 임계각이 약 23°정도로 작다. 측면(97)에 대한 입사각이 이 임계각보다도 큰 광은 전반사되게 되어, 반도체 발광 소자 X 밖에는 출사되지 않는다. 따라서, 반도체 발광 소자 X는, 활성층(93)에 의해 발하게 된 광 중 적절히 출사되는 광의 비율이 작아 고휘도화가 저해되고 있었다.
<발명의 개시>
<발명이 해결하고자 하는 과제>
본 발명은, 상기한 사정을 기초로 안출된 낸 것으로서, 발광량을 증가시키고, 또한 출사되는 광의 비율을 증가시킴으로써, 고휘도화를 도모하는 것이 가능한 반도체 발광 소자를 제공하는 것을 그 목적으로 한다.
<과제를 해결하기 위한 수단>
본 발명의 제1 측면에 의해 제공되는 반도체 발광 소자는, 기판과, 상기 기판에 지지된 p형 반도체층과, 상기 기판에 대해 상기 p형 반도체층보다도 이격된 위치에 배치된 n형 반도체층과, 상기 p형 반도체층과 상기 n형 반도체층 사이에 배치된 활성층을 구비하는 반도체 발광 소자로서, 상기 n형 반도체층에는, 한쪽의 폭이 상기 n형 반도체층의 한쪽의 폭과 동일한 사각 형상의 n측 전극이 형성되어 있고, 상기 n형 반도체층은, 그 두께 t가 수학식 1의 관계를 충족시키고, 상기 반도체 발광 소자의 적층 방향을 따라서 연장되는 측면에는, 복수의 볼록부가 형성되어 있고, 상기 활성층으로부터 발광되는 광의 파장을 λ, 상기 n형 반도체층 및 상기 p형 반도체층 중 어느 것인가의 굴절률을 n으로 한 경우에, 상기 볼록부는, 그 저부의 폭의 평균 폭 WA가, WA≥λ/n으로 되어 있는 것을 특징으로 한다.
Figure 112008059761392-PCT00001
여기서,
L : 상기 n형 반도체층의 한쪽의 폭과는 상이한 다른 쪽의 폭
T : 절대 온도
W : 상기 n측 전극의 한쪽의 폭과는 상이한 다른 쪽의 폭
J0 : 상기 n측 전극과 상기 n형 반도체층의 접촉 부분에서의 전류 밀도
e : 소전하
γ : 다이오드의 이상 계수
κB : 볼트먼 상수
ρ : 상기 n형 반도체층의 비저항
본 발명의 제2 측면에 의해 제공되는 반도체 발광 소자는, 기판과, 상기 기판에 적층된 n형 반도체층, 활성층 및 p형 반도체층을 구비한 반도체 발광 소자로서, 상기 반도체 발광 소자의 적층 방향을 따라서 연장되는 측면에는, 복수의 볼록부가 형성되어 있고, 상기 활성층으로부터 발광되는 광의 파장을 λ, 상기 n형 반도체층 및 상기 p형 반도체층 중 어느 것인가의 굴절률을 n으로 한 경우에, 상기 볼록부는, 그 저부의 폭의 평균 폭 WA가, WA≥λ/n으로 되어 있는 것을 특징으로 한다.
본 발명의 바람직한 실시 형태에서는, 상기 n형 반도체층 및 상기 p형 반도체층 중 적어도 어느 한쪽은, GaN으로 이루어진다. 이와 같은 구성에 따르면, 상기 n형 반도체층 또는 상기 p형 반도체층을 n-GaN층 또는 p-GaN층으로서 구성함으로써, 투입 전력량에 대한 발광량을 증대시키는 것이 가능하다. 또한, GaN은 비교적 굴절률이 높은 재질이지만, 전술한 수학식을 충족시키는 평균 폭 WA로 된 복수의 볼록부를 구비함으로써, 상기 활성층으로부터의 광이 부당하게 전반사되는 것을 회피할 수 있다.
본 발명의 바람직한 실시 형태에서는, 상기 볼록부는, 상기 적층 방향으로 연장되어 있고, 또한 그 단면 형상이 삼각형 또는 반원형으로 되어 있다. 이와 같 은 구성에 따르면, 상기 복수의 볼록부를, 내부로부터의 광을 적절히 출사시키는 형상으로 할 수 있다.
본 발명의 제3 측면에 의해 제공되는 반도체 발광 소자는, 기판과, 상기 기판에 지지된 p형 반도체층과, 상기 기판에 대해 상기 p형 반도체층보다도 이격된 위치에 배치된 n형 반도체층과, 상기 p형 반도체층과 상기 n형 반도체층 사이에 배치된 활성층을 구비하는 반도체 발광 소자로서, 상기 n형 반도체층에는 원 형상의 n측 전극이 형성되어 있고, 상기 n형 반도체층은, 그 두께 t가 수학식 2의 관계를 충족시키는 것을 특징으로 한다.
Figure 112008059761392-PCT00002
여기서,
L : 상기 반도체 발광 소자의 대표 길이
T : 절대 온도
W : 상기 n측 전극의 직경
J0 : 상기 n측 전극과 상기 n형 반도체층의 접촉 부분에서의 전류 밀도
e : 소전하
γ : 다이오드의 이상 계수
κB : 볼트먼 상수
ρ : 상기 n형 반도체층의 비저항
또한, 본 발명에서 말하는 상기 반도체 발광 소자의 대표 길이란, 예를 들면 원 형상에서의 직경, 사각 형상에서의 한 변의 길이를 가리킨다.
본 발명의 바람직한 실시 형태에서는, 상기 n형 반도체층에는, 복수의 볼록부가 형성되어 있고, 상기 n형 반도체층은, 그 두께 t가 상기 수학식 2의 관계 대신에 수학식 3의 관계를 충족시킨다.
Figure 112008059761392-PCT00003
단, 0.1㎛≤x≤3.0㎛
본 발명의 바람직한 실시 형태에서는, 상기 n형 반도체층은, n-GaN으로 이루어진다. 이와 같은 구성에 따르면, 상기 반도체 발광 소자를, 청색광 혹은 녹색광을 발광 가능하게 구성할 수 있다.
본 발명의 제4 측면에 의해 제공되는 반도체 발광 소자는, 기판과, 상기 기판에 지지된 p형 반도체층과, 상기 기판에 대해 상기 p형 반도체층보다도 이격된 위치에 배치된 n형 반도체층과, 상기 p형 반도체층과 상기 n형 반도체층 사이에 배치된 활성층을 구비하는 반도체 발광 소자로서, 상기 n형 반도체층에는, 한쪽의 폭이 상기 n형 반도체층의 한쪽의 폭과 동일한 사각 형상의 n측 전극이 형성되어 있고, 상기 n형 반도체층은, 그 두께 t가 수학식 4의 관계를 충족시키는 것을 특징으로 한다.
Figure 112008059761392-PCT00004
여기서,
L : 상기 n형 반도체층의 한쪽의 폭과는 상이한 다른 쪽의 폭
T : 절대 온도
W : 상기 n측 전극의 한쪽의 폭과는 상이한 다른 쪽의 폭
J0 : 상기 n측 전극과 상기 n형 반도체층의 접촉 부분에서의 전류 밀도
e : 소전하
γ : 다이오드의 이상 계수
κB : 볼트먼 상수
ρ : 상기 n형 반도체층의 비저항
본 발명의 바람직한 실시 형태에서는, 상기 n형 반도체층에는, 복수의 볼록부가 형성되어 있고, 상기 n형 반도체층은, 그 두께 t가 상기 수학식 4의 관계 대신에 수학식 5의 관계를 충족시킨다.
Figure 112008059761392-PCT00005
단, 0.1㎛≤x≤3.0㎛　
본 발명의 바람직한 실시 형태에서는, 상기 n형 반도체층은, n-GaN으로 이루어진다. 이와 같은 구성에 따르면, 상기 반도체 발광 소자를, 청색광 혹은 녹색광 을 발광 가능하게 구성할 수 있다.
도 1은 본 발명에 따른 반도체 발광 소자의 제1 실시 형태를 나타내는 전체 사시도.
도 2는 도 1에 도시한 반도체 발광 소자의 평면도.
도 3은 도 1의 Ⅲ-Ⅲ선을 따라 취한 단면도.
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 주요부 확대 단면도.
도 5는 볼록부의 일 변형예를 도시하는 주요부 확대 단면도.
도 6은 볼록부의 다른 변형예를 도시하는 주요부 확대 단면도.
도 7은 본 발명에 따른 반도체 발광 소자의 제2 실시 형태를 나타내는 전체 사시도.
도 8은 본 발명에 따른 반도체 발광 소자의 제3 실시 형태를 나타내는 전체 사시도.
도 9는 도 8의 Ⅸ-Ⅸ선을 따라 취한 단면도.
도 10은 본 발명에 따른 반도체 발광 소자의 제4 실시 형태를 나타내는 단면도.
도 11은 도 10에 도시한 반도체 발광 소자의 주요부 확대 사시 단면도.
도 12는 도 10에 도시한 반도체 발광 소자의 제조 공정에서, 사파이어 기판에 반도체층을 적층하는 공정을 도시하는 단면도.
도 13은 도 10에 도시한 반도체 발광 소자의 제조 공정에서, 반도체층의 에 칭 공정을 도시하는 단면도.
도 14는 도 10에 도시한 반도체 발광 소자의 제조 공정에서, 반사층을 형성하는 공정을 도시하는 단면도.
도 15는 도 10에 도시한 반도체 발광 소자의 제조 공정에서, 사파이어 기판을 박리하는 공정을 도시하는 단면도.
도 16은 본 발명에 따른 반도체 발광 소자의 제5 실시 형태를 나타내는 단면도.
도 17은 도 16에 도시한 반도체 발광 소자의 제조 공정에서, 복수의 볼록부를 형성하는 공정을 도시하는 단면도.
도 18은 본 발명에 따른 반도체 발광 소자의 제6 실시 형태를 나타내는 주요부 확대 사시 단면도.
도 19는 본 발명에 따른 반도체 발광 소자의 제7 실시 형태를 나타내는 단면도.
도 20은 종래의 반도체 발광 소자의 일례를 도시하는 단면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 바람직한 실시 형태에 따라, 도면을 참조하여 구체적으로 설명한다.
도 1 내지 도 3은, 본 발명에 따른 반도체 발광 소자의 제1 실시 형태를 나타내고 있다. 본 실시 형태의 반도체 발광 소자(A101)는 기판(110), n-GaN층(120), 활성층(130), p-GaN층(140) 및 ZnO 전극(150)을 구비하고 있다. 반도체 발광 소자(A101)는, 특히 청색광 또는 녹색광을 발광하는 데에 적합한 반도체 발광 소자로서 구성되어 있다.
기판(110)은, 예를 들면 사파이어제이며, n-GaN층(120), 활성층(130), p-GaN층(140) 및 ZnO 전극(150)을 지지하기 위한 것이다. 본 실시 형태에서는, 기판(110)은, 그 두께가 80㎛ 정도로 되어 있다. 기판(110) 상에는, 예를 들면 격자 왜곡을 완화하기 위한 AlN, GaN, AlGaN 등으로 이루어지는 버퍼층(도시 생략)이 형성되어 있다.
n-GaN층(120)은, GaN에 Si가 도프된 n형 반도체로 이루어지고, 본 발명에서 말하는 n형 반도체층의 일례이다. 본 실시 형태에서는, n-GaN층(120)은, 그 두께가 3∼6㎛ 정도로 되어 있다. 도 3에 도시한 바와 같이 n-GaN층(120)은, 그 두께가 6㎛ 정도로서 그 평면에서 보아 치수가 기판(110)과 동일하게 된 제1 층(120a)과, 그 두께가 0.2㎛ 정도로서 그 평면에서 보아 치수가 기판(110)보다도 작은 사이즈로 된 제2 층(120b)에 의해 구성되어 있다. 제1 층(120a)의 도면 중 상면에는, n측 전극(121)이 형성되어 있다. n측 전극(121)은, 예를 들면 100Å 두께의 Ti 및 2500Å 두께의 Al이 적층된 것이다.
활성층(130)은, 예를 들면 InGaN을 함유하는 MQW 구조로 된 층이며, 전자와 정공이 재결합함으로써 발하게 되는 광을 증폭시키기 위한 층이다. 활성층(130)은, 복수의 InGaN층과 복수의 GaN층이 교대로 적층되어 있다. 상기 InGaN층은, In의 조성비가 17％ 정도로 됨으로써, n-GaN층(120)보다도 밴드갭이 작게 되어 있고, 활성층(130)의 우물층을 구성하고 있다. 상기 GaN층은 활성층(130)의 배리어층을 형성하고 있다. 본 실시 형태에서는, 활성층(130)은 30Å 두께의 InGaN층과 100Å 두께의 GaN층이 8층씩 적층되어 있고, 그 두께가 0.1㎛ 정도로 되어 있다. 또한, n-GaN층(120)과 활성층(130) 사이에는, 격자 왜곡을 완화하는 것을 목적으로 하여, InGaN 및 GaN이 1원자마다 교대로 적층된 초격자층(도시 생략)이 형성되어 있다.
p-GaN층(140)은, GaN에 Mg가 도프된 p형 반도체로 이루어지고, 본 발명에서 말하는 p형 반도체층의 일례이다. 본 실시 형태에서는, p-GaN층(140)은, 그 두께가 0.2㎛ 정도로 되어 있다. 또한, 활성층(130)과 p-GaN층(140) 사이에는, GaN층(도시 생략) 또는 In의 조성이 0.1％ 정도인 InGaN층(도시 생략)이 형성되어 있다.
ZnO 전극(150)은, 투명 도전 산화물 중 하나인 ZnO로 이루어지고, 활성층(130)으로부터의 광을 투과시킨다. ZnO 전극(150)은, ZnO에 Ga가 도프됨으로써 그 저항율이 약 2×104Ω㎝로 비교적 저저항으로 되어 있고, 그 두께가 0.1∼2㎛ 정도로 되어 있다.
n-GaN층(120)의 제2 층(120b), 활성층(130) 및 p-GaN층(140)이 적층된 부분의 측면(170)에는, 복수의 볼록부(171)가 형성되어 있다. 도 1에 도시한 바와 같이, 볼록부(171)는 n-GaN층(120)의 제2 층(120b), 활성층(130) 및 p-GaN층(140)의 적층 방향으로 연장되어 있고, 단면 삼각 형상으로 되어 있다. 도 2에 도시한 바와 같이, 복수의 볼록부(171)는 측면(170) 중 각 각부에 형성된 곡면부를 제외하는 평면부에 형성되어 있다.
도 4는, 볼록부(171)의 확대 단면도이다. 활성층(130)으로부터 발하게 되는 광의 파장을 λ, n-GaN층(120) 및 p-GaN층(140)의 굴절률을 n으로 한 경우, 볼록부(171)의 저부의 폭 W의 평균 폭 WA는, WA≥λ/n을 충족시키는 것으로 되어 있다. 예를 들면, InGaN층을 우물층으로 하는 활성층(130)으로부터 발하게 되는 광의 피크 파장이 460㎚(청색계), n-GaN층(120) 및 p-GaN층(140)의 굴절률 n이 약 2.5인 경우, 평균 폭 WA는, 약 184㎚ 이상으로 된다. 한편, 활성층(130)의 우물층이, 피크 파장이 약 365㎚ 이상인 광을 발광하는 GaN층으로 이루어지는 경우, 평균 폭 WA는, 약 146㎚ 이상으로 된다. 본 실시 형태에서는, 볼록부(171)는, 그 높이 H가 2.5㎛, 그 폭 W가 2.1㎛, 그 꼭지각이 46°로 되어 있다.
반도체 발광 소자(A101)는, 예를 들면 이하와 같은 제조 방법에 의해 제조할 수 있다.
우선, 기판(110)을 MOCVD법용의 성막실 내에 도입하고, 성막실 내의 온도인 성막 온도를 1,100℃로 한다. 다음으로 H2 가스와 N2 가스를 상기 성막실 내에 흘림으로써, 기판(110)을 세정한다.
다음으로, 성막 온도를 1,060℃로 한 상태에서, NH3 가스, H2 가스, N2 가스 및 트리메틸갈륨(이하, TMG) 가스를 상기 성막실 내에 공급한다. 이 때, n형의 도우펀트인 Si의 도프를 행하기 위해 SiH4 가스를 동시에 공급한다. 이에 의해, 기판(110) 상에 n-GaN층(120)을 형성한다.
다음으로, 성막 온도를 700∼800℃, 예를 들면 약 760℃로 한 상태에서, NH3 가스, H2 가스, N2 가스, 트리에틸갈륨(이하, TEG) 가스 및 트리메틸인듐(이하, TMIn) 가스를 상기 성막실 내에 공급한다. 이에 의해, In의 조성비가 17％ 정도인 우물층으로서의 InGaN층을 형성한다. 상기 우물층을 형성한 후에는, 성막 온도를 760℃로 한 상태에서, NH3 가스, H2 가스, N2 가스 및 TMG 가스를 공급한다. 이에 의해, 배리어층으로서의 GaN층을 형성한다. 이 후, 전술한 우물층으로서의 InGaN층 및 배리어층으로서의 GaN층의 형성을 교대로 행한다. 각각의 층을 8층 형성함으로써, MQW 구조를 갖는 활성층(130)이 얻어진다.
다음으로, 성막 온도를 1,010℃로 한 상태에서, NH3 가스, H2 가스, N2 가스 및 TMG 가스를 공급한다. 이 때, p형의 도우펀트인 Mg의 도프를 행하기 위해, Cp2Mg 가스를 동시에 공급한다. 이에 의해, p-GaN층(140)을 형성한다.
다음으로, p-GaN층(140) 상에 포토리소그래피의 방법에 의해 레지스트막을 형성한다. 이 레지스트막은, 도 2에 도시한 복수의 볼록부(171)를 형성 가능한 형상으로 한다. 그리고, 상기 레지스트막을 마스크로 하여 p-GaN층(140), 활성층(130) 및 n-GaN층(120)의 제2 층(120b)에 대해 에칭을 실시함으로써, 복수의 볼록부(171)를 갖는 측면(170)을 형성한다.
이 후에는, p-GaN층(140) 상에, ZnO 전극(150)을 형성한다. 또한, n-GaN층(120)의 제1 층(120a)에 n측 전극(121)을 형성한다. 이상의 공정에 의해, 반도체 발광 소자(A101)의 제조가 완료된다.
다음으로, 반도체 발광 소자(A101)의 작용에 대해 설명한다.
본 실시 형태에 따르면, 활성층(130)으로부터 발하게 된 광 중, 직접 혹은 n-GaN층(120)의 제2 층(120b) 및 p-GaN층(140)을 통하여 도 1 및 도 3에서의 측방에 진행하는 광은, 복수의 볼록부(171)에 도달한다. 발명자의 연구에 따르면, 복수의 볼록부(171)를, 그 평균 폭 WA가 전술한 WA≥λ/n의 관계를 충족시키는 것으로 함으로써, 출사하는 광의 비율을 증가시키는 것이 가능한 것이 판명되었다. 구체적으로는, 측면(170)을 평활하게 한 반도체 발광 소자의 경우에는, 광으로서 변환된 에너지 중 광으로서 출사되는 것의 비율이 19.4％ 정도인 것에 대해, 복수의 볼록부(171)를 형성한 반도체 발광 소자(A101)의 경우에는, 출사되는 에너지의 비율을 23.9％로 할 수 있었다. 즉, 반도체 발광 소자(A101)에서는 측면(170)에 복수의 볼록부(171)를 형성함으로써, 활성층(130)으로부터의 광을 종래보다도 많이 출사시키는 것이 가능하다. 이에 의해, 반도체 발광 소자(A101)의 고휘도화를 도모할 수 있다.
특히, n-GaN층(120) 및 p-GaN층(140)은, 그 재질인 GaN의 굴절률 n이 약 2.5 정도로 높기 때문에, 공기와의 사이의 임계각이 작다. 이 때문에, 측면(170)이 평활한 면이면 전반사되게 되는 광의 비율이 커져 고휘도화가 저해된다. 본 실시 형태에 따르면, WA≥λ/n에 이용하는 굴절률 n으로서 GaN의 굴절률을 채용함으로써, n-GaN층(120) 및 p-GaN층(140)으로부터의 출사 효율을 높이는 데에도 적합하다.
복수의 볼록부(171)는, 적층 방향으로 똑같은 단면 형상을 갖고 있기 때문에, 전술한 에칭 등에 의해 용이하게 형성하는 것이 가능하다. 또한, 단면 삼각 형상의 볼록부(171)는, 소정의 각도로 경사진 1쌍의 면으로 이루어진다. 이 때문에, 측면(170)의 부분적인 경사 각도를 전체적으로 통일시킬 수 있다. 이것은, 반도체 발광 소자(A101)의 내부로부터의 광을 균일하게 출사시키는 데에도 적합하다.
도 5 내지 도 9는, 본 발명의 다른 실시 형태를 나타내고 있다. 또한, 이들의 도면에서, 상기 실시 형태와 동일 또는 유사한 요소에는, 상기 실시 형태와 동일한 부호를 붙이고 있다.
도 5는, 볼록부(171)의 다른 예를 도시하고 있다. 도시된 볼록부(171)는, 전술한 단면 삼각 형상의 볼록부(171)의 꼭대기부를 제거한 형상으로 되어 있고, 정상면(171a)을 갖는 단면 사다리꼴 형상으로 되어 있다. 본 실시 형태에서는, 볼록부(171)는, 그 폭 W가 2.1㎛, 그 높이 H가 2㎛로 되어 있다. 본 실시 형태에 의해서도, n-GaN층(120)의 제2 층(120b), 활성층(130) 및 p-GaN층(140)으로부터의 광의 사출 효율을 높이는 것이 가능하다.
도 6은, 볼록부(171)의 다른 예를 도시하고 있다. 도시된 볼록부(171)는, 단면 반원 형상으로 되어 있는 점이 전술한 예와는 상이하다. 볼록부(171)는, 그 폭 W가 5.0㎛, 그 높이가 2.5㎛로 되어 있다. 이와 같은 볼록부(171)를 형성함으로써, 예를 들면 n-GaN층(120)의 제2 층(120b)으로부터의 광으로서 출사되는 에너지의 비율을 23.8％로 할 수 있었다.
이들 실시 형태로부터 이해되는 바와 같이, 본 발명에서 말하는 볼록부는, 단면 삼각 형상 외에 단면 사다리꼴 형상, 단면 반원 형상의 것 등을 포함하는 개념이다. 또한, 볼록부는, 이들 형상으로 한정되지 않고, 전술한 평균 폭의 조건을 충족시키는 다양한 형상으로 할 수 있다.
도 7은, 본 발명에 따른 반도체 발광 소자의 제2 실시 형태를 나타내고 있다. 본 실시 형태의 반도체 발광 소자(A102)는, 기판(110) 및 n-GaN층(120)의 제1 층(120a)에도, 복수의 볼록부(171)가 형성되어 있는 점이 전술한 실시 형태와 상이하다. 본 실시 형태에서의 볼록부(171)는, 도 4에 도시한 볼록부(171)와 동일한 단면 형상으로 되어 있다. 이와 같은 복수의 볼록부(171)는, 기판(110) 및 n-GaN층(120)에 대해 에칭을 실시하는 것이나, 삼각 홈이 형성된 다이싱 블레이드를 이용하여 다이싱하는 것 등에 의해 형성할 수 있다.
이와 같은 실시 형태에 따르면, 활성층(130)으로부터 n-GaN층(120)의 제2 층(120b)을 투과하여, n-GaN층(120)의 제1 층(120a)이나 기판(110)에 도달한 광을, 복수의 볼록부(171)를 이용하여 적절히 출사시키는 것이 가능하다. 따라서, 반도체 발광 소자(A102)로부터의 출사 광량을 더 많게 하는 것이 가능하며, 반도체 발광 소자(A102)의 고휘도화에 바람직하다.
도 8 및 도 9는, 본 발명에 따른 반도체 발광 소자의 제3 실시 형태를 나타내고 있다. 본 실시 형태의 반도체 발광 소자(A103)는, 콘 형상의 복수의 볼록부(172)가 형성되어 있는 점이, 전술한 실시 형태와 상이하다. 또한, 반도체 발광 소자(A103)는, 그 적층 구조가 전술한 실시 형태와는 상이한 것으로 되어 있다.
반도체 발광 소자(A103)는, 기판(110)과, 기판(110)의 한쪽 면측에 적층된 n-GaN층(120), 활성층(130) 및 p-GaN층(140)을 구비하고 있다. 기판(110)은, SiC로 이루어지고, 도면 중 상측의 각주 형상 부분과 도면 중 하측의 테이퍼 부분을 갖는 형상으로 되어 있다. 기판(110) 중 n-GaN층(120)이 형성된 면과는 반대측의 면에는, n측 전극(121)이 형성되어 있다. 또한, p-GaN층(140)의 도면 중 하면에는, 반사층(160)이 형성되어 있다. 반사층(160)은, 예를 들면 Al, Ti, Pt, Au 등의 금속층이 적층된 구조로 되어 있고, 본 실시 형태에서는, 도 9에서의 반사층(160)의 최상층에 Al층이 배치되어 있다. 이 Al층은 비교적 반사율이 높기 때문에, 활성층(130)으로부터 발하게 된 광을 도면 중 상방으로 반사하는 기능을 발휘한다. 또한, 반사층(160)은 p측 전극으로서 이용할 수 있다.
반도체 발광 소자(A103)의 측면(170)에는, 복수의 볼록부(172)가 형성되어 있다. 단, 측면(170)에서 활성층(130)에 의해 형성되어 있는 부분에는, 복수의 볼록부(172)는 형성되어 있지 않다. 볼록부(172)는 콘 형상으로 되어 있고, 그 높이가 2.5㎛ 정도, 그 폭이 2.1㎛ 정도로 되어 있다. 이와 같은 복수의 볼록부(172)는, 예를 들면 기판(110)에 n-GaN층(120), 활성층(130) 및 p-GaN층(140)을 적층시킨 후에, 기판(110)의 상면, p-GaN층(140)의 하면 및 활성층(130)을 마스크에 의해 덮은 상태에서 약 62℃의 약 4㏖/l의 KOH 용액에 침지시키면서, 약 3.5W/㎠의 자외선(UV)광을 약 10분간 조사함으로써 형성할 수 있다.
이와 같은 실시 형태에 따라서도, 반도체 발광 소자(A103)의 고휘도화를 도모할 수 있다. 복수의 볼록부(172)를 콘 형상으로 함과 함께, KOH 용액과 자외선을 이용하여 복수의 볼록부를 형성한다고 하는 제조 방법을 채용함으로써, 본 실시 형태의 기판(110)과 같이 적층 방향에 대해 경사진 면을 갖고 있어도 적절히 본 발명에서 말하는 복수의 볼록부를 형성할 수 있다. 반도체 발광 소자(A103)의 고휘 도화에는 측면(170)에서 적어도 기판(110)의 부분에 복수의 볼록부(172)가 형성되어 있는 것이 바람직하다. 또한, 측면(170)에서 활성층(130)의 부분이 평활한 것은, 활성층(130)으로부터의 발광량을 증대시키는 데에도 바람직하다.
이상과 같이, 반도체 발광 소자의 측면에 전술한 평균 폭의 조건을 충족시키는 복수의 볼록부를 형성한 경우에는, 활성층으로부터의 광을 종래보다도 많이 출사시키는 것이 가능하다. 이에 의해, 반도체 발광 소자의 발광량을 증가시켜, 고휘도화를 도모할 수 있다.
그런데, 상기의 제1 및 제2 실시 형태에서는 출사 효율을 향상시킬 수 있지만, n측 전극(121)이 n-GaN층(120)의 제1 층(120a)의 상면에 설치되어 있기 때문에, n-GaN층(120)의 n측 전극(121)으로부터 떨어진 단부 부근에는 충분한 전류가 흐르지 않아, 활성층(130)의 전역에서 전자와 정공을 재결합시키는 것이 곤란하게 되어, 투입 전력에 대해 효율적으로 발광시키는 것이 곤란하다. 또한, 상기의 제3 실시 형태에서도, n-GaN층(120)의 n측 전극(121)으로부터 떨어진 단부 부근에는 충분한 전류가 흐르지 않으므로, 투입 전력에 대해 효율적으로 발광시키는 것이 곤란하다.
이하에, 이 문제를 해결하기 위한, 다른 실시 형태에 대해 설명한다.
도 10은, 본 발명에 따른 반도체 발광 소자의 제4 실시 형태를 나타내고 있다. 본 실시 형태의 반도체 발광 소자(A201)는, 지지 기판(210), p측 전극(221), 반사층(222), 마스크층(223), ZnO 전극(224), p-GaN층(220), 활성층(230), n-GaN층(240) 및 n측 전극(241)을 구비하고 있고, 예를 들면 청색광 또는 녹색광 등을 발광 가능하게 구성되어 있다. 본 실시 형태에서는, n측 전극(241)은 원 형상으로 되어 있다.
지지 기판(210)은 p측 전극(221), 반사층(222), 마스크층(223), ZnO 전극(224), p-GaN층(220), 활성층(230), n-GaN층(240) 및 n측 전극(241)을 지지하고 있다. 지지 기판(210)은, 예를 들면 Cu 또는 AlN 등의 열전도율이 높은 재질에 의해 형성되어 있다. 이에 의해, 지지 기판(210)은 반도체 발광 소자(A201)가 통전됨으로써 발생하는 열을 외부로 방산하는 기능을 발휘한다.
p측 전극(221)은 지지 기판(210)의 도면 중 상면의 전체면에 걸쳐 형성되어 있다. p측 전극(221)은, 예를 들면 Au-Sn 또는 Au로 이루어진다.
반사층(222)은, 도면 중 상방으로부터 순서대로 예를 들면 Al, Ti, Pt, Au가 적층된 구조로 되어 있다. 비교적 반사율이 높은 Al로 이루어지는 층을 가짐으로써, 반사층(222)은 활성층(230)으로부터 발하게 된 광을 도면 중 상방을 향하여 반사 가능하게 되어 있다. 또한, 반사층(222)은 p측 전극(221)과 ZnO 전극(224)을 도통시키고 있다. 상기 Al 대신에 Ag를 이용하여도 된다.
마스크층(223)은, 후술하는 반도체 발광 소자(A201)의 제조 공정에서, ZnO 전극(224), p-GaN층(220), 활성층(230) 및 n-GaN층(240)을 에칭할 때에 에칭 마스크로서 이용되는 것이다. 마스크층(223)은, 예를 들면 SiO2 등의 유전체로 이루어진다. 마스크층(223)에는, 복수의 쓰루홀(223a)이 형성되어 있다. 복수의 쓰루홀(223a)은, 반사층(222)과 ZnO 전극(224)을 접촉시킴으로써 서로 도통시키기 위한 것이다. 본 실시 형태에서는, 복수의 쓰루홀(223a)은 n측 전극(241)의 바로 아래에 위치하는 점을 중심으로 하는 동심원 형상으로 배치되어 있다.
ZnO 전극(224)은 투명 도전 산화물의 하나인 ZnO로 이루어지고, 활성층(230)으로부터의 광을 투과시키면서, n-GaN층(240)과 반사층(222)을 도통시키고 있다. ZnO 전극(224)은, 그 저항율이 약 2×10-4Ω㎝로 비교적 저저항으로 되어 있고, 그 두께가 1000∼20000Å 정도로 되어 있다.
p-GaN층(220)은, p형의 도우펀트인 Mg이 도프된 GaN으로 이루어지는 층이며, 본 발명에서 말하는 p형 반도체층의 일례이다. p-GaN층(220)과 활성층(230) 사이에는, 언도프의 GaN층(도시 생략) 또는 1％ 정도의 In을 함유하는 InGaN층(도시 생략)이 형성되어 있다.
활성층(230)은, InGaN을 함유하는 MQW 구조로 된 층이며, 전자와 정공이 재결합함으로써 발하게 되는 광을 증폭시키기 위한 층이다. 활성층(230)은, 복수의 InGaN층이 적층된 구조로 되어 있다. 이들 InGaN층은, 그 조성이 InXGa1 - XN(0≤X≤0.3)인 것과 InYGa1 - YN(0≤Y≤0.1, 또한 Y≤X)인 것과의 2종류로 되어 있다. InXGa1 -XN으로 이루어지는 층이 우물층이며, InYGa1 - YN으로 이루어지는 층이 배리어층이다. 이들 우물층과 배리어층은, 교대로 적층되어 있다. 활성층(230)과 n-GaN층(240) 사이에는 Si가 도프된 InGaN과 GaN으로 이루어지는 초격자층(도시 생략)이 형성되어 있다.
n-GaN층(240)은, n형의 도우펀트인 Si가 도프된 GaN으로 이루어지는 층이며, 본 발명에서 말하는 n형 반도체층의 일례이다. n-GaN층(240)에는 n측 전극(241)이 형성되어 있다. n측 전극(241)은, 예를 들면 n-GaN층(240)측으로부터 순서대로 Al, Ti, Au 또는 Al, Mo, Au가 적층된 구조로 되어 있다.
여기서, n-GaN층(240)의 두께 t의 결정 방법에 대해, 도 11을 참조하면서 이하에 설명한다. 도 11은, n-GaN층(240) 및 n측 전극(241)의 일부씩을 확대한 사시 단면도이다. 본 도면에서는, n-GaN층(240) 및 n측 전극(241)이 대략 원 형상으로 되어 있다. 우선, 전류가 r→r+dr로 흐를 때의 저항 dR은, 수학식 6으로 주어진다.
Figure 112008059761392-PCT00006
여기서, ρ는 n-GaN층(240)의 비저항이다.
n측 전극(241)의 단부로부터 n-GaN층(240)의 단부까지 전류가 진행함으로써, 전류 밀도가 1/e로 되는 n-GaN층(240)의 직경을 L로 하면, 이 때의 n측 전극(241)의 단부로부터 n-GaN층(240)의 단부까지의 저항 R은, 수학식 7에 의해 얻어진다.
Figure 112008059761392-PCT00007
여기서, W는 n측 전극(241)의 직경이다.
한편, n측 전극(241) 바로 아래의 전류 밀도를 J0으로 하면, n형 전극(241)으로부터 n-GaN층(240)을 흐르는 전류 I는, 수학식 8로 표현된다.
Figure 112008059761392-PCT00008
또한, pn 접합된 반도체의 순방향 전류 전압 특성에 의하면, 전류 I는 수학식 9로 표현된다.
Figure 112008059761392-PCT00009
여기서, V는 전압, γ는 반도체 발광 소자의 이상 계수, κB는 볼트먼 상수, T는 절대 온도이다. 예를 들면, GaN의 이상 계수 γ는, 일반적으로 2∼3 정도이지만, GaN의 결정 성장 상태 등에 의해 개별로 변화하는 값이다.
수학식 9로부터, 전류 I가 1/e로 되는 전압 V는, 수학식 10으로 된다.
Figure 112008059761392-PCT00010
수학식 7, 수학식 8 및 수학식 10을 오옴의 식 IR=V에 대입하면, 수학식 11이 얻어진다. 이에 의해, 전류를 1/e로 하는 데에 필요한 두께 t는, 수학식 12로서 표현된다.
Figure 112008059761392-PCT00011
Figure 112008059761392-PCT00012
이상으로부터, n-GaN층(240)에서 그 면 내 방향에 전류를 충분히 넓히기 위해서는, 두께 t를 수학식 13의 관계를 충족시키는 것으로 하면 된다.
Figure 112008059761392-PCT00013
본 발명에서 말하는 n형 반도체층의 대표 길이란, 이들이 원 형상인 경우에는 그 직경을 가리키고, 이들이 사각 형상인 경우에는, 그 한 변의 길이를 가리킨다. 본 실시 형태에서는, n측 전극(241)의 직경 W가 100㎛ 정도, n-GaN층(240)의 직경 또는 한 변의 길이 L이 250㎛ 정도인 것에 의해, 비저항 ρ가 7.8×10-5Ω㎝, 전류 밀도 J0이 2.5×106A/㎡, 이상 계수 γ가 2, 볼트먼 계수 κB가 1.38×10-23J/K㏖로 하면, n-GaN층(240)의 두께 t는, 1.1㎛ 이상으로 하면 된다.
다음으로, 반도체 발광 소자(A201)의 제조 방법에 대해, 도 12 내지 도 15를 참조하면서, 이하에 설명한다.
우선, 사파이어 기판(250)을 MOCVD법용의 성장실 내에 재치한다. 이 성장실 내에 H2 가스를 공급하면서, 이 성장실 내의 온도를 약 1,050℃로 함으로써, 사파이어 기판(250)을 세정한다.
다음으로, MOCVD법을 이용하여, 상기 성장실 내의 온도인 성막 온도를 약 600℃로 한 상태에서, 사파이어 기판(250) 상에 GaN 버퍼층(도시 생략)을 형성하고, 이 후에 성막 온도를 약 1000℃로 한 상태에서 Si를 도우펀트로 하는 n-GaN층(240), Si를 도우펀트로 하는 InGaN-GaN의 초격자층(도시 생략), MQW 활성층(230) 및 언도프의 GaN층 또는 약 1％의 In을 함유하는 InGaN층(도시 생략)을 순차적으로 적층한다. 다음으로, 성장 온도를 약간 상승시킨 상태에서, Mg를 도우펀트로 하는 p-GaN층(220)을 형성한다. p-GaN층(220)에는 Mg를 활성화시키기 위한 어닐링을 실시한다. 그리고, MBE(Molecular　Beam　Epitaxy : 분자선 에피텍셜)법을 이용하여, ZnO 전극(224)을 형성한다. 이 후에, SiO2로 이루어지는 마스크층(223)을 형성한다.
다음으로, 도 13에 도시한 바와 같이, 포토리소그래피 기술에 의해 레지스트막(251)을 형성한다. 이 후에, 레지스트막(251)을 마스크로 하여, 에칭에 의해 마스크층(223)에 패터닝을 실시한다. 그리고, 레지스트막(251)을 제거한다. 마스크층(223)을 이용한 ICO(유도 결합형 플라즈마) 에칭에 의해 ZnO 전극(224)으로부터 n-GaN층(240)까지를 메사 에칭한다.
다음으로, 도 14에 도시한 바와 같이, CF4 가스를 이용한 드라이 에칭에 의해, 마스크층(223)에 대해 패터닝을 실시한다. 이에 의해, 반사층(222)과 ZnO 전극(224)을 접촉시키기 위한 동심원 형상으로 배치된 복수의 쓰루홀(223a)을 마스크층(223)에 형성한다. 이 때, ZnO 전극(224)은 에칭 스토퍼로서 기능한다. 복수의 쓰루홀(223a)을 형성한 후에는, 레지스트막(252)을 형성한다. 또한, Al 혹은 Ag를 증착시키고, 또한 Ti, Pt, Au를 순차적으로 적층함으로써 금속층(222A)을 형성한다. 그리고, 레지스트막(252)과 금속층(222A)의 일부를 제거함으로써, 반사층(222)을 형성한다.
다음으로, 도 15에 도시한 바와 같이, 지지 기판(210)을 준비하고, 이 지지 기판(210) 상에 Au-Sn 또는 Au로 이루어지는 p측 전극(221)을 형성한다. 이 p측 전극(221)과 반사층(222)을 열 압착에 의해 접합한다. 이 후에, 약 248㎚로 발진하는 KrF 레이저를 사파이어 기판(250)을 투과시켜 n-GaN층(240)을 향하여 조사한다. 이에 의해, 사파이어 기판(250)과 n-GaN층(240)의 계면(전술한 GaN 버퍼층(도시 생략))이 급격히 승온된다. 그리고, 이 계면 부근의 n-GaN층(240)과 상기 GaN 버퍼층이 용해하게 되어, 사파이어 기판(250)을 박리할 수 있다. 이 공정은, 일반적으로 LLO(Laser Lift Off) 공정이라고 불린다.
다음으로, n-GaN층(240) 상에 Al, Ti, Au 또는 Al, Mo, Au로 이루어지는 금속층(도시 생략)을 형성한다. 이 금속층에 대해 패터닝을 실시함으로써, 도 10에 도시한 n측 전극(241)을 형성한다. 이상의 공정을 거침으로써, 반도체 발광 소자(A201)가 얻어진다.
다음으로, 반도체 발광 소자(A201)의 작용에 대해 설명한다.
본 실시 형태에 따르면, n-GaN층(240)의 두께 t가 수학식 13의 관계를 충족시키는 것으로 되어 있음으로써, n측 전극(241)으로부터의 전류가 n-GaN층(240)을 그 두께 방향으로 통과하기 전에, 이 전류를 n-GaN층(240)의 면 내 방향으로 충분히 넓히는 것이 가능하다. 이에 의해, n-GaN층(240), 활성층(230) 및 p-GaN 층(220) 각각의 전역에 전류를 흘릴 수 있다. 따라서, 활성층(230)의 전체를 이용하여 합리적으로 발광시키는 것이 가능하여, 반도체 발광 소자(A201)의 광량 증가를 도모할 수 있다.
또한, 반도체 발광 소자(A201)를 흐르는 전류는, n측 전극(241)과 복수의 쓰루홀(223a)을 흐른다. 복수의 쓰루홀(223a)이 n측 전극(241)의 바로 아래에 위치하는 중심에 대한 동심원 형상 배치로 되어 있음으로써, 반도체 발광 소자(A201)를 흐르는 전류가 반도체 발광 소자(A201)의 폭 방향으로 쉽게 넓혀지는 구성으로 되어 있다. 이와 같은 구성에 의해, 활성층(230) 전체로부터의 발광을 더욱 촉진할 수 있다.
도 16 및 도 17은, 본 발명에 따른 반도체 발광 소자의 제5 실시 형태 및 그 제조 방법을 도시하고 있다. 또한, 이들 도면에서, 상기 실시 형태와 동일 또는 유사한 요소에는, 상기 실시 형태와 동일한 부호를 붙이고 있다.
도 16에 도시된 반도체 발광 소자(A202)는, n-GaN층(240)의 도면 중 상면에 복수의 볼록부(240a)가 형성되어 있다. 볼록부(240a)는 콘 형상으로 되어 있다. 본 실시 형태에서는, 볼록부(240a)의 저부의 폭 Wc는, 활성층(230)으로부터 발하게 되는 광의 피크 파장을 λ, n-GaN층(240)의 굴절률을 n으로 한 경우에, 폭 Wc의 평균값 Wc'가 Wc'＝λ/n의 관계를 충족시키는 것으로 되어 있다. 예를 들면, 활성층(230)으로부터의 광의 피크 파장 λ가 460㎚, n-GaN층(240)의 굴절률 n이 약 2.5인 경우, Wc'는 약 184㎚ 이상으로 된다. 또한, 본 실시 형태에서는, 볼록부(240a)의 높이는 2㎛ 정도로 되어 있다.
반도체 발광 소자(A202)에서는, n-GaN층(240)의 두께 t는, 이하에 나타내는 수학식 14의 관계를 충족시키는 것으로 되어 있다.
Figure 112008059761392-PCT00014
단, 0.1㎛≤x≤3.0㎛　
수학식 14는, 수학식 13의 우변에(+x)의 항을 부가한 것으로 되어 있다. 이 x의 증가분은, 전술한 볼록부(240a)의 높이에 상당하고 있다.
반도체 발광 소자(A202)를 제조하기 위해서는, 전술한 도 15의 상태로부터 도 17에 도시한 바와 같이 n측 전극(241)을 형성한다. 도 15에서 사파이어 기판(250)이 박리된 후의 n-GaN층(240)의 표면은 Ga 극성면이 아니라, 에칭에 의해 이방성이 발생하기 쉬운 N 극성면으로 되어 있다. 이 상태에서, 도 17에 도시한 바와 같이, n-GaN층(240)을 약 62℃의 약 4㏖/l의 KOH 용액에 침지시키면서, 약 3.5W/㎠의 자외선(UV)광을 약 10분간 조사한다. 이에 의해, n-GaN층(240)의 표면에, 저면의 폭 Wc의 평균값 Wc'가 전술한 관계를 충족시키는 복수의 볼록부(240a)를 형성할 수 있다. 또한, 이 결과, n-GaN층(240)의 두께 t를, 수학식 14의 관계를 충족시키는 것으로 할 수 있다.
이와 같은 실시 형태에 따라서도, 활성층(230)으로부터의 발광량을 증가시킬 수 있다. 또한, n-GaN층(240)의 표면에 복수의 볼록부(240a)를 형성함으로써, 활성층(230)으로부터의 광이 n-GaN층(240)의 표면에서 전반사되어 n-GaN층(240) 안쪽 으로 되돌아가게 되는 것을 억제하는 것이 가능하다. 따라서, 반도체 발광 소자(A202)의 광량 증가를 도모하는 데에도 바람직하다.
다음으로, n측 전극(241)의 형상 및 크기가 전술한 실시 형태와는 상이한 경우에 대해, 이하에 설명한다. 제6 실시 형태는, 단면 형상이 도 10에 도시되는 것으로써, n측 전극(241)이 사각 형상이며, 또한 그 한쪽의 폭(도 10에서의 지면 표리 방향의 폭)이 n-GaN층(240)의 한쪽의 폭(도 10에서의 지면 표리 방향의 폭)과 동일하게 되어 있다. 도 18은, 제6 실시 형태에서의 n측 전극(241) 및 n-GaN층(240)의 일부씩의 확대 사시 단면도이다. 이하에, 본 실시 형태에서의 n-GaN층(240)의 두께(도 10에서의 상하 방향의 길이) t의 결정 방법에 대해 설명한다.
우선, n측 전극(241)의 단부로부터 n-GaN층(240)의 단부까지 전류가 진행함으로써, 전류 밀도가 1/e로 되는 n-GaN층(240)의 한쪽의 폭과는 상이한 다른 쪽의 폭(도 10에서의 좌우 방향의 폭)을 L, n-GaN층(240) 및 n측 전극(241)의 한쪽의 폭을 y, n측 전극(241)의 한쪽의 폭과는 상이한 다른 쪽의 폭(도 10에서의 좌우 방향의 폭)을 W로 하면, 이 때의 n측 전극(241)의 단부로부터 n-GaN층(240)의 단부까지의 저항 R은, 수학식 15에 의해 얻어진다.
Figure 112008059761392-PCT00015
한편, n측 전극(241) 바로 아래의 전류 밀도를 J0으로 하면, n형 전극(241)으로부터 n-GaN층(240)을 흐르는 전류 I는, 수학식 16으로 표현된다.
Figure 112008059761392-PCT00016
또한, pn 접합된 반도체의 순방향 전류 전압 특성에 의하면, 전류 I는 전술한 수학식 9로 표현된다. 또한, 전류 I가 1/e로 되는 전압 V는, 전술한 수학식 10으로 된다. 수학식 15, 수학식 16 및 수학식 10을 오옴의 식 IR=V에 대입하면, 수학식 17이 얻어진다. 이에 의해, 전류를 1/e로 하는 데 필요한 두께 t는, 수학식 18로서 표현된다.
Figure 112008059761392-PCT00017
Figure 112008059761392-PCT00018
　
이상으로부터, n-GaN층(240)에서 그 면 내 방향으로 전류를 충분히 넓히기 위해서는, 두께 t를 수학식 19의 관계를 충족시키는 것으로 하면 된다.
Figure 112008059761392-PCT00019
또한, n측 전극(241)이 사각 형상으로서 n-GaN층(240)과 동일한 폭을 갖는 구성에서, 도 16에 도시한 구성과 마찬가지로 n-GaN층(240)의 상면에 복수의 볼록부(240a)가 형성된 구성으로 하여도 된다. 이 경우, n-GaN층(240)의 두께 t는, 수 학식 20에 의해 결정한다.
Figure 112008059761392-PCT00020
단, 0.1㎛≤x≤3.0㎛　
이들 실시 형태에 의해서도, n-GaN층(240)을 흐르는 전류를 n-GaN층(240)의 주연부로 넓히는 것이 가능하여, 발광량의 증가를 도모할 수 있다. 또한, 복수의 볼록부(240a)를 형성한 경우에는, 전술한 바와 같이 한층 더한 발광량의 증가를 기대할 수 있다.
이상과 같이, n형 반도체층의 두께는, 그 재질로 되는 반도체의 물성값을 이용하여 수학식 2 내지 5에 나타내는 관계로 하면 된다.
또한, 제6 실시 형태에서, 반도체 발광 소자의 측면에서 전반사되는 광의 비율을 감소시키기 위해, 그 측면에 제1 또는 제3 실시 형태의 복수의 볼록부를 형성하여도 된다.
도 19는, 본 발명에 따른 반도체 발광 소자의 제7 실시 형태를 나타내고 있고, n측 전극(241), n-GaN층(240), 활성층(230) 및 p-GaN층(220)의 일부씩의 확대 사시 단면도이다. 이 반도체 발광 소자는, 제6 실시 형태의 반도체 발광 소자의 n-GaN층(240), 활성층(230) 및 p-GaN층(220)의 측면(270)에 제1 실시 형태와 마찬가지의 복수의 볼록부(271)를 형성한 것이다.
본 실시 형태에 따르면, 반도체 발광 소자의 광량 증가를 도모할 수 있을 뿐 만 아니라, 측면(270)으로부터 출사하는 광의 비율을 증가시키는 것이 가능하여, 반도체 발광 소자의 고휘도화를 도모할 수 있다.
또한, 복수의 볼록부(271)의 형상은, 제1 실시 형태에서 나타낸 평균 폭의 조건을 충족시키는 다양한 형상으로 할 수 있다. 또한, 복수의 볼록부(271)는, 제2 실시 형태에서 나타낸 바와 같이, 다른 층에도 형성되어도 된다. 또한, 제3 실시 형태에서 나타낸 바와 같이, 반도체 발광 소자의 적층 구조가 상이하여도 상관없다. 또한, n-GaN층(240)의 상면에 복수의 볼록부(240a)가 형성된 구성으로 하여도 된다.
본 발명에 따른 반도체 발광 소자는, 전술한 실시 형태로 한정되는 것은 아니다. 본 발명에 따른 반도체 발광 소자의 각 부의 구체적인 구성은, 다양하게 설계 변경 가능하다.
본 발명에서 말하는 n형 반도체층 및 p형 반도체층은, n-GaN층 및p-GaN층으로 한정되지 않고, 활성층에 전자 및 정공을 주입 가능한 반도체층이면 된다. 또한, 본 발명에서 말하는 활성층은 MQW 구조로 한정되지 않는다. 본 발명에 따른 반도체 발광 소자는 청색 및 녹색광 외에 백색광 등, 다양한 파장의 광을 발하는 구성으로 할 수 있다.

Claims (10)

  1. 기판과,
    상기 기판에 지지된 p형 반도체층과,
    상기 기판에 대해 상기 p형 반도체층보다도 이격된 위치에 배치된 n형 반도체층과,
    상기 p형 반도체층과 상기 n형 반도체층 사이에 배치된 활성층을 구비하는 반도체 발광 소자로서,
    상기 n형 반도체층에는, 한쪽의 폭이 상기 n형 반도체층의 한쪽의 폭과 동일한 사각 형상의 n측 전극이 형성되어 있고,
    상기 n형 반도체층은, 그 두께 t가 하기 식(1)
    Figure 112008059761392-PCT00021
    (1)
    L : 상기 n형 반도체층의 한쪽의 폭과는 상이한 다른 쪽의 폭
    T : 절대 온도
    W : 상기 n측 전극의 한쪽의 폭과는 상이한 다른 쪽의 폭
    J0 : 상기 n측 전극과 상기 n형 반도체층의 접촉 부분에서의 전류 밀도
    e : 소전하
    γ : 다이오드의 이상 계수
    κB : 볼트먼 상수
    ρ : 상기 n형 반도체층의 비저항
    의 관계를 충족시키고,
    상기 반도체 발광 소자의 적층 방향을 따라서 연장되는 측면에는, 복수의 볼록부가 형성되어 있고,
    상기 활성층으로부터 발광되는 광의 파장을 λ, 상기 n형 반도체층 및 상기 p형 반도체층 중 어느 것인가의 굴절률을 n으로 한 경우에, 상기 볼록부는, 그 저부의 폭의 평균 폭 WA가,
    WA≥λ/n
    으로 되어 있는 것을 특징으로 하는 반도체 발광 소자.
  2. 기판과,
    상기 기판에 적층된 n형 반도체층, 활성층 및 p형 반도체층을 구비한 반도체 발광 소자로서,
    상기 반도체 발광 소자의 적층 방향을 따라서 연장되는 측면에는, 복수의 볼록부가 형성되어 있고,
    상기 활성층으로부터 발광되는 광의 파장을 λ, 상기 n형 반도체층 및 상기 p형 반도체층 중 어느 것인가의 굴절률을 n으로 한 경우에, 상기 볼록부는, 그 저부의 폭의 평균 폭 WA가,
    WA≥λ/n
    으로 되어 있는 것을 특징으로 하는 반도체 발광 소자.
  3. 제2항에 있어서,
    상기 n형 반도체층 및 상기 p형 반도체층 중 적어도 어느 한쪽은, GaN으로 이루어지는 반도체 발광 소자.
  4. 제2항에 있어서,
    상기 볼록부는, 상기 적층 방향으로 연장되어 있고, 또한 그 단면 형상이 삼각형 또는 반원형으로 되어 있는 반도체 발광 소자.
  5. 기판과,
    상기 기판에 지지된 p형 반도체층과,
    상기 기판에 대해 상기 p형 반도체층보다도 이격된 위치에 배치된 n형 반도체층과,
    상기 p형 반도체층과 상기 n형 반도체층 사이에 배치된 활성층을 구비하는 반도체 발광 소자로서,
    상기 n형 반도체층에는, 원 형상의 n측 전극이 형성되어 있고,
    상기 n형 반도체층은, 그 두께 t가 하기 식(2)
    Figure 112008059761392-PCT00022
    (2)
    L : 상기 반도체 발광 소자의 대표 길이
    T : 절대 온도
    W : 상기 n측 전극의 직경
    J0 : 상기 n측 전극과 상기 n형 반도체층의 접촉 부분에서의 전류 밀도
    e : 소전하
    γ : 다이오드의 이상 계수
    κB : 볼트먼 상수
    ρ : 상기 n형 반도체층의 비저항
    의 관계를 충족시키는 것을 특징으로 하는 반도체 발광 소자.
  6. 제5항에 있어서,
    상기 n형 반도체층에는, 복수의 볼록부가 형성되어 있고,
    상기 n형 반도체층은, 그 두께 t가 상기 식(2)의 관계 대신에 하기 식(3)
    Figure 112008059761392-PCT00023
    (3)
    단, 0.1㎛≤x≤3.0㎛
    의 관계를 충족시키는 반도체 발광 소자.
  7. 제5항에 있어서,
    상기 n형 반도체층은, n-GaN으로 이루어지는 반도체 발광 소자.
  8. 기판과,
    상기 기판에 지지된 p형 반도체층과,
    상기 기판에 대해 상기 p형 반도체층보다도 이격된 위치에 배치된 n형 반도체층과,
    상기 p형 반도체층과 상기 n형 반도체층 사이에 배치된 활성층을 구비하는 반도체 발광 소자로서,
    상기 n형 반도체층에는, 한쪽의 폭이 상기 n형 반도체층의 한쪽의 폭과 동일한 사각 형상의 n측 전극이 형성되어 있고,
    상기 n형 반도체층은, 그 두께 t가 하기 식(4)
    Figure 112008059761392-PCT00024
    (4)
    L : 상기 n형 반도체층의 한쪽의 폭과는 상이한 다른 쪽의 폭
    T : 절대 온도
    W : 상기 n측 전극의 한쪽의 폭과는 상이한 다른 쪽의 폭
    J0 : 상기 n측 전극과 상기 n형 반도체층의 접촉 부분에서의 전류 밀도
    e : 소전하
    γ : 다이오드의 이상 계수
    κB : 볼트먼 상수
    ρ : 상기 n형 반도체층의 비저항
    의 관계를 충족시키는 것을 특징으로 하는 반도체 발광 소자.
  9. 제8항에 있어서,
    상기 n형 반도체층에는, 복수의 볼록부가 형성되어 있고,
    상기 n형 반도체층은, 그 두께 t가 상기 식(4)의 관계 대신에 하기 식(5)
    Figure 112008059761392-PCT00025
    (5)
    단, 0.1㎛≤x≤3.0㎛
    의 관계를 충족시키는 반도체 발광 소자.
  10. 제8항에 있어서,
    상기 n형 반도체층은, n-GaN으로 이루어지는 반도체 발광 소자.
KR1020087020518A 2006-02-28 2007-02-22 반도체 발광 소자 KR20080087175A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006051596A JP2007234707A (ja) 2006-02-28 2006-02-28 半導体発光素子
JPJP-P-2006-00051596 2006-02-28
JP2006078624A JP2007258338A (ja) 2006-03-22 2006-03-22 半導体発光素子
JPJP-P-2006-00078624 2006-03-22

Publications (1)

Publication Number Publication Date
KR20080087175A true KR20080087175A (ko) 2008-09-30

Family

ID=38458966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087020518A KR20080087175A (ko) 2006-02-28 2007-02-22 반도체 발광 소자

Country Status (5)

Country Link
US (1) US7781791B2 (ko)
EP (1) EP2003704A1 (ko)
KR (1) KR20080087175A (ko)
TW (1) TW200802973A (ko)
WO (1) WO2007099855A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039948B1 (ko) * 2010-04-23 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8890182B2 (en) 2010-02-01 2014-11-18 Lg Innotek Co., Ltd. Light emitting device, light emitting device package

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI344707B (en) * 2007-04-20 2011-07-01 Huga Optotech Inc Semiconductor light-emitting device with high light extraction efficiency
US8536584B2 (en) * 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US9634191B2 (en) * 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
JP5109742B2 (ja) * 2008-03-21 2012-12-26 サンケン電気株式会社 半導体発光装置
JP2009260316A (ja) * 2008-03-26 2009-11-05 Panasonic Electric Works Co Ltd 半導体発光素子およびそれを用いる照明装置
DE102008024327A1 (de) 2008-05-20 2009-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht
DE102008035784A1 (de) 2008-07-31 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101064081B1 (ko) * 2008-12-29 2011-09-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI470823B (zh) * 2009-02-11 2015-01-21 Epistar Corp 發光元件及其製造方法
US20100327300A1 (en) 2009-06-25 2010-12-30 Koninklijke Philips Electronics N.V. Contact for a semiconductor light emitting device
CN101789477A (zh) * 2010-02-24 2010-07-28 中国科学院半导体研究所 全侧壁锯齿状粗化发光二极管芯片的制备方法
KR100999771B1 (ko) * 2010-02-25 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN101814565A (zh) * 2010-03-02 2010-08-25 上海蓝光科技有限公司 一种发光二极管芯片的结构及其制造方法
CN101807644A (zh) * 2010-03-05 2010-08-18 厦门大学 一种高出光效率GaN基发光二极管的制备方法
KR101047720B1 (ko) 2010-04-23 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8723160B2 (en) 2010-07-28 2014-05-13 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having peripheral electrode frame and method of fabrication
US8283652B2 (en) * 2010-07-28 2012-10-09 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (VLED) die having electrode frame and method of fabrication
US8664684B2 (en) 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
CN101944564B (zh) * 2010-09-03 2013-06-05 湘能华磊光电股份有限公司 Led芯片及其制备方法
US8455882B2 (en) 2010-10-15 2013-06-04 Cree, Inc. High efficiency LEDs
JP2012114377A (ja) * 2010-11-26 2012-06-14 Mitsubishi Chemicals Corp 半導体発光素子
CN102655195B (zh) * 2011-03-03 2015-03-18 赛恩倍吉科技顾问（深圳）有限公司 发光二极管及其制造方法
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
JP2013021250A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体発光素子
CN103594587B (zh) * 2013-10-21 2016-03-02 溧阳市东大技术转移中心有限公司 一种发光二极管打线电极的制造方法
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
JP3240926B2 (ja) 1996-06-25 2001-12-25 日立電線株式会社 発光素子
JPH10150220A (ja) * 1996-11-15 1998-06-02 Toyoda Gosei Co Ltd 半導体発光素子
JP2907170B2 (ja) 1996-12-28 1999-06-21 サンケン電気株式会社 半導体発光素子
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11251629A (ja) * 1998-02-27 1999-09-17 Daido Steel Co Ltd 半導体発光素子の製造方法
JP2000091638A (ja) 1998-09-14 2000-03-31 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6646292B2 (en) * 1999-12-22 2003-11-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting device and method
JP2002319708A (ja) 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップおよびｌｅｄ装置
JP3852000B2 (ja) * 2001-09-28 2006-11-29 豊田合成株式会社 発光素子
EP1263058B1 (en) * 2001-05-29 2012-04-18 Toyoda Gosei Co., Ltd. Light-emitting element
JP2003168820A (ja) * 2001-12-03 2003-06-13 Sony Corp 剥離方法、レーザー光の照射方法及びこれらを用いた素子の製造方法
JP4590905B2 (ja) * 2003-10-31 2010-12-01 豊田合成株式会社 発光素子および発光装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890182B2 (en) 2010-02-01 2014-11-18 Lg Innotek Co., Ltd. Light emitting device, light emitting device package
US9391248B2 (en) 2010-02-01 2016-07-12 Lg Innotek Co., Ltd Light emitting device, light emitting device package
KR101039948B1 (ko) * 2010-04-23 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8338847B2 (en) 2010-04-23 2012-12-25 Lg Innotek Co., Ltd. Light emitting device, method of manufacturing the same, light emitting device package and lighting system

Also Published As

Publication number Publication date
WO2007099855A1 (ja) 2007-09-07
US20090026468A1 (en) 2009-01-29
TW200802973A (en) 2008-01-01
TWI335679B (ko) 2011-01-01
US7781791B2 (en) 2010-08-24
EP2003704A1 (en) 2008-12-17

Similar Documents

Publication Publication Date Title
KR20080087175A (ko) 반도체 발광 소자
RU2566383C1 (ru) Нитридный полупроводниковый элемент и способ его изготовления
JP5550078B2 (ja) 半導体発光素子
US10490597B1 (en) Pixel array of ultraviolet light emitting devices
US20140284647A1 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4852322B2 (ja) 窒化物半導体発光素子及びその製造方法
JPH10335757A (ja) 窒化物半導体素子
JP2005244207A (ja) 窒化ガリウム系化合物半導体発光素子
JP4804930B2 (ja) 窒化物半導体素子の製造方法
JP7262965B2 (ja) 半導体発光素子
TW201036197A (en) Light emitting device having pillar structure with hollow structure and the forming method thereof
JP2007214384A (ja) 窒化物半導体素子
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2007200932A5 (ko)
KR102513082B1 (ko) 반도체 발광소자
KR20110061911A (ko) 발광 소자 및 그 제조 방법
JP2007234707A (ja) 半導体発光素子
JP2013239471A (ja) 発光ダイオード素子の製造方法
US20090001402A1 (en) Semiconductor element and method of making the same
JP2009252836A (ja) 電流狭窄型半導体発光素子およびその製造方法
JP2007258338A (ja) 半導体発光素子
JP4969120B2 (ja) 半導体発光素子
JP4751093B2 (ja) 半導体発光素子
JP5668647B2 (ja) Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application