CN101944564B

CN101944564B - Led芯片及其制备方法

Info

Publication number: CN101944564B
Application number: CN 201010271491
Authority: CN
Inventors: 姚禹; 许亚兵; 戚运东; 罗正加
Original assignee: Xiangneng Hualei Optoelectrical Co Ltd
Current assignee: Xiangneng Hualei Optoelectrical Co Ltd
Priority date: 2010-09-03
Filing date: 2010-09-03
Publication date: 2013-06-05
Anticipated expiration: 2030-09-03
Also published as: CN101944564A

Abstract

本发明提供了一种LED芯片及其制备方法，该芯片的边缘呈波纹状或者锯齿状。本发明提供的制备该芯片的方法包括以下步骤：在外延片上镀透明电极层，并进行MESA图形光刻；化学蚀刻；等离子体刻蚀；透明电极图形光刻；芯片电极图形光刻；以及金属蒸镀和剥离形成电极，其中，上述MESA图形光刻所用光刻版的边缘制作成波纹状或者锯齿状。根据本发明提供的LED芯片具有良好的光取出效率，克服了全反射对光取出效率的影响。

Description

LED芯片及其制备方法

技术领域

本发明涉及半导体发光器件领域，具体而言，涉及一种大尺寸LED(Light-Emitting Diode)芯片及其制备方法。

背景技术

LED作为一种节能、环保、低碳的新型发光材料，与传统照明相比较具有不可比拟的优势。但是目前LED要在照明领域完全替代其他光源，还需要解决如：光效不理想，成本过高，降低芯片发热量，提高LED使用寿命等诸多问题，而这些问题全部都受到LED量子效率的制约。早期LED发展集中在提高其内部量子效率上，主要采用如下方法：通过提高垒晶的质量及改变垒晶的结构，使电能不易转换成热能，进而间接提高LED的发光效率，从而可获得70％左右的理论内部量子效率，但是这样的内部量子效率几乎已经接近理论上的极限。

而芯片的光取出效率指的是组件内部产生的光子，在经过组件本身的吸收、折射、反射后，实际在组件外部可测量到的光子数目。从而可知，影响取出效率的因素还包括LED芯片材料本身的吸收、芯片的几何结构、芯片所使用的材料的折射率差及组件结构的光散射特性等。为了最大限度的提高LED芯片的光取出效率，在以往的LED技术改进中，针对以上所述几点因素做了不同的改进。如芯片几何结构的优化设计有表面粗化、ITO(Indium Tin Oxide(In₂O₃+SnO₂))粗化、倒装芯片、垂直结构、光子晶体等等。

普通的GaN(氮化镓)基LED均采用蓝宝石作为衬底材料，在其上分别生长N-GaN、多重量子阱、P-GaN等等层叠结构，再在其表面通过蒸镀或者气相沉积等方式形成透明导电层、金属电极和钝化层。由于GaN材料和ITO材料的折射率分别为2.5和2.1左右，远远大于空气的折射率。根据斯涅耳定律的关系n₁sinθ₁＝n₂sinθ₂，只有小于临界角(Critical Angle)θ_c内的光才可以被完全射出，其他的光则被反射回内部或被吸收。经计算该临界角只有22.2°的圆锥角。这样由量子阱产生的光仍旧有一大部分光因为全反射而最终消耗在芯片内部，转化成热能。这样既不利于光的取出，也不利于LED的散热、而影响LED的寿命。在LED向更大尺寸更高功率方向推进的过程中，这种不利影响将表现得更为突出。

因此，如何破坏全反射条件，获得更好的光取出，就需要在图形设计方面进行优化改良。

发明内容

本发明旨在提供一种LED芯片及其制备方法，对于几何尺寸较大的芯片尤为适用。能够解决由于全反射导致的出射光吸收在芯片内部，而影响光取出、LED芯片的散热，进而影响LED芯片寿命的问题。

本发明提供了一种LED芯片，该芯片包括外延片，形成在该外延片上的透明电极层和芯片电极，其中，该芯片的边缘呈波纹状或者锯齿状。

进一步地，上述透明电极层表面具有波纹状图案。

进一步地，上述芯片边缘的波纹状的圆弧半径为3-5微米，上述锯齿状的纵深为2-3微米。

进一步地，上述透明电极层的厚度为

进一步地，上述透明电极层具有1∶1的蚀刻深度。

另外，本发明提供了一种LED芯片的制备方法，包括以下步骤：在外延片上镀透明电极层，并进行MESA图形光刻；化学蚀刻；等离子体刻蚀；透明电极图形光刻；芯片电极图形光刻；以及金属蒸镀和剥离形成电极，其中，上述MESA图形光刻所用光刻版的边缘制作成波纹状或者锯齿状。

进一步地，将上述光刻版的切割道制作成波纹状或等边三角形相连的方式。

进一步地，上述切割道的波纹状呈相邻两个半圆形沿一个轴线交错相连的方式，半圆的半径大于2微米，小于等于3微米。

进一步地，上述等边三角形的边长为5微米。

进一步地，采用ITO蚀刻液对上述透明电极图形光刻完成后的芯片进行蚀刻，获得1∶1的蚀刻深度。

根据本发明，将MESA图形的边缘制作成波纹状或者锯齿状，这样极大的提高了侧边出光的出光面积，另一方面也破坏了侧边出光的全反射条件，使光可以更好的取出。且将该MESA图形的切割道利用等离子体刻蚀同时制作出相连的几何图形帮助光导出，该几何图形可以是波纹状或者是以等边三角形的底边与另一等边三角形顶角相连而形成的等边三角形相连的方式，其特点是符合几何规律排布、彼此相连。这样，在芯片制作过程中增大了光刻胶与材质表面的接触面积，亦即增大了其相互粘附性，可防止在进行湿法蚀刻或者显影等操作时出现图形脱落的情况，而通过ITO蚀刻，获得透明电极层几何形貌，并同时进行芯片表面粗糙化，破坏光在透明电极层临界面的全反射条件，提高了光取出效率。从而，克服了全反射对光取出的影响，避免导致LED散热不良，进而影响LED芯片寿命等问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为MESA图形光刻版边缘的图形化设计示意图；

图2为MESA图形光刻版的边缘图形以及切割道导光柱示意图；

图3为MESA图形光刻版的边缘图形以及切割道导光柱示意图；

图4为根据本发明的单颗芯粒平面图；

图5为图4的单颗芯粒平面图中的方框区域透明导电层的放大图形；

图6为根据本发明的芯片的实物照片图形；

图7为根据本发明的一实施例的芯片结构剖视图；以及

图8为根据本发明的MESA图形光刻版分布图。

具体实施方式

下面将对本发明的发明目的、技术方案和有益效果作进一步详细的说明。

应该指出，以下详细说明都是例示性的，旨在对所要求的本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。

为达到本发明的目的以及其他目的，并提高产品品质，本发明提供了一种可以有效地提高LED芯片光取出效率的途径，通过改变芯片的几何结构，利用现有技术在光电学薄膜上形成几何图形，进一步优化图形结构，获得更好的光取出效果。

本发明提供的芯片包括外延片，形成在该外延片上的透明电极层以及芯片电极。其中，该芯片的边缘呈波纹状或者锯齿状，波纹状的圆弧半径为3-5微米，所述锯齿状的纵深为2-3微米。发明人发现，当芯片边缘的波纹状圆弧半径为3-5微米，锯齿状纵深为2-3微米时，芯片不仅可以获得精准的图形，易于对位，还增大了出光面积，降低了全反射带来的出光损失。优选的，锯齿状的尖角角度大于45度。如图1所示，芯片的周围形成波纹状结构。

制备上述LED芯片的方法包括以下步骤：在外延片上镀透明电极层，并进行透明电极图形光刻；MESA(平台)图形光刻；以及芯片电极图形光刻，其中，上述MESA图形光刻所用光刻版的边缘制作成波纹状或者锯齿状。通过这种对光刻板的设计，替代了传统的直线型边缘。该波纹状圆弧半径3-5微米，而锯齿状纵深2-3微米为宜。优选的，锯齿状的尖角角度大于45度。经过计算，改良后的芯片结构要比以往的芯片的边长多出1.5到3倍。该比例依照芯片尺寸的不同、边缘设计的不同以及形状的差异性而略有起伏。一方面极大的提高了侧边出光的出光面积，另一方面也破坏了侧边出光的全反射条件。

优选地，如图4和图5所示，本发明所提供芯片上的透明电极层同样形成波纹状，通过这种波纹状设计，提高了芯片的光取出效率。通过TCL透明导电层光刻，形成该波纹状图形，该波纹状呈相邻两个半圆形沿一个轴线交错相连的方式，半圆的半径大于2微米，小于等于3微米。

优选地，本发明所提供芯片的透明电极层的厚度为

。这是为了满足后续工艺中对该透明导电层进行粗化时的厚度条件，而能够获得本发明所需的蚀刻深度。

优选地，本发明所提供芯片的透明电极层具有1∶1的蚀刻深度。这样，即得到了透明导电层良好的粗化效果，在该蚀刻深度下，可有效地提高光取出效率。

优选地，本发明所提供芯片制备方法中的光刻版的切割道制作成波纹状或多个等边三角形相连的方式，如图2和图3所示。将切割道制作成波纹状，该波纹状呈相邻两个半圆形沿一个轴线交错相连的方式，半圆的半径大于2微米，小于等于3微米。并且，上述等边三角形的边长为5微米。从而，与现有技术相比较，增大了光刻胶与材质表面的接触面积，亦即增大了其相互粘附性。另外也考虑到导光柱设计过大过于密集可能影响其导光效果，所以经过镭射切割工艺后，该类型的导光柱将从对称轴位置一分为二且分别归属于不同的芯粒。这样，既保证了在加工过程中的图形的稳定性，也保证了在经过切割工艺后依然具备导光的效果。

本实施例中的三角形的设计方案，在后续的光刻作业中，会带来额外的积极效果。本设计可很好的解决黄光操作人员在进行光刻对位操作时难以找到晶片中的相应对位标记点的问题。如图8所示，光刻版整面分布有上、中、下、左、右五处对位标记点，其中最为常用的为左右两处标记点。接触式光刻操作中，光刻版的位置是固定不动的，因此，显微镜也会将图像锁定在这两处标记点处。但是考虑到片与片之间的差异性，往往出现在这两处标记点所呈现的图像范围内不能找到晶片中的对应位置。此时即需要同时调整晶片角度以及水平方向位移。本发明借助三角形的方向特性，以左、中、右三点的连线作为分界线，其上方三角形的锐角朝下，其下方三角形的锐角朝上。所有三角形均指向标记点位置，这样，操作人员即可依据切割道中三角形的指向，很快的找到晶片中对应的对位标记点。提高了生产效率。

综上所述，本发明所提供芯片制备方法中的光刻版的切割道图形设计克服了现有技术中的以下缺点：为了获得较好的出光效果，现有技术中通常在设计MESA图形光刻版时，在切割道位置预留直径2-4微米的圆形柱状图案，再通过光刻和等离子刻蚀等技术将该柱状保留在GaN材料上，形成永久性的柱状，借此来帮助芯片发射到侧面的光导出。但导光柱往往尺寸设计过小，导致图形底面与基材表面的接触面积过小，从而光刻胶与GaN表面粘附性不好，往往在进行湿法蚀刻或者显影等操作时出现图形脱落。

本发明的上述切割道图形设计可达到如下效果：增大了光刻胶与材质表面的接触面积，亦即增大了其相互粘附性。从而，保证了在加工过程中的图形的稳定性，也保证了在经过切割工艺后依然具备导光的效果。

根据本发明的上述芯片边缘的波纹状或锯齿状以及切割道图形可通过以下途径得到。

步骤1-1：如图7所示，在蓝宝石衬底1上依次生长低温GaN缓冲层2、不掺杂GaN层3、N型GaN层4、多重量子阱5和P型GaN层6；

步骤1-2：在上述步骤1.1的基础上通过高速旋转方式获得光刻胶薄膜，薄膜厚度选择应当考虑到其与GaN材料的ICP(InductiveCoupling Plasma)刻蚀选择比，而作为后续ICP刻蚀的阻挡材料，光刻胶应能保证外延片的被保护区域不受等离子体刻蚀气体的损伤；

步骤1-3：进行光刻，形成产品轮廓；

步骤1-4：将存在该表面形态的外延片进行ICP刻蚀，刻蚀气体优先选用Cl₂、Ar、BCl₃作为反应气体，刻蚀深度依据外延片材质而异，刻蚀至适当的深度；以及

步骤1-5：采用KOH、去胶液或者等离子体去胶机对表面进行去胶处理，并用超纯水(电阻率大于18MΩ＊cm)清洗干净。

另外，为了破坏光在ITO层临界面的全反射条件，结合运用上述在切割道上的导光柱的设计效果，提出了本发明的透明导电层的图形化设计方案。该图形化设计方案实施后可获得：比较粗糙的ITO层表面和稳定可靠的导光柱结构。

根据本发明的上述透明导电层的图形化设计所涉及的技术方案可通过以下途径实现：

步骤2-1：在步骤1-1的基础上，经过步骤1-2至1-5的工艺之后，所获得的具备P/N台面的干净外延片上蒸镀ITO透明电极层7(参见图7)，厚度为

ITO层的厚度依据该材质外延片所体现的本征波长的半波长的(2n+1)倍为基准，蒸镀后透明电极层的穿透率应不低于85％，方块电阻应小于10Ω/□；

步骤2-2：TCL透明电极层光刻、湿法蚀刻去除切割道以及多余部分的ITO材料，形成发光区。化学蚀刻液的选择应考虑到膜厚的因素，优先选用具有强酸性特性的蚀刻液，由此可获得良好的蚀刻效果；

步骤2-3：同样采用2-2所述的光刻工艺条件，进行ITO图形化光刻，将在光刻版上设计好的图形转移到光刻胶上，而得到透明电极层表面的波纹状图形，该波纹状呈相邻两个半圆形沿一个轴线交错相连的方式，半圆的半径大于2微米，小于等于3微米；

步骤2-4：采用ITO蚀刻液对光刻完成后的芯片进行蚀刻，需严格控制蚀刻速率，最终获得1∶1的蚀刻深度。在ITO蚀刻液的选择上应选取酸性较弱的蚀刻速率较缓和的蚀刻液。本发明采用的是苏州晶瑞产ITO蚀刻液，在20℃下10min可获得良好的蚀刻效果，但是本发明所涉及的蚀刻液选择不应局限在此类蚀刻液范围内。同样，可获得与本发明所述蚀刻效果的化学蚀刻液，也均包含在本发明的范围内；以及

步骤2-5：采用去胶液去除光刻胶并清洗。

根据本发明的图形设计，对于从事本行业的专业技术人员来说，结合附图说明，其积极效果将显而易见。

本发明的一个实施例中，将芯片边缘的波纹状、切割道图形以及透明电极层表面粗化实施在同一芯片制备工艺中，制得了一种光取出效率较高的芯片，得到的最终产品如图6所示。该芯片采用蓝宝石衬底来正装LED，，制备工艺包括以下步骤：

(1)生长外延片；

(2)蒸镀ITO透明电极层；

(3)通过光刻和化学蚀刻的方式形成MESA图形光刻版和切割道；

(4)通过ICP等离子刻蚀方式将图形转移至GaN上，并且此时形成台面，部分N区裸露；

(5)在透明电极层上进行光刻和化学蚀刻；

(6)通过光刻和蒸发的方式形成P型电极8和N型电极9(参见图7)；以及

(7)最终经过剥离、合金、清洗等工艺形成产品。

根据本发明的MESA图形光刻板的边缘设计，可有效的增大侧边的出光面积，使量子阱区域发射出来的光有更多的途径射出，并且可以使经由侧边出来的光更多的折射出去而不致全反射而消耗掉。

根据本发明的ITO层粗化技术方案，经由实验论证的利用ITO蚀刻液处理ITO表面，控制蚀刻速率和蚀刻条件，可以获得一定的ITO粗化效果，有利于光的取出，但是化学蚀刻的稳定性差，受环境及人为操作的影响大，所以这种方法在生产上具有很大的局限性。本发明中所提出的第二次ITO蚀刻提倡采用低速率的蚀刻液，蚀刻后被蚀刻层面上仍旧有左右的ITO层存在，该ITO层由于湿法蚀刻的作用得到了很好的粗化效果。此外，被保留部分的ITO层做为柱状突起承担着导光柱的作用。

根据生产统计的数据，在相同驱动电流下，采用该设计方案制作出来的芯片，其光输出增加了7％到10％，并且其提升比例随着尺寸的增大而表现得尤为明显。

从以上所披露的发明宗旨可以看出，本发明的实施要点也可部分或者全部适用于其他结构和其他形式的LED芯片中，例如倒装结构、垂直结构以及其他材质的衬底材料所生长出来的外延片后续芯片加工领域。

从以上的描述中，可以看出，本发明上述的实施例实现了如下技术效果：将MESA图形光刻版的边缘制作成波纹状或者锯齿状，这样极大地提高了侧边出光的出光面积，另一方面也破坏了侧边出光的全反射条件，且将所述MESA图形光刻版的切割道制作成等边三角形相连的方式，从而增大了光刻胶与材质表面的接触面积，亦即增大了其相互粘附性，这样防止了在进行湿法蚀刻或者显影等操作时出现的图形脱落，而通过进行ITO表面粗糙化，破坏光在ITO层临界面的全反射条件，提高了光取出量。从而，克服了全反射影响光取出，而导致的LED散热不良，进而影响LED芯片寿命等问题。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种制备LED芯片的方法，所述LED芯片包括外延片、形成在所述外延片上的透明电极层和芯片电极，所述芯片的边缘呈波纹状或者锯齿状，所述制备LED芯片的方法包括以下步骤：

生长外延片；

通过光刻和化学蚀刻的方式形成MESA图形光刻板和切割道；

通过ICP等离子刻蚀方式将图形转移到GaN上，并且此时形成台面，部分N区裸露；

在透明电极层上进行光刻和化学蚀刻；

通过光刻和蒸发的方法形成P型电极和N型电极；以及

经过玻璃、合金、清洗工艺形成产品，其特征在于，

所述MESA图形光刻所用光刻版的边缘制作成波纹状或者锯齿状。

2.根据权利要求1所述的方法，其特征在于，将所述光刻版的切割道制作成波纹状或多个等边三角形相连的方式。

3.根据权利要求2所述的方法，其特征在于，所述切割道的波纹状呈相邻两个半圆形沿一个轴线交错相连的方式，半圆的半径大于2微米，小于等于3微米。

4.根据权利要求2所述的方法，其特征在于，所述等边三角形的边长为5微米。

5.根据权利要求1-4中任一项所述的方法，其特征在于，采用ITO蚀刻液对所述透明电极图形光刻完成后的芯片进行蚀刻，获得1∶1的蚀刻深度。