JP4925580B2 - 窒化物半導体発光素子およびその製造方法 - Google Patents

窒化物半導体発光素子およびその製造方法 Download PDF

Info

Publication number
JP4925580B2
JP4925580B2 JP2004381895A JP2004381895A JP4925580B2 JP 4925580 B2 JP4925580 B2 JP 4925580B2 JP 2004381895 A JP2004381895 A JP 2004381895A JP 2004381895 A JP2004381895 A JP 2004381895A JP 4925580 B2 JP4925580 B2 JP 4925580B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
crystal
nitride semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004381895A
Other languages
English (en)
Other versions
JP2006190710A (ja
Inventor
広光 工藤
広明 岡川
晋 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2004381895A priority Critical patent/JP4925580B2/ja
Publication of JP2006190710A publication Critical patent/JP2006190710A/ja
Application granted granted Critical
Publication of JP4925580B2 publication Critical patent/JP4925580B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、窒化物半導体発光素子に関するものであり、とりわけ光取り出し効率が改善されたLEDの素子構造に関する。
窒化物半導体発光素子は、少なくとも発光層に窒化物半導体を用いた発光素子である。
窒化物半導体は、式AlInGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)で決定される3族窒化物からなる化合物半導体である。前記式中の組成比a、bを選択することによって、例えば、GaN、AlGaN、InGaN、AlInGaNなど、2元〜4元の任意の混晶が得られる。ここで、3族元素の一部を、B(ホウ素)、Tl(タリウム)等で置換したものや、N(窒素)の一部をP(リン)、As(ヒ素)、Sb(アンチモン)、Bi(ビスマス)等で置換したものも、窒化物半導体に含まれる。
以下、窒化物半導体を「GaN系」とも略し、必要に応じて、GaN系結晶、GaN系発光素子、GaN系LEDなどのように用いて、従来技術および本発明の説明を行う。
GaN系LEDには、光取り出し効率が低いという問題がある。光取り出し効率とは、発光層で生じた光の総量のうち、どの程度の量の光が素子外へ取り出されているかを示す割合である。GaN系LEDの光取り出し効率が低い原因は、次に述べるように、GaN系結晶の高い屈折率にある。
先ず、GaN系発光素子の素子構造は、基板上にGaN系結晶層を成長させてなるものであるが、最も好ましい基板材料として汎用されるサファイアは、GaN系結晶よりも屈折率が低い。一方、素子の上側では、素子を取り巻く材料や媒質〔例えば、パッシベーション膜(二酸化ケイ素など)、封止樹脂(エポキシ樹脂など)、空気(樹脂封止しない場合)など〕とGaN系結晶層が接することになるが、これらの材料や媒質も、殆どの場合、GaN系結晶より低い屈折率を有する。また、p電極として酸化インジウム錫(ITO)、酸化亜鉛(ZnO)などの透明導電膜材料からなる電極を用いる場合には、電極の屈折率がGaN系結晶よりも低くなる。
このように、発光構造の本体部分であるGaN系結晶層が、それよりも屈折率の低い物質によって上下から挟まれるために、発光層から発せられた光の一部は、GaN系結晶層を挟む両側の界面(例えば、〔基板とGaN系結晶層との界面〕と〔GaN系結晶層と空気との界面〕)で全反射され、多重反射によって素子内部に閉じ込められる。この光は、素子外に出ることなく、素子内部を伝播する間に内部吸収により減衰する。
また、フリップチップボンディング実装されるGaN系LEDでは、p側の電極がGaN系結晶層の一方の面に全面的に形成されるが(ITO等の透明導電膜を介して形成される場合もある)、この電極が光反射性とされるために、多重反射の問題が生じる。
上記のような多重反射の問題を解決し、光取り出し効率を向上させる方法として、素子内部に光散乱を発生させ得る屈折率界面を設け、これによって素子内での光の多重反射を阻害し、光をより多く素子外へと向わせる方法が公知となっている。
例えば、特許文献1〜3には、GaN系発光素子の光取り出し面を凹凸状に加工することで、光取り出し効率を向上させたり、電極とのオーミック接合性を向上させる技術が開示されている。
各文献に開示された凹凸形状の加工方法はいずれもエッチングであるが、エッチングは一度結晶成長を行った後に、その結晶の一部を分解除去する方法であることから、製造工程が複雑であり好ましくない。
とりわけ、特許文献1の方法は、エッチングマスクとしてレジストパターンを用いるため、レジスト膜の形成やフォトリソグラフィによるパターニングといった工程が必要となり、製造効率が悪い。
また、特許文献2、3の方法では、エッチングマスクのフォトリソグラフィによるパターニングが不要となるので効率の点では改善されるが、エッチングマスクの開口部の形状や面積がランダムとなるためにエッチング深さが一定とならない。そのために、クラッド層やコンタクト層の電気特性が影響を受けたり、エッチングが深過ぎると発光層がダメージを受ける可能性がある。これを避けるためには最上層を厚く形成しなくてはならなくなり、製造効率が低下する。
特開2000−196152号公報 特開2002−100609号公報 特開2004−200431号公報 特開平10−79501号公報 特開平11−354842号公報 特開平11−354843号公報
本発明の目的は、上記従来の問題を解消し、製造工程や構造を複雑にすることなく、GaN系発光素子の光取り出し効率を向上させることにある。
本発明は、次の特徴を有するものである。
(1)結晶成長の基礎となった基礎基板上に、発光層を少なくとも含みかつ窒化物半導体結晶層からなる積層体が形成された構成を有する窒化物半導体発光素子であって、
該積層体形成時の順次成長における最上層の上面がサーファクタント処理され、該面に、窒化物半導体が三次元結晶体として凹凸状に成長していることを特徴とする、窒化物半導体発光素子。
(2)上記積層体内には、基礎基板側から順に、第一伝導型層、発光層、第二伝導型層が含まれている、上記(1)記載の窒化物半導体発光素子。
(3)上記積層体内には、基礎基板側から順に、第一伝導型層、発光層が含まれており、かつ、発光層が積層体の最上層となっており、
発光層の上面がサーファクタント処理され、該面に、第二伝導型の窒化物半導体が三次元結晶体として凹凸状に成長している、上記(1)記載の窒化物半導体発光素子。
(4)三次元結晶体の、層厚方向および横方向の大きさが40nm以上である、上記(1)〜(3)のいずれかに記載の窒化物半導体発光素子。
(5)三次元結晶体が斜めファセットを有している、上記(1)〜(4)のいずれかに記載の窒化物半導体発光素子。
(6)当該窒化物半導体発光素子が、積層体の最上層側へ光を出力するタイプの発光素子であって、三次元結晶体を覆って電極が形成されており、該電極は、発光層からの光が外界へ通過するように、発光層からの光に対して透明な電極、および/または、発光層からの光が通過する開口部を有する電極である、上記(1)〜(5)のいずれかに記載の窒化物半導体発光素子。
(7)当該窒化物半導体発光素子が、基礎基板の側へ光を出力するフリップチップ実装型の発光素子であって、三次元結晶体を覆って電極が形成されており、該電極は、実装用基板へ直接的に接合される電極であると共に、三次元結晶体との界面において、発光層からの光を基礎基板の側へ反射する反射面を構成している、上記(1)〜(5)のいずれかに記載の窒化物半導体発光素子。
(8)三次元結晶体の上に接合された導電性の支持基板をさらに有し、上記基礎基板が除去された構成となっている、上記(1)〜(5)のいずれかに記載の窒化物半導体発光素子。
(9)結晶成長の基礎となる基礎基板上に、発光層を少なくとも含みかつ窒化物半導体結晶層からなる積層体を形成する積層工程と、
該積層体の最上面にサーファクタント処理を施し、該面に、窒化物半導体を三次元結晶体として凹凸状に成長させる凹凸形成工程とを有することを特徴とする、窒化物半導体発光素子の製造方法。
(10)上記積層工程が、基礎基板上に、第一伝導型層、発光層、第二伝導型層をこの順に成長させる工程である、上記(9)記載の製造方法。
(11)上記積層工程が、基礎基板上に、第一伝導型層と発光層とをこの順に積層する工程であって、上記凹凸形成工程において、発光層の上面をサーファクタントで処理し、該上面に第二伝導型の窒化物半導体を三次元結晶体として凹凸状に成長させることを特徴とする、上記(9)記載の製造方法。
(12)上記凹凸形成工程の後、三次元結晶体の上に導電性の支持基板を接合する工程と、基礎基板を除去する工程とを有する、上記(9)〜(11)のいずれかに記載の製造方法。
本発明では、結晶成長の基礎となる面(積層体の最上面)にサーファクタント処理を施してGaN系結晶を成長させると、成長の初期において三次元成長体が該最上面上に分散して成長し、該最上面が自発的に凹凸状となることに着目し、これを素子の光を取り出す面(以下、「光取り出し面」と称す。)または光を反射させる面(以下、「光反射面」と称す。)に適用している。
即ち、本発明では、積層体の最上面にサーファクタント処理を施して三次元成長体を成長させ、結晶が凹凸状に成長した段階で成長を止め、光取り出し面または光反射面を凹凸状としている。
このような三次元成長体による凹凸は、入射する光の伝播方向を反射や回折によって不規則的に変化させる働きを有する光散乱面として作用する。
本発明によるGaN系発光素子は、光取り出し面または光反射面をこのような光散乱面としたものであり、この光散乱面の作用によって素子内部で多重反射が生じ難くなるために、光取り出し効率が改善された発光素子となっている。
三次元成長する結晶は、単結晶であってもよいし多結晶状であってもよい。単結晶として成長させる場合、三次元結晶体は基板面に対して傾斜を有するファセット(三次元成長が有利となる成長条件においては斜めファセットが露出する)を側壁として有する形状となる。
この三次元結晶体の先端形状は、尖った形状、台形のようにフラットになった形状の他、形成後の凹凸に対して僅かにエッチングを施して丸みを帯びさせたものでもよい。
最上層上面側から光を取り出す構成とする場合には、結晶体に丸みを帯びさせると、散乱する角度がより密に、かつ、より広範囲に分布するので、光取り出し効率の点でより好ましい。
本発明では、凹凸状の光取り出し面、凹凸状の光反射面を形成する手法としてエッチングを用いないので、前記従来技術の問題点が改善される。
GaN系結晶の気相成長プロセスにおいて、サーファクタント処理を施した表面に半導体結晶材料を供給することにより、大きさの比較的揃ったドット状の微結晶が粗に分散した状態が得られる。
サーファクタント処理技術自体や、その被処理面への結晶成長自体については上記特許文献4を参照してよい。
本発明では、この微結晶を核にして三次元的に結晶を成長させて、十分な光散乱効果を有するサイズの三次元結晶を得る。
サーファクタント処理によって、結晶と結晶成長の下地面との濡れ性が悪くなり、結晶の二次元的成長が生じ難くなるために、三次元結晶体のサイズを大きくすることが容易となる。
また、サーファクタント処理によって、成長の種となる微結晶の成長面内の分布密度を低くすることができるために、三次元結晶体が成長して相互に出会うまでに、大きく成長させることができる。また、そのために、各三次元結晶体の成長条件の均一性が高くなるので、マスクや凹凸を用いることなく、比較的サイズの揃った三次元結晶体を成長させることができる。サイズが揃っていると、凹凸の表面を覆って電極を形成する場合の電極形成が容易となる。
二次元的成長とは、当該発明の属する分野の技術用語であって、結晶成長が原子層毎に進行する、いわゆるステップフロー成長によって、平坦な成長面(二次元成長面)が保たれながら結晶成長が進む、結晶成長モードを意味する。
三次元的成長もまた、二次元的成長と同様、当該発明の属する分野の技術用語であって、二次元成長が抑制されることにより互いに独立したドット(単発的な多数の突起)状の結晶の成長が促進されることを意味する。最上面上に離散的に三次元的成長したGaN系結晶が、三次元結晶体である。
GaN系発光素子の製品には、結晶成長の基礎となった基礎基板が素子の段階では既に除去されたものや、表裏を逆にして実装(フリップチップ実装)されるものなどがあり、積層体の各層の上下位置関係や光取り出し方向などについての説明が不明確となる場合がある。本明細書では、そのような不明確さを解消するために、結晶成長の基礎となった基礎基板が存在する側(または結晶成長時に存在した側)を、「下側」と呼び、各GaN系結晶層が「上側」へと積層されて積層体が形成されたものとしている。
本発明でいう「第一伝導型層」と「第二伝導型層」は、いずれもn型層、p型層のどちらであってもよいが、いずれか一方がn型層の場合には、残る他方がp型層であるというように、互いに異なる伝導型であることを意味する。
p型層の導電率を十分高くするには多量のドーパントを添加する必要があるため、p型層は結晶品質が悪くなりがちである。そのような結晶品質の悪いp型層を基板上に先に成長させると、その上に成長する発光層やn型層の結晶品質にも悪影響を及ぼす。従って、基板上に積層体を成長させる場合には、n型層を下層側とする態様が好ましい。
以下、基礎基板上にn型層、p型層の積層順にて形成された態様を代表として説明するが、あくまで好ましい態様の1つであって、n型層、p型層の積層順序を逆にしてよい。
GaN系LEDなどGaN系発光素子の積層体の構造は、下記の説明で例示する(n型層/発光層/p型層)のような単純な3層構造だけではなく、例えば、(n型コンタクト層、n型クラッド層、多重量子井戸構造、p型クラッド層、p型コンタクト層)などのように、各層がさらに多層に細分化されるのが通常であるが、本明細書では、前記の単純な3層構造を代表として用い、素子全体の構造を説明する。
以下、本発明による製造方法を主体として説明しながら、それに沿って本発明によるGaN系発光素子の構造をも同時に説明する。
図1は、本発明による製造方法の各工程における加工状態を示した模式図である。本発明による製造方法は、上記(9)のとおり、基礎基板上に結晶成長を行なう積層工程と、最上面をサーファクタント処理し三次元結晶体を成長させる凹凸形成工程とを少なくとも有する。GaN系発光素子を完成させるために必要な基本的な工程(基礎基板の前処理、電極形成やアニーリングなど)は適宜加えられるものとする。
先ず、積層工程では、図1(a)に示すように、基礎基板1上に、GaN系結晶層からなる積層体2を形成する。該積層体2は、発光層3を少なくとも含む構成とする。図1(a)の例では、積層体2は、基礎基板1の上面1a上に、第一伝導型層としてのn型層21、発光層3、第二伝導型層としてのp型層22が順に気相成長した構成となっている。また、図2の例では、積層体2は、第二伝導型層としてのp型層を有さず、発光層3が最上層となっている。
基礎基板の材料は、GaN系結晶がエピタキシャル成長し得るものであればよく、例えば、サファイア(C面、A面、R面)、GaN、AlN、Si、スピネル、ZnO、GaAs、NGOなどが挙げられる他、後述する導電性の支持基板と同じ材料のものを用いてもよい。
サファイア基板は、GaN系結晶を成長させるための基板としては好ましいが、光取り出し効率上の問題を有しており、本発明の有用性が顕著に示される基板である。
基礎基板は、最終的な発光素子とするために、必要に応じて、研磨、剥離、溶解等によって除去してもよい。
基礎基板上にGaN系結晶を成長させる方法は、有機金属化学気相成長法(MOVPE法)や、ハイドライド気相成長法(HVPE法)などが挙げられる。
基礎基板上にGaN系結晶層を成長させる際には、基礎基板とGaN系結晶層との間に転位密度を低減させるための公知の構造や手法を介在させてよい。例えば、GaN系低温バッファ層を介在させる成長法、基礎基板面にパターン化したマスクを付与して行なうラテラル成長法(ELO法、選択成長法などとも呼ばれる)、基礎基板面に凹凸を加工して行なう成長法(LEPS法、ファセットLEPS法などが挙げられる)などの結晶成長法が挙げられる。また、反射層など種々の機能層を積層体内に適宜挿入してよいが、代表的な説明では図示は省略する。
次に、凹凸形成工程では、図3に示すように、積層体の最上面2aにサーファクタント処理を施した後、GaN系結晶を成長させる。この工程によって、GaN系結晶が三次元結晶体4として面上に分散して成長し、それによって該面は自発的に凹凸状態となる。この凹凸状態においてGaN系結晶の成長を止め、凹凸状の光取り出し面(または、素子の光取り出し方向によっては光反射面)を得る。
サーファクタントは、GaN系結晶層を成長させる際に、成長面(最上面)の表面エネルギーを低下させることによって、成長するGaN系結晶に対する成長面の濡れ性を低くし、二次元成長を阻害するように、即ち、三次元成長(=島状の成長)を促進させるように作用する物質である。
サーファクタントとして使用可能な材料は、上記のような作用を示す物質であればよいが、具体的には、テトラエチルシラン、シラン、ジシラン、ビスシクロペンタジエニルマグネシウム等が例示される。
p型層上面へのサーファクタント処理は、p型不純物のドーピングに用いられるビスシクロペンタジエニルマグネシウムを用いて行うことが好ましい。
一方、n型層が最上層であってその上に三次元結晶体を形成する場合、または、p型層が下層側であり発光層が最上層であって、その上にn型の三次元結晶体を形成する場合、サーファクタントとしてはn型不純物となるSiを含む化合物を用いることが好ましい。
また、n型三次元結晶体を形成するための不純物としてもSiが好ましい。これは、Siドープによって、GaN系結晶は横方向よりも高さ方向の成長速度が高くなり、三次元的に成長し易くなるので好ましいからである。
サーファクタント処理とは、ガス状としたサーファクタントを積層体の最上面に接触させて、該最上面にサーファクタントまたは、その分解により生じる原子、分子を残留させる処理である。
本発明でいうサーファクタント処理は、前記特許文献4〜6に記載された従来公知の量子ドット形成方法において行われている〔サーファクタント(特許文献5および6ではアンチサーファクタントと称されている)を表面に作用させる処理〕と同じ処理であり、その詳細な手法や、処理条件等については、これらの特許文献を参照することができる。
一例を挙げると、基板上に成長したGaN系結晶の表面のサーファクタント処理として、H(水素ガス)をキャリアガスとしてテトラエチルシランを該表面に接触させる方法がある。この方法では、基板は、結晶成長炉内のサセプタ上に設置されて、GaN系結晶の成長温度に加熱され、テトラエチルシランは、密閉容器中で−12℃に冷却されて液体状とされ、そこに水素ガスをバブリングさせることによりガス状とされ、上記GaN系結晶の表面に供給される。
この方法において、GaN系結晶表面のサーファクタント処理の程度は、供給するテトラエチルシランの量を変化させることにより調整できる。具体的には、例えば、テトラエチルシランの入った密閉容器にバブリングするキャリアガスの流量を変化させることによって該調整を行うことができる。
サーファタクタント処理された最上面上に、三次元結晶体がドット状に成長するとき、底面が正六角形で、頂部が尖った六角錐形状、または該六角錐の頂部が切り取られて平坦面とされた形状(六角錐台形状)が、安定な形状として生じる場合がある。この場合、側壁面として露出され易い斜めファセットは、例えば、{1−101}ファセットである。このファセットは、最上面に対する角度が約60°となる。また、{11−22}ファセットが露出することもある。
三次元結晶体がドット状結晶として六角錐形状または六角錐台形状となる場合のアスペクト比(幅と高さの比)は、結晶の横方向と高さ方向の成長速度の比率により定まる。一般に、GaN系結晶は、成長温度が低いほど、雰囲気中の水素濃度が高いほど、成長雰囲気圧力が高いほど、またGaN系半導体に含まれるAlやInの組成比が高いほど、横方向の成長速度が低くなり、高さ方向の成長が促進される傾向(=三次元的に成長する傾向)があり、横方向の成長速度に対して高さ方向の成長速度が大きい程、頂面の面積が小さい、六角錐またはそれに近い形状に成長する。
そこで、成長条件やGaN系結晶の組成を制御することにより、三次元結晶体を意図的に六角錐形状や六角錐台形状に成長させることもできる。そのためには、成長温度を1000℃未満、雰囲気中の水素濃度を50%以上、成長雰囲気圧力を600Torr以上とすることが好ましい。
六角錐形状や六角錐台形状は、基板面に平行となる面の割合が小さいために、多重反射の抑制に有効であり、また、底部と頂部の高低差が大きくなるために、光散乱に有効な形状である。
上述のように、積層体の最上面2aにサーファクタント処理を施した後(図3(a))、該面にGaN系結晶を成長させると、成長の初期には、量子効果が生じる程に微小なドット状の結晶(三次元結晶体)が生じる(図3(b))。やがて、これが大きく成長し(隣接するドット状結晶との合体・融合によるものを含む)、三次元結晶体によって最上面が密に埋め尽くされた状態(図3(c))に達する。
この図3(c)に示す状態で三次元結晶体の成長を止める場合、光散乱が効果的に生じるようにするためには、三次元結晶体の最上面からの高さが、発光層で発せられる光の波長の1/4以上となるまで、三次元結晶体の成長を行うようにすることが好ましい。光散乱をより効果的に生ぜしめるには、この高さを該波長の1/2以上とすることがより好ましく、該波長と同程度以上とすることが更に好ましい。
ここで、発光層で発せられる光の波長とは、上述のように、窒化物半導体層中での波長である。一方、「発光素子の発光波長」という場合には、通常は、空気中における波長を指すので、例えば、発光波長(空気中)を400nmとした場合、その光の窒化物半導体層中での波長は、GaN系結晶の屈折率をGaNの屈折率である約2.5として計算すると、約160nm(=400nm÷約2.5)となる。このような波長の光に対しては、上記ドット状結晶の高さを、この波長約160nmの1/4程度以上、即ち、40nm以上とすることによって、散乱現象を発生させることができる。そして、より好ましい高さは80nm以上、更に好ましい高さは160nm以上となる。
三次元結晶体の高さは、SEM(走査型電子顕微鏡)やTEM(透過型電子顕微鏡)を用いて観察することにより測定可能である。所定の成長条件を用いて、成長時間を変えながら三次元結晶体を成長させた試料を作製し、その高さを測定すれば、当該成長条件での成長速度を求めることができる。このようにして求めた成長速度から、ドット状結晶を所望の高さに成長するのに必要な時間を決定することができる。
GaN系発光素子の発光波長は、通常の製品では360nm〜550nm程度であるから、それぞれの波長に応じて最適なドット状結晶体の高さを選択すればよい。
ドット状結晶が積層体最上面上を密に埋めた状態(図3(c))が形成された後も、三次元結晶体の成長を続けた場合について説明する。
サーファクタント処理された最上面が三次元結晶体で埋め尽くされると、二次元成長を阻害していた要因が実質的になくなるので、成長条件を適当に設定することで、二次元成長を発生させることができる。
図3(c)の状態の後に成長モードを二次元成長に切り替えると、それまで三次元的に成長していた結晶の側壁(例えば、斜めファセット)から横方向成長が発生して、三次元結晶体の表面の陥凹部が埋め込まれてゆき、図3(d)に示すように、平坦面のところどころに窪み状の凹部(ピット)が分散したように見える形態となる。
あるいは、図3(c)の状態の後に三次元成長が促進される成長条件を適用した場合には、各三次元結晶体が上方へ成長しながらも結晶体下部では一体化してゆき、図3(e)に示すように、表面の凹凸状態を維持したままで、厚さ(高さ)方向に成長した態様となる。
これら図3(d)、(e)の状態で三次元結晶体の成長を止める場合、これらのGaN系結晶の界面で光散乱が効果的に生じるようにするためには、上記陥凹部の深さが、発光層で発せられる光の波長の1/4以上であるときに三次元結晶体の成長を止めるようにする。光散乱をより効果的に生ぜしめるには、この深さを該波長の1/2以上とすることがより好ましく、該波長と同程度以上とすることが更に好ましい。
このとき、GaN系結晶中のAlやInの組成比が低い程、表面の平坦化は早くなる。
三次元結晶体の成長は、三次元結晶体が島状に分散した状態までとしてもよいが、斜めファセットが露出した構造が得られる範囲であれば、三次元結晶体どうしの一部が合体したり、または全体が相互に合体して膜状になるまで成長させてもよく、例えば、三次元結晶体の形態が、二次元的な層状の結晶体の表面に、ところどころ、斜めファセットが露出したピットが形成された形態となるまで成長させてもよい。
三次元結晶体の大きさは、成長時間によって制御すればよい。最上面に初期に発生する微結晶の分布密度が高いと、より早い成長段階で三次元結晶体同士が出会って、二次元的成長を起し易くなる。
最上面に初期に発生する微結晶の分布密度を制御する方法としては、例えば、上記特許文献4を参照することができ、サーファクタント処理の程度、三次元結晶体を形成するGaN系半導体の組成、成長温度により、微結晶の分布密度を10〜1010cm−2の範囲で制御することができる。
サーファクタント処理時におけるサーファクタント材料の供給量が多い程、また成長温度が高い程、最上面上の微結晶の分布密度は、低くなる。
サーファクタント処理した表面に成長される微結晶の密度を上記範囲(10〜1010cm−2)内から適当に選び、この微結晶を更に成長させることで、正六角形状の底面の対向する頂点を結ぶ対角線の長さが40nm以上の三次元結晶体が、島状に分散した状態を得ることができる。
より大きい三次元結晶体を島状に成長させるためには、微結晶の密度を小さくすることが好ましい。また、横方向の成長速度に比べ、高さ方向の成長速度がより大きくなる成長条件を用いることが好ましい。側壁として現れるファセットが{1−101}面の場合、該ファセットと基板面とがなす角度が約60°となるので、六角錐形状に成長したときの三次元結晶体の高さは、前記対角線長の約3/4倍となる。高さ方向に比べ横方向の成長速度が大きな条件では、三次元結晶体は、頂面が広い、平たい形状となるので、光散乱性が低下する。
以上のステップによって得られた構成を有するGaN系発光素子が、本発明による上記(1)の発光素子であって、図1(b)に一例を示すように、サーファクタント処理された最上面に自発的に生じた凹凸が他のGaN系結晶層によって埋め込まれることなく積層体の最上面に存在する素子構造となっている。
実際の発光素子では、図1(b)、図2に例示する素子構造に対してさらにp型側、n型側の電極が設けられ、図5(a)、(b)に例示する発光素子となる。これらはフリップチップ実装タイプであってもよく、通常姿勢での実装を行なうタイプであってもよい。
電極の態様については後述する。
本発明の発光素子において積層体の最上面に設けられた凹凸は、該最上面を光取り出し面とする場合には、積層体内で生じた光を散乱させながら通過させて、外部に好ましく放出させるように作用する。一方、該最上面を光反射面とする場合には、積層体内で生じた光を散乱させながら基礎基板側へ反射し、外部に好ましく放出させるように作用する。
図1の発光素子の態様では、積層体内にp型、n型の両方の伝導型層が既に含まれており、サーファクタント処理面に成長した三次元成長体は単に光の散乱だけに寄与する例である。
これに対して、図2の発光素子の態様では、積層体内には、p型、n型のうちのいずれか一方の伝導型層(例ではn型層)21と発光層3だけが含まれており、サーファクタント処理面に成長した三次元成長体が、光の散乱用だけでなく、他方の伝導型層(例ではp型クラッド層、コンタクト層)としても機能している。
この態様では、より効率良く電子と正孔とを発光層に注入するという点からは、図2(a)、(b)に示すように、発光層3の上面を三次元結晶体4によって隙間なく覆う態様(図3(c)〜(e)に示す態様)が好ましい。
積層体が、図1の態様のように(n型層/発光層/p型層)を有し、最上層がp型層の場合、その上面に形成する三次元結晶体は、p型またはアンドープとしてよい。
次に、最上層(p型層)上の三次元結晶体に電極を設ける態様について説明する。
p電極(p型層に形成されるオーミック電極)はp型半導体と接触するように形成しなければならない。
従って、三次元結晶体4をアンドープとする場合(導電性を示さない場合)には、図5(a)に示すように、三次元結晶体4をp型層22の表面に離散的に成長させることによって、三次元結晶体同士の間にp型層22の上面を露出させ、その面に電極材料が接するように形成すればよい。
一方、図2の態様のように(n型層/発光層)を有し、積層体内にp型層が含まれない場合、三次元結晶体4がp型層として機能することが必須となる。この場合には、p電極は、図5(b)に示すように、この三次元結晶体4に接触していればよい。
上記いずれの構成も、サーファクタント処理を施した面が、選択成長マスクのような絶縁性の膜に覆われた面にはならないために可能となる構成である。
当該発光素子が、最上層側へ光を出力するタイプである場合には、三次元結晶体を覆う電極の態様としては、発光層からの光に対して透明な電極の態様や、発光層からの光が通過するように開口部を有する電極の態様、および、これらの複合的な態様(開口部に透明電極を設ける態様)が挙げられる。これによって、発光層からの光が好ましく外界へ出て行く。
基板がサファイア基板のように絶縁性であって、該基板を除去せずそのまま発光素子とする場合には、図4にエッチングの状況を示すように、n電極を形成するために、積層体2の上からp型層22および発光層3の一部をエッチングによって除去し、n型層21を露出させ、この露出面21aにn電極を設ける。同図の符号Rは、三次元結晶体を部分的に覆うエッチングレジストである。
このとき、エッチングを開始する面が三次元結晶体の存在によって凹凸状となっているために、その凹凸を反映して、エッチングで掘り下げていく面も凹凸となり(図4(b))、目的の露出面21aも凹凸面となる(図4(c))。
このような場合、たとえ露出面21aが凹凸となったとしても、その凹部底面も、凸部上面も、いずれもがn型層(n型コンタクト層)21内に収まるように、即ち、露出面の凹凸の振幅量がn型層21の厚さ内に収まるように、あらかじめn型層21の層厚を三次元結晶体の突起高さ(凹凸の振幅)よりも0.5〜10μm程度厚くしておくことが好ましい。
具体的な寸法としては、三次元結晶体の厚さ(突起高さ)を0.04〜0.5μmとし、n型コンタクト層の層厚を1〜10μm程度とする態様が挙げられる。
積層工程の後に凹凸形成工程を実施し、その後に、エッチングによってn型層を部分的に露出させn電極を形成するという手順によって、気相成長装置内にセットした状態で、積層工程(基板上への結晶成長)〜凹凸形成工程(サーファクタント処理、三次元結晶成長)を一気に行なうことができるので、段取り換えの数が少なくなり好ましい。
三次元結晶体を覆ってp電極を形成する場合、図6に示すように、三次元結晶体4と電極P2との間に、n型GaN系結晶膜5、ITO膜6を介在させる構成としてもよい。
n型GaN系結晶膜5の存在意義は、素子の動作電圧を高くすることなく、本来ならばn型層とオーミック接触し得る材料をp電極用の材料として利用することを可能にすることにある。ITO膜とは、インジウム錫酸化物(ITO)からなる透明導電膜である。
ここでのp電極は、前記構成においてオーミック接触し得る電極であればよく、Al、Tiまたはこれらの合金からなる電極を含む。
フリップチップ実装や後述の支持基板付与の態様などによって、三次元結晶体による凹凸を光反射面として利用する場合には、図6(a)に示すように、p電極P2を、厚膜の反射性電極として、ITO膜6の表面を全面的に覆うように形成することが好ましい。
このような電極態様とすることにより、高反射性のAl等の材料を適用することができ、光取りだし効率を飛躍的に向上させることができる。
また、ITO膜を通して上方へ光を取り出す場合には、図6(b)に示すように、ITO膜6を通過した光を遮らないよう、p電極P2をITO膜6の一部と接するように形成すればよい。
上記図6の電極態様では、三次元結晶体の形成までを上記と同様とし、その上に2nm程度の薄いn型GaN系結晶膜(三次元結晶体により形成された凹凸を平坦化しない厚さ)5を介してITO膜6を形成する。p層22とITO膜6の間に介在するn型GaN系結晶膜5が過剰に厚くなると、該結晶膜5が障壁として作用し、素子の直列抵抗が大きくなる傾向がある。
上記図6の電極態様からITO膜を除いた構成とすることもできる。
上記のように、サーファクタント処理を施し三次元結晶体を成長させて凹凸状とした光取り出し面または光反射面に形成されてなる電極、または、上記のように、凹凸状とした面に電極を形成することを特徴とする該電極の製造方法(さらには該電極を有する半導体素子の製造方法)によれば、電極を形成すべき結晶面が凹凸状であるために、次の(い)、(ろ)に示す好ましい作用効果が同時に得られる。
(い)GaN系結晶層と電極との接触面積が増大して接触抵抗が大幅に減少し、これによって、動作電圧の低い素子が提供できる。
(ろ)電極材料が凹部に進入してGaN系結晶と電極との密着力が著しく大きくなり、これによって、剥離が抑制された信頼性の高い電極を有する素子が提供できる。
また、次に説明するように、基礎基板上に積層体を成長させ、その最上面に三次元結晶体をさせて凹凸状とし、さらにその上に新たな支持基板を接合し、基礎基板を除去するという半導体素子構造(またはそのような半導体素子の製造方法)の場合にも、三次元結晶体上に電極を形成する場合と同様の好ましい作用効果が得られる。
即ち、支持基板と積層体上面との接合面が三次元結晶体によって凹凸状となっているため、支持基板を接合するために介在させる接合材料との接触面積が増大し、該接合材料が凹部に進入することによりGaN系結晶と電極との密着力が著しく増大する。
よって、全体として支持基板とGaN系結晶との密着力を強固にすることができ、接合面における接触抵抗を大幅に減少することができることから、動作電圧の低い素子を提供することができるという好ましい作用効果が得られる。
図1の態様は、基礎基板上に積層体を成長させたものを、そのまま素子の構造(即ち、発光素子内に基礎基板が含まれる構造)としていたが、さらなる態様として、基礎基板上に積層体を成長させ、最上面に三次元結晶体を形成し、さらにその上に新たな支持基板を接合し、基礎基板を除去するという態様としてもよい。
より具体的な製造例としては、図7(a)に示すように、基礎基板(サファイア基板など)1上に、n型層21、発光層3、p型層22を順次成長させて積層体2とし、その最上層上面にサーファクタント処理を施して三次元結晶体4を成長させ、さらにその上に支持基板1Bを接合する。次に、図7(b)に示すように、最初の基礎基板を除去するなどの例が挙げられる。得られる発光素子の構造は、支持基板1Bの側にp型層22が位置することになる。
このような態様において導電性を有する支持基板を用いることによって、図7(c)に示すように、図での最下層21の下面(基礎基板を除去して露出した面)にn電極P1を設け、図での支持基板の上面にp電極P2を設け、n電極とp電極とを、素子構造を挟んで平行平板状に対向させることもできる。
三次元結晶体上への支持基板の接合方法としては、例えば、p型層上面に凹凸状となっている三次元結晶体を覆って金属等の導電膜を形成し、支持基板の接合面にも同様の導電膜を形成、両者を貼り合わせて、加熱圧接を行い、接合を完了する等の方法が挙げられる。このような凹凸面上への支持基板の接合方法自体については、例えば、特開2004−6991等を参照してよい。
導電性の支持基板としては、Cu−W基板、Cu−Mo基板、AlSiC基板、Si基板、SiC基板、GaAs基板、GaP基板、InP基板などが挙げられる。
実施例1
本実施例では、図5(a)に示すタイプのGaN系LEDを実際に製作した。
(LEDウエハの作製)
基礎基板1として、直径2インチ、厚さ約300μmのC面サファイア基板を用意し、これをMOVPE装置の成長炉内に設けられたサセプタに装着し、水素雰囲気下で基板温度を1100℃まで上昇させて、表面のサーマルクリーニングを行った。
次に、基板温度を330℃まで下げ、3族原料としてトリメチルガリウム(TMG)およびトリメチルアルミニウム(TMA)、5族原料としてアンモニアを用いて、AlGaN低温バッファ層を20nm成長させた。なお、この工程以降、原料およびサーファクタントのキャリアガスには水素ガスを用いるとともに、原料ガスの流れを整えるために、サブフローガスとして窒素ガスを成長炉内に流した。
次に、基板温度を1000℃に上げ、原料としてTMG、アンモニアを供給し、アンドープGaN層を2μm成長させた。
次に、シランを供給して、Si濃度が5×1018cm−3のSiドープGaN層を4μm成長させた。
次に、基板温度を800℃に低下させて、GaN障壁層と、InGaN井戸層(発光波長405nm)を各10層交互に積層してなるMQW(多重量子井戸)構造の発光層を形成した。井戸層成長時のIn原料にはトリメチルインジウムを用いた。
次に、基板温度を1000℃に上げ、Mg原料のビス(シクロペンタジエニル)マグネシウム(CpMg)と、TMG、TMA、アンモニアを供給し、Mg濃度が5×1019cm−3のMgドープAlGaN層を50nm成長させた。
次に、TMAの供給を停止して、Mg濃度が1×1020cm−3のMgドープGaN層を100nm成長させた。
次に、CpMg、TMG、アンモニアの供給を停止し、サーファクタントとして、ガス状にしたテトラエチルシランを成長炉内に供給し、MgドープGaN層の表面に接触させた。テトラエチルシランは密閉容器中で−12℃に冷却し、水素ガスを流量30cm/minで供給してバブリングすることによりガス状として、成長炉内に供給した。
テトラエチルシランの供給を停止した後、CpMg、TMG、アンモニアを再び供給し、Mg濃度が5×1020cm−3のMgドープGaNを、ドット状に成長させた。このときの成長時間は、ドットの高さが60nmとなるように決定した。
このようにして発光波長405nmの近紫外LED構造が形成されたウエハ(LEDウエハ)を得た。
(p電極の形成)
p電極の構造は、開口電極とした。
電極膜の形成に先立ち、MgドープGaN層の上面にフォトレジスト膜を形成し、フォトリソグラフィ技法を用いて、形成すべき電極のパターンのとおりにMgドープGaN層の表面を露出させた。
開口電極全体の大きさは、チップ化したときに、MgドープGaN層の上面をほぼ全面的に覆う大きさとし、該開口電極を上方から見たときに、6μm×6μmの正方形状の開口部が縦横に間隔2μmで正方行列状に配列されたパターン(電極部分が正方格子状となるパターン)とした。
次に、露出したMgドープGaN層の表面と、フォトレジスト膜の上に、電子ビーム蒸着法を用いて、膜厚1nmのNi膜(下層)と膜厚250nmのAu膜(上層)をこの順に積層し、その後、フォトレジスト膜をリフトオフすることによって、MgドープGaN層の表面に正方格子状の電極を得た。
p電極の表面には、更に、膜厚20nmのTi膜と膜厚400nmのAu膜とをこの順に積層した、ワイヤボンディング用のパッド電極を形成した。後に、p電極とMgドープGaN層とのオーミック接触を促進させるために、500℃にて5分間保持する熱処理を行った。
(n電極の形成)
LEDウエハの上面側から、反応性イオンエッチングにて、下層側へ順にMgドープGaN層、MgドープAlGaN層、発光層を部分的に除去し、凹部の底にSiドープGaN層を露出ささせた。
露出したSiドープGaN層の表面に、電子ビーム蒸着法にて、膜厚50nmのAl膜、膜厚30nmのTi膜、膜厚400nmのAu膜を、この順に積層した。
その後、SiドープGaN層とのオーミック接触を促進させるために、500℃にて5分間保持する熱処理を行った(上記p電極に対する熱処理を兼用している)。
n電極の形成後、サファイア基板の裏面を厚さ90μmとなるまで研磨し、通常のスクライビングおよびブレーキングによって素子分離を行い、350μm角のLEDチップを得た。
比較例1
上記実施例1におけるMgドープGaN層の厚さを120nmとしたこと、およびその上のテトラエチルシラン処理・三次元結晶体の成長を行わなかったこと以外は、上記実施例1と同様の工程にてLEDチップ(従来のLED)を作製した。
(評価)
上記手順で作製したLEDチップをステム台にダイボンドした後、ワイヤボンディングにより通電可能な状態とし、実施例1、比較例1のそれぞれのLEDの素子特性を評価した。
その結果、実施例品と比較例品は、順方向電圧(20mA通電時)についてはほぼ同じ(約3.5V)であったが、積分球を用いて測定した出力(20mA通電時)は、実施例品の方が比較例品よりも約18%増加していた。
実施例2
本実施例では、実施例1におけるNi/Auからなるp電極を、開口部を形成することなく、チップ化後のMgドープGaN層の上面をほぼ全面的に覆う大きさに形成するとともに、該p電極の表面のパッド電極を省略したこと以外は、実施例1と同様の方法でLEDチップを作製した。
比較例2
上記実施例2におけるMgドープGaN層の厚さを120nmとしたこと、およびその上のテトラエチルシラン処理・三次元結晶体の成長を行わなかったこと以外は、上記実施例2と同様の工程にてLEDチップを作製した。
(評価)
得られたLEDチップを、リード電極パターンが形成されたセラミックパッケージ上に、p電極およびn電極が下側となるようにフリップチップボンディングし、実施例2、比較例2のそれぞれのLEDの素子特性を評価した。
その結果、実施例品と比較例品は、順方向電圧(20mA通電時)はほぼ同じ(約3.4V)であったが、積分球を用いて測定した出力(20mA通電時)は、実施例品の方が比較例品よりも約22%増加していた。
本発明によって、光取り出し面を凹凸にするための複雑な加工や、複雑な凹凸構造を必要とせず、容易にGaN系発光素子の光取り出し効率を向上させることが可能となった。
本発明による発光素子の構成の一例を示した模式図である。 本発明による発光素子の構成の他の例を示した模式図である。 最上層の上面へのサーファクタント処理、および三次元結晶体の成長を模式的に示す図である。ハッチングは領域を区別する目的で適宜施している(以下、同様)。 三次元結晶体を形成した後の、上方からのエッチングの様子を模式的に示した断面図である。 本発明による発光素子の完成品の構造例を模式的に示した断面図である。 三次元結晶体を覆って形成する電極を多層構造とする場合の態様を模式的に示した断面図である。 三次元結晶体上にさらに導電性の支持基板を設け、基礎基板を除去する態様を模式的に示した断面図である。
符号の説明
1 基礎基板
2 積層体
21 第一伝導型層(n型層)
22 第二伝導型層(p型層)
3 発光層
4 三次元結晶体

Claims (11)

  1. 結晶成長の基礎となった基礎基板上に、発光層を少なくとも含みかつ窒化物半導体結晶層からなる積層体が形成された構成を有する窒化物半導体発光素子であって、
    該積層体形成時の順次成長における最上層の上面がサーファクタント処理され、該面に、窒化物半導体が三次元結晶体として凹凸状に成長していることを特徴とする、窒化物半導体発光素子。
  2. 上記積層体内には、基礎基板側から順に、第一伝導型層、発光層、第二伝導型層が含まれている、請求項1記載の窒化物半導体発光素子。
  3. 上記積層体内には、基礎基板側から順に、第一伝導型層、発光層が含まれており、かつ、発光層が積層体の最上層となっており、
    発光層の上面がサーファクタント処理され、該面に、第二伝導型の窒化物半導体が三次元結晶体として膜状かつ凹凸状に成長している、請求項1記載の窒化物半導体発光素子。
  4. 三次元結晶体が斜めファセットを有している、請求項1〜のいずれか1項に記載の窒化物半導体発光素子。
  5. 当該窒化物半導体発光素子が、積層体の最上層側へ光を出力するタイプの発光素子であって、
    三次元結晶体を覆って電極が形成されており、該電極は、発光層からの光が外界へ通過するように、発光層からの光に対して透明な電極、および/または、発光層からの光が通過する開口部を有する電極である、請求項1〜のいずれか1項に記載の窒化物半導体発光素子。
  6. 当該窒化物半導体発光素子が、基礎基板の側へ光を出力するフリップチップ実装型の発光素子であって、
    三次元結晶体を覆って電極が形成されており、該電極は、実装用基板へ直接的に接合される電極であると共に、三次元結晶体との界面において、発光層からの光を基礎基板の側へ反射する反射面を構成している、請求項1〜のいずれか1項に記載の窒化物半導体発光素子。
  7. 三次元結晶体の上に接合された導電性の支持基板をさらに有し、上記基礎基板が除去された構成となっている、請求項1〜のいずれか1項に記載の窒化物半導体発光素子。
  8. 結晶成長の基礎となる基礎基板上に、発光層を少なくとも含みかつ窒化物半導体結晶層からなる積層体を形成する積層工程と、
    該積層体の最上面にサーファクタント処理を施し、該面に、窒化物半導体を三次元結晶体として凹凸状に成長させる凹凸形成工程とを有することを特徴とする、窒化物半導体発光素子の製造方法。
  9. 上記積層工程が、基礎基板上に、第一伝導型層、発光層、第二伝導型層をこの順に成長させる工程である、請求項記載の製造方法。
  10. 上記積層工程が、基礎基板上に、第一伝導型層と発光層とをこの順に積層する工程であって、
    上記凹凸形成工程において、発光層の上面をサーファクタントで処理し、該上面に第二伝導型の窒化物半導体を三次元結晶体として膜状かつ凹凸状に成長させることを特徴とする、請求項記載の製造方法。
  11. 上記凹凸形成工程の後、三次元結晶体の上に導電性の支持基板を接合する工程と、基礎基板を除去する工程とを有する、請求項8〜10のいずれか1項に記載の製造方法。
JP2004381895A 2004-12-28 2004-12-28 窒化物半導体発光素子およびその製造方法 Expired - Fee Related JP4925580B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004381895A JP4925580B2 (ja) 2004-12-28 2004-12-28 窒化物半導体発光素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004381895A JP4925580B2 (ja) 2004-12-28 2004-12-28 窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006190710A JP2006190710A (ja) 2006-07-20
JP4925580B2 true JP4925580B2 (ja) 2012-04-25

Family

ID=36797662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004381895A Expired - Fee Related JP4925580B2 (ja) 2004-12-28 2004-12-28 窒化物半導体発光素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP4925580B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4751093B2 (ja) * 2005-04-14 2011-08-17 ローム株式会社 半導体発光素子
JP4996186B2 (ja) * 2006-09-25 2012-08-08 株式会社東芝 半導体装置および化合物半導体基板とその製造方法
JP5334088B2 (ja) 2007-01-15 2013-11-06 フューチャー ライト リミテッド ライアビリティ カンパニー 半導体発光装置
WO2008087918A1 (ja) * 2007-01-15 2008-07-24 Sanyo Electric Co., Ltd. 半導体発光装置
JP4869101B2 (ja) * 2007-02-20 2012-02-08 株式会社豊田中央研究所 p型半導体結晶及びその結晶を用いた半導体素子
JP5314870B2 (ja) * 2007-09-21 2013-10-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4963301B2 (ja) * 2008-05-15 2012-06-27 シャープ株式会社 窒化物半導体発光素子の製造方法
TW201005997A (en) * 2008-07-24 2010-02-01 Advanced Optoelectronic Tech Rough structure of optoeletronics device and fabrication thereof
JP5143214B2 (ja) * 2010-11-29 2013-02-13 株式会社東芝 半導体発光素子
JP5379843B2 (ja) * 2011-12-22 2013-12-25 株式会社東芝 半導体発光素子
JP6008284B2 (ja) * 2012-09-14 2016-10-19 パナソニックIpマネジメント株式会社 半導体紫外発光素子
JP6302303B2 (ja) * 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
JP5973006B2 (ja) * 2015-01-29 2016-08-17 株式会社東芝 半導体発光素子
KR102619743B1 (ko) * 2016-12-02 2024-01-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10340415B2 (en) * 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
CN111066158B (zh) * 2017-09-07 2022-05-03 苏州晶湛半导体有限公司 发光器件表面粗化的方法与发光器件
JP2019079994A (ja) * 2017-10-26 2019-05-23 豊田合成株式会社 テンプレート基板およびその製造方法、発光素子
CN109873059A (zh) * 2019-02-26 2019-06-11 苏州晶湛半导体有限公司 发光器件表面粗化的方法与发光器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836687B2 (ja) * 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3987898B2 (ja) * 1996-09-03 2007-10-10 独立行政法人理化学研究所 量子ドット形成方法及び量子ドット構造体
US6091085A (en) * 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JPH11354843A (ja) * 1998-06-04 1999-12-24 Mitsubishi Cable Ind Ltd Iii族窒化物系量子ドット構造の製造方法およびその用途
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
JP2006190710A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
JP5246213B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP4925580B2 (ja) 窒化物半導体発光素子およびその製造方法
US7947995B2 (en) Gallium nitride-based compound semiconductor light emitting device
US7754504B2 (en) Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based III-V group compound semiconductor, light source cell unit, light-emitting diode
JP4325232B2 (ja) 窒化物半導体素子
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
JP5330040B2 (ja) 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP5232969B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
TWI269466B (en) Group III nitride semiconductor light emitting device
JP4626306B2 (ja) 窒化物半導体発光素子およびその製造方法
JP2006114886A (ja) n型III族窒化物半導体積層構造体
JP2006135311A (ja) 窒化物半導体を用いた発光ダイオード
JPWO2005122290A1 (ja) 窒化物系半導体発光素子
WO2007125860A1 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2006339534A (ja) 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2003092426A (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2006140357A (ja) 窒化物半導体発光素子
JP2009200522A (ja) GaN系半導体発光素子
JP2009283620A (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2005340762A (ja) Iii族窒化物半導体発光素子
JP4735037B2 (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器
JP2006032933A (ja) Iii族窒化物半導体発光素子
JP2006060197A (ja) Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子、並びにそれらの製造方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070928

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080404

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110307

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110331

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees