CN109037322B - 一种GaN基绝缘栅双极型晶体管及其加工方法 - Google Patents
一种GaN基绝缘栅双极型晶体管及其加工方法 Download PDFInfo
- Publication number
- CN109037322B CN109037322B CN201810776006.6A CN201810776006A CN109037322B CN 109037322 B CN109037322 B CN 109037322B CN 201810776006 A CN201810776006 A CN 201810776006A CN 109037322 B CN109037322 B CN 109037322B
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- region
- buffer layer
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000002360 preparation method Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims description 2
- 230000001737 promoting effect Effects 0.000 claims description 2
- 239000012634 fragment Substances 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 239000000376 reactant Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种GaN基绝缘栅双极型晶体管及其加工方法，其芯片结构包括由下至上依次设置的衬底、GaN或AlN缓冲层、掩膜层、GaN柱状层、GaN集电区、N型AlxGa1‑xN缓冲层、GaN飘移区和MOS结构区。设置掩膜层可以触发GaN的外延生长模式由二维平面生长转换为柱状生长，有助于消除GaN与衬底间失配引起的应力、提高外延层的晶体质量；还能实现从GaN柱状层处进行剥离的工艺，极大地降低碎片几率，大幅度提高器件的成品率。引入N型AlxGa1‑xN缓冲层，以相对较小的厚度即可有效消除器件关断时的拖尾电流，提高器件性能。对于制备高成品率、低成本、小关断功耗的GaN基绝缘栅双极型晶体管具有重要意义。
Description
技术领域
本发明涉及功率半导体电子器件及其加工方法，具体涉及一种GaN基绝缘栅双极型晶体管及其加工方法。
背景技术
相较于第一第二代半导体的Si、GaAs等材料，以GaN为代表的第三代半导体材料，由于具有更大的禁带宽度、更高的击穿电压以及良好的耐辐射耐高温性能，所以是最有潜力应用在高压、高频、高温和大功率器件领域的材料之一。
目前，GaN基绝缘栅双极型晶体管多基于GaN衬底制备而成。但由于其器件结构的特点所致，厚达数百微米的衬底在完成部分器件工艺后，需要将材料减薄至100微米左右甚至更薄，才可以进行集电极的制作，因此不仅浪费掉大部分的半导体材料，还容易导致晶圆裂片，极大地降低器件成品率。此外，如图2所示的传统绝缘栅双极型晶体管的典型结构，为了提高器件的耐压性能，通常需要将N型GaN飘移区(203)做的较厚(最厚可达100多微米)。而且，因为绝缘栅双极型晶体管的结构特点所决定，在器件关断时，往往会产生比较严重的拖尾电流，不仅会降低器件的工作频率，还会增加器件的关断功耗。为解决此问题，通常需要引入一层场截止层，以达到当MOS结构的导电沟道截止时，器件可以迅速关断的目的。但上述这些结构，都会提高器件制备工艺的难度和制备成本，故并不是解决问题的最佳途径。
发明内容
发明目的：为解决现有技术的不足，提供一种GaN基绝缘栅双极型晶体管及其加工方法。
技术方案：为实现上述目的，本发明采用下述技术方案：
一种GaN基绝缘栅双极型晶体管，其芯片结构包括由下至上依次设置的衬底、GaN或AlN缓冲层、掩膜层、GaN柱状层、GaN集电区、N型AlxGa1-xN缓冲层、GaN飘移区和MOS结构区。
所述衬底是半导体行业常用的蓝宝石、SiC、Si等衬底。所述GaN或AlN缓冲层，是GaN基材料外延生长时通常采用的用于缓和外延层与衬底之间晶格失配的缓冲层。
优选的，所述的掩膜层为可阻止GaN二维平面生长、触发柱状生长的半导体工艺用的掩膜材料，其覆盖率在0～100％之间。设置目的是触发GaN的外延生长模式由二维平面生长转变为柱状生长，待GaN柱状层生长达到一定厚度时，通过改变生长条件使其逐渐增粗合并。该GaN柱状层同时可作为器件制备工艺预设的剥离区，可在此处实施剥离工艺，将衬底、GaN或AlN缓冲层从器件剥离掉。
优选的，所述的GaN柱状层是在未覆盖掩膜层的区域内继续生长的GaN六棱柱状结构，并在生长时通过改变生长条件使其逐渐增粗，并最终合并成一体。
优选的，在所述的GaN柱状层处实施剥离工艺，将衬底、GaN或AlN缓冲层从器件剥离掉。
优选的，所述的GaN集电区是在GaN柱状层合并成一体之后继续平面二维生长的P型掺杂的GaN外延层。
优选的，所述的GaN集电区是在GaN柱状层合并成一体之后继续平面二维生长的未掺杂的GaN外延层，在器件制备时通过离子注入II族的Mg或Zn元素以形成P型掺杂区。
优选的，所述的N型AlxGa1-xN缓冲层的厚度大于50nm，以确保载流子无法隧穿通过该区域，其中x值根据器件需求可调，并且0<x≤1。
优选的，所述的GaN飘移区、MOS结构区在外延生长过程中是相同材料，其中MOS结构区属于该区域的上半部分，用于制作MOS管结构。
一种GaN基绝缘栅双极型晶体管的加工方法，该晶体管的芯片结构包括由下至上依次设置的衬底、GaN或AlN缓冲层、掩膜层、GaN柱状层、GaN集电区、N型AlxGa1-xN缓冲层、GaN飘移区和MOS结构区，加工方法包括以下步骤：
(1)首先在衬底之上外延生长一层GaN或AlN缓冲层；
(2)生长完GaN缓冲层之后，在其上制备掩膜层，掩膜层覆盖率在0～100％之间；
(3)在制备掩膜层完成后，继续外延生长GaN柱状层；
(4)当GaN柱状层生长厚度超过5微米时，通过改变生长条件，促进GaN六棱柱逐渐增粗合并成一体后，继续向上平面二维生长GaN集电区；
(5)在GaN集电区之上生长一层N型AlxGa1-xN缓冲层，且0<x≤1；
(6)在生长N型AlxGa1-xN缓冲层之后继续生长GaN外延层，即为GaN飘移区和MOS结构区；在该层上半部分，即MOS结构区进行MOS管结构的制作；
(7)在MOS结构区完成MOS管结构制作后，将芯片晶圆倒装键合到目标基板上，此时在GaN柱状层处实施剥离工艺，将衬底和GaN缓冲层从芯片晶圆上剥离掉；
(8)对所述的GaN集电区采用离子注入Mg元素的方法实现P型掺杂，然后制作集电极，从而完成本发明的GaN基绝缘栅双极型晶体管芯片的制备。
有益效果：与现有绝缘栅双极型晶体管结构相比，本发明提供的GaN基绝缘栅双极型晶体管及其加工方法具有以下优点：
首先，通过设置掩膜层，可以触发GaN的外延生长模式由二维平面生长转换为柱状生长以形成GaN柱状层，从而使得在后续器件制备过程中能够在该柱状层处实施剥离工艺，因而可以最大限度地降低碎片几率、提高器件成品率。其次，通过引入N型AlxGa1-xN缓冲层，可以相应地改变该区域附近的能带结构。如图3所示，在N型AlxGa1-xN缓冲层附近形成了较高的势垒区域，导致来自P型集电区的空穴和来自GaN漂移区的电子，都需要在相对较高的正向电场下才可以处于导通模式，从而得以通过该区域。当器件处于开启状态时，即该N型AlxGa1-xN缓冲层与P型集电区的PN结处于正向偏置电压下时，能够在N型AlxGa1-xN缓冲层中产生导通所需要的较高的正向电场，从而使该区域处于导通状态。而当器件处于关断状态时，N型AlxGa1-xN缓冲层与P型集电区的PN结处于反向偏置电压下，N型AlxGa1-xN缓冲层因为正向电场的消失或存在反向电场而处于截止状态，P型集电区载流子无法注入GaN漂移区，器件被迅速关断，从而消除了器件关断时的拖尾电流，因此不仅提高了器件的工作频率，还有效地降低了器件的关断功耗。
附图说明
图1为本发明提供的GaN基绝缘栅双极型晶体管芯片结构示意图，其中数字含义为：衬底101、GaN或AlN缓冲层102、掩膜层103、GaN柱状层104、GaN集电区105、N型AlxGa1-xN缓冲层106、GaN飘移区107A、MOS结构区107B；
图2为传统绝缘栅双极型晶体管芯片的结构示意图，其中数字含义为：P型集电区201、重掺杂N型的GaN缓冲层202、轻掺杂N型的GaN飘移区203、用于制备MOS结构的功能区204；
图3为本发明提供的GaN基绝缘栅双极型晶体管芯片结构中N型AlxGa1-xN缓冲层106附近的能带结构示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例和附图，对本发明进行进一步的详细说明。应当理解，此处所描述的实施例仅用以具体解释本发明，而并不用于限定本发明权利要求的范畴。
如图1所示，是本发明提供的一种GaN基绝缘栅双极型晶体管，其芯片结构包括由下至上依次设置的衬底(101)、GaN或AlN缓冲层(102)、SiN掩膜层(103)、GaN柱状层(104)、GaN集电区(105)、N型Al0.2Ga0.8N缓冲层(106)、GaN飘移区(107A)、MOS结构区(107B)。
首先在蓝宝石衬底(101)之上外延生长一层100nm厚的GaN缓冲层(102)。
所述SiN掩膜层(103)是在生长完GaN缓冲层(102)之后，将Si源通入反应室与氨气进行原位反应，生长极薄的SiN插入层，其表面覆盖率约为70％。
所述GaN柱状层(104)是在未被SiN掩膜层(103)覆盖的GaN缓冲层(102)上继续外延生长的GaN六棱柱状结构。外延生长时，通过提高反应物源的V/III比，以保证六棱柱状GaN的形成。
所述GaN集电区(105)是当GaN柱状层(104)生长厚度超过5微米时，通过降低反应物源的V/III比，以促进GaN六棱柱逐渐增粗合并成一体后，继续向上平面二维生长形成的未掺杂的GaN层。
所述N型Al0.2Ga0.8N缓冲层(106)，是在GaN集电区(105)之上生长的200nm厚的AlGaN层，其电子浓度为5×1017cm-3。
所述GaN飘移区(107A)、MOS结构区(107B)是在生长N型Al0.2Ga0.8N缓冲层(106)之后继续生长的GaN外延层。在该层上半部分，即MOS结构区(107B)进行MOS管结构的制作。
在MOS结构区(107B)完成MOS管结构制作后，将芯片晶圆倒装键合到Si基板上。此时在GaN柱状层(104)处实施激光剥离工艺，将蓝宝石衬底(101)和GaN缓冲层(102)从芯片晶圆上剥离掉。
对所述的GaN集电区(105)采用离子注入Mg元素的方法实现P型掺杂，然后制作集电极，从而完成本发明的GaN基绝缘栅双极型晶体管芯片的制备。
一种GaN基绝缘栅双极型晶体管芯片结构的加工方法，包括以下步骤：
(1)首先在衬底(101)之上外延生长一层GaN缓冲层(102)；
(2)生长完GaN缓冲层(102)之后，将Si源通入反应室与氨气进行原位反应，生长极薄的SiN插入层，即SiN掩膜层(103)，其表面覆盖率约为70％；
(3)通过提高反应物源的V/III比，继续GaN的外延生长，此时会在未被SiN掩膜层覆盖的GaN缓冲层上生长出六棱柱状GaN，即GaN柱状层；
(4)当GaN柱状层(104)生长厚度超过5微米时，通过降低反应物源的V/III比，以促进GaN六棱柱逐渐增粗合并成一体后，继续向上平面二维生长形成未掺杂的GaN层，即GaN集电区(105)；
(5)在GaN集电区(105)之上生长一层AlGaN层，即为N型Al0.2Ga0.8N缓冲层(106)，其电子浓度为5×1017cm-3；
(6)在生长N型Al0.2Ga0.8N缓冲层(106)之后继续生长GaN外延层，GaN飘移区(107A)和MOS结构区(107B)，在该层上半部分，即MOS结构区(107B)进行MOS管结构的制作；
(7)在MOS结构区(107B)完成MOS管结构制作后，将芯片晶圆倒装键合到Si基板上，此时在GaN柱状层(104)处实施激光剥离工艺，将衬底(101)和GaN缓冲层(102)从芯片晶圆上剥离掉；
(8)对所述的GaN集电区(105)采用离子注入Mg元素的方法实现P型掺杂，然后制作集电极，从而完成本发明的GaN基绝缘栅双极型晶体管芯片的制备。
本发明，通过设置掩膜层，可以触发GaN的外延生长模式由二维平面生长转换为柱状生长，从而可以获得GaN柱状层，并能够实现从该GaN柱状层处进行剥离的工艺，达到最大限度地降低碎片几率、提高器件成品率的目的。同时，因为N型AlxGa1-xN缓冲层的引入，可在该缓冲层形成高势垒区。因此，当器件处于开启状态时，即该N型AlxGa1-xN缓冲层与P型集电区的PN结处于正向偏置时，N型AlxGa1-xN缓冲层因存在正向电场而导通。而当器件处于关断状态时，N型AlxGa1-xN缓冲层与P型集电区的PN结处于反向偏置，N型AlxGa1-xN缓冲层因被施加反向电场可以迅速截止，因而可以消除拖尾电流，提高器件的工作频率。
Claims (8)
1.一种GaN基绝缘栅双极型晶体管，其特征在于，其芯片结构包括由下至上依次设置的衬底(101)、GaN或AlN缓冲层(102)、掩膜层(103)、GaN柱状层(104)、GaN集电区(105)、N型Al x Ga1-x N缓冲层(106)、GaN漂移区(107A)和MOS结构区(107B)；所述的GaN柱状层是在未覆盖掩膜层的区域内继续生长的GaN六棱柱状结构，并在生长时通过改变生长条件使其逐渐增粗，并最终合并成一体；所述的N型Al x Ga1-x N缓冲层中x值根据器件需求可调，并且0<x≤1。
2.根据权利要求1所述的一种GaN基绝缘栅双极型晶体管，其特征在于：所述的掩膜层为可阻止GaN二维平面生长、触发柱状生长的半导体工艺用的掩膜材料，其覆盖率在0~100%之间。
3.根据权利要求1所述的一种GaN基绝缘栅双极型晶体管，其特征在于：在所述的GaN柱状层处实施剥离工艺，将衬底、GaN或AlN缓冲层从器件剥离掉。
4.根据权利要求1所述的一种GaN基绝缘栅双极型晶体管，其特征在于：所述的GaN集电区是在GaN柱状层合并成一体之后继续平面二维生长的P型掺杂的GaN外延层。
5.根据权利要求1所述的一种GaN基绝缘栅双极型晶体管，其特征在于：所述的GaN集电区是在GaN柱状层合并成一体之后继续平面二维生长的未掺杂的GaN外延层，在器件制备时通过离子注入II族的Mg或Zn元素以形成P型掺杂区。
6.根据权利要求1所述的一种GaN基绝缘栅双极型晶体管，其特征在于：所述的N型Al x Ga1-x N缓冲层的厚度大于50nm，以确保载流子无法隧穿通过该区域。
7.根据权利要求1所述的一种GaN基绝缘栅双极型晶体管，其特征在于：所述的GaN漂移区、MOS结构区在外延生长过程中是相同材料，其中MOS结构区属于该区域的上半部分，用于制作MOS管结构。
8.一种GaN基绝缘栅双极型晶体管的加工方法，其特征在于，该晶体管的芯片结构包括由下至上依次设置的衬底、GaN或AlN缓冲层、掩膜层、GaN柱状层、GaN集电区、N型Al x Ga1-x N缓冲层、GaN漂移区和MOS结构区，加工方法包括以下步骤：
（1）首先在衬底之上外延生长一层GaN或AlN缓冲层；
（2）生长完GaN缓冲层之后，在其上制备掩膜层，掩膜层覆盖率在0~100%之间；
（3）在制备掩膜层完成后，继续外延生长GaN柱状层；
（4）当GaN柱状层生长厚度超过5微米时，通过改变生长条件，促进GaN六棱柱逐渐增粗合并成一体后，继续向上平面二维生长GaN集电区；
（5）在GaN集电区之上生长一层N型Al x Ga1-x N缓冲层，且0<x≤1；
（6）在生长N型Al x Ga1-x N缓冲层之后继续生长GaN外延层，即为GaN漂移区和MOS结构区；在MOS结构区进行MOS管结构的制作；
（7）在MOS结构区完成MOS管结构制作后，将芯片晶圆倒装键合到目标基板上，此时在GaN柱状层处实施剥离工艺，将衬底和GaN缓冲层从芯片晶圆上剥离掉；
（8）对所述的GaN集电区采用离子注入Mg元素的方法实现P型掺杂，然后制作集电极，从而完成GaN基绝缘栅双极型晶体管芯片的制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810776006.6A CN109037322B (zh) | 2018-07-16 | 2018-07-16 | 一种GaN基绝缘栅双极型晶体管及其加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810776006.6A CN109037322B (zh) | 2018-07-16 | 2018-07-16 | 一种GaN基绝缘栅双极型晶体管及其加工方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109037322A CN109037322A (zh) | 2018-12-18 |
| CN109037322B true CN109037322B (zh) | 2021-06-11 |
Family
ID=64642652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810776006.6A Active CN109037322B (zh) | 2018-07-16 | 2018-07-16 | 一种GaN基绝缘栅双极型晶体管及其加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109037322B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764185A (zh) * | 2008-12-24 | 2010-06-30 | 斯坦雷电气株式会社 | 半导体器件以及半导体器件制造方法 |
| CN107393969A (zh) * | 2017-03-27 | 2017-11-24 | 香港商莫斯飞特半导体有限公司 | 一种氮化镓基肖特基二极管半导体器件及制造方法 |
| CN108010964A (zh) * | 2017-11-29 | 2018-05-08 | 吉林华微电子股份有限公司 | 一种igbt器件及制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008210936A (ja) * | 2007-02-26 | 2008-09-11 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
-
2018
- 2018-07-16 CN CN201810776006.6A patent/CN109037322B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764185A (zh) * | 2008-12-24 | 2010-06-30 | 斯坦雷电气株式会社 | 半导体器件以及半导体器件制造方法 |
| CN107393969A (zh) * | 2017-03-27 | 2017-11-24 | 香港商莫斯飞特半导体有限公司 | 一种氮化镓基肖特基二极管半导体器件及制造方法 |
| CN108010964A (zh) * | 2017-11-29 | 2018-05-08 | 吉林华微电子股份有限公司 | 一种igbt器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109037322A (zh) | 2018-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| US7601573B2 (en) | Method for producing nitride semiconductor device | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| JP6279296B2 (ja) | エンハンスメントモードヘテロ接合トランジスタの製造方法 | |
| JP2015135946A (ja) | 窒化物半導体素子及びその製造方法 | |
| CN107958939A (zh) | 一种氮化鎵基异质结肖特基二极管结构 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN110690273B (zh) | 横向GaN基增强型结型场效应管器件及其制备方法 | |
| CN109817728B (zh) | 一种pin二极管器件结构及其制备方法 | |
| KR20150091705A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN112133749A (zh) | 一种p型帽层增强型hemt器件及其制备方法 | |
| CN114759085A (zh) | 一种基于ScAlN介质层的InAlN/GaN MIS-HEMT及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN112201689B (zh) | 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法 | |
| CN116741635A (zh) | 基于无掩膜再生长低阻延伸层的hemt器件制备方法 | |
| CN109037322B (zh) | 一种GaN基绝缘栅双极型晶体管及其加工方法 | |
| CN116053306A (zh) | 基于氮化镓的高电子迁移率晶体管器件及其制备方法 | |
| CN113394096B (zh) | Hemt器件及其自隔离方法、制作方法 | |
| CN210272373U (zh) | 一种具有高耐压能力的高电子迁移率晶体管 | |
| CN111211176B (zh) | 一种氮化镓基异质结集成器件结构及制造方法 | |
| CN107958931A (zh) | 一种氮化鎵基异质结耐击穿场效应晶体管结构 | |
| KR102067597B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| KR20150091703A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN113990918B (zh) | 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |