CN109817728B - 一种pin二极管器件结构及其制备方法 - Google Patents
一种pin二极管器件结构及其制备方法 Download PDFInfo
- Publication number
- CN109817728B CN109817728B CN201910212187.4A CN201910212187A CN109817728B CN 109817728 B CN109817728 B CN 109817728B CN 201910212187 A CN201910212187 A CN 201910212187A CN 109817728 B CN109817728 B CN 109817728B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- heavily doped
- doped semiconductor
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 81
- 230000005540 biological transmission Effects 0.000 claims abstract description 43
- 230000000694 effects Effects 0.000 claims abstract description 36
- 230000010287 polarization Effects 0.000 claims abstract description 34
- 238000003780 insertion Methods 0.000 claims abstract description 26
- 230000037431 insertion Effects 0.000 claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 17
- 238000001704 evaporation Methods 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000012512 characterization method Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 15
- 238000012546 transfer Methods 0.000 description 23
- 229910002704 AlGaN Inorganic materials 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Abstract
本发明为一种PIN二极管器件结构及其制备方法。该二极管器件结构包括以下两种：第一种，二极管器件结构沿着外延生长方向依次包括：P‑型欧姆电极、P‑型重掺杂半导体传输层、N‑型插入层、N‑型本征层、N‑型重掺杂半导体传输层和N‑型欧姆电极；或者，第二种，二极管器件结构沿着外延生长方向依次包括：N‑型欧姆电极、N‑型重掺杂半导体传输层、N‑型本征层、N‑型插入层、P‑型重掺杂半导体传输层以及P‑型欧姆电极。本发明中利用极化效应的PIN二极管器件，生产成本低，制作工艺简单，正向工作性能好，实现了低于未利用化效应PIN器件106的漏电流，且击穿电压也由348V增加到747V，反向性能得到了极大提升。
Description
技术领域
本发明涉及电力电子器件技术领域，具体地说是一种利用极化效应调控击穿电压的PIN二极管器件。
背景技术
对于电力电子器件，目前的研究重点包括PIN二极管和肖特基势垒(SchottkySBD)二极管。1975年，自Glover.G.H.报道了第一个6H-SiC SBD以来，对于电力电子器件的研究一直持续至今。在器件的工艺制作及电学特性方面，K.Tone等人用Ni作肖特基接触和衬底的欧姆接触金属，多次注入Al形成P+区，采用MJTE的结终端技术制作了4H-SiC MPS，并对器件在室温至250℃条件下进行了测试，其I-V特性表明它具有类似PIN二极管的较小反向漏电流和优良正向特性。V.d’Alessandro等人基于600V的MPS器件详细讨论了PIN和Schottky部分的几何尺寸对其工作性能的影响。
在过去的几十年里，pn结半导体接触和肖特基接触是实现整流特性基本元件，使用它们的半导体器件如：PIN二极管、双极晶体管、高电子移动晶体管、绝缘栅双极晶体管等都已经在当今得到了广泛的应用。PIN二极管是两边分别为重掺杂的n+型和p+型半导体，中间夹一层电阻率很高的本征层即I层，以实现较高的击穿电压，同时本征层的加入使PIN二极管不仅可以应用在低频到高频范围，还可用作光电二极管。近年来，PIN二极管由于其具有开关速度快，反向击穿电压高，可控功率大，损耗小，以及在正反向偏置下能得到近似短路和开路的良好特性，在军用，民用领域的电子装备中应用十分广泛，成为了不可或缺的关键器件，所以设计优良的PIN二极管显得极为重要。
近年来，AlGaN/GaN基的肖特基势垒二极管由于其高电子迁移率、高临界击穿电场和高工作温度等优良特点，激发了学术界和工业界的巨大兴趣。现今，大量的科研工作都致力于在GaN基二极管的正反向性能上建立平衡，其中开启电压、导通电阻、反向漏电流和击穿电压就是影响二极管整流损耗特性和功率处理能力的关键参数，而提高击穿电压、减小正向开启电压以及实现两者之间的平衡就是优化二极管器件性能所面临的核心问题。
发明内容
本发明的目的是针对当前技术中存在的不足，提供一种PIN二极管器件结构及其制备方法。该结构改变PIN结构为“NIP”结构，并在P-型重掺杂半导体传输层和N-型本征层间插入一层AlGaN薄层，利用GaN/AlGaN间的极化效应所产生的电场与外加电压的电场方向相反这一特点，达到增加击穿电压的目的。
本发明解决该技术问题所采用的技术方案是：
一种PIN二极管器件结构，该二极管器件结构包括以下两种：
第一种，二极管器件结构沿着外延生长方向依次包括：P-型欧姆电极、P-型重掺杂半导体传输层、N-型插入层、N-型本征层、N-型重掺杂半导体传输层和N-型欧姆电极；
或者，第二种，二极管器件结构沿着外延生长方向依次包括：：N-型欧姆电极、N-型重掺杂半导体传输层、N-型本征层、N-型插入层、P-型重掺杂半导体传输层以及P-型欧姆电极；
所述P-型重掺杂半导体传输层的材质为GaN，厚度为10nm～10μm。
所述N-型插入层的材质为AlxGa1-xN，其中，应保证各组分系数0≤x≤1,厚度为1nm～1μm。
所述N-型本征层的材质为GaN，厚度为10nm～10μm。
所述N-型重掺杂半导体传输层的材质为GaN，厚度为10nm～10μm。
所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al，厚度为200nm～3μm。
所述N型欧姆电极的材质为Al/Au或Cr/Au，厚度为200nm～3μm。
两个方法中，相同的层的材质和厚度范围均相同。
所述的第一种PIN二极管器件结构的制备方法，包括如下步骤：
第一步，在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中，将衬底进行烘烤，去除表面的异物；
第二步，在第一步处理后的衬底表面上外延生长缓冲层；
第三步，在第二步得到的缓冲层外延生长厚度为P-型重掺杂半导体传输层；
第四步，在第三步中得到的P-型重掺杂半导体传输层上外延生长N-型插入层；
第五步，在第三步中得到的N-型插入层上外延生长厚度为N-型本征层,再生长N-型重掺杂半导体传输层；
第六步，通过衬底去除工艺去除衬底、外延缓冲层及其表征；
第七步，在N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极，再在P-型重掺杂半导体传输层上蒸镀并光刻制作出P-型欧姆电极；
由此制得本发明的利用极化效应的PIN二极管器件；
所述的第二种PIN二极管器件结构的制备方法，包括如下步骤：
第一步，在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中，对衬底进行烘烤，将衬底表面的异物清除；
第二步，在第一步处理后的衬底表面上外延生长缓冲层；
第三步，在第二步得到的缓冲层上外延生长N-型重掺杂半导体传输层；
第四步，在第三步中得到的N-型重掺杂半导体传输层上外延生长N-型本征层；
第五步，在第四步中得到的N-型本征层上外延生长N-型插入层；再继续生长P-型重掺杂半导体传输层；
第六步，通过衬底去除工艺去除的衬底、外延缓冲层及其表征；
第七步，在N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极，在P-型重掺杂半导体传输层上蒸镀并光刻制作出P-型欧姆电极；
由此制得本发明的利用极化效应的PIN二极管器件。
本发明的实质性特点为：
当前技术中，很多装置都是通过改进制造工艺、调节掺杂或是加入场板等来优化器件结构，来制备一个性能更为优异的PIN器件。而本发明首先改变了PIN器件整体结构，并通过插入了一层AlGaN薄层来控制AlGaN/GaN间的极化效应，从而达到提高PIN二极管击穿电压的效果。本发明引入了极化效应的理念，实现了PIN器件物理思维与结构上的双重创新，同时也得到了理想的器件性能。
本发明的有益效果是：
(1)本发明中的利用极化效应调控击穿电压的PIN二极管器件，通过改变原有PIN结构，在P-型重掺杂半导体传输层和N-型本征层中间插入一AlGaN薄层，利用GaN/AlGaN间的极化效应所产生的电场与外加电压的电场方向相反这一特点，提高击穿电压。
(2)同时，AlGaN薄层的高掺杂浓度，使整个器件内部的载流子得到更好的扩展，增强了载流子输运，从而优化了器件的正向工作性，提高了发光二极管的效率。
(3)本发明中利用极化效应的PIN二极管器件，生产成本低，制作工艺简单，正向工作性能好，实现了低于未利用化效应PIN器件106的漏电流，且击穿电压也由348V增加到747V，反向性能得到了极大提升。
附图说明
下面结合附图对本发明作近一步的说明。
图1为现有技术中的标准PIN二极管器件结构示意图。
图2为本发明的方法的实施案例1中，在衬底上外延生长出的外延片结构示意图。
图3为本发明的方法的实施案例1中，通过湿法腐蚀工艺去除图2中所示外延片结构的衬底、外延缓冲层后的结构示意图。
图4为本发明的方法的实施案例1中，在图3的上下重掺杂半导体传输层上制备欧姆电极后的利用极化效应的PIN二极管的器件结构示意图。
图5为本发明的方法的实施案例2中，利用极化效应的PIN二极管的器件构示意图。
图6为本发明的方法的实施案例1中，利用极化效应的PIN二极管与未用极化效应的PIN二极管的反向电流-电压曲线对比图。
图7为本发明的方法的实施案例1中，利用极化效应的PIN二极管与未用极化效应的PIN二极管的场强对比图。
其中，101.衬底，102.缓冲层，103.P-型重掺杂半导体传输层，104.N-型插入层，105.N-型本征层，106.N-型重掺杂半导体传输层，107.P-型欧姆电极，108.N-型欧姆电极。
具体实施方式
下面结合实施例及附图对本发明作进一步说明，但不以此作为对本申请权利要求保护范围的限定。
图1所示实施例表明，现有技术中的标准发光二极管外延片结构，其沿外延生长方向依次包括：N-型欧姆电极108、N-型重掺杂半导体传输层106、N-型本征层105、P-型重掺杂半导体传输层103以及P-型欧姆电极107。
图2所示实施例表明，本发明实施案例1中，在衬底101上外延生长出的外延片，其沿着外延生长方向依次包括：衬底101、缓冲层102、P-型重掺杂半导体传输层103、N-型插入层104、N-型本征层105和N-型重掺杂半导体传输层106。
图3所示实施例表明，本发明实施案例1中，通过湿法腐蚀工艺去除衬底101、外延缓冲层102，其沿着外延生长方向依次包括：P-型重掺杂半导体传输层103、N-型插入层104、N-型本征层105和N-型重掺杂半导体传输层106。
图4所示实施例表明，本发明实施案例1中利用极化效应的PIN二极管的器件结构，其沿着外延生长方向依次包括：P-型欧姆电极107、P-型重掺杂半导体传输层103、N-型插入层104、N-型本征层105、N-型重掺杂半导体传输层106以及N-型欧姆电极108。
图5所示实施例表明，本发明实施案例2中利用极化效应的PIN二极管器件结构，其沿着外延生长方向依次包括：N-型欧姆电极108、N-型重掺杂半导体传输层106、N-型本征层105、N-型插入层104、P-型重掺杂半导体传输层103以及P-型欧姆电极107。
图6所示曲线为利用了APSYS软件进行仿真实验后的结果，其表明，虚线所代表的实施案例1中利用极化效应的PIN二极管相比于实线所代表的未用极化效应的PIN二极管，提高了击穿电压，优化了器件的工作性能。这是由于GaN/AlGaN间的极化效应所产生的电场与外加电压的电场方向相反,此时器件若想达到击穿就需要更强的反向电压,即实现了更强的击穿电压。在图6中通过IV曲线也不难观察出，利用极化效应后的PIN器件与之前相比较：击穿电压(电流发生突变时所对应的电压值)由348V增加到747V，漏电流(两器件恰好都被击穿时的电流量级差)降低了106。
图7所示曲线为利用了APSYS软件进行仿真实验后的结果，其表明，由于GaN/AlGaN间的极化效应，虚线所代表的实施案例1中利用极化效应的PIN二极管的P-型重掺杂半导体传输层103和N-型本征层105间的电场强度明显比未利用极化效应的PIN二极管降低。
实施例1
上述中，衬底101使用蓝宝石，结构外延生长沿着[0001]方向；缓冲层102的材料为GaN，厚度为20nm；P-型重掺杂半导体层103的材料为GaN，掺杂Mg浓度为：5×1018cm-3，厚度为2μm；N-型插入层104的材料为Al0.20Ga0.80N，掺杂Si浓度为：5×1017cm-3，厚度为100nm；N-型本征层105的材料为GaN，掺杂Si浓度为：5×1016cm-3，厚度为7μm；N-型重掺杂半导体传输层106的材料为GaN，掺杂Si浓度为：5×1018cm-3，厚度为4μm，即图2的结构；然后通过衬底去除工艺去除按照以上步骤所得器件的衬底101、外延缓冲层102，得到如图3的结构；最后在P-型重掺杂半导体传输层103上制作出P-型欧姆电极107，其材质为P-型欧姆电极Cr/Au，厚度为1μm，在N-型重掺杂半导体传输层106上制作出N型-欧姆电极108，其材质为N-型欧姆电极Cr/Au，厚度为1μm，即图4所示结构。
上述利用极化效应的PIN二极管器件外延结构，其制备方法如下：
第一步，在MOCVD(即金属有机化合物化学气相沉淀)反应炉中，将衬底101在1000℃进行环境下进行烘烤，将衬底101表面的异物进行清除；
第二步，在MOCVD中，在第一步处理后的衬底101表面上外延生长厚度为20nm缓冲层102，从而将位错缺陷进行过滤并使晶格失配产生的应力得到释放；
第三步，在MOCVD中，在第二步得到的缓冲层102上外延生长厚度为2μm的P-型重掺杂半导体传输层103；
第四步，在MOCVD中，在第三步中得到的P-型重掺杂半导体传输层103上外延生长N-型插入层104。其中，插入层Al0.2Ga0.8N厚度为100nm；
第五步，在MOCVD中，在第三步中得到的N-型插入层104上外延生长厚度为7μm的N-型本征层105,并继续生长厚度为4μm的N-型重掺杂半导体传输层106；
第六步，通过衬底去除工艺(湿法腐蚀工艺)去除按照以上步骤所得器件的衬底101、外延缓冲层102及其表征。
第七步，在N-型重掺杂半导体传输层106上蒸镀并光刻制作出N-型欧姆电极107，在P-型重掺杂半导体传输层103上蒸镀并光刻制作出P-型欧姆电极108。
由此制得本发明的利用极化效应的PIN二极管器件。
实施例2
上述中，衬底101使用蓝宝石，结构外延生长沿着[0001]方向；缓冲层102的材料为GaN，厚度为2μm；N-型重掺杂半导体传输层106的材料为GaN，掺杂Si浓度为：5×1018cm-3，厚度为4μm；N-型本征层105的材料为GaN，掺杂Si浓度为：5×1016cm-3，厚度为7μm；N-型插入层104的材料为Al0.20Ga0.80N，掺杂Si浓度为：5×1017cm-3厚度为100nm；P-型重掺杂半导体103的材料为GaN，掺杂Mg浓度为：5×1018cm-3，厚度为2μm；然后通过衬底去除工艺去除按照以上步骤所得器件的衬底101、外延缓冲层102；最后在P-型重掺杂半导体传输层103上制作出P-型欧姆电极107，其材质为P-型欧姆电极Cr/Au，厚度为1μm，在N-型重掺杂半导体传输层106上制作出N型-欧姆电极108，其材质为N-型欧姆电极Cr/Au，厚度为1μm，即图5所示结构。
上述利用极化效应的PIN二极管器件外延结构，其制备方法如下：
第一步，在MOCVD(即金属有机化合物化学气相沉淀)反应炉中，将衬底101在1000℃进行环境下进行烘烤，将衬底101表面的异物进行清除；
第二步，在MOCVD中，在第一步处理后的衬底101表面上外延生长厚度为20nm缓冲层102，从而将位错缺陷进行过滤并使晶格失配产生的应力得到释放；
第三步，在MOCVD中，在第二步得到的缓冲层102上外延生长厚度为4μm的N-型重掺杂半导体传输层106；
第四步，在MOCVD中，在第三步中得到的N-型重掺杂半导体传输层106上外延生长厚度为7μm的N-型本征层105。
第五步，在MOCVD中，在第四步中得到的N-型本征层105上外延生长N-型插入层104，其中，插入层Al0.20Ga0.80N厚度为10nm；并继续生长厚度为2μm的P-型重掺杂半导体传输层103；
第六步，通过衬底去除工艺去除按照以上步骤所得器件的衬底101、外延缓冲层102及其表征。
第七步，在N-型重掺杂半导体传输层106上蒸镀并光刻制作出N-型欧姆电极107，在P-型重掺杂半导体传输层103上蒸镀并光刻制作出P-型欧姆电极108。
由此制得本发明的利用极化效应的PIN二极管器件。
上述利用极化效应的PIN二极管器件，所涉及的原材料均可通过一般性途径获得，其制备方法中的操作工艺是本技术领域的技术人员所具备的。
本发明未尽事宜为公知技术。
Claims (4)
1.一种PIN二极管器件结构，其特征为该二极管器件结构包括以下两种：
第一种，二极管器件结构沿着外延生长方向依次包括：P-型欧姆电极、P-型重掺杂半导体传输层、N-型插入层、N-型本征层、N-型重掺杂半导体传输层和N-型欧姆电极；
或者，第二种，二极管器件结构沿着外延生长方向依次包括：N-型欧姆电极、N-型重掺杂半导体传输层、N-型本征层、N-型插入层、P-型重掺杂半导体传输层以及P-型欧姆电极；
所述P-型重掺杂半导体传输层的材质为GaN，厚度为 10 nm ～10μm；
所述N-型插入层的材质为AlxGa1-xN，其中，应保证各组分系数0≤x≤1,厚度为 1 nm ～1 μm；
所述N-型本征层的材质为GaN，厚度为10 nm ～10μm；
所述N-型重掺杂半导体传输层的材质为GaN，厚度为 10 nm ～10μm。
2.如权利要求1所述的PIN二极管器件结构，其特征为所述P-型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al，厚度为 200 nm ～3μm。
3.如权利要求1所述的PIN二极管器件结构，其特征为所述N-型欧姆电极的材质为Al/Au或Cr/Au，厚度为 200 nm ～3μm。
4.如权利要求1所述的第一种PIN二极管器件结构的制备方法，其特征为第一种结构的制备包括如下步骤：
第一步，在MOCVD(即金属有机化合物化学气相沉淀)或者MBE（分子束外延）反应炉中，将衬底进行烘烤，去除表面的异物；
第二步，在第一步处理后的衬底表面上外延生长缓冲层；
第三步，在第二步得到的缓冲层外延生长厚度为P-型重掺杂半导体传输层；
第四步，在第三步中得到的P-型重掺杂半导体传输层上外延生长N-型插入层；
第五步，在第三步中得到的N-型插入层上外延生长厚度为N-型本征层,再生长N-型重掺杂半导体传输层；
第六步，通过衬底去除工艺去除衬底、外延缓冲层及其表征；
第七步，在N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极，再在P-型重掺杂半导体传输层上蒸镀并光刻制作出P-型欧姆电极；
由此制得利用极化效应的PIN二极管器件；
或者，所述的第二种PIN二极管器件结构的制备方法，包括如下步骤：
第一步，在MOCVD(即金属有机化合物化学气相沉淀)或者MBE（分子束外延）反应炉中，对衬底进行烘烤，将衬底表面的异物清除；
第二步，在第一步处理后的衬底表面上外延生长缓冲层；
第三步，在第二步得到的缓冲层上外延生长N-型重掺杂半导体传输层；
第四步，在第三步中得到的N-型重掺杂半导体传输层上外延生长N-型本征层；
第五步，在第四步中得到的N-型本征层上外延生长N-型插入层；再继续生长P-型重掺杂半导体传输层；
第六步，通过衬底去除工艺去除的衬底、外延缓冲层及其表征；
第七步，在N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极，在P-型重掺杂半导体传输层上蒸镀并光刻制作出P-型欧姆电极；
由此制得利用极化效应的PIN二极管器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910212187.4A CN109817728B (zh) | 2019-03-20 | 2019-03-20 | 一种pin二极管器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910212187.4A CN109817728B (zh) | 2019-03-20 | 2019-03-20 | 一种pin二极管器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109817728A CN109817728A (zh) | 2019-05-28 |
| CN109817728B true CN109817728B (zh) | 2023-12-01 |
Family
ID=66609640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910212187.4A Active CN109817728B (zh) | 2019-03-20 | 2019-03-20 | 一种pin二极管器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817728B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130699A (ja) * | 2006-11-18 | 2008-06-05 | Sumitomo Electric Ind Ltd | ワイドバンドギャップ半導体装置およびその製造方法 |
| CN103270576A (zh) * | 2010-12-26 | 2013-08-28 | 阿祖罗半导体股份公司 | 基于iii族氮化物的层结构以及半导体器件 |
| JP2015195241A (ja) * | 2014-03-31 | 2015-11-05 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体デバイス |
| US9660134B1 (en) * | 2016-04-08 | 2017-05-23 | Palo Alto Research Center Incorporated | Nitride semiconductor polarization controlled device |
| CN108074971A (zh) * | 2016-11-14 | 2018-05-25 | 3-5电力电子有限责任公司 | Iii-v族半导体二极管 |
| CN108074970A (zh) * | 2016-11-14 | 2018-05-25 | 3-5电力电子有限责任公司 | Iii-v 族半导体二极管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012201911B4 (de) * | 2012-02-09 | 2022-09-22 | Robert Bosch Gmbh | Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt |
-
2019
- 2019-03-20 CN CN201910212187.4A patent/CN109817728B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008130699A (ja) * | 2006-11-18 | 2008-06-05 | Sumitomo Electric Ind Ltd | ワイドバンドギャップ半導体装置およびその製造方法 |
| CN103270576A (zh) * | 2010-12-26 | 2013-08-28 | 阿祖罗半导体股份公司 | 基于iii族氮化物的层结构以及半导体器件 |
| JP2015195241A (ja) * | 2014-03-31 | 2015-11-05 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体デバイス |
| US9660134B1 (en) * | 2016-04-08 | 2017-05-23 | Palo Alto Research Center Incorporated | Nitride semiconductor polarization controlled device |
| CN108074971A (zh) * | 2016-11-14 | 2018-05-25 | 3-5电力电子有限责任公司 | Iii-v族半导体二极管 |
| CN108074970A (zh) * | 2016-11-14 | 2018-05-25 | 3-5电力电子有限责任公司 | Iii-v 族半导体二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109817728A (zh) | 2019-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2014041736A1 (ja) | 窒化物半導体構造物 | |
| CN113725296B (zh) | 氮化物半导体外延叠层结构及其功率元件 | |
| US20150123139A1 (en) | High electron mobility transistor and method of manufacturing the same | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| EP3311414A1 (en) | Doped barrier layers in epitaxial group iii nitrides | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN113471284A (zh) | N极性GaN晶体管结构的制备方法和半导体结构 | |
| CN112133749A (zh) | 一种p型帽层增强型hemt器件及其制备方法 | |
| WO2021072812A1 (zh) | 横向GaN基增强型结型场效应管器件及其制备方法 | |
| CN113793868B (zh) | GaN基HEMT器件、器件外延结构及其制备方法 | |
| CN109950324A (zh) | p型阳极的Ⅲ族氮化物二极管器件及其制作方法 | |
| CN105957881A (zh) | 具有背势垒的AlGaN/GaN极化掺杂场效应晶体管及制造方法 | |
| EP4154322A1 (en) | Depletion mode high electron mobility field effect transistor (hemt) semiconductor device having beryllium doped schottky contact layers | |
| CN115775730B (zh) | 一种准垂直结构GaN肖特基二极管及其制备方法 | |
| JP2008004807A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CN117219676A (zh) | 一种异质pn结栅极的增强型HEMT器件 | |
| CN110634747A (zh) | 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法 | |
| CN109817728B (zh) | 一种pin二极管器件结构及其制备方法 | |
| CN110544719A (zh) | 一种GaN基PIN二极管器件结构及其制备方法 | |
| JP2007258258A (ja) | 窒化物半導体素子ならびにその構造および作製方法 | |
| CN114496788A (zh) | 一种p型沟道氮化镓晶体管及其制备方法 | |
| CN111211176B (zh) | 一种氮化镓基异质结集成器件结构及制造方法 | |
| CN209626231U (zh) | 一种pin二极管器件结构 | |
| CN217086576U (zh) | 增强型器件和电子设备 | |
| CN110634943B (zh) | 利用MBE再生长的横向结构GaN基JFET器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |