CN112038461B - 发光二极管外延片、芯片及其制备方法 - Google Patents
发光二极管外延片、芯片及其制备方法 Download PDFInfo
- Publication number
- CN112038461B CN112038461B CN202010693608.2A CN202010693608A CN112038461B CN 112038461 B CN112038461 B CN 112038461B CN 202010693608 A CN202010693608 A CN 202010693608A CN 112038461 B CN112038461 B CN 112038461B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- sub
- sublayer
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 168
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 48
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 47
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 43
- 239000001257 hydrogen Substances 0.000 claims description 43
- 229910052739 hydrogen Inorganic materials 0.000 claims description 43
- 239000012535 impurity Substances 0.000 claims description 28
- 238000003780 insertion Methods 0.000 claims description 22
- 230000037431 insertion Effects 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种发光二极管外延片、芯片及其制备方法，属于半导体技术领域。发光二极管外延片包括衬底、缓冲层、未掺杂氮化镓层、N型半导体层、有源层、P型半导体层和插入半导体层，缓冲层、未掺杂氮化镓层、N型半导体层、有源层、P型半导体层依次层叠在衬底上，插入半导体层位于缓冲层和未掺杂氮化镓层之间；插入半导体层内具有多个空腔，每个空腔贯穿插入半导体层；多个空腔间隔分布在第一表面上，第一表面为缓冲层远离衬底的表面；每个空腔的横截面的面积沿远离第一表面的方向先减小后增大，横截面为空腔平行于第一表面的截面。本公开有利于将射向芯片非正面的光线反射到芯片正面射出，提高LED的正面出光效率。
Description
技术领域
本公开涉及半导体技术领域，特别涉及一种发光二极管外延片、芯片及其制备方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能发光的半导体器件。外延片是LED制作过程中的初级成品，可以在衬底上外延生长氮化镓基材料形成。氮化镓基材料包括氮化镓、氮化铟镓、氮化铝镓等。
相关技术中，LED外延片包括衬底以及依次层叠在衬底上的缓冲层、未掺杂氮化镓层、N型半导体层、有源层、P型半导体层。衬底提供外延生长的表面，缓冲层为外延生长提供成核中心，未掺杂氮化镓层缓解衬底材料和氮化镓基材料之间晶格失配产生的应力，N型半导体层提供的电子和P型半导体层提供的空穴在有源层内复合发光。
有源层发出的光线会射向四面八方，但是LED应用时只能使用从芯片正面(即P型半导体层所在侧)射出的光线，从芯片其它表面射出的光线都损失了，正面出光效率有待提高。
发明内容
本公开实施例提供了一种发光二极管外延片、芯片及其制备方法，有利于将射向芯片非正面的光线反射到芯片正面射出，提高LED的正面出光效率。所述技术方案如下：
第一方面，本公开实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、缓冲层、未掺杂氮化镓层、N型半导体层、有源层、P型半导体层和插入半导体层，所述缓冲层、所述未掺杂氮化镓层、所述N型半导体层、所述有源层、所述P型半导体层依次层叠在所述衬底上，所述插入半导体层位于所述缓冲层和所述未掺杂氮化镓层之间；所述插入半导体层内具有多个空腔，每个所述空腔贯穿所述插入半导体层；所述多个空腔间隔分布在第一表面上，所述第一表面为所述缓冲层远离所述衬底的表面；每个所述空腔的横截面的面积沿远离所述第一表面的方向先减小后增大，所述横截面为所述空腔平行于所述第一表面的截面。
可选地，所述插入半导体层包括第一子层、第二子层、第三子层和第四子层，所述第一子层、所述第二子层、所述第三子层、所述第四子层依次层叠在所述第一表面上；所述第一子层的致密度小于所述第二子层的致密度，所述第二子层的致密度小于所述第三子层的致密度，所述第三子层层的致密度大于所述第四子层的致密度。
可选地，所述第一子层的生长速度大于所述第二子层的生长速度，所述第一子层的生长温度低于所述第二子层的生长温度，所述第一子层生长时氢气体积所占比例小于所述第二子层生长时氢气体积所占比例；
所述第二子层的生长速度大于所述第三子层的生长速度，所述第二子层的生长温度低于所述第三子层的生长温度，所述第二子层生长时氢气体积所占比例小于所述第三子层生长时氢气体积所占比例；
所述第三子层的生长速度小于所述第四子层的生长速度，所述第三子层的生长温度高于所述第四子层的生长温度，所述第三子层生长时氢气体积所占比例大于所述第四子层生长时氢气体积所占比例。
可选地，所述第一子层、所述第二子层、所述第三子层、所述第四子层之间在生长速度、生长温度、以及生长时氢气体积所占比例上的差异满足如下等式：
V2＝V1*(1-10％)N；
T2＝T1+a*N；
P2＝P1*(1+b)N；
其中，V2为两个子层中致密度高的子层的生长速度，V1为两个子层中致密度低的子层的生长速度；N为变化系数，N为正数；T2为两个子层中致密度高的子层的生长温度，T1为两个子层中致密度低的子层的生长温度；a为变化温度，5℃≤a≤20℃；P2为两个子层中致密度高的子层生长时氢气体积所占比例，P1为两个子层中致密度低的子层生长时氢气体积所占比例；b为变化比例，10％≤b≤30％。
可选地，所述第一子层、所述第二子层、所述第三子层、所述第四子层中均掺有杂质，所述第一子层中杂质的掺杂浓度大于所述第二子层中杂质的掺杂浓度，所述第二子层中杂质的掺杂浓度大于所述第三子层中杂质的掺杂浓度，所述第三子层层中杂质的掺杂浓度小于所述第四子层中杂质的掺杂浓度。
可选地，所述第一子层的厚度小于所述第二子层的厚度，所述第二子层的厚度小于所述第三子层的厚度，所述第三子层层的厚度大于所述第四子层的厚度。
可选地，所述发光二极管外延片还包括介质层，所述介质层的材料为二氧化硅，所述介质层铺设在所述空腔的壁面上。
第二方面，本公开实施例提供了一种发光二极管外延片的制备方法，所述制备方法包括：
在衬底上依次生长缓冲层和插入半导体层；
在所述插入半导体层内开设多个空腔，每个所述空腔贯穿所述插入半导体层；所述多个空腔间隔分布在第一表面上，所述第一表面为所述缓冲层远离所述衬底的表面；每个所述空腔的横截面的面积沿远离所述第一表面的方向先减小后增大，所述横截面为所述空腔平行于所述第一表面的截面；
在所述插入半导体层上依次生长未掺杂氮化镓层、N型半导体层、有源层和P型半导体层。
第三方面，本公开实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、缓冲层、未掺杂氮化镓层、N型半导体层、有源层、P型半导体层、插入半导体层、N型电极和P型电极；所述缓冲层、所述未掺杂氮化镓层、所述N型半导体层、所述有源层、所述P型半导体层依次层叠在所述衬底上，所述插入半导体层位于所述缓冲层和所述未掺杂氮化镓层之间；所述插入半导体层内具有多个空腔，每个所述空腔贯穿所述插入半导体层；所述多个空腔间隔分布在第一表面上，所述第一表面为所述缓冲层远离所述衬底的表面；每个所述空腔的横截面的面积沿远离所述第一表面的方向先减小后增大，所述横截面为所述空腔平行于所述第一表面的截面；所述P型半导体层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述P型半导体层上。
第四方面，本公开实施例提供了一种发光二极管芯片的制备方法，所述制备方法包括：
在衬底上依次生长缓冲层和插入半导体层；
在所述插入半导体层内开设多个空腔，每个所述空腔贯穿所述插入半导体层；所述多个空腔间隔分布在第一表面上，所述第一表面为所述缓冲层远离所述衬底的表面；每个所述空腔的横截面的面积沿远离所述第一表面的方向先减小后增大，所述横截面为所述空腔平行于所述第一表面的截面；
在所述插入半导体层上依次生长未掺杂氮化镓层、N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述凹槽内的N型半导体层上设置N型电极，在所述P型半导体层上设置P型电极。
本公开实施例提供的技术方案带来的有益效果是：
通过在缓冲层和未掺杂氮化镓层之间设置插入半导体层，插入半导体层内具有多个空腔，射向各个空腔的光线在空腔的界面上会发生全反射。而且每个空腔的横截面的面积沿远离衬底的方向先减小后增大，有利于增大射向空腔光线的入射角度，促使射向空腔的光线在空腔的界面上发生全反射，将射向芯片非正面的光线反射到芯片正面射出，提高LED的正面出光效率。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图；
图2是本公开实施例提供的空腔部分的结构示意图；
图3是本公开实施例提供的插入半导体层设置在PSS上的结构示意图；
图4是本公开实施例提供的一种发光二极管外延片的制备方法的流程图；
图5是本公开实施例提供的一种发光二极管芯片的结构示意图；
图6是本公开实施例提供的一种发光二极管芯片的制备方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
本公开实施例提供了一种发光二极管外延片。图1为本公开实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10、缓冲层20、未掺杂氮化镓层30、N型半导体层40、有源层50、P型半导体层60和插入半导体层100，缓冲层20、未掺杂氮化镓层30、N型半导体层40、有源层50、P型半导体层60依次层叠在衬底10上，插入半导体层100位于缓冲层20和未掺杂氮化镓层30之间。
在本公开实施例中，插入半导体层100内具有多个空腔200，每个空腔200贯穿插入半导体层100。多个空腔200间隔分布在第一表面上，第一表面为缓冲层20远离衬底10的表面。每个空腔200的横截面的面积沿远离第一表面的方向先减小后增大，横截面为空腔200平行于第一表面的截面。
在实际应用中，插入半导体层100、未掺杂氮化镓层30均采用半导体材料，折射率远大于空腔200，因此射向空腔200的光线在空腔200的界面上会发生全反射。
图2为本公开实施例提供的空腔部分的结构示意图。其中，实线A表示的是本公开实施例中空腔200的边缘，虚线C表示的是相关技术中形成通槽的边缘。参见图2，通槽的横截面的面积沿远离第一表面的方向逐渐增大，空腔200的横截面的面积沿远离第一表面的方向先减小后增大。某光线从插入半导体层100射到空腔200的边缘A，虚线B为光线与空腔200的边缘A的交点在空腔200的边缘A处的切线，虚线D为通槽的边缘B的平行线。从图2中可以看出，光线与切线B之间的夹角小于光线与平行线D之间的夹角，因此同一方向的光线从插入半导体层100射向空腔200的入射角度大于射向通槽的入射角度，射向空腔200的光线比射向通槽的光线更容易发生全反射。
本公开实施例通过在缓冲层和未掺杂氮化镓层之间设置插入半导体层，插入半导体层内具有多个空腔，射向各个空腔的光线在空腔的界面上会发生全反射。而且每个空腔的横截面的面积沿远离衬底的方向先减小后增大，有利于增大射向空腔光线的入射角度，促使射向空腔的光线在空腔的界面上发生全反射，将射向芯片非正面的光线反射到芯片正面射出，提高LED的正面出光效率。
另外，插入半导体层位于缓冲层和未掺杂氮化镓层之间，不会影响到未掺杂氮化镓层释放底层晶格失配产生的应力，为N型半导体层等提供良好的生长表面，保证N型半导体层等的晶体质量。
在实际应用中，如图2所示，空腔200的边缘与通槽的边缘之间的最大距离R为100nm～180nm。可以理解地，空腔200的边缘与通槽的边缘之间的距离越大，越有利于光线进行全反射。
示例性地，插入半导体层100的材料可以采用氮化镓。
可选地，参见图2，插入半导体层100包括第一子层110、第二子层120、第三子层130和第四子层140，第一子层110、第二子层120、第三子层130、第四子层140依次层叠在第一表面上。第一子层110的致密度小于第二子层120的致密度，第二子层120的致密度小于第三子层130的致密度，第三子层130层的致密度大于第四子层140的致密度。
通过第一子层110、第二子层120、第三子层130和第四子层140依次层叠形成插入半导体层100，第一子层110、第二子层120、第三子层130和第四子层140的致密度不同，形成空腔200时的刻蚀速率不同。致密度越大，刻蚀速率越慢，空腔200的横截面的面积越小。因此，第一子层110的致密度小于第二子层120的致密度，第二子层120的致密度小于第三子层130的致密度，第三子层130层的致密度大于第四子层140的致密度，可以实现空腔200的横截面的面积沿远离第一表面的方向先减小后增大。
可选地，第一子层110的生长速度大于第二子层120的生长速度，第一子层110的生长温度低于第二子层120的生长温度，第一子层110生长时氢气体积所占比例小于第二子层120生长时氢气体积所占比例。
第二子层120的生长速度大于第三子层130的生长速度，第二子层120的生长温度低于第三子层130的生长温度，第二子层120生长时氢气体积所占比例小于第三子层130生长时氢气体积所占比例。
第三子层130的生长速度小于第四子层140的生长速度，第三子层130的生长温度高于第四子层140的生长温度，第三子层130生长时氢气体积所占比例大于第四子层140生长时氢气体积所占比例。
通过第一子层110、第二子层120、第三子层130和第四子层140的生长速度、生长温度和生长时氢气所占比例的配合，使得第一子层110、第二子层120、第三子层130和第四子层140的致密度不同。生长速度越小、生长温度越高、生长时氢气所占比例越大，致密度越大。因此，第一子层110的生长速度大于第二子层120的生长速度，第一子层110的生长温度低于第二子层120的生长温度，第一子层110生长时氢气体积所占比例小于第二子层120生长时氢气体积所占比例，可以实现第一子层110的致密度小于第二子层120的致密度；第二子层120的生长速度大于第三子层130的生长速度，第二子层120的生长温度低于第三子层130的生长温度，第二子层120生长时氢气体积所占比例小于第三子层130生长时氢气体积所占比例，可以实现第二子层120的致密度小于第三子层130的致密度；第三子层130的生长速度小于第四子层140的生长速度，第三子层130的生长温度高于第四子层140的生长温度，第三子层130生长时氢气体积所占比例大于第四子层140生长时氢气体积所占比例，可以实现第三子层130层的致密度大于第四子层140的致密度，可以实现空腔200的横截面的面积沿远离第一表面的方向先减小后增大。
示例性地，第一子层110的生长速度小于或等于第二子层120的生长速度的5/3，第二子层120的生长速度小于或等于第三子层130的生长速度的3/2，第三子层130的生长速度大于或等于第四子层140的生长速度的1/2。
插入半导体层100的生长温度为950℃～1150℃。
插入半导体层100生长时通入氨气与所有气体的体积比为20％～50％，插入半导体层100生长时通入载气(包括氮气和氢气)的体积为150L～300L，氮气与氢气的体积比为1:1～1:4。
可选地，第一子层110、第二子层120、第三子层130、第四子层140之间在生长速度、生长温度、以及生长时氢气体积所占比例上的差异满足如下等式：
V2＝V1*(1-10)％N；
T2＝T1+a*N；
P2＝P1*(1+b)N；
其中，V2为两个子层中致密度高的子层的生长速度，V1为两个子层中致密度低的子层的生长速度；N为变化系数，N为正数；T2为两个子层中致密度高的子层的生长温度，T1为两个子层中致密度低的子层的生长温度；a为变化温度，5℃≤a≤20℃；P2为两个子层中致密度高的子层生长时氢气体积所占比例，P1为两个子层中致密度低的子层生长时氢气体积所占比例；b为变化比例，10％≤b≤30％。
按照上述等式关系改变各个子层的生长速度、生长温度和生长时氢气体积所占比例，各个子层之间致密度的差异较好，刻蚀形成的空腔侧壁弧度适合光线进行全反射，最终提高LED的正面出光效率。
可选地，第一子层110、第二子层120、第三子层130、第四子层140中均掺有杂质，第一子层110中杂质的掺杂浓度大于第二子层120中杂质的掺杂浓度，第二子层120中杂质的掺杂浓度大于第三子层130中杂质的掺杂浓度，第三子层130层中杂质的掺杂浓度小于第四子层140中杂质的掺杂浓度。
通过在第一子层110、第二子层120、第三子层130、第四子层140中均掺有杂质，并改变第一子层110、第二子层120、第三子层130、第四子层140中杂质的掺杂浓度，使得第一子层110、第二子层120、第三子层130和第四子层140的致密度不同。掺杂浓度越小，致密度越大。因此，第一子层110中杂质的掺杂浓度大于第二子层120中杂质的掺杂浓度，第二子层120中杂质的掺杂浓度大于第三子层130中杂质的掺杂浓度，第三子层130层中杂质的掺杂浓度小于第四子层140中杂质的掺杂浓度，可以实现空腔200的横截面的面积沿远离第一表面的方向先减小后增大。
示例性地，杂质可以为Si、Mg、Al和In中的至少一种。
可选地，如图2所示，第一子层110的厚度小于第二子层120的厚度，第二子层120的厚度小于第三子层130的厚度，第三子层130层的厚度大于第四子层140的厚度。
通过第一子层110、第二子层120、第三子层130和第四子层140的厚度与致密度的变化方式一致，致密度越大，厚度越大，有利于空腔200侧壁的平缓过渡。
示例性地，第一子层110的厚度大于或等于第二子层120的厚度的1/3，第二子层120的厚度大于或等于第三子层130的厚度的3/4，第三子层130层的厚度小于或等于第四子层140的厚度的4倍。
示例性地，插入半导体层100的厚度为0.5μm～1.5μm。
可选地，如图2所示，该发光二极管外延片还包括介质层300，介质层300的材料为二氧化硅，介质层300铺设在空腔200的壁面上。
通过在空腔200的壁面上形成二氧化硅，二氧化硅可以抑制氮化镓的沉积，使得未掺杂氮化镓层30铺设在空腔200上，有利于空腔200的形成。而且二氧化硅的折射率较低，不会影响到光线在插入半导体层100的界面上进行全反射。
示例性地，介质层300的厚度可以为50nm～150nm。
可选地，当衬底10为PSS(英文：Patterned Sapphire Substrate，中文：图形化蓝宝石衬底)时，插入半导体层100设置在PSS的凹陷部上。
图3为本公开实施例提供的插入半导体层设置在PSS上的结构示意图。参见图3，PSS包括凸起部11和凹陷部12，缓冲层20铺设在凸起部11和凹陷部12上。插入半导体层100形成在相邻两个凸起部11之间的凹陷部12上，插入半导体层100的厚度与凸起部11的高度差不多。插入半导体层100内具有空腔200，介质层300铺设在空腔200内。未掺杂氮化镓层30铺设在凸起部11上的缓冲层20上、凹陷部12上的插入半导体层100上、以及插入半导体层100内的空腔200上。
由于介质层300会抑制氮化镓的沉积，因此氮化镓优先沉积在凸起部11上的缓冲层20上，再在相邻两个凸起部11之间横向合并。而相关技术中，氮化镓优先沉积在凹陷部12上进行横向合并，因此与相关技术相比，本公开实施例中氮化镓横向合并的路径边长，合并过程中对应力的释放更充分。
在本公开实施例中，衬底10为蓝宝石平片衬底，如晶向为[0001]的蓝宝石。缓冲层20的材料采用氮化镓；缓冲层20的厚度为10nm～30nm。N型半导体层40的材料采用N型掺杂(如硅)的氮化镓；N型半导体层40中Si的掺杂浓度为1019/cm3～1020/cm3，N型半导体层40的厚度为2μm～3μm。有源层50包括交替层叠的量子阱和量子垒，量子阱的材料采用氮化铟镓(InGaN)，如InzGa1-zN，0＜z＜1，量子垒的材料采用氮化镓；量子阱的厚度为3nm～4nm；量子垒的厚度为9nm～20nm；量子阱的数量与量子垒的数量相同，量子垒的数量为6个～12个。P型半导体层60的材料采用P型掺杂(如镁)的氮化镓；P型半导体层40中Mg的掺杂浓度为1018/cm3～1019/cm3，P型半导体层40的厚度为50nm～80nm。
本公开实施例提供了一种发光二极管外延片的制备方法，适用于制备图1所示的发光二极管外延片。图4为本公开实施例提供的一种发光二极管外延片的制备方法的流程图。参见图4，该制备方法包括：
步骤201：在衬底上依次生长缓冲层和插入半导体层。
可选地，该步骤201包括：
在衬底上生长缓冲层；
在缓冲层上生长第一子层；
在第一子层上生长第二子层，第一子层的生长速度大于第二子层的生长速度，第一子层的生长温度低于第二子层的生长温度，第一子层生长时氢气体积所占比例小于第二子层生长时氢气体积所占比例；
在第二子层上生长第三子层，第二子层的生长速度大于第三子层的生长速度，第二子层的生长温度低于第三子层的生长温度，第二子层生长时氢气体积所占比例小于第三子层生长时氢气体积所占比例；
在第三子层上生长第四子层，第三子层的生长速度小于第四子层的生长速度，第三子层的生长温度高于第四子层的生长温度，第三子层生长时氢气体积所占比例大于第四子层生长时氢气体积所占比例。
可选地，在步骤201之前，该制备方法包括：
在氢气气氛中，高温处理衬底8min。
在上述过程中，反应室内的温度为1000℃～1200℃。反应室可以为金属有机化合物化学气相沉淀(英文：Metal-organic Chemical Vapor Deposition，简称：MOCVD)设备的反应腔，如Veeco K465i or C4 or RB MOCVD。
通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。
示例性地，缓冲层的生长温度为530℃～560℃，生长压力为200torr～500torr。插入半导体层的生长温度为1000℃～1100℃，生长压力为200torr～600torr。
步骤202：在插入半导体层内开设多个空腔。
在本公开实施例中，每个空腔贯穿插入半导体层。多个空腔间隔分布在第一表面上，第一表面为缓冲层远离衬底的表面。每个空腔的横截面的面积沿远离第一表面的方向先减小后增大，横截面为空腔平行于第一表面的截面。
可选地，该步骤202包括：
采用光刻技术在插入半导体层上形成图形化光刻胶；
采用干法刻蚀插入半导体层上没有形成图形化光刻胶的部分，在插入半导体层内形成多个空腔；
去除图形化光刻胶。
可选地，该制备方法还包括：
在空腔的壁面上形成介质层，介质层的材料为二氧化硅。
步骤203：在插入半导体层上依次生长未掺杂氮化镓层、N型半导体层、有源层和P型半导体层。
可选地，该步骤203包括：
控制温度为1000℃～1100℃，压力为150torr～300torr，在插入半导体层上生长N型半导体层；
控制压力为200torr，在N型半导体层上生长有源层；量子阱的生长温度为760℃～780℃，量子垒的生长温度为860℃～890℃；
控制温度为940℃～980℃，压力为200torr～600torr，在有源层上生长P型半导体层。
需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃，在氮气气氛中对外延片进行5分钟～15分钟的退火处理，然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力。实现时，采用氢气、或者氮气、或者氢气和氮气的混合气体作为载气，以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，硅烷作为硅源，二茂镁作为镁源。
本公开实施例提供了一种发光二极管芯片。图5为本公开实施例提供的一种发光二极管芯片的结构示意图。参见图5，该发光二极管芯片包括衬底10、缓冲层20、未掺杂氮化镓层30、N型半导体层40、有源层50、P型半导体层60、插入半导体层100、N型电极91和P型电极92。缓冲层20、未掺杂氮化镓层30、N型半导体层40、有源层50、P型半导体层60依次层叠在衬底10上，插入半导体层100位于缓冲层20和未掺杂氮化镓层30之间。P型半导体层60上设有延伸至N型半导体层40的凹槽，N型电极91设置在凹槽内的N型半导体层40上，P型电极92设置在P型半导体层60上。
在本公开实施例中，插入半导体层100内具有多个空腔200，每个空腔200贯穿插入半导体层100。多个空腔200间隔分布在第一表面上，第一表面为缓冲层20远离衬底10的表面。每个空腔200的横截面的面积沿远离第一表面的方向先减小后增大，横截面为空腔200平行于第一表面的截面。
本公开实施例提供了一种发光二极管芯片的制备方法。图6为本公开实施例提供的一种发光二极管芯片的制备方法的流程图。参见图6，该制备方法包括：
步骤401：在衬底上依次生长缓冲层和插入半导体层。
步骤402：在插入半导体层内开设多个空腔。
在本公开实施例中，每个空腔贯穿插入半导体层。多个空腔间隔分布在第一表面上，第一表面为缓冲层远离衬底的表面。每个空腔的横截面的面积沿远离第一表面的方向先减小后增大，横截面为空腔平行于第一表面的截面。
步骤403：在插入半导体层上依次生长未掺杂氮化镓层、N型半导体层、有源层和P型半导体层。
步骤404：在P型半导体层上开设延伸至N型半导体层的凹槽。
步骤405：在凹槽内的N型半导体层上设置N型电极，在P型半导体层上设置P型电极。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种发光二极管外延片，其特征在于，所述发光二极管外延片包括衬底(10)、缓冲层(20)、未掺杂氮化镓层(30)、N型半导体层(40)、有源层(50)、P型半导体层(60)和插入半导体层(100)，所述缓冲层(20)、所述未掺杂氮化镓层(30)、所述N型半导体层(40)、所述有源层(50)、所述P型半导体层(60)依次层叠在所述衬底(10)上，所述插入半导体层(100)位于所述缓冲层(20)和所述未掺杂氮化镓层(30)之间；所述插入半导体层(100)内具有多个空腔(200)，每个所述空腔(200)贯穿所述插入半导体层(100)；所述多个空腔(200)间隔分布在第一表面上，所述第一表面为所述缓冲层(20)远离所述衬底(10)的表面；每个所述空腔(200)的横截面的面积沿远离所述第一表面的方向先减小后增大，所述横截面为所述空腔(200)平行于所述第一表面的截面。
2.根据权利要求1所述的发光二极管外延片，其特征在于，所述插入半导体层(100)包括第一子层(110)、第二子层(120)、第三子层(130)和第四子层(140)，所述第一子层(110)、所述第二子层(120)、所述第三子层(130)、所述第四子层(140)依次层叠在所述第一表面上；所述第一子层(110)的致密度小于所述第二子层(120)的致密度，所述第二子层(120)的致密度小于所述第三子层(130)的致密度，所述第三子层(130)层的致密度大于所述第四子层(140)的致密度。
3.根据权利要求2所述的发光二极管外延片，其特征在于，所述第一子层(110)的生长速度大于所述第二子层(120)的生长速度，所述第一子层(110)的生长温度低于所述第二子层(120)的生长温度，所述第一子层(110)生长时氢气体积所占比例小于所述第二子层(120)生长时氢气体积所占比例；
所述第二子层(120)的生长速度大于所述第三子层(130)的生长速度，所述第二子层(120)的生长温度低于所述第三子层(130)的生长温度，所述第二子层(120)生长时氢气体积所占比例小于所述第三子层(130)生长时氢气体积所占比例；
所述第三子层(130)的生长速度小于所述第四子层(140)的生长速度，所述第三子层(130)的生长温度高于所述第四子层(140)的生长温度，所述第三子层(130)生长时氢气体积所占比例大于所述第四子层(140)生长时氢气体积所占比例。
4.根据权利要求3所述的发光二极管外延片，其特征在于，所述第一子层(110)、所述第二子层(120)、所述第三子层(130)、所述第四子层(140)之间在生长速度、生长温度、以及生长时氢气体积所占比例上的差异满足如下等式：
V2＝V1*(1-10％)N；
T2＝T1+a*N；
P2＝P1*(1+b)N；
其中，V2为两个子层中致密度高的子层的生长速度，V1为两个子层中致密度低的子层的生长速度；N为变化系数，N为正数；T2为两个子层中致密度高的子层的生长温度，T1为两个子层中致密度低的子层的生长温度；a为变化温度，5℃≤a≤20℃；P2为两个子层中致密度高的子层生长时氢气体积所占比例，P1为两个子层中致密度低的子层生长时氢气体积所占比例；b为变化比例，10％≤b≤30％。
5.根据权利要求2～4任一项所述的发光二极管外延片，其特征在于，所述第一子层(110)、所述第二子层(120)、所述第三子层(130)、所述第四子层(140)中均掺有杂质，所述第一子层(110)中杂质的掺杂浓度大于所述第二子层(120)中杂质的掺杂浓度，所述第二子层(120)中杂质的掺杂浓度大于所述第三子层(130)中杂质的掺杂浓度，所述第三子层(130)层中杂质的掺杂浓度小于所述第四子层(140)中杂质的掺杂浓度。
6.根据权利要求2～4任一项所述的发光二极管外延片，其特征在于，所述第一子层(110)的厚度小于所述第二子层(120)的厚度，所述第二子层(120)的厚度小于所述第三子层(130)的厚度，所述第三子层(130)层的厚度大于所述第四子层(140)的厚度。
7.根据权利要求1～4任一项所述的发光二极管外延片，其特征在于，所述发光二极管外延片还包括介质层(300)，所述介质层(300)的材料为二氧化硅，所述介质层(300)铺设在所述空腔(200)的壁面上。
8.一种发光二极管外延片的制备方法，其特征在于，所述制备方法包括：
在衬底上依次生长缓冲层和插入半导体层；
在所述插入半导体层内开设多个空腔，每个所述空腔贯穿所述插入半导体层；所述多个空腔间隔分布在第一表面上，所述第一表面为所述缓冲层远离所述衬底的表面；每个所述空腔的横截面的面积沿远离所述第一表面的方向先减小后增大，所述横截面为所述空腔平行于所述第一表面的截面；
在所述插入半导体层上依次生长未掺杂氮化镓层、N型半导体层、有源层和P型半导体层。
9.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括衬底(10)、缓冲层(20)、未掺杂氮化镓层(30)、N型半导体层(40)、有源层(50)、P型半导体层(60)、插入半导体层(100)、N型电极(91)和P型电极(92)；所述缓冲层(20)、所述未掺杂氮化镓层(30)、所述N型半导体层(40)、所述有源层(50)、所述P型半导体层(60)依次层叠在所述衬底(10)上，所述插入半导体层(100)位于所述缓冲层(20)和所述未掺杂氮化镓层(30)之间；所述插入半导体层(100)内具有多个空腔(200)，每个所述空腔(200)贯穿所述插入半导体层(100)；所述多个空腔(200)间隔分布在第一表面上，所述第一表面为所述缓冲层(20)远离所述衬底(10)的表面；每个所述空腔(200)的横截面的面积沿远离所述第一表面的方向先减小后增大，所述横截面为所述空腔(200)平行于所述第一表面的截面；所述P型半导体层(60)上设有延伸至所述N型半导体层(40)的凹槽，所述N型电极(91)设置在所述凹槽内的N型半导体层(40)上，所述P型电极(92)设置在所述P型半导体层(60)上。
10.一种发光二极管芯片的制备方法，其特征在于，所述制备方法包括：
在衬底上依次生长缓冲层和插入半导体层；
在所述插入半导体层内开设多个空腔，每个所述空腔贯穿所述插入半导体层；所述多个空腔间隔分布在第一表面上，所述第一表面为所述缓冲层远离所述衬底的表面；每个所述空腔的横截面的面积沿远离所述第一表面的方向先减小后增大，所述横截面为所述空腔平行于所述第一表面的截面；
在所述插入半导体层上依次生长未掺杂氮化镓层、N型半导体层、有源层和P型半导体层；
在所述P型半导体层上开设延伸至所述N型半导体层的凹槽；
在所述凹槽内的N型半导体层上设置N型电极，在所述P型半导体层上设置P型电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010693608.2A CN112038461B (zh) | 2020-07-17 | 2020-07-17 | 发光二极管外延片、芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010693608.2A CN112038461B (zh) | 2020-07-17 | 2020-07-17 | 发光二极管外延片、芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112038461A CN112038461A (zh) | 2020-12-04 |
| CN112038461B true CN112038461B (zh) | 2021-11-05 |
Family
ID=73579268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010693608.2A Active CN112038461B (zh) | 2020-07-17 | 2020-07-17 | 发光二极管外延片、芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038461B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112995865A (zh) * | 2021-02-23 | 2021-06-18 | 荣成歌尔微电子有限公司 | Mems芯片及其加工方法、及mems麦克风 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1378949A4 (en) * | 2001-03-21 | 2006-03-22 | Mitsubishi Cable Ind Ltd | LIGHT-EMITTING SEMICONDUCTOR ELEMENT |
| CN1862843A (zh) * | 2005-05-11 | 2006-11-15 | 厦门大学 | 氮化镓基蓝光发光二极管 |
| CN101764185A (zh) * | 2008-12-24 | 2010-06-30 | 斯坦雷电气株式会社 | 半导体器件以及半导体器件制造方法 |
| CN101937960A (zh) * | 2010-08-20 | 2011-01-05 | 厦门市三安光电科技有限公司 | 一种垂直结构AlGaInP发光二极管及其制造方法 |
| CN102185067A (zh) * | 2011-05-06 | 2011-09-14 | 西安神光安瑞光电科技有限公司 | 发光二极管及其制备方法 |
| CN102222745A (zh) * | 2011-06-23 | 2011-10-19 | 映瑞光电科技(上海)有限公司 | 发光二极管及其制造方法 |
| CN106449920A (zh) * | 2016-10-19 | 2017-02-22 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制造方法 |
| CN107887480A (zh) * | 2017-09-27 | 2018-04-06 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片的制备方法及发光二极管外延片 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060081858A1 (en) * | 2004-10-14 | 2006-04-20 | Chung-Hsiang Lin | Light emitting device with omnidirectional reflectors |
| KR101020961B1 (ko) * | 2008-05-02 | 2011-03-09 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100986407B1 (ko) * | 2009-10-22 | 2010-10-08 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| KR102289345B1 (ko) * | 2014-02-06 | 2021-08-13 | 루미리즈 홀딩 비.브이. | 구조화된 기판을 갖는 발광 다이오드 |
| CN110752275A (zh) * | 2019-11-15 | 2020-02-04 | 芜湖德豪润达光电科技有限公司 | 发光二极管芯片以及其制备方法 |
-
2020
- 2020-07-17 CN CN202010693608.2A patent/CN112038461B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1378949A4 (en) * | 2001-03-21 | 2006-03-22 | Mitsubishi Cable Ind Ltd | LIGHT-EMITTING SEMICONDUCTOR ELEMENT |
| CN1862843A (zh) * | 2005-05-11 | 2006-11-15 | 厦门大学 | 氮化镓基蓝光发光二极管 |
| CN101764185A (zh) * | 2008-12-24 | 2010-06-30 | 斯坦雷电气株式会社 | 半导体器件以及半导体器件制造方法 |
| CN101937960A (zh) * | 2010-08-20 | 2011-01-05 | 厦门市三安光电科技有限公司 | 一种垂直结构AlGaInP发光二极管及其制造方法 |
| CN102185067A (zh) * | 2011-05-06 | 2011-09-14 | 西安神光安瑞光电科技有限公司 | 发光二极管及其制备方法 |
| CN102222745A (zh) * | 2011-06-23 | 2011-10-19 | 映瑞光电科技(上海)有限公司 | 发光二极管及其制造方法 |
| CN106449920A (zh) * | 2016-10-19 | 2017-02-22 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制造方法 |
| CN107887480A (zh) * | 2017-09-27 | 2018-04-06 | 华灿光电（浙江）有限公司 | 一种发光二极管外延片的制备方法及发光二极管外延片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112038461A (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109786529B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN109509817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109360871B (zh) | 一种图形化衬底、发光二极管外延片及其制备方法 | |
| CN109830580A (zh) | 氮化镓基发光二极管外延片及其制造方法 | |
| CN109346576B (zh) | 一种发光二极管外延片及其制备方法 | |
| US9136434B2 (en) | Submicro-facet light-emitting device and method for fabricating the same | |
| WO2017076116A1 (zh) | 一种led外延结构及制作方法 | |
| CN112397621B (zh) | 紫外发光二极管的外延片及其制备方法 | |
| CN115472718A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109888068B (zh) | 近紫外发光二极管外延片及其制备方法 | |
| CN109860358A (zh) | 一种氮化镓基发光二极管外延片及其制备方法 | |
| CN109192831A (zh) | 一种氮化镓基发光二极管外延片及其制备方法 | |
| CN109786530A (zh) | 一种GaN基发光二极管外延片及其制备方法 | |
| CN109473514A (zh) | 一种氮化镓基发光二极管外延片及其制造方法 | |
| CN112038461B (zh) | 发光二极管外延片、芯片及其制备方法 | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109346568B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109103312B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN109273571A (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN109192829A (zh) | 一种氮化镓基发光二极管外延片及其生长方法 | |
| CN109473511B (zh) | 一种氮化镓基发光二极管外延片及其生长方法 | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109768136A (zh) | 一种发光二极管外延片及其生长方法 | |
| US11201263B2 (en) | Surface roughening method for light emitting device and light emitting device | |
| CN109638128B (zh) | 一种发光二极管外延片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |