TWI375258B - - Google Patents

Download PDF

Info

Publication number
TWI375258B
TWI375258B TW97151451A TW97151451A TWI375258B TW I375258 B TWI375258 B TW I375258B TW 97151451 A TW97151451 A TW 97151451A TW 97151451 A TW97151451 A TW 97151451A TW I375258 B TWI375258 B TW I375258B
Authority
TW
Taiwan
Prior art keywords
film
substrate
epitaxial
sacrificial film
sacrificial
Prior art date
Application number
TW97151451A
Other languages
English (en)
Other versions
TW201025421A (en
Original Assignee
Univ Nat Chunghsing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Chunghsing filed Critical Univ Nat Chunghsing
Priority to TW97151451A priority Critical patent/TW201025421A/zh
Publication of TW201025421A publication Critical patent/TW201025421A/zh
Application granted granted Critical
Publication of TWI375258B publication Critical patent/TWI375258B/zh

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

1375258 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種光電元件的製造方法,特別a产 一種蠢晶用基板的製造方法。 【先前技術】 在蟲晶製料光二極體時,豸常使用晶格常數較為匹 配且價格較合理的藍寶石作為磊晶用基材。但因藍寶石散 熱能力不佳且不導電的特性,將使得發光二極體元件 用上有諸多限制。 /為了改善元件效能,一般在遙晶完成一半導體遙晶膜 .後會將藍寶石H移除或置換為散熱基板。以下將敛述一 種利用濕式姓刻-夾置於藍寶石基材與該半導體蟲晶膜間 的犧牲膜,來移除藍寶石基材的方式。 例如在美國專利US2008/0038857A1所揭露的製法即是 ㈣濕式蝕刻犧牲膜以移除藍寶石基材。但由於該犧牲膜 是呈緻密膜層態樣夾置於藍寳石基材與該半導體蟲晶膜間 ’造成該犧牲媒與外界動彳劑接觸面積甚小,僅有最外圍 的周圍面積’使得姓刻速率極為緩慢,在敍刻步驟中 過多工時。 、 為了增加改善蝕刻逮率,美國專利US5〇7323〇所揭露 的式是增加該犧牲膜與該姓刻劑的接觸面積。是自該半 導磊阳膜向下形成複數穿達該犧牲膜的蝕刻孔洞,該等 』孔洞用於後續敍刻時,钱刻劑得以經由該等钱刻孔洞 通入該犧牲膜,減少工時成本。 3 1375258 但前揭專利在孔洞與孔洞間的犧牲獏仍是緻密膜層態 樣’使得姓刻劑在此等區域仍受到該犧牲膜自身態樣的影 響,而無法有效地加快钱刻速度。 由上述可知’該犧牲膜有助於移除藍寶石基材,但前 揭專利的犧牲膜的緻密型態皆有不利蝕刻劑有效進入的缺 點。為此,一種適用於發光二極體元件製作,且易於快速 移除的犧牲膜態樣,-直是業界與學界所關注的研發重點 【發明内容】 因此,本發明之目的,即在提供—種可以提高姓刻犧 牲膜速率的磊晶用基板的製造方法。 於是,本發明磊晶用基板的製造方法是包含以下步驟 0 首先,製備一蟲晶用的基材β 接者,自該基材利用沉積法形成一圖樣化的犧牲膜。 該犧牲膜包括複數第一通道及複數由該等第一通道界定的 膜區’該等膜區分別是由一奈米材料所構成,且具有複數 形成於該奈米材料中且平均寬度小於該等第—通道並互相 連通的第二通道。 最後,自該犧牲膜蠢晶成長一第一半導體蟲晶膜,且 該犧牲膜對該第一半嶋晶膜的蝕刻選擇比是大於 本發明之功效在於利用沉積法形成圖樣化犧牲膜,藉 由該等第-通道及由該奈米材料構成的該等第二通道,增 加該犧牲膜與濕絲刻劑反應面積,使得該犧牲膜得以快 4 1375258 速被蝕刻移除。 【實施方式】 有關本發明之前述及其他技術内容、特點與功效,在 乂下配&參考圖式之三個較佳實施例的詳細說明中,將可 清楚的呈現。 在本發明被詳細描述之前,要注意的是,在以下的說 明内容中’類似的元件是以相同的編號來表示。 本發明磊晶用基板的製造方法的一較佳實施例包含以 下步驟。 參閱圖卜首先’製備一磊晶用且呈六方晶系的單晶基 材1。 接著,先自該基材1形成一圖樣化的誘發膜2,自該誘 發膜2利用有機金屬化學氣相沉積法(m〇(:vd, organic Chemical Vapor Deposition),形成-呈六方晶系且 圖樣化的犧牲膜3。 在本較佳實施例中,該誘發膜2為金屬材質製成,且 厚度在lnm〜30nm間。 參閱圖2與圖3 ’值得-提的是,該犧牲膜3也可為先 自該基材1利用有機金屬化學氣相沉積法形成尚未圖樣化 的犧牲媒3 ’再利用微電子製程透過阻4將該犧牲膜3 圖樣化,或是直接利用雷射製程將該犧牲膜3圖樣化(如 附件2所示)。 該犧牲膜3包括複數第一通道31及複數由該等第一通 道31界定的膜區32,該等膜區32分別是由—奈米材料 5 1375258 斤構成,且具有複數形成於該奈米材料321中且平均缝 隙寬度小於該等第一通道31並互相連通的第二通道^ 參閱圖4,在本較佳實施例中,該等第一通道31是互 相連通,且寬度是介於Ιμπι〜ΙΟμηι間,高度是介於 〇·5μπι〜5μηι 間。 田該等第一通道31寬度小於i μπι時將降低蝕刻劑流 動速率進而影響敍刻速率,相反地,若寬度大於1〇叫則 該第半導體磊晶膜5會無法有效地形成二維結構的膜層 態樣。 1… 、 右3亥等第一通道31高度小於〇·5μπι會造成該等第一通 I 被該第半導體磊晶膜5填滿,而無法讓姓刻劑通過 ,反之’若該等第-通道31的高度大於5叫會造成用料 成本的提升。蠢晶成長該第-半導體蠢晶m 5錢刻製程 將於下依序詳述。 參閱圖5’值得一提的是,該等第一通道31也可為互 不連通態樣’同樣可以達到讓蝕刻劑快速滲入晶圓的功效 〇 參閱圖6,該等第-通道31除了直線形狀外,也可為 曲線形狀。值得一提的是,該等第一通道31也可為鋸齒形 狀、螺旋形狀、樹枝形狀(圖皆未示)",惟此等圖案 變化為本領域中具㈣通知識並了解本發明概念者可輕易 改變’故不再賛述。 是選自複數相 針(needle )、 該犧牲膜.3每一膜區32的奈米材料321 鄰設置且為一維結構的奈米柱(rod )、奈米 6 奈米管(tube),如附件一所示。在本較佳實施例中,該奈 米材料321的直徑是介於5nm〜5〇〇nm間,而該等第二通道 322的平均缝隙寬度是介於5nm〜5〇〇nm間。 .若該奈米材料321的直徑小於5 nm,將造成後續成長 該第一半導體磊晶膜5時,該第一半導體磊晶膜5無法有 效附著於該犧牲膜3上,反之,若該奈米材料32ι的直徑 大於500 rnn,則會造成該等第二通道322變窄且數量減少 ,因而對蝕刻劑的滲入有不良影響。該等第二通道M2的 平均縫隙寬度小於該等第一通道31,且該等第二通道322 彼此互相連通,有利於後續蝕刻劑的滲入。 nm則會影響 該等第二通道322平均縫隙寬度若小於 蝕刻劑透過的速率,反之,若平均縫隙寬度大於5〇〇nm則 會使得後續蟲晶該第-半導體蟲晶膜5時,無法有效地形 成二維結構的膜層態樣。 參閱圖7,接續地,自該等膜區32磊晶成長一第一半 導體磊晶膜5,且該第一光電半導體材料層不填於該等第一 通道31中。 在遙晶形成該第-半導體蟲晶膜5時,藉由該等膜區 32、第一通道31形成的毫米結構,及該奈米材料η、第 二通道322形成的微小圖案奈米結構,加上側向磊晶( ELOG,Epitaxial Lateral 0vergr〇wth)的條件,能夠有效減 少貫穿式差排密度,即可視為圖案化均有助於側向蟲晶。 其中,當該等第-通道31的寬度大於1〇_,或是該 等第二通道322❾寬度大於5〇〇nm時,會無法有效地側向 羞晶成二維結構的該第一半 θ 干V镀站日日膜5。且當該等膜區 .又]、於0.5μηΐ會無側向磊晶以降低差排缺陷的效果 進—步說明的是,在側向蟲晶形成該第 膜;時—,、除了由該犧牲膜3頂面蟲晶成長之外,或許會在 。亥等第-通道31中留下些許蟲晶材料,但所殘留的材料並 不阻塞該等第一通道31,並不影響該等第-通道31用於提 昇該犧牲_ 3㈣速率的功效,故在本第—較佳實施例中 ’仍視為該第—半導體蠢晶膜5是不填滿阻塞該等第一通 道31。(圖皆未示) 參閱圖8,而後,自該第一半導體磊晶膜5上,磊晶成 長八有ΡΝ 面的第一半導體蟲晶膜6,即該第二半導體 磊晶膜6具有Ν型氮化鎵61(]^_(}^)、多重量子井62 ( MQW )與ρ型氮化鎵63 ( p_GaN ),此項製程為本技術領域 中具有普通知識的技術人員所熟悉,故在此不再對此多做 贅述。 參閱圖-9,接著,在該第二半導體磊晶膜6上形成一第 一基板。
在本較佳實施例中’該第一基板為散熱基板7,是先沉 積一導電薄膜8於該第二半導體磊晶膜6P-GaN上,該導電 薄膜8為例如鎳金(Ni/Au)、氧化銦錫(ITO)等材料,並 放於500eC〜600°C的氮氣内約10分鐘,完成高溫退火以形 成歐姆接觸。接著沉積該第一基板,該第一基板為例如 Ιμπι厚的Au、50nm厚的Cr與石夕基板,並在350。(: ~450°C ®及冋壓下貼合於該導 面金屬薄膜(圖皆 、8上,其申,可加入一鏡 相關領域中具並诵 於該導電薄膜8上。前述製程為 參閱圖:,在的技術人員所熟知,故不再詳述。 膜3,以龄u A成上述製程後’利用濕絲刻該犧牲 直中將该基材!與該第—半導體蟲晶膜5分離。 〃中,該犧牲膜3對該第一 擇比是大於W,更㈣第+導體蠢晶膜5的蝕刻選 m ς 更佳地,該犧牲骐3對該第一半 膜5的蝕刻選擇比是大於5〇。 #丰導一 科為牲膜2材料為氧化鋅,該半導體蟲晶膜3的材 牲^化録,當在室溫下選用HF作為敍刻劑時,對於該犧 列以的姓刻率為1Wmin,而對該半導體蟲晶膜3的钱 :、率為當在室溫下選用⑽作為姓刻劑時 曰對於該犧牲膜2的㈣率為55_/偷,而對該半導體蟲 日日膜3的餘刻速率為1 〇-5gm/min以下。. 在银刻該犧牲膜3以移除該基材i時,是採用濕式敍 刻該犧牲膜3,酸性蝕刻劑藉由該等第一通道31得以快速 遍佈整片晶圓,並且在該等第二通道322的辅助下,增加 姓刻面積以加快蝕刻該奈米材料32丨的速率。 其中,酸性蝕刻劑是選用HF (適用溫度為室溫〜7〇。〇 、H24S04 (室溫〜200°C )、H3P04 (室溫〜20〇t )、HC1 (室 溫〜200t )、BOE (室溫〜70t ),及其稀釋液或混合液。且 在本較佳實施例中,濕式蝕刻包含了蒸氣蝕刻。 參閱圖11,最後,藉由微電子製程即完成垂直式導通 的發光二極體。 丄J/ 值得-提的是’在移除該犧牲膜3後該奈来材料切 ^該第—半導體蟲晶膜5上留下-粗糖表面51,而該粗韓 1將有助於發光二極體表面的出光效率,以增加外部 的量子效益。 、又,在钱刻該犧牲膜3後所分離出的該基材i可以重 複使用,即用於進行另—次發光二極體製帛’節省用料成 本。 進一步說明的是,每-膜區32面積與單—發光二極體 面積間,無特別的限;t關係,即當每—膜區%的面積較大 時’亦無影響於後續發光二極體的微電子製程。當每一膜 :32的面積較大時,該等第一通道31的數目變少,能夠 ί5省圖樣化該犧牲膜3的雷射製程在不影響钱刻該犧牲 膜3速率的條件下能縮減施做工時。 少閱圖12,本發明磊晶用基板的製造方法的第二較佳 實施例與5玄第-較佳實施例的實施步驟大致相同,不同之 處在於„玄第一較佳實施例中,在形成該第二半導體磊晶膜6 後,接續地藉由微電子製程完成水平式導通的發光二極體 〇 而該第一基板是一貼合於該第二半導體磊晶膜6的暫 時基板9,當該第一基板貼合於該第二半導體磊晶膜6後, 再進行蝕刻該犧牲膜3以移除該基材丨,並形成一散熱基板 7於該第一半導體磊晶膜5上。 參閱圖13’本發明磊晶用基板的製造方法的第三較佳 實施例與該第一較佳實施例的實施步驟大致相同,不同之 10 處在於該第三較佳實施例中,該第—半導體蠢晶膜5是填 於該尊第一通道31中。 即’該第一+導體蟲晶膜5是自裸露於該等第一通道 31的基材1及該等膜區32磊晶成長。 參閱圖13、圖14與圖15 ’該第_半導體磊晶膜5填 入的樣式可略分為三種:完全填滿、部分填人、部分填入 且不相連。 …參閱圖15,進一步說明的是,當側向磊晶形成該第一 =體蟲晶膜5時’將會部分填人該等第—通道Η,留下 許多磊晶材料且所殘留的材料將阻塞該等第一通道31,勢 必影響該等第—通道31提昇㈣速率的功效,因此在本第 較it貫%例户,視為該第一半導體磊晶膜5是阻塞於該 等第一通道31中。 參閱圖16’首先,將該等第一通道31中貼近該基材ι 的第-半導體以膜5,利用雷射汽化並產生氮氣,形成複 數分別位於該第一半導體磊晶膜5與該基材1間,且位於 該等第一通道3 1中的間隙3 3。 其中所使用的雷射為使用氪氟(Krypt〇n_Flu〇ride,KrF )的準分子雷射(Excimer Laser),波長為248nm,能量為 500 1500 mJ/cm。除此之外,也可利用波長193nm的ΑΓρ 308nm 的 XeCl、351nm 的 XeF、222nm 的 KrCl、282nm 的XeBr,或是利用Nd : YAG固體雷射的三倍頻355nm ' 四倍頻266nm,皆可達到相同功效。 在本較佳實施例中,該等第一通道3 1的寬度是介於 1375258 Ιμιη〜50μιη間’南度是介於〇.5μπι〜3μπι間。 當該等第一通道31的寬度大於50 μιη時,則該第一半 導體磊晶膜5無法有效地形成二維結構的膜層態樣。 §該等第一通道31的南度小於〇·5 μηι時,會讓該等第 一通道31太快被該第一半導體磊晶膜5填滿,而無法展現 橫向磊晶減少差排密度的優點。 5玄等間隙33的高度是介於〇.5 gm〜3 μπι間,若高产小 於0.5 μπι會造成蝕刻劑無法通過,反之,若該等間隙3^高 度大於3 μη無明顯助於蝕刻速率,卻會造成用料成本的2 升。 參閱圖17,本發明蟲晶用基板的第四較佳實施例與該 第-較佳實施例大致_,不同之處在於該第四較佳實施 例中,該犧牲膜3更包括複數分別形成於料膜區Μ 第一半導Μ晶膜5_平坦部34,由於該科坦部34、呈/ 現平坦敏密膜層態樣,相較於奈米結構的該等商Μ,处 使得該第—半導縣㈣5產晶成長時㈣較佳的爲晶Γ <具體實驗例> 料奈米材料211利用化學氣相沉積法成長為奈米柱時 程壞境參數為壓力1G TQ1T、溫度為4坑、 min,通入氣體與流量分別為 马60 _的〇2。 吻的DEZn與咖 ,為兩階段成長方 ,通入氣體與流量 若欲將該奈米材料211成長為奈米針 式,首先是10 Torr、溫度450°C、5 12 1375258 分別為:10 seem的DEZn與200 seem的〇2 ;接下來是溫 度650°C、60 min,通入氣體與流量分別為:60 seem的 DEZn 與 600 seem 的 〇2。
另外,若欲將該奈米材料211成長為奈米管,為三階段 成長方式,首先是10 Torr、溫度450°C、15 min,通入氣體 與流量分別為:5 seem的DEZn與200 seem的〇2 ;接下來 是溫度650°C、30 min,通入氣體與流量分別為:30 seem 的 DEZn 與 600 seem 的 〇2 ;最後是溫度 450°C、90 min, 通入氣體與流量分別為:30 seem的DEZn與600 seem的 〇2。 • ' ·- . 利用化學氣相沉積法成長材料為氮化鎵的半導體磊晶 膜3時,製程溫度為1040°C,通入氣體與流量分別為:300 slm 的 NH3、10 slm 的 N2 與 65 seem 的 TMGa。
當晶圓大小為2吋,該等膜區21的大小為1x1醒2的 正方形圖案,該犧牲膜2的厚度為Ιμιη,使用鹽酸作為蝕 刻劑時,#刻時間約為150 min,而速率約為3.3μηι/πιίη。 在相同厚度時,當該等膜區21的面積縮小為0.3x0.3 mm 2的 正方形圖案,钱刻時間約為6 min,而速率約為6μιη/ιηίη。 由這兩組數據可得知,當該等膜區21的面積越小,即增加 第一通道31的數量時,能夠有效提昇移除速率。 綜上所述,無論是製造垂直或水平式導通的發光二極 體,在將該基材1移除時,蝕刻劑皆能藉由該圖樣化犧牲 膜3的該等第一通道3 1快速地遍佈晶圓,並藉著由該奈米 材料321形成的該等第二通道322增加蝕刻劑反應面積, 13 1375258 有效加速移除該基材1的速率,進而使整個發光二極體製 程更加省時,故確實能達成本發明之目的。 惟以上所述者,僅為本發明之較佳實施例而已,當不 能以此限定本發明實施之範圍,即大凡依本發明申請專利 範圍及發明說明内容所作之簡單的等效變化與修飾,皆仍 屬本發明專利涵蓋之範圍内。 【圖式簡單說明】 圖1是一流程示意圖,說明本發明磊晶用基板的製造 方法的一第一較佳實施例; 圖2是一類似於圖i的流程圖,說明該第一較佳實施 例的一圖樣化犧牲膜的製造方法; 圖3是一類似於圖丨的流程圖,說明該第一較佳實施 例的該犧牲膜的另一種製造方法; 圖4是一頂視示意圖,說明該第一較佳實施例的該犧 牲膜的複數第一通道彼此連通; 圖5是一類似於圖4的視圖,說明該第一較佳實施例 的該犧牲膜的該等第一通道互不連通; 圖6是一類似於圖4的視圖,說明本較佳實施例的該 等第一通道呈曲線彎曲; 圖7疋一側視示意圖,說明該第一較佳實施例的蟲晶 用基板; 圖8是一類似於圖7的視圖,說明該第一較佳實施例 用於成長一第二半導體磊晶膜; 圖9是一類似於圖7的視圖,說明該第一較佳實施例 14 1375258 貼合一散熱基板; 圖10是一類似於圖1的流程圖’說明該第一較佳實施 例的一基材的移除方法; 圖11是一類似於圖7的視圖’說明該第一較佳實施例 用於製造垂直式導通的發光二極體; 圖12是一類似於圖1的流程圖’說明本發明磊晶用基 板的製造方法的一第二較佳實施例用於製造水平式導通的 發光二極體; • 圖13是—類似於圖7的視圖,說明本發明蟲晶用基板 的製造方法的一第三較佳實施例; 圖14是一類似於圖7的視圖,說明該第三較佳實施例 的該等第一通道被一第一半導體磊晶膜部分填滿; 圖15是一類似於圖7的視圖,說明該第三較佳實施例 的該第一半導體磊晶膜部分填入該等第一通道且不相連; - 圖16是一類似於圖7的視圖,說明該第三較佳實施例 • 利用雷射汽化該第-半導體磊晶膜以形成複數間隙;及 、圖Π是一側視示意圖,說明本發明磊晶用基板的製造 方法的一第四較佳實施例。 附件一:說明本發明的一奈米材料的奈米柱、奈米針 及奈米管三種態樣。 附件二:說明本發明中的該犧牲層藉由雷射汽化。 15 1375258 【主要元件符號說明】 1…… •…基材 51 •.… 粗表面 2…… •…誘發膜 6…… .....第*一半^體>&6日曰 3…… •…犧牲膜 膜 31 ·· •…第一通道 61… …·· N型氮化鎵 32••… ..膜£ 62•… ••…多重量子井 321… …·奈米材料 63… •…P型氮化鎵 322… •…第二通道 7…… •…散熱基板 33… •…間隙 8…… •…·導電薄膜 34…… …·平坦部 9…… ••…暫時基板 4 ....... •…光阻 5 ....... 弟 半導體日日 膜 16

Claims (1)

1375258 第。97丨⑽號專利申請案補充修正之說明書替換頁
七、申請專利範圍: 修正日期:丨。1年8月 h -種磊晶用基板的製造方法,包含以下步驟: (a)襄備一羞晶用的基材; ⑴自該基材形成-圖樣化的犧牲膜,該犧牲膜包 =數第-通道及複數由該等第—通道界定的膜區,該 通道的寬度是介於1μιη〜50_間,該等膜區分別 疋由-奈米材料所構成’具有複數形成於該奈米材料令 ’且縫隙寬度是介於5nm〜500nm間並互相連通的第二通 道;及 (e)自該犧牲膜蟲晶成長—第—半導體蟲晶膜,該 犧牲膜對該第-半導體磊晶膜的蝕刻選擇比是大於1〇。 2. 依據中μ專利範圍第丨項所述的蟲晶用基板的製造方法 其中該步驟(b)是先自該基材形成一圖樣化誘發膜 再自》亥誘發膜利用沉積法形成該犧牲膜。 3. 依據中請專利範圍第1項所述的i晶用基板的製造方法 ,其中’該步驟(b)是先自該基材利用沉積法形成尚未 圖樣化的犧牲膜’再利用微電子製程將該犧牲膜圖樣化 4·依據中請料範圍第丨項所述㈣晶絲板的製造方法 其中該步驟(b)是先自該基材利用沉積法形成尚未 圖樣化的犧牲瞑’再利用雷射製程將該犧牲膜圖樣化。 5. 依據f請專利範圍第丨項所述的遙晶用基板的製造方法 ’其中,該步驟(b)的該等第一通道互相連通。 6. 依據中請專利範圍第丨項所述的蟲晶用基板的製造方法 17 1375258 第 09715145 — “ —
,其中,該步驟(b) 〇.5μιη〜5μιη 間。 7. 依據申請專利範圍第1項所述的磊晶用基板的製造方法 ’其中’該步驟(b)的該犧牲膜每一膜區的奈米材料是 選自奈米柱 '奈米針、奈米管,或此等之一組合。 8. 依據申請專利範圍第8項所述的磊晶用基板的製造方法 ’其中’該步驟(b)的該奈米材料的直徑是介於 5nm〜500nm 間。 9. 依據申請專利範圍第丨項所述的磊晶用基板的製造方法 ,其中,該步驟(e)中該第一半導體磊晶膜是自裸露於 該等第一通道的基材及該等膜區磊晶成長,且填於該等 第一通道。 10·依據申請專利範圍第u項所述的磊晶用基板的製造方法 ,更包含一該步驟(d),利用雷射氣化該第一半導體磊 晶膜以形成複數位於該等第一通道的間隙,且該等間隙 夾置於該第一半導體磊晶膜與該基材間。 η·依據申請專利範圍第1項所述的磊晶用基板的製造方法 ’其中,該步驟(C)中該第一半導體磊晶膜是自該等臈 區橫向磊晶成長,且不填於該等第一通道。 依據申請專利範圍第1 ’其中,該步驟(b) 於該等膜區與該第一4 坦部為緻密膜層態樣。 1項所述的磊晶用基板的製造方法 中’該犧牲膜更包括複數分別形成 半導體磊晶膜間的平坦部,該等平 18
TW97151451A 2008-12-30 2008-12-30 Method of manufacturing epitaxial substrate TW201025421A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97151451A TW201025421A (en) 2008-12-30 2008-12-30 Method of manufacturing epitaxial substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97151451A TW201025421A (en) 2008-12-30 2008-12-30 Method of manufacturing epitaxial substrate

Publications (2)

Publication Number Publication Date
TW201025421A TW201025421A (en) 2010-07-01
TWI375258B true TWI375258B (zh) 2012-10-21

Family

ID=44852617

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97151451A TW201025421A (en) 2008-12-30 2008-12-30 Method of manufacturing epitaxial substrate

Country Status (1)

Country Link
TW (1) TW201025421A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154034B1 (en) * 2010-11-23 2012-04-10 Invenlux Limited Method for fabricating vertical light emitting devices and substrate assembly for the same
CN102723408B (zh) * 2011-03-29 2015-04-15 清华大学 半导体外延结构的制备方法
US9024310B2 (en) 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
US8409965B2 (en) * 2011-04-26 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for LED with nano-patterned substrate
TWI462153B (zh) * 2012-05-21 2014-11-21 Nat Univ Chung Hsing Separation method of epitaxial substrate

Also Published As

Publication number Publication date
TW201025421A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI304227B (en) Nitride semiconductor device and manufacturing method thereof
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
KR101300069B1 (ko) 질화물 반도체층을 포함하는 구조체, 질화물 반도체층을 포함하는 복합 기판, 및 이것들의 제조 방법
TW201118946A (en) Method for manufacturing free-standing substrate and free-standing light-emitting device
TWI375258B (zh)
TW200945416A (en) Method of fabricating photoelectric device of III-nitride based semiconductor and structure thereof
TW201234645A (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
TW201230383A (en) Template, method for manufacturing the template, and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
TWI316772B (en) Group iii nitride semiconductor light-emitting device
TW201244151A (en) Light-emitting diode
TW200947747A (en) Manufacturing method of semiconductor device
US8896100B2 (en) III nitride structure and method for manufacturing III nitride semiconductor fine columnar crystal
TW201244172A (en) Light-emitting diode
TW201133932A (en) III-V light emitting device including a light extracting structure
TW201123525A (en) Method of forming light emitting diode
TWI384535B (zh) Epitaxial substrate
TWI378556B (zh)
US20070224784A1 (en) Semiconductor material having an epitaxial layer formed thereon and methods of making same
TW201003981A (en) Substrate structure and method of removing the substrate structure
TW201227803A (en) Epitaxial structure with etch stop layer and manufacturing method thereof
TW201244159A (en) Light-emitting diode
TWI375983B (en) Nitride semiconductor substrate and method for forming the same
KR101259999B1 (ko) 반도체 기판 및 그 제조방법
TW201029062A (en) Manufacturing method of epitaxial wafer with low surface defect density
JP5803708B2 (ja) 半導体発光素子の製造方法