KR20090101075A - 나노구조 템플릿을 사용한 단결정 반도체 물질의 제조 - Google Patents

나노구조 템플릿을 사용한 단결정 반도체 물질의 제조 Download PDF

Info

Publication number
KR20090101075A
KR20090101075A KR1020087028018A KR20087028018A KR20090101075A KR 20090101075 A KR20090101075 A KR 20090101075A KR 1020087028018 A KR1020087028018 A KR 1020087028018A KR 20087028018 A KR20087028018 A KR 20087028018A KR 20090101075 A KR20090101075 A KR 20090101075A
Authority
KR
South Korea
Prior art keywords
gan
semiconductor material
single crystal
template
growth
Prior art date
Application number
KR1020087028018A
Other languages
English (en)
Other versions
KR101562064B1 (ko
Inventor
왕낭 왕
Original Assignee
나노간 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나노간 리미티드 filed Critical 나노간 리미티드
Publication of KR20090101075A publication Critical patent/KR20090101075A/ko
Application granted granted Critical
Publication of KR101562064B1 publication Critical patent/KR101562064B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

단결정 반도체 물질 제조방법: 템플릿 물질을 제공하는 단계; 상기 템플릿 물질의 상부에 마스크를 제조하는 단계; 상기 마스크를 사용하여 상기 템플릿 물질에 다수의 나노구조체를 형성하는 단계; 및 상기 나노구조체 위에 단결정 반도체 물질을 성장시키는 단계를 포함한다.
단결정 반도체 물질, 템플릿, 나노구조체

Description

나노구조 템플릿을 사용한 단결정 반도체 물질의 제조{Production of single-crytal semiconductor material using a nanostructure template}
본 발명은 단결정 반도체 물질의 제조방법, 반도체 나노구조체 생성 방법 및 그 방법으로 제조된 물질에 관한 것이다.
광대역 GaN(Wide band-gap GaN) 및 관련 물질들은 다양한 장치에 사용되는 가장 인기있는 화합물 반도체중 하나이다. 이들은 가시광선에서 자외선까지 그리고 높은 온도/높은 전력 장치 분야에서 광범위하게 넓은 스펙트럼 범위에서 작동하는 광전자(optoelectronic) 및 마이크로전자(microelectronic) 장치에 사용된다. 다른 광대역 반도체에 비하여 질화물 반도체의 큰 장점은 광학 및 마이크로전자 장치에 사용될 때 높은 온도 및 높은 전력에서의 품질저하 경향이 낮다는 것이다. 한편, 낮은차수 양자구속(low-dimensional quantum confinement) 효과(예를 들어 양자선(quantum wires) 및 양자점(quantum dots)에서)가 광학장치 성능을 개선하는데 가장 우수한 기술중의 하나가 될 것으로 기대된다. III-V 질화물의 다양한 낮은 차수 구조체를 제조하는 것은 에칭, 재성장, 선택 영역에서의 과성장, 경사진 기판(tilted substrate)에서의 성장, 자기조직화 과정(self-organization process)등과 같은 방법을 사용하여 이루어져왔다.
지난 몇년간 기술진보에도 불구하고 GaN 장치에서의 추가 진보를 방해하는 주된 장애물중 하나는 고품질이면서 상업적으로 이용할 수 있도록 하는 낮은 단가의 독립 GaN 기판(free-standing GaN substrate)의 부족이다. 사파이어 및 SiC와 같은 이종 기판들이 질화물계 장치에 통상 사용된다. 침착 필름 및 기판(결정 성장: heteroepitaxy) 사이의 열 팽창 계수의 큰 차이 및 격자 어긋남(lattice mismatch)의 결과로서, 바람직하지 못한 잔류 변형률(residual strain)에 의해 생성된, 매우 높은 밀도(109 내지 1010 cm-2)의 실모양의 전위결함(threading dislocation) 및 심각한 웨이퍼 벤딩(wafer bending)/크래킹이 성장된 질화물층에 생성된다. 이들 인자들은 질화물계 광전자 및 마이크로전자 장치의 성능 및 수명에 매우 중요한 영향을 미친다.
에피택셜 측면 과성장 기술[Epitaxial lateral overgrowth technique: ELOG 및 그의 변형: facet initiated epitaxial lateral overgrowth(FIELO) 및 Pendeo (from the Latin to hang or be suspended)]은 물질에서 큰 분율의 실모양의 전위결함 및 벤딩을 줄이기 위해 가장 넓게 사용되는 접근방법이다. 초기 성장 GaN 필름(initially-grown GaN film)에 침착된 측면 과성장 산화물(또는 금속) 스트라이프는 전위결함 밀도가 약 2배 감소하여, 107 cm-2로 감소하는 것을 나타내었다. 그러나 낮은 결함-밀도 물질은 단지 합체 전면(coalescence front)에 위치한 윙영역(wing regin)에서만 일어나며, 전체 웨이퍼 표면 지역의 약 1/5을 나타낼 뿐이다. 커다란 합체 전면 경사 및 인장응력(tensile stress) 둘 다 과성장 영역에 존 재한다.
낮은 결함-밀도 독립 GaN은 광전자 및 마이크로전자 장치용으로 필요한 명세를 얻기위해 선택되는 최근 물질중 하나이다. 벌크(용융 또는 승화) 및 수소화물기상증착(hydride vapour phase epitaxy: HVPE)이 독립적이고 낮은 결함-밀도 GaN을 성장시키는 2개의 주된 기술이다. ~15kbar 이상의 매우 높은 압력에서 작동하는 벌크 GaN 성장 기술은 낮은 전위결함 밀도(<107 cm-2) 물질을 성장시키는 데 성공적이었다. 불행히도 이러한 기술은 성장율이 낮고 기판 직경이 작아 제조 단가를 고가로 만들어 상업적 제조로는 경제적이지 못하다. 30mW 출력 수준에서 CW-작동하에서 15,000 시간의 기록적인 질화물 레이터 수명이, HVPE 성장 기판을 사용한 니키아 케미컬 인크(Nichia Chemicals Inc.)에 의해 증명되었다. HVPE는 낮은 결함-밀도 GaN 및 커다란 직경의 상업용 독립 GaN 기판을 제조하는데 이용할 수 있는 가장 우수한 기술중 하나라는 것이 분명하다.
HVPE는 몇가지 장점이 있는 가역적 평형-계 핫-월 과정(reversible equilibrium-based hot-wall process)이다: (1)약 100μm/hr의 높은 성장율 - 유기금속화학증착법(metalorganic chemical vapur deposition: MOCVD) 및 분자선 에피타시(molecular beam epitaxy: MBE) 방법보다 100배 이상 더 빠름; (2) 저렴한 운전 가격;(3) 혼합된 전위결함의 상호 소멸이 두꺼운 GaN에서의 결함 밀도를 낮춤. 그러나 HVPE 기술은 여전히 이종 기판 위에서 성장해야 하는 문제로 인하여 동일한 태생적 문제를 갖고 있다. 그러므로, 일반적으로 HVPE를 사용하는 두꺼운 GaN의 성 장은 두가지의 중요한 문제를 극복해야 한다: 첫째로, 이종 기판들 위의 초기 GaN 두꺼운 필름의 벤딩 및 크래킹을 감소시키고, 둘째로 GaN의 결함 밀도를 최소화하는 것이다. 이종 기판을 사용하는 것으로 인한 두꺼운 GaN 필름의 크래킹은 성장 및 냉각 조건에 달려있다. GaN에서 크래킹 현상이 나타나는 임계적 두께는, 사파이어 기판에서 HVPE 방법으로 직접적으로 종래방법에 따라 성장된 GaN의 전형적인 값인 10~15μm의 값이, 반응적 스퍼터링 질화알루미늄(reactively sputtered AIN) 완충층을 사용하거나, ZnO 완충층을 사용함으로써, 40-80μm-두꺼운 크랙 없는 층까지 개선되었다. 그러나 이러한 두께는 기판 분리 중 안전한 핸들링을 하기에는 충분하지 않다. 초기성장에서 더 두꺼운 GaN 필름에서의 크래킹을 감소시키기 위하여, ELOG, 패턴 기판상의 성장, 용융 Ga 계면층들의 재성장, GaN에 더 적합한 기판의 사용, 및 얇고 기계적으로 약한 사파이어 기판의 사용과 같은 다른 성장 기술이 또한 연구되어 왔다.
결함 밀도(주로 실모양의 전위결함) 및 응력(strain)을 감소시키기 위하여, 그리고 HVPE에 의해 성장된 두꺼운 GaN 필름의 표면 형태를 개선하기 위하여, 여러가지 기술들, 예를 들어 ELOG, 낮은 반응기 압력하에서의 성장 및 TiN 중간층(intermediate layer)의 성장, 또는 약한 Si, GaAs 및 다른 III-V 단결정 웨이퍼 상의 깊은 역 피라미드 에칭 피트(etch pits)등이 사용되어 왔다. 그러나 이러한 기술들을 사용하는 성장 공정들은 장황하고 시간 소모적이며 고가이다. 그러므로 제조된 GaN은 여전히 벤딩과 바람직하지 못한 잔류변형이라는 큰 단점이 있다.
GaN 물질 성장에 적당한 다양한 증착방법은 미국특허 제6,413,627호, 제 5,980,632호, 제6,673,149호, 제6,616,757호, 제4,574,093호, 제6,657,232호에 기술되어 있다. 그러한 방법과 관련된 다른 인쇄물은 다음과 같다:
1. Handbook of Crystal Growth, VoI 3, edited by D.T.J.Hurle, Elsevier Science 1994.
2. R. F. Davis et al,' Review of Pendeo-Epitaxial Growth and Characterization of Thin Films of GaN and AIGaN Alloys on 6H-SiC(OOOI ) and Si(11 1 ) Substrates.' MRS Internet J. Nitride Semicond. Res. 6, 14, 1 (2001 ).
3 M. Yoshiawa, A. Kikuchi, M. Mori, N. Fujita, and K. Kishino, ' Growth of self- organised GaN nanostructures on AI2O3 (0001 ) by RF-radical source molecular beam epitaxy.' Jpn. J. Appl. Phys., 36, L359 (1997).
4. K. Kusakabe, A. Kikuchi, and K. Kishino, Overgrowth of GaN layer on GaN nano-columns by RF-molecular beam epitaxy.' J. Crystl. Growth., 237-239, 988 (2002).
5. J. Su et al, 'Catalytic growth of group Ill-nitride nanowires and nanostructures by metalorganic chemical vapor deposition.' Appl. Phys.Lett., 86, 13105 (2005).
6. G. Kipshidze et al, 'Controlled growth of GaN nanowires by pulsed metalorganic chemical vapor deposition.' Appl. Phys.Lett., 86, 33104 (2005).
7. H. M. Kim et al, 'Growth and characterization of single-crystal GaN nanorods by hydride vapor phase epitaxy.' Appl. Phys. Lett., 81 , 2193 (2002).
8. CC. Mitchell et al., Mass transport in the epitaxial lateral overgrowth of gallium nitride.' J. Cryst. Growth., 222, 144 (2001 ).
9. K. Hiramatsu., Epitaxial lateral overgrowth techniques used in group III nitride epitaxy.' J. Phys: Condens, Matter., 13, 6961 (2001 ).
10. R. P. Strittmatter, 'Development of micro-electromechnical systems in GaN', PhD Thesis, California Institute of Technology, P.92 (2003).
본 발명의 목적은 적어도 부분적으로 상기 언급된 문제를 극복하는 고품질의 평편하고 두꺼운 화합물 반도체를 성장시키는 방법을 제공하는 것이다. 본 명세서에서, "두꺼운" 반도체는 약 50μm 보다 더 두꺼운 실질적으로 자기 지지가 가능한 반도체를 의미한다.
영국 특허출원 제0605838.2호에서와 같이, "나노구조", 즉 나노미터 단위 크기의 분리된 형태들의 상위에 두꺼운 화합물 반도체를 성장시키는 것이 제안되어 왔다. 본 발명은 반도체 물질의 대량생산이 가능하도록 응용분야에서 제안된 방법에 개선점을 제공하는 것이다.
본 발명에 따라 단결정 반도체 물질을 제조하는 방법은
(a) 템플릿 물질을 제공하는 단계;
(b) 상기 템플릿 물질의 상부에 마스크를 제조하는 단계;
(c) 상기 마스크를 사용하여 상기 템플릿 물질 위에 다수의 나노구조체들을 형성시키는 단계; 및
(d) 상기 나노구조체에 단결정 반도체 물질을 성장시키는 단계를 포함한다.
본 발명의 제2 양태에 따르면,
(a) 템플릿 물질을 제공하는 단계;
(b) 상기 템플릿 물질의 상부에 마스크를 제조하는 단계; 및
(c) 상기 마스크를 사용하여 상기 템플릿 물질에 적어도 하나의 나노구조체들을 형성하는 단계를 포함하는 반도체 나노구조체를 제조하는 방법을 제공한다.
바람직하게는 상기 템플릿 물질이 기판을 포함한다.
상기 템플릿 물질은 반도체 물질층을 포함할 수도 있다.
상기 템플릿 물질 반도체 층은 p-형 도핑, n-형 도핑 또는 미도핑 III-V 및 II-VI 화합물, 및 금속 산화물로 이루어진 군으로부터 선택될 수 있다. 상기 반도체 층은 III-V 또는 II-VI 화합물의 단일층, 다중층, 또는 헤테로구조, 또는 초격자(superlattice)를 포함할 수 있다. 상기 반도체층은 AIN, AlxGa1-xN(1>x>0), GaN, 또는 InxGa1-xN(1>x>0)중 하나를 포함할 수도 있다.
이러한 방법으로, 상기 층 구조 템플릿은 n- 및 p-형 도핑 및 미도핑 반도체[AIN, AlxGa1-xN(1>x>0), GaN, InxGa1-xN(1>x>0)]로 이루어지는 단순층, 다층, 또는 헤테로 구조, 또는 초격자로 제조될 수 있다. 성장된 반도체 층의 총 두께는 바람직하게는 3㎛ 미만이다. 그러한 템플릿의 예로는 기판/무정형 AIN(~200-500nm)/GaN(50-100nm), 기판/AIN(~20nm)/GaN(1-3㎛), 기판/AlN(~20nm)/AlGaN(1-3㎛)/GaN(10-100nm), 기판/AIN(~20nm)/AlGaN(1~3㎛)/InGaN(10~100nm)/GaN(10~100nm), 기판/GaN/(AlGaN 2.5-10nm)/GaN(10~100nm 초격자), 기판/GaN/(AlGaN 2.5-10nm/AlN 2.5-10nm 초격자)/GaN(10-100nm), 기판/GaN/(InGaN 2.5-10nm/GaN 2.5-10nm 초격자)/GaN(10-100nm), 기판/Si3N4/AlN(~20nm)/GaN(1~3㎛)/p-GaN(10-100nm).
바람직하게는, 상기 템플릿 물질은 p-GaN의 상부층을 포함할 수 있다.
상기 반도체층은 에피택셜 성장 방법에 의해 기판에 침착되어 형성될 수 있다.
상기 기판은 사파이어, 실리콘, 실리콘 카바이드, 다이아몬드, 금속, 금속 산화물, 화합물 반도체, 유리, 석영 및 합성물로 이루어진 군으로부터 선택된 물질을 포함한다. 상기 기판은 특이적 결정 배향을 갖는 단결정 물질, 예를 들어 m-평면 SiC 또는 Y-평면 사파이어를 포함한다. 상기 기판은 미도핑, n-형 또는 p-형 물질로 이루어진 군으로부터 선택된 물질을 포함할 수 있다. 상기 기판은 전도성, 반전도성 또는 절연물질로 이루어진 군으로부터 더 선택될 수도 있다.
상기 단계(b)에서, 상기 마스크는 상기 템플릿 물질, 즉 반도체 층 또는 기판에 유전물질층을 침착시켜 형성될 수 있다. 상기 마스크는 나노-임프린트 방법을 사용하여 유전물질에 임프린트하는 것에 의해 형성될 수 있다. 선택적으로, 금속 층을 유전물질층에 적용시킬 수도 있다. 이 경우, 상기 마스크는 금속층 영역을 제거하여 형성될 수도 있다.
상기 단계(b)에서, 나노-마스크는 이용가능한 마스크-제조 기술 어떠한 것이라도, 예를 들어 금속(예를 들어 Ni) 어닐링, 양극 산화 다공성 알루미나(anodic porous alumina), e-빔 리쏘그래피, 간섭측정법(interferometry), 홀로그래피, 포토리쏘그래피 또는 나노-임프린트법등 어느 것이라도 사용하여 제조될 수 있다. 상기 마스크 패턴은 무작위적이거나 소정의 형태를 갖출 수 있는데, 이는 하기 기술된 것처럼, 원하는 물리적 또는 화학적 성질을 얻기위하여, 사용된 마스크 제조방법에 따라 달라질 수 있다.
바람직하게는, 단계(c)에서, 상기 나노구조는 템플릿 물질을 에칭, 즉 습식, 건식 또는 습식 및 건식 에칭의 혼합 방법에 의해 형성된다. 상기 에칭은 기판의 일부를 제거하는데 사용되는 것이 바람직하다. 즉 다시 말하면 상기 에칭의 깊이는 상기 기판의 상부 표면 아래까지 연장한다. 에칭 후에, 나노구조체 상에 남아있는 금속 및/또는 유전물질 어떤 것이라도 제거될 수 있다.
바람직하게는, 상기 방법은 상기 나노구조체를 질화시키는 과정을 포함하며, 이는 인사이츄(in-situ) 또는 엑스사이츄(ex-situ) 어느 것일 수 있다.
각 나노구조체는 나노로드 또는 양자선으로 알려진 나노컬럼을 포함할 수 있다.
단계(d)는 반도체 물질의 초기층을 측상으로 성장시키고 나서, 상기 초기층에 반도체 물질을 수직으로 성장시키는 단계를 포함한다. 반도체 물질의 상기 측면 성장은 MOCVD, MBE, 또는 HVPE 방법으로 수행될 수 있다. 상기 측면 성장은 저온(100-500℃) 및 고온 성장 과정(700-1400℃)을 혼합한 방법을 포함할 수 있다. 선택적으로 반도체 물질의 측면 성장은 펄스 성장법(pulsed growth method)으로 수행될 수도 있다.
반도체 물질의 수직 성장은 HVPE 법에 의해 수행될 수도 있다.
단계(d)에서, 반도체 물질의 성장이 성장실(growth chamber)에서 템플릿의 표면과 가스 아울릿(outlets) 사이의 거리를 회전하고 유지시키는 동안에 이루어지는 것이 바람직하다.
단결정 반도체 물질은 나노구조체와 다른 물질을 포함할 수도 있다.
상기 반도체 물질은 미도핑, 또는 n- 또는 p-형 도핑될 수도 있다.
상기 반도체 물질은 극성 또는 비극성일 수 있으며, 이는 기판에 따라 선택된 결정의 배향에 따라 달라진다.
상기 방법은 나노구조체로부터 반도체 물질읠 분리하는 단계를 더 포함할 수도 있다. 상기 반도체 물질은 상기물질을 빠르게 냉각시키거나, 기계적 분리, 습식 에칭, 전기화학적 에칭 또는 레이저 절제(laser ablation)에 의해 나노구조체로부터 분리될 수도 있다. 레이저 절제의 경우, 상기 레이저는 구조체 측면으로부터 기판-반도체 물질 계면 쪽으로 방향을 맞추거나, 또는 기판을 통과하도록 방향을 맞출 수 있다.
상기 방법은 다음 단계를 더 포함할 수도 있다: (f) 상기 반도체 물질을 소정의 두께로 슬라이싱, 연마(grinding), 래핑(lapping) 및/또는 광택(polishing)하는 단계. 상기 성장된 화합물 반도체는 얇게 슬라이스되어 기선택된 두께의 반도체 층을 제조할 수 있다. 그러한 방법으로 제조된 웨이퍼는 화합물 반도체의 추가적 두께 성장을 위한 시드 물질(seed material)로 사용될 수 있다.
상기 템플릿 물질은 상기 방법으로 사전에 제조된 반도체 물질을 포함할 수도 있다.
본 발명의 제3의 양태에 따라 제1 양태에 따른 방법을 사용하여 형성된 단결정 반도체 물질을 제공한다.
본 발명의 제4 양태에 따라, 제1 또는 제2 양태에 따른 방법으로 형성된 반도체 나노구조체를 제공한다.
상기 언급된 바와 같이 상기 마스크(또한 크기 관계상 "나노-마스크"로도 칭함)는 금속 어닐링 방법, 양극 산화 다공성 알루미나 방법, e-빔 리쏘그라피, 간섭측정법, 홀로그래피, 포토리쏘그래피, 나노 임프린트 또는 다른 적당한 방법으로 제조될 수 있다.
형성된 나노구조체의 패턴은 채택된 방법에 따라 무작위적이거나 기설정될 수 있다. 예를 들어 어닐링 방법은 무작위적 패턴의 나노-구조체들을 제조한다. 양극산화 알루미나 방법은 사용된 과정의 응력, 예를 들어 프리-인덴테이션 마스크(pre-indentation mask)가 사용되었는지 여부에 따라 무작위적 및 기설정된 육각 패턴을 제조할 수도 있다. 포토리쏘그래피, 간섭측정법 및 나노-임프린트법은 모두 맞춤 패턴을 제조할 수 있다. 나노-임프린트법은 또한 사용된 마스크가 Ni와 같은 어닐링된 금속에 기초한 것이라면 무작위 패턴을 제조할 수 있다.
금속 어닐링 나노-마스크 제조방법은 다음 단계를 포함한다:
(a) 상기 템플릿 물질, 예를 들어 반도체 층 구조체를 포함하는 템플릿 물질에 유전 물질을 침착시키는 단계;
(b) 상기 유전층에 얇은 금속 물질을 침착시키는 단계;
(c) 제어된 기체 주위 온도하에서 금속을 어닐링시켜 고밀도 나노-마스크를 형성하는 단계;
(d) 금속 나노-마스크를 사용하여 상기 유전물질을 건식 및 습식 에칭하는 단계;
(e) 상기 금속 및 유전 나노-마스크를 사용하여 반도체 물질을 건식 및 습식 에칭하여 고밀도의 나노구조체를 형성하는 단계.
양극산화 알루미나 나노-마스크 제조방법은 다음을 포함한다:
(a) 상기 템플릿 물질, 예를 들어 반도체 층 구조체를 포함하는 템플릿 물질에 유전물질을 침착시키는 단계;
(b) 상기 유전층에 얇은 Al을 침착시키는 단계;
(c) 전해액, 온도 및 전압을 제어하면서 상기 Al을 산화시켜 고밀도 양극산화 다공성 알루미나 나노-마스크를 형성하는 단계;
(d) 상기 알루미나 나노 마스크에 금속 물질을 침착시키는 단계;
(e) 알루미나 나노 마스크를 제거하기 위하여 습식 에칭하는 단계;
(f) 상기 금속 및 유전성 나노-마스크를 사용하여 반도체 물질을 건식 및 습식 에칭하여 고밀도의 나노구조체를 형성하는 단계.
나노-임프린트 나노-마스크 제조방법은 다음을 포함한다:
(a) 상기 템플릿 물질, 예를 들어 반도체 층 구조체를 포함하는 템플릿 물질에 유전성 물질을 침착시키는 단계;
(b) 상기 유전성 물질에 나노-홀 마스크를 나노-임프린트 및 현상시키는 단계;
(c) 상기 나노-홀 마스크에 금속 물질을 침착시키는 단계;
(d) 상기 나노-임프린트 마스크를 제거하여 주기적으로 정렬된 금속 양자점 나노-마스크를 형성하는 단계;
(e) 금속 나노-마스크를 사용하여 유전성 물질을 건식 및 습식 에칭하는 단계;
(f) 상기 금속 및 유전성 나노-마스크를 사용하여 반도체 물질을 건식 및 습식 에칭하여 고밀도의 나노구조체를 형성하는 단계.
몇 몇 경우에, 상기 템플릿은 기판만으로 이루어진다. 즉 기판의 상부에 성장된 어떠한 반도체 층도 없다. 그러한 경우에, 상기 마스크는 기판에 직접적으로 제조된다.
나노-임프린트 나노-마스크 제조 기술에서, 상기 "마스터"마스크는 간섭측정법, E-빔 리쏘그래피, 서브-마이크로미터 포토리쏘그래피, 또는 x-레이 리쏘그래피와 같은 방법으로 제조될 수 있다. 상기 마스크 패턴은, 광 결정 구조체, 높은 대칭적 광 준결정 격자(sysmmetry photonic quasicrystal grating), 및 원하는 광학 효과를 갖는 어느 다른 패턴으로 이루어지도록 주문-제작될 수 있다.
SiO2 또는 Si3N4와 같은 유전성 물질, 즉 스퍼터링, e-빔 증착 또는 플라즈마 화학증착(plasma-enhanced chemical vapour deposition : PECVD)으로 침착될 수 있는 유전성 물질은 상기 언급된 기술들로 제조된 나노-마스크로부터 복사된 패턴을 갖는 마스크로 역할을 할 수 있다. 상기 유전층의 두께는, 에칭되어야 하는 상기 유전성 물질 및 상기 반도체 층 사이의 에칭 선택성에 따라 달라진다.
이렇게 제조된 나노구조체는 1 보다 매우 큰 화면비(aspect ratio; 즉 높이 대 넓이)를 갖는다. 상기 에칭 과정은 상기 기판이 완전히 노출될 때까지 상기 반도체층을 완전히 에칭 제거하는 것이 바람직하다. 상기 층 구조체는 상기 제조된 나도구조체들의 바닥 및 중간부에 측면 성장율이 상부의 측면 성장률보다 매우 작도록 성장되는 것이 바람직하다. 상기 나노구조체들의 층 구조중 한 예를 들면 이는 기판/AlN(~20nm)/n-Al0.03GaN0.97(2㎛)/p-GaN(80nm)와 같은 층들로 이루어진다. 상기 AlN 및 n-Al0.03GaN0.97의 표면을 따라 GaN의 측면 성장속도는 AlGaN에서 Al의 느린 확산성 및 알루미늄 산화물의 잔류 흔적 가능성으로 인하여 p-GaN의 것보다 매우 느리다.
상기 나노구조체의 크기는 습식 에칭에 의해 더 변형될 수 있다. 그러한 처리로 인해 나노구조체의 직경을 정교게 튜닝할 수 있어 최적화된 측면 과성장 및 그러한 성장된 두꺼운 독립 화합물 반도체 물질을 기판으로 부터 바로 분리할 수 있게된다.
추가적인 엑스사이츄 또는 인사이츄 질화공정은 뿌리에서의 나노구조체의 합체를 방지하여, 상기 나노구조체의 분리 메카니즘을 최대화하여 상부 측면-성장된 두꺼운 층의 결함 밀도 및 크랙을 줄일 수 있다. 상기 나노구조체들의 층 구조의 한 실시예는 (111)Si/무정형 AlN(~200nm)/n-Al0.06GaN0.94(~100nm)/p-GaN(80nm)와 같은 층들로 이루어진다. 약 500nm Si를 노출하도록 에칭하여 상기 나노구조체들을 제조할 수 있다. NH3를 사용하여 Si를 Si3N4로 전환시키는 상기 질화 과정은 상기 나노구조체의 바닥에서 GaN의 측면 성장을 막는데 도움이 된다. 상기 나노구조체들 사이의 보이드들의 보존은 연속적인 측면 에피택셜 성장 동안 낮은 응력 및 낮은 결함 밀도 상부 층들을 용이하게 형성할 수 있게 한다.
나노구조체들을 길게하는 성장은 HVPE법 또는 선택적으로 CVD법, MOCVD법 또는 MBE법 어느 것이라도 사용하여 침작시킬 수 있다.
더 성장된 나노구조체들은 미도핑, 또는 n- 또는 p- 형 도펀트로 도핑될 수도 있다.
더 성장된 나노구조체들은 단일 도핑 또는 미도핑 물질, 또는 미도핑 및 도핑 단계의 결합, n-도핑 및 p-도핑 단계의 혼합으로 침착될 수도 있다.
특히, 상기 더 성장된 나노구조체들은 성장 표면 근처에 p-형 영역을 포함할 수도 있다. 그러한 영역을 포함하는 것은 예를 들어 양극산화 전기화학 선택적 에칭 과정을 사용할 때, 과성장 반도체의 제거를 도울 수 있다.
바람직하게는, 더 성장된 나노구조체들은 GaN, AlN, InN, ZnO, SiC, Si 및 그의 합금으로 이루어진 군으로부터 선택된 물질을 포함한다.
본 발명에 따른 예시적 방법은 HVPE를 사용하여 고품질의 평편하고 두꺼운 화합물 반도체를 나노구조 유연층들을 사용하는 이종 기판들에 성장시킨다. 적당한 나노구조체들의 예로는, 긴 길이를 따라 실질적으로 일정한 직경의 나노컬럼(또한 "나노-로드" 또는 "나노-와이어"로 알려짐), 또는 다른 구조, 예를 들어, 피라미드, 긴 길이에 따라 직경이 변화하는 콘 또는 회전 타원체들을 포함한다. 간단히 하기 위하여, 다음 설명은 나노컬럼의 사용에 대하여 논할 것이나, 다른 적당한 나노구조체, 예를 들어 상기 언급된 것들도 또한 사용될 수 있으며 특정 용도에는 더 유리할 수도 있다는 것을 인지하여야 한다. 반도체 물질의 나노컬럼들은 MBE, CVD, MOCVD(MOVPE) 또는 HVPE 방법에 의해 성장된 초기 화합물 반도체 층들을 갖는 이종 기판들 어떤 것 위에서도 제조될 수 있다. 그러한 나노컬럼들은 전형적으로 약 10~120nm의 직경을 가질 수 있다. 연속적인 화합물 반도체 두꺼운 필름 또는 웨이퍼의 추가적인 성장은 MOCVD 또는 HVPE를 사용하는 에피택셜 측면 과성장에 의해 얻어질 수 있다. 상기 화합물 반도체 물질들과 기판 사이의 열 팽창 계수의 차이로 인한 화합물 반도체 두꺼운 필름 및 웨이퍼 벤딩은, 기판의 충격을 완화하는 기능을 하는, 나노컬럼 및 에어 갭(air gap)의 효율적인 크기(balanced dimension)로 인하여 최소화될 수 있다. 두껍고 평편한 독립 화합물 반도체 필름은 그러므로 이러한 기술을 사용하여 성장될 수 있다. 이러한 나노컬럼들을 사용하는 나노-펜데오 측면 과성장은 나노컬럼과 측면 성장층의 계면에서 결함 벤딩 메카니즘을 통해 상부 화합물 반도체 두꺼운 필름 위에서의 결함을 최소화할 것이다. 작은 크기의 나노컬럼들은 측면 과성장층의 결정 경계(grain boundary)에 패싯 경사(facet tilt)를 또한 최소화할 것이다. 제어된 크기의 나노컬럼들 및 상기 나노컬럼 및 측면-성장층 사이의 국부적 응력는 두꺼운 반도체, 예를 들어 GaN을 쉽게 급속 냉각도중 기판으로 분리할 수 있게 한다. p-GaN용 양극산화 전기 화학적 선택적 에칭 과정은, 또한 상기 에칭된 나노컬럼들이 얇은 p-GaN 상부 층을 포함할 때 상기 GaN 필름을 상기 기판으로부터 분리하는데 사용할 수 있다. 상기 두꺼운 GaN은 슬라이싱, 연마, 래핑, 및 광택 과정을 거쳐 극성 및 비극성 화합물 반도체 웨이퍼를 제조할 수 있다. 그렇게 제조된 GaN은, 중심으로부터 웨이퍼까지의 균일한 결정 배향 및 낮은 결함 밀도로 인하여 두꺼운 독립 GaN의 추가 성장을 위한 시드로 사용될 수 있다. 그러므로 상기 방법은 독립 화합물 반도체 물질을 대량 생산하는 매우 경제적인 기술을 제공할 수 있다.
본 발명에 의해 제공된 상기 성장 과정은 III-V족 질화 화합물, 일반적으로 화학식 InxGayAl1-x-yN(0 < x <1, 0 < y <1, 및 0 < x+y<1), 또는 다른 적당한 반도성 질화물에 적용될 수 있다. II-VI 군 화합물들은 또한 본 발명의 방법론을 이용하여 제조하는데 적당할 수 있다. 상기 반도체는 예를들어 GaN, AlN, InN, ZnO, SiC와 같은 물질들을 포함할 수 있다. 다음 설명을 통해, 본 발명이 편의를 위해 반도체 물질로서 에피택셜 III-V 질화물 층의 예로서 GaN을 사용하는 것으로 기술되나, 다른 적당한 반도성 물질이 사용될 수도 있다.
GaN의 수소화물 기상증착, 소위 염화물 이송 화학 기상증착(chloride transport chemical vapour deposition)은 성장 반응기의 침착 지대에 III 군 및 V군 원소들을 기상 이송 시키는 것을 기초로 한 상대적으로 잘 정립된 방법이다. 이 기술에서, Cl은 MOCVD 기술에서 유기금속원 대신에 III 군 종을 이송시키는데 사용된다. 이는 높은 성장 속도(최대 200㎛/hr)가 MOCVD 또는 MBE 방법(< 2㎛/hr)보다 이 방법으로 더 얻어진다는 큰 장점이 있다. 비평형 콜드-월 반응기-기초 기술(non-equilibrium cold-wall reactor-based technique)인, MOCVD와 대조적으로, HVPE는 핫-월 반응기를 사용한 가역적 평형-기초 공정(reversible equilibrium-based process)이다. 상기 전형적 성장 과정은 다음과 같다. 사파이어, 실리콘 카바이드, 아연, 산화아연 또는 다른 적합한 기판이 상기 성장실의 침착 지대에 삽입되고 가열된다. 상기 최종 성장 온도에 도달할 때 NH3 흐름이 시작된다. NH3 농도가 정상상태 값(steady-state value)에 도달하도록 하는 기간이 지난 후에, HCl 흐름이 시작되어 산화갈륨(GaCl)을 이송하며, 상기 산화 갈륨은 800~900℃ 온도에서 HCl 기체를 Ga 지대에서의 액상 Ga금속과 반응시켜, 2HCl(g) + 2Ga(l) -> 2GaCl(g) + H2(g)의 반응을 통해 합성된 것이다. 합성의 다른 방법은 염소 기체를 약 125℃의 온도에서 Ga 금속과 반응시키는 것이다. 이후 GaCl 기체를 Ga 지대에서 침착지대로 이송시켜 900-1200℃에서 NH3와 반응시켜 GaCl(g) + NH3(g) -> GaN(s) + HCl(g) + H2(g)의 반응을 통해 GaN을 형성한다. 이 기술을 사용하여 침착된 GaN 층의 두께는 전형적으로 최대 800㎛ 이다. HVPE 성장 방법의 다른 큰 장점은 두꺼운 GaN에서 결함 밀도를 낮추는 혼합된 전위결함의 상호 소멸(mutual annihilation)이다. 이들 특징으로 인하여 HVPE는 독립 GaN을 제조하는 이상적인 기술이 되며 저가로 다른 관련된 III-V 질화물 기판들을 제조하는 이상적인 기술이 된다.
HVPE 방법에서 상기 성장온도는 다소 높으며(~1000℃), 따라서 종래 방법들을 사용하여 두꺼운 GaN 필름을 성장시키는 데 있어서 주된 문제점은 이종 기판들, 예들 들어 사파이어를 사용함에 따른 크랙 및 격자 결함이 발생할 가능성이 있다는 것이다. 이것으로 GaN 층과 상기 기판 사이의 격자 상수들과 열 팽창 계수의 부조화가 뒤따른다.
본 발명은 제조된 나노구조 유연층을 사용하는 어느 이종 기판 위에서라도 HVPE 성장 방법으로, 평편하고, 낮은 결함 밀도, 및 변형 없는 두꺼운 반도체를 성장시키는 방법을 제공한다. 상기 제조된 GaN 나노컬럼, 예를 들어 유연층을 사용하여 두꺼운 GaN을 성장시키는 것은 몇가지 장점이 있다. 상기 기계적 구속(mechanical confinement)은 컬럼의 작은 직경 및 높은 화면비(높이 대 직경)로 인하여 나노컬럼들과 상기 상부 측면 성장층의 계면 사이에서 일어난다. 상기 응력 및 전위결함은 대부분 GaN 나노컬럼들과 상부 측면 성장층 사이의 계면에 위치된다. 그러므로 성장으로 상부측면 과성장층은 응력와 전위결함에서 거의 자유롭게된다. 좁은 에어갭을 갖는 나노컬럼의 토포그래피(topography)로 인하여 매우 얇은 과성장층을 갖는 합체를 만들 수 있다. 전형적으로 단지 ~0.2㎛ 두께만이 연속적인 과성장 GaN 층들에 필요하다. 이러한 좁은 에어갭은 또한 매우 빠른 합체를 용이하게 하여 이들 나노컬럼들에 AlN의 에피택셜 측면 과성장법으로 연속적인 AlN을 형성한다. 상술한 모든 장점들로 인하여, 고품질의 두꺼운 GaN이 제조된 나노컬럼 유연층에 성장될 수 있으며 나노컬럼들 또는 에어캡의 상부 어느 곳에 합체된 전면(coalesced front)에, 다른 ELOG나 펜데오 과정에 비하여 거의 약간의 경사가 있다.
상기 GaN 및 기판 사이의 열 팽창 계수 차이로 인한 GaN 웨이퍼 벤딩은 나노컬럼 및 에어갭의 효율적인 크기로 인하여 최소화될 수 있으며, 이는 이축응력(biaxial strain)을 해제하고 완화시키는 기능을 한다. 두껍고 평편한 GaN 필름은 그러므로 이 기술을 사용하여 성장될 수 있으며, 이는 다중층 웨이퍼로 슬라이드될 수 있을 정도로 충분히 두꺼운 소위 GaN "보울(boules)"이라 불리는 것을 포함한다. 상기 나노컬럼 및 상부 측면 과성장층 사이의 국부적 응력으로 인해, 특히 인장응력(tensile-stressed)의 박막층이 제조된 나노컬럼 및 기판 사이에서 성장된다면, 두꺼운 GaN은 급속 냉각 동안, 기판으로부터 쉽게 분리될 수 있게 된다. p-GaN용 양극산화 전기화학적 선택적 에칭 과정이 또한 기판으로부터 GaN 필름을 분리하기 위하여 사용될 수 있다. 상기 두꺼운 GaN, 즉 보울은 이후, 대량 생산을 위해 설계된 공정에서 표준두께(~350㎛) GaN 웨이퍼를 제조하는 데 적당하게, 슬라이드, 연마, 래핑, 및 광택 과정을 거쳐 제조될 수 있다. 이 방법으로 제조된 웨이퍼는 본 발명에 따른 추가 공정에서 시드로 사용될 수도 있다.
상기 나노컬럼들은, MBE, MOCVD(예를 들어 유기금속 기상 에피택셜: MOVPE), 스퍼터링, HVPE, 또는 다른 반도체 성장법으로 기판에 성장될 수 있는 반도체 층을 갖는 템플릿을 사용하여 제조될 수 있다. 상기 템플릿은 단순층, 헤테로구조, 또는 초격자로 만들어 질 수 있으며, 이는 n- 형 및 p-형 도핑 및 미도핑 반도체, 예를 들어 AlN, AlxGa1-xN(1>x>0), GaN, InxGa1-xN(1>x>0)으로 이루어진다. 성장된 반도체층들의 총 두께는 3㎛ 미만이 바람직하다. 그러한 템플릿의 예로는 기판/AlN(~20nm)/GaN(1~3㎛), 기판/AlN(~20nm)/ALGaN(1~3㎛)/GaN(10~100nm), 기판/AlN(~20nm)/AlGaN(1~3㎛)/InGaN(10~100nm)/GaN(10~100nm), 기판/GaN/(AlGaN 2.5-10nm/GaN2.5-10nm 초격자), 기판/GaN/(AlGaN2.5-10nm)/AlN2.5-10nm 초격자)/GaN(10-100nm), 기판/GaN/(InGaN2.5-10nm/GaN2.5-10nm 초격자/GaN(10-100nm), 기판/Si3N4/AlN(~20nm)/GaN(1~3㎛)/p-GaN(10-100nm)일 수 있다.
스퍼터링, E-빔 증발(E-beam evaporation), 및 플라즈마 화학 기상증착(PECVD)를 사용하여 침착될 수 있는 SiO2 또는 Si3N4와 같은 유전성 물질은, 상기 언급된 기술에 의해 제조된 나노마스크로부터 복사된 패턴을 사용하여, 마스크로 역할을 할 것이다. 유전층의 두께는 상기 유전성 물질 및 반도체층 사이의 에칭 선택성에 따라 달라진다.
반도체층의 건식 에칭은 Ar, Cl2, BCl3, 또는 H2 기체 혼합물을 사용하는 유도 결합 플라즈마(iductively coupled plasma etching: ICP) 에칭 또는 반응적 이온 에칭(reactive ion etching: RIE)으로 수행될 수도 있다. 바람직한 에칭 깊이는 기판에 도달할 때까지 에칭해서 낮춘 것이다. 다른 산과 염기를 사용하는 추가적인 습식 에칭으로 나노컬럼 크기를 정교하게 튜닝할 수 있게된다.
나노컬럼들의 인사이츄 또는 엑스사이츄 질화를 수행하여 측면 과성장동안 나노컬럼들의 합체를 줄이고, 결과적으로 기판과 측면 과성장 층 사이의 열 팽창 차이를 줄이기 위하여 나노컬럼들의 순도를 유지할 수 있다.
상기 제조된 III-질화물 나노컬럼 템플릿을 올려 MBE, MOCVD 또는 HVPE를 사용하는 초기 박막 연속 GaN 에피택셜 측면 과성장(ELOG)을 시킬 수 있다. 이렇게 제조된 템플릿을 올려 HVPE를 사용하여 두꺼운 GaN ELOG 성장을 할 수 있다. ELOG GaN 형태를 관찰한 결과는 성장 파라미터, 특히 온도 및 압력에 민감하다는 것이다. 이것은 ELOG 형태학이 웨이퍼 전체에 대한 온도 분포에 의해 심각한 영향을 받을 수 있으며, 결과로서 ELOG GaN의 높이 및 형태에 차이를 가져온다. 그러므로 온도 균일성이 HVPE 성장에 매우 중요한 요구조건이다. 상기 기판 홀더는 또한 회전 기기를 장착하여 기체 아울릿과 기판 표면 사이에 동일한 거리를 유지시킬 수 있다. 공정 파라미터, 예를 들어 반응기 온도, 압력, 총 기체 흐름 및 V/III 비는 두껍고, 평탄한 필름에 대해 규칙적으로 변화할 수 있다.
성장된 GaN의 분리는 다음 방법으로 이루어질 수 있다. 사파이어 및 III-V 질화물과 같은 부서지기 쉬운 물질들에서, 크래킹은 응력가 임계값을 초과할 때 쉽게 나타날 수도 있다. 상기 제조된, 높은 화면비와 나노-크기를 갖는 III-질화물 나노컬럼들은 열 팽창 계수의 큰 차이, 특히 성장후 수행되는 급속 냉각시 열팽창계수의 차이로 인하여, 기판과 상부 두꺼운 GaN 사이의 크래킹 메카니즘을 용이하게 할 것이다. 추가적인 기계적 뒤틀림은 상기 국부적 응력을 임계값을 초과하도록 만들어 두꺼운 필름을 분리시킬 것이다. 상기 기판으로부터 GaN을 분리하는 다른 방법은 양극산화 전기화학적 에칭을 사용하는 것이다. 이 경우, 얇은 p-GaN 층은 반도체 층의 상부에 침착된다. p-GaN 팁을 갖는 나노컬럼들은 에칭 공정으로 제조될 수도 있다. 적당한 전해액 및 바이어스 전압을 사용한 결과 p-GaN이 선택적으로 에칭제거되어 두꺼운 상부 GaN(미도핑 또는 n-도핑)이 그대로 남아 있게 된다. 고온에서 H3PO4 또는 KOH를 사용하는 습식 화학 에칭법은 AlN(특히 무정형 AlN) 및 Si 나노컬럼들을 에칭 제거하는데 매우 효과적이다.
상술한 것과 같은 성장방법을 또한 다른 화합물 반도체의 성장에 적용할 수 있다. 예를 들어, 두껍고, 평편하고 낮은 결함 AlN 및 AlGaN이 HCl을 Al를 통과시켜 형성된 AlCl3 전구체를 사용하여 성장될 수 있다. AlN은 정상적인 ELOG 성장 기술하에서 합체하기 매우 어렵지만, 본 발명에 따라 나노-크기 에어-갭을 갖는 컬럼 유연층을 사용함으로써 AlN 및 AlGaN의 매우 빠른 합체를 용이하게 할 것이다.
만약 γ-평면 사파이어 기판이 사용된다면, 비극성 α 평면 GaN이 나노-컬럼 유연층을 사용하여 성장될 수 있으며, m-평면 GaN은 (100)LiAlO2, m-평면 4H- 또는 6H-SiC에 나노-컬럼 유연층을 사용하여 성장될 수 있다.
분광 반사(spectroscopic reflection: SR)로, 층상에 변형(strain) 및 두께 정보 모두를 제공할 수 있는 측면 간섭 및 수직 간섭의 중첩 측정이 가능하게 된다. 고온측정법(pyrometry)과 같은 파장에서의 반사 측정으로 상기 웨이퍼의 실제 방사성을 결정할 수 있으며, 또한 웨이퍼의 실제 온도를 측정할 수 있게 된다. SR은 또한 나노컬럼 및 ELOG 성장 과정에서 3D 핵생성 아일랜드(3D nucleation island)의 형성 및 합체 형성 단계를 측정 및 정의하는데 도움이 될 수 있다.
본 발명의 구체적인 실시예는 도면을 참조하여 이후 설명될 것이며, 여기서:
도 1은 어닐링된 고밀도 Ni 나노점을 나타내며;
도 2는 에칭된 GaN 나노컬럼의 평면도이며;
도 3은 에칭된 GaN 나노컬럼의 단면도이며;
도 4는 다른 크기의 에칭된 GaN 나노컬럼의 단면도이며;
도 5는 GaN 나노컬럼들에 질화 과정을 개략적으로 나타낸 도이며;
도 6은 질화후 GaN 나노컬럼의 단면도이며;
도 7은 주사전자현미경(scanning electron microscope: SEM)을 사용하여 GaN나노컬럼에 성장된 고품질의 ELOG 성장 GaN의 단면도이며;
도 8은 GaN 나노컬럼 상에 ELOG-성장된 GaN의 상세 확대 SEM 단면도이며;
도 9는 GaN 나노컬럼들 상에 벌크 성장 GaN의 SEM 단면도이며;
도 10는 GaN 나노컬럼들 상의 벌크 GaN 평면도이며;
도 11은 GaN 나노컬럼들 위의 벌크 GaN의 단면 투과전자현미경 사진이며;
도 12는 질화 GaN 나노컬럼상의 초기 ELOG 및 벌크 성장 과정의 개략도이며;
도 13a-c는 나노-마스크를 제조하기 위한 두 단계 양극산화과정을 개략적으로 나타낸 도이며;
도 14는 III-질화물 템플릿의 상부에 양극산화 다공성 알루미나 패턴의 평면도이며;
도 15는 크기 표시된 III-질화물 템프릿의 상부의 양극산화 다공성 알루미나 패턴을 나타내며;
도 16는 III 질화물 템플릿 상부의 양극산화 다공성 알루미나 패턴을 에칭 제거한 후의 Ni 양자점의 평면도이며;
도 17은 크기 표시된, III-질화물 템플릿의 상부에 양극산화 다공성 알루미나 패턴을 에칭 제거한 후의 Ni 양자점을 나타내며;
도 18은 양극산화 다공성 알루미나 패턴에 침착된 Ni 양자점을 사용하여 건식 에칭한 후의 GaN 나노컬럼의 단면도이다.
본 발명을 더욱 명확히 설명하기 위하여, 본 발명의 방ㅂ버에 따른 기술을 사용하여 다양한 실시예들을 하기와 같이 기술한다:
실시예 1
약 2~3㎛의 MOCVD-침착된 GaN를 갖는 직경 2인치(5.08cm)의 c-평면-배향 사파이어 기판을 HVPE 수직 반응기의 기판 홀더에 놓았다. 작업전에, GaN 템플릿을 KOH에서 몇 초간 탈기하고, 탈이온수로 헹구고, H2SO4/H3PO4=3:1 용액에서 몇 분간 80℃에서 에칭한 후, 탈이온수로 헹구었다. 그리고 나서 템플릿에 마스크를 제조할 필요가 있다. 첫번째로, GaN 템플릿 위에 PECVD법으로 SiO2 또는 Si3N4의 ~200nm의 얇은 유전층을 침착시켰다. 이후, 2~6nm의 얇은 Ni 금속층을 상기 유전층 위에 E- 빔 증발법 또는 스퍼터링법으로 침착시켰다. 약 1분동안 ~830℃의 대기 온도에서 N2 기체하에서 금속의 급속 어닐링을 하여 고밀도의 Ni 나노점들을 도 1에 도시된 바와 같이 형성하여, 나노-마스크를 형성하였다. Ni 금속의 두께로 인하여 Ni 나노점의 밀도 및 크기를 제어할 수 있다. 다음 단계는 나노컬럼을 제조하는 것이다. Ar 및 CHF3를 사용하는 반응성 이온 에칭(RIE)는 Ni 나노점들을 사용하는 유전물질을 에칭하는데 사용된다. 이후 Ar, H2, Cl2, 또는 BCl3의 기체 혼합물을 사용하는 ICP 에칭을 수행하여 금속 및 유전 나노-마스크를 사용하여 GaN 물질을 에칭하여 도 2, 3 및 4에서 도시된 바와 같이 고밀도의 나노컬럼을 형성하였다.
잔류 Ni 나노점들을 HCl용액을 사용하여 게거하였다. SiO2 또는 Si3N4의 잔류 유전물질을 완충 산화물 에칭 용액 및 인산으로 각각 제거하였다. KOH를 사용하는 추가적은 습식 에칭을 사용하여 나노컬럼의 크기를 정교하게 튜닝하였다.
실란 및 NH3 기체를 사용하여 PECVD 공정으로 엑스인사이츄 질화 공정을 도 5에 도시된 바와 같이 수행하였다. 질화된 표면은 GaN의 측면 성장을 저해하는 항계면활성제(anti-surfactant) 효과를 갖는다. 그러므로 나노컬럼들에 질화형성은 나노컬럼들의 뿌리에 빠른 합체를 방지하여, 나노컬럼을 사용하여 가능한 해제 메카니즘(de-coupling mechanism)을 파괴할 것이다. 질화된 나노컬럼들의 팁은 RIE에 의해 약간 에칭되어 제거된다. 상기 제조된 GaN 나노컬럼들은 도 6에 도시된 바와 같다.
초기 에피택셜 측면 과성장이 MOCVD 성장 공정으로 수행되었다. 질화된 GaN 나노컬럼 템플릿을 반응기에 넣었다. 기판 온도를 약 1020℃까지 올리고 약 2000sccm의 NH3 및 약 5sccm까지의 트리메틸갈륨(TMG)을 흘려주었다. 약 60분 성장후, TMG 흐름을 약 20분의 성장동안 약 10sccm으로 설정한 후 약 30분의 성장동안 약 20sccm으로 설정하였다. 연속적인 GaN이 약 첫번째 60분동안 완전히 합체되었다. 도 7은 GaN 나노컬럼들 상의 고품질 ELOG-성장된 GaN의 SEM 단면 사진을 나타내며, 도 8은 같은 사진이지만 더 상세한 사진이다.
상기 ELOG-성장 GaN 템플릿은 벌크 GaN 성장을 위해 HVPE 반응기에 넣어졌다. 상기 기체 가열기를 약 500℃까지 가열하였다. 상기 성장실의 압력을 약 200mbar로 유지하였다. N2를 약 30분동안 모든 기체 주입기들을 통해 반응기에 주입하였다. 상기 ELOG GaN 템플릿을 약 350℃까지 가열하였다. 약 1000sccm의 NH3를 상기 반응실에 흘러넣었다. 상기 GaCl 기체 전구체는 약 800℃까지 가열된 Ga 버블러(bubbler)를 통해 N2의 10% HCl를 통과시켜 제조될 수 있다. 전환율은 GaCl에 대하여 거의 100%이다. 이후 뎀플릿을 약 1050℃까지 가열하였다. 상기 성장실의 압력을 약 300mbar로 올렸다. 상기 성장실로의 기체 공급을 성장과정 동안 다음과 같이 설정하였다: 약 2500sccm의 NH3 흐름, 약 60sccm의 GaCl 흐름 및 나머지 기체로서 N2 및 H2. 정상적 총 기체 흐름으로 약 3500sccm을 전체 성장 과정동안 유지하였다. 충분한 두께의 GaN 에피택셜 층이 제조될 때까지 성장을 계속한다. 성장동안, 상기 템플릿을 회전시켜 상기 기체 아울릿과 벌크 GaN의 표면 사이의 거리를 실질적으로 일정하게 유지시킨다. 수직 HVPE 반응기에서 10 내지 40으로 설정된 V/III 비로 성장하도록 약 20~160㎛/hr의 성장속도가 이루어질 수 있다. 보조적 회전없는 성장의 균일성은 2인치(5.08cm) 웨이퍼의 끝에서 끝까지 2% 이상이다.
질화물 성장 종결시, GaCl 기체를 스위치 닫고, NH3의 흐름을 동일 수준으로 유지하고 N2 흐름을 증가시켜 정상 총 기체 흐름으로까지 올린다. 1050℃ 내지 500℃ 사이의 제 1 단계에서 기판 냉각은 매우 빠르다. 이후 NH3의 흐름을 500℃ 온도 이하에서 스위치 닫았다. 500℃ 내지 실온 사이에는 100℃/분 보다 빠른 속도로 냉각을 계속한다. 이 기간동안 기체 가열기는 약 150℃의 온도를 유지하며 상기 기판은 상기 반응실보다 낮아져서 빠른 냉각을 이룬다.
한번 기판이 냉각되어 반응기로부터 제거되면, 사파이어 기판은 전체적으로 또는 부분적으로 두꺼운 GaN 에피택셜 층으로부터 분리된 것으로 나타난다. 추가적인 기계적 뒤틀림은 부분적으로 분리된 GaN 층을 분리하기에 충분하다.
도 9는 GaN 나노컬럼들에 고품질 벌크 성장 GaN의 SEM 단면도를 나타내며, 여기서 많은 나노컬럼들이 크랙되는 것이 보여진다. 도 10은 GaN 나노컬럼들에 고품질 벌크 GaN의 평면도를 나타낸다. 도 11은 GaN 나노컬럼들에 고품질 벌크 GaN의 고해상 단면 TEM 상을 나타낸다. 상기 상은 명백히 매우 적은 실모양의 전위결함이 상부 ELOG 및 벌크 성장 GaN에 관찰되었다. GaN 나노컬럼 근처 ELOG GaN의 성장 표면에 평행하게 몇가지 적층결함(stacking fault)이 있으나 상기 나노-펜데오 성장 은 ELOG GaN 및 나노컬럼의 계면에서 강하게 모든 결함을 굴복시켰다. 따라서 벌크 GaN은 매우 결함이 적다.
도 12는 질화된 GaN 나노컬럼들에 초기 ELOG 및 벌크 성장 과정의 개략도이며, 여기서 초기 ELOG 및 합체는 MOVPE를 사용하여 수행되며 벌크 과성장은 HVPE를 사용하여 수행되었다.
실시예 2
본 실시예는 MOCVD 반응기 내에서 인사이츄로 질화가 수행된 것을 제외하고는 실시예 1과 유사하다. 표면 질화 단계는 약 2분동안 약 100mbar의 반응기 압력, 약 890~1000℃의 기판온도, 약 3sccm의 실란 흐름 및 약 1200sccm의 NH3 흐름 하에서 수행되었다.
실시예 3
본 실시예는 GaN 나노컬럼들이 양극산화 다공성 알루미나 나노-마스크 제조과정을 사용하여 제조된 것을 제외하고는 실시예 1과 유사하다. 2~3㎛의 MOCVD 침착된 GaN을 갖는 c-평면 배향된 직경 약 2인치(5.08cm)의 사파이어 기판을 상기 HVPE 수직 반응기의 기판 홀더에 넣었다. 넣기 전에, GaN 템플릿을 몇 초간 KOH에서 탈기하고 탈이온수로 헹군후, H2SO4/H3PO4=3:1 용액에서 약 80℃에서 몇 분간 에칭한 후 탈이온수로 헹구었다. SiO2 또는 Si3N4의 ~200nm의 얇은 유전층을 PECVD법 으로 GaN 템플릿에 침착시켰다. 약 60-200nm의 얇은 Al 금속은 유전층 위에 E-빔 증발법 또는 스퍼터링법에 의해 침착되었다. 2 단계의 양극산화 과정이 도 13a-c에 개략적으로 도시된 바와 같이 사용되었다. 첫번째 양극산화(도 13a)는 0.3M 옥살산 용액, 5℃, 전류 ~100mA 및 20V하에서 6 시간동안 수행되어 알루미늄 층의 상부에 산화물(알루미나) 층을 형성한다. 알루미늄의 표면 짜임새(texture)는 양극산화 과정에 의해 변화되어 도시된 바와 같이 요면들을 형성한다. 이후 상기 산화물을 약 60℃에서 1-1.5 시간동안 약 6wt% H3PO4 및 1.8wt% H2CrO4의 혼합물로 제거하였다(도 13b). 2차 양극산화(도 13c)는 ~100mA 및 40V에서 약 5시간동안 동일한 옥살산 용액하에서 수행되었다. 2차 양극산화는 균일한 나노-마스크 패턴을 제조하는데 필요하다. 이후 알루미늄 흔적을 상기 알루미나 층에서 제거할 수도 있다. 5wt% H3PO4를 사용하여 양극산화 다공성 알루미나의 기공을 부드럽고 크게 할 수 있다. 도 14는 상기 두 단계의 양극산화공정 후 템플릿 상부의 양극산화 다공성 알루미나 패턴을 나타낸다. 도 15는 각각 74nm 및 32nm의 기공과 벽에 크기 표시한 확대된 단면을 나타낸다. 이후 4-10nm의 얇은 Ni 금속을 양극산화 다공성 알루미나의 기공에 e-빔 증발 또는 스퍼터링하여 침착시킨다. 이후 5wt% H3PO4를 사용하여 모든 알루미나를 제거한다. 도 16은 상기 III-질화물 템플릿 상부에 양극산화 다공성 알루미나 패턴을 에칭한 후의 Ni 양자점을 나타낸다.
도 17은 ~75nm의 Ni 양자점의 확대도이다. Ar 및 CHF3를 사용하는 반응적 이온 에칭(RIE)을 사용하여 Ni 나노-점들을 사용하는 유전 물질들을 에칭하였다. 이 후 Ar, H2, Cl2 또는 BCl3의 기체 혼합물을 사용하여 ICP 에칭을 수행하여 금속 및 유전성 나노-마스크를 사용하여 GaN 물질을 에칭하여 고밀도의 나노-컬럼을 형성하였다.
잔류 Ni 나노점들을 HCl 용액을 사용하여 제거하였다. 잔류 유전물질 SiO2 또는 Si3N4를 완충 산화 에칭 용액 및 인산으로 각각 제거하였다. 추가적인 KOH를 사용하는 습식 에칭으로 나노컬럼의 크기를 정교하게 튜닝할 수 있다. 도 18은 양극 산화 알루미늄 패턴의 기공에 침착된 Ni 나노점들을 사용하여 건식 에칭한 후의 GaN 나노컬럼들을 나타낸다.
실시예 4
여기서 실시예 1에 기술된 초기 MOCVD 에피택셜 측면 과성장 과정은 펄스 HVPE 성장 방법으로 대체되었다. 이 방법에서, 증강 측면성장 모드(enhanced lateral growth mode)를 위하여, 시약 기체들을 연속적으로 흘러 넣고(NH3 및 GaCl 온) 그리고 멈추고(GaCl 온 및 NH3 오프)를 교대로 행하였다. 온 및 오프의 기간은 각각 약 60초 및 15초로 설정하였다. GaN 성장 단계는 연속적인 GaN 에피택셜층이 제조될 때까지 계속되었다. 수직 반응기에서 10 내지 40으로 설정된 V/III 비를 갖는 성장에 대하여, 약 30~120㎛/hour의 성장율이 얻어질 수 있다.
실시예 5
본 실시예에서, 두꺼운 n-형 도핑 GaN은 나노컬럼 템플릿에서 성장되며, 여기서 상기 나노컬럼들은 얇은 p-GaN 상부 층으로 팁(tip)되었다. 상기 두꺼운 n-GaN은 전기 화학적 방법을 사용하여 기판으로부터 분리되었다. 상기 두꺼운 n-GaN은 양극으로 작용한다. Pt 메쉬가 음극으로 사용되고 KOH 또는 H3PO4는 전해액으로 사용되었다. 약 3.5 내지 4V의 바이어스 전압 인가하여 p-GaN을 선택적으로 에칭하여 제거하였다. 두꺼운 n-GaN은 약 30분의 에칭후 기판으로부터 전형적으로 분리된다.
상기 명백히 기술된 것뿐만 아니라, 본 발명의 기술적 사상의 범위 내에서 광범위한 방법과 공정 파라미터가 사용될 수 있다는 것이 당업자에게 명백하다. 예를 들어, 나노컬럼을 다양한 방법으로 제조할 수 있으며, 이는 당업자에게 명백하다. 예를 들어 마스크는 상기 언급된 것뿐만 아니라 적당한 방법 어느 것으로도 제조될 수 있다. 나노컬럼들은 연구중인 응용분야에 적합한 것으로 선택된 다양한 형태의 팁을 갖도록 제조될 수도 있다. 상기 나노컬럼의 물질은 일정할 필요가 없다. 예를 들어 합금 함량이 그의 높이에 따라 변화되어 성질이 구체적인 응용에 가장 적당하게 할 수 있다. 예를 들어 합금 함량은 레이저 제거 분리 공정동안 흡수를 최적화하도록 선태될 수도 있다. 선택적으로, 합금 함량의 변화는 과성장 반도체의 격자 상수를 최적화할 수도 있다. 게다가, 상기 나노컬럼 물질은 과성장 화합물의 반도체의 것과 동일할 필요가 없다.
상술된 구체적인 실시예에서, 나노컬럼은 반도체 물질의 과성장 전에 반도체 템플릿으로부터 제조된다. 그러나 나노컬럼층의 사용으로 근원 기판에 과도한 손상을 일으키지 않고 반도체를 상대적으로 용이하게 제거할 수 있게 된다. 상기 반도체 물질을 제조하여 HVPE로 반도체 물질의 추가적 성장을 위한 시드로 사용할 수 있다. HVPE 성장에서 결함 소멸의 큰 장점은 이전 성장된 반도체를 시드로 사용하여 가장 낮은 결함을 갖는 반도체 물질을 얻을 수 있다는 것이다. 즉, 나노컬럼 제조과정은 단지 한번 수행될 필요가 있으며, 이후 반도체는 반도체 물질의 과성장을 위한 시드로서 사용될 수도 있다. 이것은 2차 그리고 각각의 이어진 과성장에 있어서 큰 비용절감의 효과를 가져올 것이다.
본 발명은 단결정 반도체 물질의 제조방법, 반도체 나노구조체 생성 방법 및 그 방법으로 제조된 물질에 관한 것이다. 본 발명에 따르면 고품질의 평편하고 두꺼운 화합물 반도체를 성장시키는 방법을 제공할 수 있다.

Claims (47)

  1. 단결정 반도체 물질의 제조방법에 있어서,
    (a) 템플릿 물질을 제공하는 단계;
    (b) 상기 템플릿 물질의 상부에 마스크를 제조하는 단계;
    (c) 상기 마스크를 사용하여 상기 템플릿 물질에 다수의 나노구조체를 형성하는 단계; 및
    (d) 상기 나노구조체 위에 단결정 반도체 물질을 성장시키는 단계를 포함하는 것을 특징으로 하는 단결정 반도체 물질의 제조방법.
  2. 반도체 나노구조체를 제조하는 방법에 있어서,
    (a) 템플릿 물질을 제공하는 단계;
    (b) 상기 템플릿 물질의 상부에 마스크를 제조하는 단계; 및
    (c) 상기 마스크를 사용하여 상기 템플릿 물질에 적어도 하나의 나노구조체를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 나노구조체를 제조하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 템플릿 물질이 기판을 포함하는 것을 특징으로 하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 템플릿 물질이 반도체 물질층을 포함하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 템플릿 물질 반도체 층이 p-형 도핑, n-형 도핑
    또는 미도핑 III-V 및 II-VI 화합물, 및 금속 산화물로 이루어진 군으로부터 선택된 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 템플릿 물질 반도체 층이 III-V 또는 II-VI 화합물의 초격자, 헤테로구조, 다중층, 또는 단일층을 포함하는 것을 특징으로 하는 방법.
  7. 제5항 또는 제6항에 있어서, 상기 템플림 물질 반도체 층이 AlN, AlxGa1-xN(1>x>0), GaN, 또는 InGa1-xN(1>x>0)중 하나를 포함하는 것을 특징으로 하는 방법.
  8. 제1항 내지 제7항중 어느 한 항에 있어서, 상기 템플릿 물질이 p-GaN의 상부층을 포함하는 것을 특징으로 하는 방법.
  9. 제3항 내지 제8항중 어느 한 항에 있어서, 상기 반도체 층이 에피택셜 성장 방법에 의해 기판 위에 침착되어 형성되는 것을 특징으로 하는 방법.
  10. 제3항 내지 제9항 중 어느 한 항에 있어서, 상기 기판이 사파이어, 실리콘, 실리콘 카바이드, 다이아몬드, 금속, 금속 산화물, 화합물 반도체, 유리, 석영 및 복합체 물질로 이루어진 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 방법.
  11. 제3항 내지 제10항 중 어느 한 항에 있어서, 상기 기판이 특정 결정 배향을 갖는 단결정 물질을 포함하는 것을 특징으로 하는 방법.
  12. 제3항 내지 제11항에 있어서, 상기 기판이 미도핑, n-형 또는 p-형 물질로 이루어지는 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 방법.
  13. 제3항 내지 제12항에 있어서, 상기 기판이 전도성, 반전도성 또는 절연성 물질로 이루어진 군으로부터 선택된 물질을 포함하는 것을 특징으로 하는 방법.
  14. 제4항 내지 제13항 중 어느 한 항에 있어서, 상기 단계(b)가 상기 템플릿 물질 위에 유전성 물질층을 침착시키는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 마스크가 나노-임프린트 방법을 사용하여 유전물질 위에 임프린트하여 형성된 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기 금속층이 상기 유전물질의 층 위에 적용되는 것을 특징으로 하는 방법.
  17. 제16항에 있어서, 상기 마스크가 금속층의 영역을 제거하는 것에 의해 형성되는 것을 특징으로 하는 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 단계(b)에서, 상기 마스크가 금속 어닐링, 양극산화 다공성 알루미나, e-빔 리쏘그래피, 간섭측정법, 홀로그래피, 포토리쏘그래피 또는 나노-임프린트 방법중 하나를 사용하여 제조된 것을 특징으로 하는 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 마스크 패턴이 무작위적인 것을 특징으로 하는 방법.
  20. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 마스크 패턴이 기설정된 것을 특징으로 하는 방법.
  21. 제1항 내지 제17항 중 어느 한 항에 있어서, 단계(c)에서 상기 나노구조체가 템플릿 물질을 에칭하는 것에 의해 형성된 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 상기 사용된 에칭이 건식, 습식 또는 건식 및 습식 혼합인 것을 특징으로 하는 방법.
  23. 제21항 또는 제22항에 있어서, 상기 에칭이 기판의 일부를 제거하기 위하여 사용된 것을 특징으로 하는 방법.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서, 에칭후, 나노구조체 위에 잔류된 금속 및/또는 유전물질이 제거된 것을 특징으로 하는 방법.
  25. 제1항 내지 제24항 중 어느 한 항에 있어서, 상기 나노구조체에 질화공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서, 각 나노구조체가 나노컬럼을 포함하는 것을 특징으로 하는 방법.
  27. 제1항 또는 제3항 내지 제26항중 어느 한 항에 있어서, 단계(d)가 반도체 물질의 초기 층을 측면 성장시키고, 상기 초기 층 위에 반도체 물질을 수직으로 성장시키는 단계를 포함하는 것을 특징으로 하는 방법.
  28. 제27항에 있어서, 상기 반도체 물질의 측면 성장이 MOCVD, MBE, 또는 HVPE 방법으로 수행되는 것을 특징으로 하는 방법.
  29. 제27항에 있어서, 상기 반도체 물질의 측면성장이 펄스 성장 방법에 의해 수행되는 것을 특징으로 하는 방법.
  30. 상기 반도체 물질의 수직 성장이 HVPE 방법으로 수행되는 것을 특징으로 하는 방법.
  31. 제1항 또는 제3항 내지 제30항 중 어느 한 항에 있어서, 단계(d)에서 상기 반도체 물질의 성장이 성장실에서 가스 아울릿과 상기 템플릿의 표면 사이의 거리를 회전시키고 유지시키는 동안 수행되는 것을 특징으로 하는 방법.
  32. 제1항 또는 제3항 내지 제31항 중 어느 한 항에 있어서, 상기 단결정 반도체 물질이 나노구조체와 다른 물질을 포함하는 것을 특징으로 하는 방법.
  33. 제1항 또는 제3항 내지 제32항 중 어느 한 항에 있어서, 상기 단결정 반도체 물질이 미도핑, 또는 n- 또는 p-형 도핑인 것을 특징으로 하는 방법.
  34. 제1항 또는 제3항 내지 제33항 중 어느 한 항에 있어서, 상기 단결정 반도체 물질이 비극성인 것을 특징으로 하는 방법.
  35. 제1항 또는 제3항 내지 제33항중 어느 한 항에 있어서, 상기 단결정 반도체 물질이 극성인 것을 특징으로 하는 방법.
  36. 제34항 또는 제35항에 있어서, 상기 기판 결정 배향이 상기 단결정 반도체 물질이 극성 또는 비극성인지를 결정하도록 선택되는 것을 특징으로 하는 방법.
  37. 제1항 또는 제3항 내지 제36항중 어느 한 항에 있어서, (e) 상기 나노구조체로부터 단결정 반도체 물질을 분리하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  38. 제37항에 있어서, 상기 단결정 반도체 물질이 상기 물질을 급냉각하는 것에 의해 나노구조체로부터 분리된 것을 특징으로 하는 방법.
  39. 제37항에 있어서, 상기 단결정 반도체 물질이 상기 나노구조체로부터 기계적으로 분리된 것을 특징으로 하는 방법.
  40. 제37항에 있어서, 상기 단결정 반도체 물질이 습식 에칭에 의해 나노구조체로부터 분리된 것을 특징으로 하는 방법.
  41. 제37항에 있어서, 상기 단결정 반도체 물질이 전기화학적 에칭에 의해 나노구조체로부터 분리된 것을 특징으로 하는 방법.
  42. 제37항에 있어서, 상기 단결정 반도체 물질이 레이저 제거에 의해 나노구좆체로부터 분리된 것을 특징으로 하는 방법.
  43. 제1항 또는 제3항 내지 제42항 중 어느 한 항에 있어서,
    (f) 상기 단결정 반도체 물질을 소정의 두께까지 슬리이싱, 연마, 랩핑 및/또는 광택하는 단계를 포함하는 것을 특징으로 하는 방법.
  44. 제1항 내지 제43항중 어느 한 항에 있어서, 상기 템플릿 물질이 제1항 또는 제3항 내지 제43항중 어느 한 방법에 따라 사전 제조된 단결정 반도체 물질을 포함하는 것을 특징으로 하는 방법.
  45. 제1항 또는 제3항 내지 제44항 중 어느 한항에 따른 방법을 사용하여 성장된 것을 특징으로 하는 단결정 반도체 물질.
  46. 제1항 내지 제44항 중 어느 한 항의 방법에 따라 형성된 것을 특징으로 하는 반도체 나노구조체.
  47. 도면에 따라 기술된 것을 특징으로 하는 방법.
KR1020087028018A 2007-01-19 2008-01-17 나노구조 템플릿을 사용한 단결정 반도체 물질의 제조 KR101562064B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GBGB0701069.7A GB0701069D0 (en) 2007-01-19 2007-01-19 Nanostructure template and production of semiconductors using the template
GB0701069.7 2007-01-19
GB0708282.9 2007-04-30
GB0708282A GB2445807B (en) 2007-01-19 2007-04-30 Production of a single-crystal semiconductor material using a nanostructure template

Publications (2)

Publication Number Publication Date
KR20090101075A true KR20090101075A (ko) 2009-09-24
KR101562064B1 KR101562064B1 (ko) 2015-10-20

Family

ID=37846656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028018A KR101562064B1 (ko) 2007-01-19 2008-01-17 나노구조 템플릿을 사용한 단결정 반도체 물질의 제조

Country Status (9)

Country Link
US (1) US8828849B2 (ko)
EP (1) EP2104754B1 (ko)
JP (1) JP5586233B2 (ko)
KR (1) KR101562064B1 (ko)
CN (1) CN101542024A (ko)
ES (1) ES2744818T3 (ko)
GB (2) GB0701069D0 (ko)
TW (1) TWI452186B (ko)
WO (1) WO2008087452A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273459B1 (ko) * 2011-09-28 2013-06-11 전북대학교산학협력단 ＭＯＣＶＤ 를 이용하여 고품질 ｅｐｉｔａｘｉａｌ ｌａｙｅｒ 형성을 위한 ４－ｓｔｅｐ ＮＷＥＬＯＧ 성장 방법
KR20150003788A (ko) * 2012-04-26 2015-01-09 오스람 옵토 세미컨덕터스 게엠베하 에피택시 기판, 에피택시 기판의 제조 방법 및 에피택시 기판을 구비한 광전 반도체 칩
KR20150059102A (ko) * 2013-11-18 2015-05-29 한국세라믹기술원 기판 제조 방법 및 발광 소자 제조 방법
KR20160138520A (ko) * 2014-03-27 2016-12-05 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 각각의 길쭉한 요소에 대해 결정핵생성 층이나 결정핵생성 패드의 캐비티 내에 형성된 시드를 포함하는 기판으로부터 평행한 길쭉한 요소(나노와이어, 마이크로와이어)를 성장시키기 위한 방법
KR20180129847A (ko) * 2016-04-01 2018-12-05 헥사겜 아베 Iii족-질화물 재료의 평면 표면 형성

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US20090001416A1 (en) * 2007-06-28 2009-01-01 National University Of Singapore Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
KR101631043B1 (ko) 2007-08-21 2016-06-24 더 리전트 오브 더 유니버시티 오브 캘리포니아 고성능 열전 속성을 갖는 나노구조체
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
GB2460898B (en) * 2008-06-19 2012-10-10 Wang Nang Wang Production of semiconductor material and devices using oblique angle etched templates
KR101101780B1 (ko) * 2008-09-08 2012-01-05 서울대학교산학협력단 질화물 박막 구조 및 그 형성 방법
DE102008056175A1 (de) 2008-11-06 2010-05-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Strahlung emittierenden Dünnschichtbauelements und Strahlung emittierendes Dünnschichtbauelement
TWI384548B (zh) * 2008-11-10 2013-02-01 Univ Nat Central 氮化物結晶膜的製造方法、氮化物薄膜以及基板結構
TWI384535B (zh) * 2008-12-30 2013-02-01 Univ Nat Chunghsing Epitaxial substrate
TWI426551B (zh) * 2009-03-25 2014-02-11 Ind Tech Res Inst 立體金屬氧化物電極及其製造方法
US20110114146A1 (en) * 2009-11-13 2011-05-19 Alphabet Energy, Inc. Uniwafer thermoelectric modules
CN101723314B (zh) * 2009-12-29 2013-02-27 浙江大学 一种用于制备纳米线阵列的模板的制造方法
US8716049B2 (en) * 2010-02-23 2014-05-06 Applied Materials, Inc. Growth of group III-V material layers by spatially confined epitaxy
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
US20120049151A1 (en) * 2010-08-30 2012-03-01 Invenlux Corporation Light-emitting devices with two-dimensional composition-fluctuation active-region and method for fabricating the same
US9240328B2 (en) 2010-11-19 2016-01-19 Alphabet Energy, Inc. Arrays of long nanostructures in semiconductor materials and methods thereof
US8736011B2 (en) 2010-12-03 2014-05-27 Alphabet Energy, Inc. Low thermal conductivity matrices with embedded nanostructures and methods thereof
TW201230151A (en) * 2011-01-05 2012-07-16 Nanocrystal Asia Inc Method for manufacturing flat substrate proposed by incremental-width nanorods
GB2488587B (en) * 2011-03-03 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
TWI443062B (zh) * 2011-05-11 2014-07-01 Nanocrystal Asia Inc 局部隔離漸進加寬奈米柱以製造平坦基底之製造方法
CN102263171B (zh) * 2011-06-24 2013-10-09 清华大学 外延衬底、外延衬底的制备方法及外延衬底作为生长外延层的应用
KR20130041699A (ko) * 2011-10-17 2013-04-25 엘지전자 주식회사 투명 발광 시트 및 그 제조 방법
KR20130081956A (ko) 2012-01-10 2013-07-18 삼성전자주식회사 질화물 반도체층 성장 방법
US20130175654A1 (en) * 2012-02-10 2013-07-11 Sylvain Muckenhirn Bulk nanohole structures for thermoelectric devices and methods for making the same
US9653286B2 (en) 2012-02-14 2017-05-16 Hexagem Ab Gallium nitride nanowire based electronics
TWI453296B (zh) * 2012-02-24 2014-09-21 Opto Tech Corp 氮化物晶圓及其製作方法
US9051175B2 (en) 2012-03-07 2015-06-09 Alphabet Energy, Inc. Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
CN102611404A (zh) * 2012-03-09 2012-07-25 天津理工大学 一种用于声表面波器件的六方氮化硼压电薄膜及制备方法
DE102012204551A1 (de) 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur Herstellung von III-N-Einkristallen, und III-N-Einkristall
DE102012204553B4 (de) 2012-03-21 2021-12-30 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Templats, so hergestelltes Templat, dessen Verwendung, Verfahren zur Herstellung von III-N-Einkristallen, Verfahren zur Herstellung von III-N-Kristallwafern, deren Verwendung und Verwendung von Maskenmaterialien
EP2815004B1 (de) 2012-03-21 2018-01-10 Freiberger Compound Materials GmbH Verfahren zur herstellung von iii-n-einkristallen, und iii-n-einkristall
TW201346992A (zh) * 2012-04-23 2013-11-16 Nanocrystal Asia Inc 低缺陷密度平坦基板之製造方法
GB2502818A (en) * 2012-06-08 2013-12-11 Nanogan Ltd Epitaxial growth of semiconductor material such as Gallium Nitride on oblique angled nano or micro-structures
US9257627B2 (en) 2012-07-23 2016-02-09 Alphabet Energy, Inc. Method and structure for thermoelectric unicouple assembly
CN203787451U (zh) * 2012-08-28 2014-08-20 璨圆光电股份有限公司 一种化合物半导体元件
US9082930B1 (en) 2012-10-25 2015-07-14 Alphabet Energy, Inc. Nanostructured thermolectric elements and methods of making the same
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
JP2016535436A (ja) * 2013-10-21 2016-11-10 センサー エレクトロニック テクノロジー インコーポレイテッド 複合半導体層を含むヘテロ構造
WO2015157501A1 (en) 2014-04-10 2015-10-15 Alphabet Energy, Inc. Ultra-long silicon nanostructures, and methods of forming and transferring the same
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
JP6277176B2 (ja) * 2015-12-09 2018-02-07 國家中山科學研究院 フォトニック結晶の調製方法
US10087547B2 (en) * 2015-12-21 2018-10-02 The Regents Of The University Of California Growth of single crystal III-V semiconductors on amorphous substrates
CN106067777B (zh) * 2016-08-08 2020-11-10 贵州民族大学 一种平面结构增益补偿型saw器件及制备方法
CN106100603B (zh) * 2016-08-08 2020-10-27 贵州民族大学 一种立体结构增益补偿型saw器件及制备方法
US10991578B2 (en) * 2016-10-19 2021-04-27 Hexagem Ab Forming a planar surface of a III-nitride material
CN106374023B (zh) * 2016-10-31 2018-10-30 华南理工大学 生长在镓酸锂衬底上的非极性纳米柱led及其制备方法
CN111213222A (zh) * 2017-10-05 2020-05-29 六边钻公司 具有平面iii-n半导体层的半导体装置和制造方法
JP7404593B2 (ja) 2018-06-26 2023-12-26 株式会社Flosfia 成膜方法および結晶性積層構造体
US20210226002A1 (en) * 2018-06-26 2021-07-22 Flosfia Inc. Crystalline oxide film
JP7315137B2 (ja) 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物膜
JP7315136B2 (ja) 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物半導体
US11295983B2 (en) 2020-05-27 2022-04-05 International Business Machines Corporation Transistor having source or drain formation assistance regions with improved bottom isolation
CN113808911A (zh) * 2020-06-17 2021-12-17 中国科学院苏州纳米技术与纳米仿生研究所 大面积柔性透明半导体薄膜及其制法和应用
TWI759950B (zh) * 2020-11-06 2022-04-01 國立雲林科技大學 金屬化合物奈米管的製作方法
CN112725888A (zh) * 2021-01-22 2021-04-30 东北师范大学 一种利用阵列缓冲层制备高质量半导体单晶薄膜的方法
DE102022129759A1 (de) 2022-11-10 2024-05-16 Ams-Osram International Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2099808C1 (ru) * 1996-04-01 1997-12-20 Евгений Инвиевич Гиваргизов Способ выращивания ориентированных систем нитевидных кристаллов и устройство для его осуществления (варианты)
US5976957A (en) * 1996-10-28 1999-11-02 Sony Corporation Method of making silicon quantum wires on a substrate
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
GB9710062D0 (en) * 1997-05-16 1997-07-09 British Tech Group Optical devices and methods of fabrication thereof
US6225118B1 (en) * 1997-10-01 2001-05-01 Biocure Limited Multicellular in vitro assay of angiogenesis
US6184144B1 (en) 1997-10-10 2001-02-06 Cornell Research Foundation, Inc. Methods for growing defect-free heteroepitaxial layers
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
DE19803013B4 (de) * 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
DE60030279T2 (de) * 1999-03-17 2007-08-30 Mitsubishi Cable Industries, Ltd. Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6596377B1 (en) * 2000-03-27 2003-07-22 Science & Technology Corporation @ Unm Thin film product and method of forming
AU2001274810A1 (en) * 2000-04-17 2001-10-30 Virginia Commonwealth University Defect reduction in gan and related materials
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
ATE528421T1 (de) 2000-11-30 2011-10-15 Univ North Carolina State Verfahren zur herstellung von gruppe-iii- metallnitrid-materialien
EP1367150B1 (en) * 2001-02-14 2009-08-19 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
GB0111207D0 (en) * 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers
JP2004059325A (ja) * 2001-07-04 2004-02-26 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
US6709513B2 (en) * 2001-07-04 2004-03-23 Fuji Photo Film Co., Ltd. Substrate including wide low-defect region for use in semiconductor element
EP1422748A1 (en) 2001-08-01 2004-05-26 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
US6835246B2 (en) * 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
JP3848303B2 (ja) * 2002-06-07 2006-11-22 キヤノン株式会社 構造体、機能性構造体及び磁気記録媒体の製造方法
US20040077156A1 (en) * 2002-10-18 2004-04-22 Loucas Tsakalakos Methods of defect reduction in wide bandgap thin films using nanolithography
WO2004064212A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co. Ltd. 窒化物半導体素子及びその製造方法、並びに窒化物半導体基板の製造方法
WO2004109401A1 (en) * 2003-06-09 2004-12-16 Canon Kabushiki Kaisha Process for producing structure, structure thereof, and magnetic recording medium
US7445742B2 (en) * 2003-08-15 2008-11-04 Hewlett-Packard Development Company, L.P. Imprinting nanoscale patterns for catalysis and fuel cells
US7067328B2 (en) * 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
JP2005136106A (ja) 2003-10-29 2005-05-26 Kyocera Corp 単結晶サファイア基板とその製造方法及び半導体発光素子
KR100576854B1 (ko) * 2003-12-20 2006-05-10 삼성전기주식회사 질화물 반도체 제조 방법과 이를 이용한 질화물 반도체
JP2005223165A (ja) * 2004-02-06 2005-08-18 Sanyo Electric Co Ltd 窒化物系発光素子
KR100646696B1 (ko) * 2004-03-10 2006-11-23 주식회사 실트론 질화물 반도체 소자 및 그 제조방법
JP4471726B2 (ja) 2004-04-26 2010-06-02 京セラ株式会社 単結晶サファイア基板の製造方法
WO2006025793A1 (en) * 2004-08-31 2006-03-09 Agency For Science, Technology And Research Nanostructures and method of making the same
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
KR100682879B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
EP1896270A2 (en) * 2005-04-13 2008-03-12 The Regents of the University of California Etching technique for the fabrication of thin (ai, in, ga)n layers
US20060270201A1 (en) * 2005-05-13 2006-11-30 Chua Soo J Nano-air-bridged lateral overgrowth of GaN semiconductor layer
TWI377602B (en) * 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
KR20070063731A (ko) * 2005-12-15 2007-06-20 엘지전자 주식회사 나노 패턴이 형성된 기판의 제조방법 및 그 기판을 이용한발광소자
KR100668351B1 (ko) * 2006-01-05 2007-01-12 삼성코닝 주식회사 질화물계 발광소자 및 그 제조방법
WO2008048704A2 (en) * 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US7361522B2 (en) * 2006-03-28 2008-04-22 Intel Corporation Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
US7850941B2 (en) * 2006-10-20 2010-12-14 General Electric Company Nanostructure arrays and methods for forming same
US8338273B2 (en) * 2006-12-15 2012-12-25 University Of South Carolina Pulsed selective area lateral epitaxy for growth of III-nitride materials over non-polar and semi-polar substrates
JP5453105B2 (ja) * 2006-12-22 2014-03-26 クナノ アーベー ナノ構造のｌｅｄ及びデバイス
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
GB0702560D0 (en) 2007-02-09 2007-03-21 Univ Bath Production of Semiconductor devices
TWI340481B (en) * 2007-06-11 2011-04-11 Univ Nat Chiao Tung The method for promoting light emission efficiency of led using nano-rod structure
US8652947B2 (en) * 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) * 2007-09-26 2012-02-21 Wang Nang Wang Non-polar III-V nitride material and production method
US7670933B1 (en) * 2007-10-03 2010-03-02 Sandia Corporation Nanowire-templated lateral epitaxial growth of non-polar group III nitrides
US20100035416A1 (en) * 2008-08-11 2010-02-11 Ding-Yuan Chen Forming III-Nitride Semiconductor Wafers Using Nano-Structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273459B1 (ko) * 2011-09-28 2013-06-11 전북대학교산학협력단 ＭＯＣＶＤ 를 이용하여 고품질 ｅｐｉｔａｘｉａｌ ｌａｙｅｒ 형성을 위한 ４－ｓｔｅｐ ＮＷＥＬＯＧ 성장 방법
KR20150003788A (ko) * 2012-04-26 2015-01-09 오스람 옵토 세미컨덕터스 게엠베하 에피택시 기판, 에피택시 기판의 제조 방법 및 에피택시 기판을 구비한 광전 반도체 칩
KR20150059102A (ko) * 2013-11-18 2015-05-29 한국세라믹기술원 기판 제조 방법 및 발광 소자 제조 방법
KR20160138520A (ko) * 2014-03-27 2016-12-05 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 각각의 길쭉한 요소에 대해 결정핵생성 층이나 결정핵생성 패드의 캐비티 내에 형성된 시드를 포함하는 기판으로부터 평행한 길쭉한 요소(나노와이어, 마이크로와이어)를 성장시키기 위한 방법
KR20180129847A (ko) * 2016-04-01 2018-12-05 헥사겜 아베 Iii족-질화물 재료의 평면 표면 형성

Also Published As

Publication number Publication date
TWI452186B (zh) 2014-09-11
US20090174038A1 (en) 2009-07-09
TW200839041A (en) 2008-10-01
WO2008087452A1 (en) 2008-07-24
KR101562064B1 (ko) 2015-10-20
EP2104754A1 (en) 2009-09-30
US8828849B2 (en) 2014-09-09
EP2104754B1 (en) 2019-07-03
GB0708282D0 (en) 2007-06-06
GB0701069D0 (en) 2007-02-28
CN101542024A (zh) 2009-09-23
JP2010516599A (ja) 2010-05-20
ES2744818T3 (es) 2020-02-26
JP5586233B2 (ja) 2014-09-10
GB2445807A (en) 2008-07-23
GB2445807B (en) 2009-11-11

Similar Documents

Publication Publication Date Title
KR101562064B1 (ko) 나노구조 템플릿을 사용한 단결정 반도체 물질의 제조
US8652947B2 (en) Non-polar III-V nitride semiconductor and growth method
US8118934B2 (en) Non-polar III-V nitride material and production method
JP5374386B2 (ja) 半導体デバイスの製造方法
TWI500827B (zh) 使用奈米結構緩衝層和氫化物氣相沉積（ｈｖｐｅ）來製造高品質化合物半導體材料的成長方法
EP2518191B1 (en) Template for epitaxial growth and process for producing same
US7288830B2 (en) III-V nitride semiconductor substrate and its production method
US20170033186A1 (en) Method of obtaining planar semipolar gallium nitride surfaces
JP2008277841A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
EP2136390A2 (en) Production of semiconductor material and devices using oblique angle etched templates
GB2470097A (en) Epitaxial overgrowth
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 5