CN102714136A - 用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构 - Google Patents

用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构 Download PDF

Info

Publication number
CN102714136A
CN102714136A CN2010800400288A CN201080040028A CN102714136A CN 102714136 A CN102714136 A CN 102714136A CN 2010800400288 A CN2010800400288 A CN 2010800400288A CN 201080040028 A CN201080040028 A CN 201080040028A CN 102714136 A CN102714136 A CN 102714136A
Authority
CN
China
Prior art keywords
nitride layer
volume
nitride
semiconductor structure
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800400288A
Other languages
English (en)
Inventor
亚历克斯·罗马诺夫
马克西姆·A·欧得诺莱多夫
弗拉德斯拉夫·V·鲍格诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optogan Oy
Original Assignee
Optogan Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optogan Oy filed Critical Optogan Oy
Publication of CN102714136A publication Critical patent/CN102714136A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/2056—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

由第III族金属的氮化物形成在(0001)取向的异质衬底(1)上的具有低机械应力的半导体结构，以及用于降低由第III族金属的氮化物形成在(0001)取向的异质衬底(1)上的半导体结构中的内部机械应力的方法。方法包括以下步骤：在异质衬底(1)上生长氮化物以形成第一氮化物层(2)；通过选择性地除去第一氮化物层(2)的体积至距第一氮化物层(2)的上表面预定的深度来图案化第一氮化物层(2)，以提供层的在被除去的体积之间的剩余部分中的机械应力σ的弛豫；以及在第一氮化物层(2)上生长另外的氮化物，直到形成连续的第二氮化物层(8)，第二氮化物层(8)包封在半导体结构内部的在第二氮化物层(8)下的源自所除去的体积的空隙(7)。

Description

用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构
发明领域
本发明涉及由具有纤锌矿晶体结构的第III族金属的氮化物形成的并且在与半导体结构的材料晶格失配的(0001)取向的异质衬底上以气相生长的半导体结构。本发明还涉及采用这样的结构的器件并且涉及制造这样的结构的方法。
发明背景
由于其许多有利的性质，呈其许多变化形式的氮化镓(GaN)已经成为用于诸如发光二极管(LED)和激光二极管(LD)的光电子器件的其中一种最重要的半导体材料。然而，在此现代技术领域中，未能利用高品质的，优选自支撑的GaN模板是众所周知的问题。决定材料品质的两个重要因素是层和衬底中的穿透位错(TD)密度和内部机械应力。高TD密度极大地影响器件性能和寿命，对于通过金属有机化学气相沉积(MOCVD)生长在蓝宝石衬底上的GaN来说，TD密度通常在1010cm-2的范围内。应力进而可以导致外延GaN和/或之后在GaN模板上生长的衬底或器件层开裂。高应力水平还可以导致差的表面形态，例如以高表面粗糙度。此外，内部机械应力可以导致在异质衬底上生长的基于GaN的模板发生弯曲。
在现有技术中已知多种用于降低TD密度的技术。例如，外延层过生长(ELO或ELOG)被在文献中作为许多变化形式报道，见例如Gibart：“Metal organic vapor phase epitaxy of GaN and lateral overgrowth(GaN的有机金属气相外延以及横向过生长)”，Reports on Progress in Physics 67(2004)667-715，或R.Davis等人在美国专利6,051,849中。然而，ELO技术具有多种缺陷，包括例如在基本ELO工艺中需要掩模，仅降低了模板的特定部分的TD密度而在其余的区域中仍是高TD密度等等。用于降低氮化镓层中的TD密度的另一种方法是经常被称为悬挂外延(pendeoepitaxy)的方法。在该方法中，例如通过蚀刻，在衬底中和/或另一氮化物外延层中形成沟槽，然后这些沟槽在没有掩模的情况下通过工艺参数控制氮化镓层的生长方向来横向过生长。该方法在例如美国专利#6,265,289中公开。悬挂外延也具有仅能够降低外延层的仅特定部分中的TD密度的问题。
完全不同的且具有最高效率之一的TD密度降低方法在本申请人的较早的专利申请公开#WO 2006/064081A1中公开。所述方法提供了良好受控的且完全原位的用于生产整个模板表面具有小于108cm-2的TD密度的GaN衬底的方法。
关于内应力的问题被报告取得了非常少的进展。在实践中，上文讨论的通过普遍已知的工艺，通过例如ELO或悬挂外延生长的具有小的TD密度的GaN模板的特征在于非常高的内应力。这些应力限制了外延层可用的最高可能性的无开裂厚度并且还劣化GaN模板的表面形态。结构中的高内应力可以在器件制造在衬底上之前或期间使衬底开裂，例如由于衬底变薄。因此，对于能够提供GaN层中低的TD密度，同时有效地降低层中的应力，以例如实现对在层，即GaN模板上制造器件结构来说期望的平滑表面形态的GaN异质外延生长的工艺存在巨大的需求。
上文和下文关于GaN所述的内容还以合适的程度涉及第III族金属的其他的氮化物，例如AlxGa1-xN，0＜x≤1；InyGa1-yN，0＜y≤1；或BN。
本发明的目的
本发明的目的是降低上文讨论的现有技术的问题。具体地，本发明的目的是提供具有低水平的内部机械应力、对于外延生长优选的平面的表面形态以及低穿透位错(TD)密度的新的类型的半导体结构。本发明的另一个目的是提供用于生产具有弛豫的表面下机械应力、平面的表面形态和低TD密度的第III族金属的氮化物的模板的新颖方法。根据本发明生产的结构可以被用作用于例如功率电子或光电子部件的器件层的外延生长的模板。本发明的另一个目的是提供包括根据本发明的半导体结构的新类型的半导体器件。
发明概述
根据本发明的方法的特征在于在独立权利要求1中提出的内容。
根据本发明的产品的特征在于在独立权利要求7中提出的内容。
根据本发明的用途的特征在于在独立权利要求10或11中提出的内容。
用于降低由第III族金属的氮化物形成在(0001)取向的异质衬底(1)上的半导体结构中的内部机械应力的方法，根据本发明，包括以下步骤：在异质衬底上生长氮化物以形成第一氮化物层，通过选择性地除去第一氮化物层的体积至距第一氮化物层的上表面预定的深度来图案化第一氮化物层，以提供层的在所除去的体积之间的剩余部分中的内部机械应力的弛豫，以及在第一氮化物层上生长另外的氮化物，直到形成连续的第二氮化物层，以从半导体结构内部的第二氮化物层下的所除去的体积产生被包封的空隙。
具有低机械应力的半导体结构，其由第III族金属的氮化物形成在(0001)取向的异质衬底上，根据本发明，包括在异质衬底上的第一氮化物层、在第一氮化物层上的第二氮化物层，第二氮化物层包封半导体结构内部的在第二氮化物层下的有意产生的空隙，以降低半导体结构中的内部机械应力。
根据本发明的方法和产品被用于降低由第III族金属的氮化物形成的半导体结构中的内部机械应力。本发明的另外的益处是半导体结构的弛豫还导致下面的异质衬底中的机械应力的降低。
异质衬底应当被理解为是与在异质衬底上的半导体结构的氮化物材料不同的材料的衬底。第III族金属的氮化物可以是，仅作为例子，GaN，GaN最典型的异质衬底材料是蓝宝石。第一氮化物层或第二氮化物层的组成不必须是相似的，但是它们可以是，仅作为实施例，它们自身包含不同氮化物的层状结构。氮化物层可以由例如具有纤锌矿晶体结构的第III族金属的氮化物形成。氮化物层可以通过金属有机化学气相沉积(MOCVD)从气相生长在与半导体衬底材料晶格失配的(0001)取向的异质衬底上或在现有的(0001)取向的受应力的氮化物层上。
本发明提供具有高度弛豫的，即结构仅具有非常小的机械应力，的优点的半导体结构和用于产生半导体结构的方法。使用本发明可以获得的另外的优点是平面的表面形态和小的穿透位错(TD)密度。在本文中，平面的表面形态意指具有可忽略的表面粗糙度的实质上平坦的表面。
所除去的体积在模板内形成光学不连续的界面。当这种类型的半导体结构被用作LED的衬底(作为模板)时，这些界面提高在LED中产生的并且由于在氮化物/异质衬底和部件/环境界面处的反射而在器件内传播的光的漫射。“漫射”在此是指在界面处改变光的传播方向的所有类型的机制，包括反射、散射和折射。换句话说，漫射随机地改变光线的传播方向，从而增加了光线具有可以使其从器件散逸的方向的可能性。因此，LED的光提取效率可以被根据本发明的半导体结构提高。
本发明的上述优点来源于正在经受形成具有三维(3D)几何构型例如沟槽或孔洞的结构的最初平坦的、受应力的第一氮化物层。三维结构通过选择性地除去第一氮化物层的体积至距上表面预定的深度来形成，这可以通过例如离子蚀刻实现。三维结构的形成使应变-应力状态成为非均一的，并且第一氮化物层的在所除去的体积之间的区域中的顶部区域成为实质上无应力的并且展示比初始的实质上二维的第一氮化物层的相应区域低的水平的机械应力。第一氮化物层的应力-应变状态的改变还在其余的第一氮化物层的底部处产生应力的剪切分量。这样的剪切应力的存在可能是在形成三维结构之后，在第一氮化物层中的弛豫过程发生强化的另外的原因。
当第一氮化物层的在所除去的体积之间的区域中的顶部区域成为实质上无应力的时，第二氮化物层的生长可以成为从实质上无应力的或仅具有小的应力的表面开始。因此，第二氮化物层的生长是稳定的并且将提供平坦的表面。用于使用本发明获得最好的结果的精确的条件取决于三维结构的形状和尺寸、氮化物层的生长方案以及用于生长和处理的设备。这些参数将在下文更详细地描述。
本发明的另外的非预期的优点是，在第二氮化物层下的在半导体结构中的被包封的空隙有效地增强从在半导体结构上生长的器件结构提取光。
根据本发明的一个实施方案，图案化第一氮化物层包括除去第一氮化物层的体积，使得所除去的体积的深度H、所除去的体积的特征直径D以及在相邻的所除去的体积之间的间距L满足条件H/(L-D)＞0.2，更优选条件H/(L-D)＞0.4，并且最优选条件H/(L-D)＞0.6。当图案化的第一氮化物层的几何构型满足这些条件时，第一氮化物层的在所除去的体积之间的剩余部分展示高弛豫水平的内部机械应力。此外，在所除去的体积之间的其余的第一氮化物层的大的区域中发生弛豫，这提供被弛豫的材料的用于第二氮化物层开始生长的大的表面积。
根据本发明的另一个实施方案，图案化第一氮化物层包括除去第一氮化物层的体积，使得所除去的体积的沿着平行于异质衬底的表面的表面的横截面被成形为六边形。
在本发明的又一个实施方案中，所除去的体积的面的取向与纤锌矿晶体结构的低指数晶面实质上一致。在本实施方案中，界定所除去的体积例如六方棱柱的面的取向与例如第一氮化物层的低指数m面或a面一致。这进一步刺激第一氮化物层的内部机械应力的弛豫。
根据本发明的又一个实施方案，所除去的体积的沿着平行于异质衬底的表面的表面的横截面具有至少2.0微米的特征直径D，在相邻的所除去的体积之间的间距L小于10.0微米，并且所除去的体积的深度H大于3.0微米。
为了进一步刺激第一氮化物层的上部部分中的应力弛豫，第一氮化物层在本发明的某些实施方案中被图案化为特定的形状。已经发现所除去的体积的几何构型以及相应的所除去的材料的相对体积极大地影响第一氮化物层的上部部分中的出人意料的应力弛豫。已经发现具有六边形的横截面和经由D～H与预定的深度H相关的最佳特征直径D的所除去的材料体积有效地弛豫第一氮化物层的上部部分中的应力。
根据本发明的一个实施方案，在第一氮化物层上生长另外的氮化物包括生长另外的氮化物，使得生长速率朝向所除去的体积的底部逐渐地降低，以包封源自所除去的体积的空隙，使得空隙的沿着平行于异质衬底的表面的表面的特征横截面直径随深度而增加。
根据本发明的另一个实施方案，空隙的沿着平行于异质衬底的表面的表面的横截面具有至少2.0微米的特征直径DV，并且在相邻的空隙之间的横向间距LV小于10.0微米。根据本发明的又一个实施方案，空隙的沿着平行于异质衬底的表面的表面的特征横截面直径随深度而增加。
使用合适选择的工艺参数(如将在下文更详细地讨论的)，第二氮化物层可以生长为使得空隙将由在第二氮化物层下的所除去的体积形成，该空隙在衬底的平面或氮化物层的平面中的横截面直径随距生长表面的深度而增加。这种形状的被包封的空隙可以有效地降低第二氮化物层中的TD密度，同时仍然使第二氮化物层能够仅以小的或可忽略的内部机械应力生长。空隙的这种“锥形的”或“三角形的”形状另外地增强从被制造至第二氮化物层上的发光器件(例如LED)提取光，这增加发光器件的外部量子效率。
上文描述的本发明的实施方案可以被以彼此的任何组合使用。若干实施方案中可以被组合在一起以形成本发明的另外的实施方案。本发明涉及的方法、产品或用途可以包括上文描述的本发明的实施方案中的至少一个。
附图简述
在下文中，本发明将通过参照附图使用示例性的实施方案更详细地描述，在附图中
图1示意性地示出了根据本发明的一个实施方案的方法的工艺流程中的步骤，
图2示出了随着通过选择性地除去在蓝宝石衬底上生长的GaN层的一部分而形成的柱的长径比M/2h变化的与内部机械应力成正比的所计算的弹性应变的实施例，
图3a以根据本发明一个实施方案的结构的横截面侧视图示意性地示出了在图案化第一氮化物层之后，所除去的体积的特征直径D、相邻的所除去的体积的横向间距L以及所除去的体积的深度H的定义，
图3b以根据本发明一个实施方案的结构的横截面平面图示意性地示出了在三角形图案化第一氮化物层之后，所除去的体积的特征直径D和相邻的所除去的体积的横向间距L的定义，
图3c以根据本发明一个实施方案的结构的横截面平面图示意性地示出了在正方形图案化第一氮化物层之后，所除去的体积的特征直径D和相邻的所除去的体积的横向间距L的定义，
图4以根据本发明一个实施方案的结构的横截面侧视图示意性地示出了在第一氮化物层与第二氮化物层过生长之后，空隙的特征直径DV和相邻的空隙的横向间距LV的定义，
图5a和图5b示意性地更详细示出了根据本发明的一个实施方案的方法中形成被包封的空隙，
图6a示意性地更详细示出了根据本发明的一个实施方案的在图案化第一氮化物层和开始生长第二氮化物层之后，在剩余材料体积中的穿透位错的可能的线方向，
图6b示意性地更详细示出了在生长第二氮化物层之后，在根据本发明的一个实施方案的半导体结构中的穿透位错的可能的线方向，
图7示意性地示出了在根据本发明的一个实施方案的氮化物模板内形成的空腔对穿透位错和对根据本发明的一个实施方案的半导体结构中的内部机械应力的影响，
图8是根据本发明的一个实施方案的第一氮化物层的被ICP-RIE蚀刻的六角形的所除去的体积的扫描电子显微镜(SEM)图像，
图9是根据本发明的一个实施方案的生长的模板的横截面的SEM图像，
图10是根据本发明的一个实施方案的半导体结构的横截面的SEM图像。
本发明的详细描述
现有技术研究已经显示出III-氮化物层在沿(0001)取向生长在异质衬底上的生长阶段，形成了大的拉伸弹性应变和相应的机械应力。熟知的是，存在两个主要的原因导致在异质外延生长的GaN中产生应力。首先，在早期生长阶段产生拉伸应力主要是由于以Volmer-Weber生长模式和StanskiKrastanov生长模式的三维岛的聚结。第二，当可以在例如MOCVD反应器中进行的生长过程之后冷却整个结构时，热失配，即例如外延GaN层和异质衬底(例如蓝宝石)之间的热膨胀系数的差会引起衬底中的拉伸应力。在AlxGa1-xN，0＜x≤1层生长在GaN模板上的情况下，层和衬底之间的晶格失配导致在生长温度下，在层中产生另外的拉伸应力。在III氮化物的(0001)取向生长的情况下，尤其是具有低穿透位错密度的层，其中并不是通过TD的运动和产生失配位错(MD)而有效发生弛豫的情况下，应力弛豫的可能的机理包括氮化物层和/或衬底形成粗糙表面以及氮化物层和/或衬底开裂。
如果外延GaN越厚，那么在应力材料体积中涉及的弹性能越多。然而，通常期望厚的氮化物层降低膜结构的表面处的穿透位错密度，因为在生长表面处的TD密度通常随氮化物层的厚度降低。在另一方面，在生长阶段后，通常期望使最初的异质衬底较薄或甚至除去异质衬底，以形成自支撑的GaN模板。然而，当使衬底变薄(通常通过抛光)时，开裂的可能性增加。这设定了外延GaN层厚度的上限，并且因此设定了仅通过生长较厚的氮化物层能够降低的TD密度量的限制。至于生长厚的GaN层或其他氮化物层是高成本的就更不必说了。
为了避免上述的消极影响，本发明提供用于降低在半导体结构的生长阶段的机械应力的水平并且避免氮化物层和/或衬底形成粗糙表面或氮化物层和/或衬底开裂的形成的方法和结构。本发明的动机是基于对由图案化层引起的机械应力重新分布的观察。当初始平坦的、均匀受应力的层经受形成具有三维几何构型，即岛(或柱)或沟槽(或洞)，的结构时，应变-应力状态成为非均一的。柱的具有足够高度的顶部区域成为实质上无应力的，并且在层的顶部(顶部是层的更接近于结构的生长表面的一侧)处的洞之间的材料还表明比具有平面表面的初始二维层的应力低的机械应力水平。对氮化物层进行三维图案化引起的弛豫的另外优点是，与通过开裂引起的实质上不受控制的且混乱的弛豫不同，有意地除去材料体积还能够降低压应力。
不使本发明限于任何具体的理论推测，应力-应变状态的改变还在柱的底部处或在洞的底部之间产生应力的剪切分量。这种底部区域可以被称为例如应力约束层，通过选择性地除去第一氮化物层中的材料使应力限制到应力约束层中。这样的剪切应力存在于应力约束层中可能是使图案化的结构中的弛豫过程得以强化的另外的原因。
上述的应力重新分布被在图示根据本发明的一个实施方案的方法的工艺流程的图1中示意性地示出。在横向方向的内部机械应力σ由双向箭头示出，双向箭头的长度与在结构内的所指示地点处的应力σ(在本实施例中是拉伸应力)的值成比例。
为了简化的原因，项目号将在下文的示例性实施方案中在重复部件的情况下被保持。
图1中图示的过程通过在蓝宝石衬底1上生长例如GaN的第一氮化物层2开始。生长第一氮化物层2的步骤可以通过用于将氮化物层从气相沉积在(0001)取向的异质衬底上的任何已知程序进行，其多种实例已经在文献中报道。为了生长这种第一氮化物层2，例如金属有机化学气相沉积(MOCVD)的任何已知的过程变化形式可以被使用，其实例在文献中公开。这种第一氮化物层2的特征在于在生长温度下的高拉伸应力σ，这主要是被在上文讨论的异质外延GaN生长的早期阶段的岛聚结导致的。
在下一个步骤中，掩模材料3被沉积并且界定期望的图案化几何构型的掩模4被形成在第一氮化物层2的表面5上。在图案化掩模材料3以形成掩模4之后，通过蚀刻除去第一氮化物层2的体积，并且通过图案化的掩模4中的开口在第一氮化物层2中形成中空部6。在图案化第一氮化物层2的步骤中，标准的光刻技术可以被用于制造确定在第一氮化物层2的表面上的图案化几何构型的掩模4。在另一方面，在本发明的一个实施方案中，图案化第一氮化物层2的步骤所需要的掩模被通过纳米压印光刻沉积在第一氮化物层2的表面上。
由于图案化步骤，并且在将被图案化的结构加热回至适合于氮化物生长的温度之后，第一氮化物层2的在所除去的体积，即中空部6，之间的剩余部分的特征在于拉伸应力σ的弛豫状态，如由表示氮化物中的拉伸应力的箭头的长度图示的。还发现拉伸应力朝向第一氮化物层2的表面5(即较远离衬底1界面的表面)出人意料地降低。因此，如上文解释的，从第一氮化物层2除去体积能够重新分布内应力，这导致在第一氮化物层2的其余表面处或附近的弛豫应力状态。如将在下文描述的，这可以被用于在所除去的体积(中空部6)上生长机械弛豫的第二氮化物层8，而不会通过产生裂纹以不受控制的方式发生弛豫。
由于图案化第一氮化物层2的步骤，其余的层可以包括例如相对于层的平面垂直延伸的分隔开的中空部6。所除去的体积可以向下延伸甚至至第一氮化物层2和异质衬底1之间的界面。最优的图案化几何构型可以取决于，如层厚度、在生长步骤中使用的工艺参数等来变化。如将在下文讨论的，通过使用具有呈三角形或正方形布置的六边形横截面几何构型获得了优良的结果。为了良好的结果，六边形中空部6还应当被制造得足够大。
在除去掩模4之后，开始在第一氮化物层2的表面5的其余部分上生长另外的GaN，以形成GaN的第二氮化物层8。在开始时，工艺参数被选择以促进在横向方向的生长，直到横向生长的节段9接合，完全地覆盖第一氮化物层2的所除去的体积即中空部6。以这种方式，包封的空隙7在第二氮化物层8下在氮化物结构内由所除去的体积形成。重要的是在横向生长阶段结束时，实现了第二氮化物层8的聚结表面的良好的接触。“良好的接触”在这种情况下意指在两个被接合的横向生长的节段9的边界周围的区域，即接触区，具有最少量的缺陷，包括穿透位错。在所述生长控制中所需要的实际的工艺参数甚至取决于单个工艺设备，因此不能给出通用的详细的参数。然而，本领域的技术人员可以通过常规试验发现合适的参数。
为了实现在中空部6上横向地生长，具有纤锌矿晶体结构的GaN的不同晶面的相对生长速率通过合适地选择工艺参数来调整。纤锌矿GaN的普遍使用的MOCVD生长中的横向生长的合适的工艺参数(晶体生长参数)导致(0001)平面相对低的生长速率。为实现横向生长而选择的关键的工艺参数是生长温度和III/V比。实现GaN横向生长的工艺参数可从公共文献容易地获得并且可以被技术人员根据本申请容易地选择和优化。在完全覆盖第一氮化物层2的所除去的体积即中空部6后，生长模式被改变以优先在(0001)方向竖直生长。再次地，GaN的生长方向的这种类型的控制被技术人员容易地实现。
继续在竖直的(0001)方向生长第二氮化物层8，直到获得层的期望的总厚度。这种期望的总厚度可以取决于各种因素，包括例如整个结构的机械强度以及层的顶部的目标TD密度。第二氮化物层8的另外的GaN以与第一氮化物层2的一些位置实质上相同的弛豫应力状态出人意料地生长，第二氮化物层8的生长从这些位置开始。这些位置在第一氮化物层2的所除去的体积之间的部分的顶部部分处。除了防止模板、异质衬底以及在第二氮化物层8上生长的可能的器件层开裂外，低机械应力状态还能够产生具有非常平滑的表面形态，即非常低的表面粗糙度，的模板表面10。
作为图1的过程的最后一步，最初的蓝宝石衬底1通过抛光被变薄。过程的最终结果是特征在于非常小的表面粗糙度、高度弛豫的应力状态和在表面10处的低的TD密度的III-氮化物模板。这样的模板用于随后沉积器件层，例如高亮度LED的极好衬底。
在蓝宝石衬底上的具有(0001)取向的表面的GaN沉积物中的应力和弹性应变分量在热来源的拉伸生长应力或压应力的情况下通过分析和有限元(FEM)计算来从理论上建模。这些计算的结果在图2中示出，图2清楚地示出了在蓝宝石衬底上的GaN沉积物中的应力/应变状态极度依赖于GaN沉积物的几何尺寸，例如形状。图2示出了表明通过选择性地蚀刻掉在蓝宝石衬底上生长的第一氮化物层2的一部分被形成的并且经受从生长温度至室温的冷却的柱的长径比M/2h的影响的理论计算结果。
如上文已经指示的，所除去的体积即中空部6的形状在实现期望的应力弛豫效果中起作用，出人意料地，期望的应力弛豫效果还能够生长具有平滑的表面形态的相对弛豫的第二氮化物层。在本发明的一个实施方案中，所除去的体积是六边形的(见例如图8的SEM图像)。所除去的体积的这种几何构型向第二氮化物层8的生长过程提供必需的晶体几何构型并且有效地弛豫在第一氮化物层2的其余的顶部区域中的应力，并且因此相对无应力的第二氮化物层8可以被生长。当中空部6的另外的特征横截面直径大于2.0微米，在第一氮化物层2的被蚀刻的图案中的相邻的中空部6之间的间距小于6.0微米并且被蚀刻的中空部的深度是大于3.0微米时，应力被在第二氮化物层8中以及相应地也在第一氮化物层2的其余的顶部区域中非常有效地弛豫。
取决于第一氮化物层2的蚀刻的深度的中空部6的高度H、中空部6的特征直径D以及在相邻的中空部6之间的间距L是最影响将被如上文描述的生长在中空部6上的第二氮化物层8的机械内应力状态的三个结构参数。三个参数H、L和D的定义被在图3a、图3b和图3c中示意性地图示。为了非常有效的应力弛豫，在中空部6之间的其余材料的区域的高度H与宽度的比由L-D定义，满足条件H/(L-D)＞0.5。在该条件下，在中空部6之间的其余材料的区域中的大部分材料将被弛豫(这可以从例如图1和图2推断)，并且相应地，过生长的第二氮化物层8的机械内应力将被非常有效地弛豫。
在图3b中，中空部6是形成在第一氮化物层2中的三角形图案的六边形的凹坑，并且中空部6在所有的横向方向，即在层的平面中的所有方向，受到第一氮化物层2的材料尚未通过例如蚀刻被从其除去的其余区域的限制。如图3c中图示的，在这种情况下形成正方形图案的中空部6不必需在所有的横向方向受限制，而是中空部6可以可选择地是延伸遍布第一氮化物层的平面的连续区域，并且第一氮化物层2的“未被蚀刻的”剩余区域在本实施方案中被中空部6围绕。即，在图3c中，第一氮化物层2的在中空部6之间的剩余区域是具有，在这种情况下，被成形为六边形横截面的柱。
因为在第一氮化物层2中形成的所除去的三维体积即中空部6的周期性图案可以变化，如上文描述的，所以中空部6的上文定义的特征直径D、间距L和高度H在本说明书中应当被理解为在一个界定中空部6的区域内取平均值的参数。在所有横向方向以第一氮化物层2为边界的中空部6的情况下(见图3b)，此边界应当被用于界定中空部6的区域。在其中中空部6在所有横向方向不受第一氮化物层2限制至不连续的位置的某些图案化几何构型中(见图3c)，三个参数(D、L和H)应当被理解为在中空部6的一区域内的平均值，该区域在横向方向的边界由第一氮化物层2的横向相邻的区域的边界以及连接第一氮化物层2的这些相邻的区域的中点的直线界定(见图3c中的虚线)。图3a、图3b和图3c中的箭头仅是为了例证性的目的并且它们不意图代表参数D、L或H的实际的平均值。
与D、L和H的定义相似地，图4示意性地示出了通过第二氮化物层8对第一氮化物层2的中空部6的过生长而有意产生至结构的空隙7的特征直径DV以及在相邻的空隙7之间的横向间距LV。参数DV和LV也是平均参数，该平均参数的值是对沿着平行于异质衬底1的表面的表面的空隙的横截面进行计算。
不使本发明限于任何具体的生长模式，我们提出了一种可能的模式，该模式描述了解释所观察到的应力弛豫以及TD密度的降低的优点的第二氮化物层8的生长机理。如在下文参照图5a和图5b解释的，生长模式的关键参数是中空部6的侧壁角度以及在具有不同的尺寸和形状的六边形中空部6的样品中的所得到的被包封的空隙7。这种模式中的生长条件被优化以有利于GaN第二氮化物层8的横向生长。
图5a图示了其中中空部6具有在平行于膜的平面中的小的直径的情况的工艺流程。因为仅具有用于生长发生的窄的开口，所以反应性物质在侧壁的顶部处的供应与洞的底部相比具有大的差异，这是由于反应性物质，例如在MOCVD生长的情况下气态三甲基镓或氨的有限的扩散性。这有利于第二氮化物层在中空部6的最顶部区域上的竖直的和侧向的生长。当结构继续生长得更厚时，开口开始从顶部变得越来越小。因此，前体原子向下到达被蚀刻的中空部6的底部变得越来越困难。这导致在侧壁上的可忽略的生长。
在具有较大直径的中空部6的情况下，如图5b中图示的，更多的反应性物质附于邻近中空部6的底部的侧壁的机会可能更大，并且沿着中空部6内部的侧壁可能存在反应性物质的局部浓度梯度。这还可以导致在利用三甲基镓和氨的MOCVD GaN过程中的V/III比的梯度。中空部6的足够大的尺寸是形成这种梯度所必需的并且允许这种梯度的形成。这样的梯度导致在第二氮化物层8的生长期间形成倾斜侧壁。再次地，不使本发明限于任何理论推测，这种倾斜的侧壁轮廓可以刺激TD的倾斜以及第二氮化物层8的弛豫生长，虽然导致这些令人惊奇的优点的精确的机理现在不被完全地理解。
实际上，除了应力状态外，被蚀刻的中空部6还影响氮化物层中的穿透位错密度。已经发现，第二氮化物层8的顶部区域中的穿透位错密度可以显著低于图案化之前在第一氮化物层2中观察到的穿透位错密度。穿透位错密度降低的可能的机理是(i)TD与横向柱表面的相互作用以及TD在这些表面上退出；(ii)TD与中空部6的具有TD线轨迹的退出或改变的自由表面的相互作用，后一种情况导致TD成为倾斜的并且因此获得在第二氮化物层8的后续生长期间与其他位错反应的较高的可能性。这些效果在图6a和图6b中示意性地示出。
氮化物层中的穿透位错的初始密度由于某些位错终止于被蚀刻的体积的边界处而被降低。此外，由于与中空部6的相互作用，其余的穿透位错的一部分将它们的初始地实质上竖直的线轨迹改变为倾斜的。在第二氮化物层8的生长期间，这些倾斜的位错具有彼此相交和反应的提高的可能性，由此降低在最终得到的半导体结构的顶部部分处的穿透位错的总数量。图7图示了在第一氮化物层2内形成的被包封的空隙7对TD在半导体结构中的传播的影响。由于与空隙7的相互作用，某些TD成为倾斜的并且它们中的某些终止于空隙7的边界处。倾斜显著地增加了在进一步生长期间，位错彼此相互作用和反应的可能性。由于这样的反应，因此可以发生具有相反的伯格斯矢量的两个位错的湮灭或两个位错融合产生单个TD。这两个过程都降低TD的总数量以及因此降低TD密度。与例如提供仅在特定的区域上方的穿透位错密度降低的外延横向过生长或悬挂外延(pendeoepitaxy)技术不同，在本过程中降低了整个模板区域中的TD密度。图7中提供了图示出应力降低的影响以及TD密度朝向根据本发明的一个实施方案的半导体结构的顶部表面降低。
图示了上文讨论的本发明的实施方案的技术效果的实验结果在图8至图10中示出，图8至图10显示了根据本发明的某些实施方案的氮化物半导体结构的扫描电子显微镜(SEM)图像。
图8示出了根据本发明的一个实施方案的在图案化之后的第一氮化物层2的六边形的所除去的体积，即中空部6，的SEM图像。这些六边形的特征直径D是约4.5微米并且在相邻的六边形之间的间距L是约5.5微米。
图9的SEM图像示出了在(0001)取向的蓝宝石衬底1上生长的GaN模板的横截面。被包封的空隙7被形成在模板内。由于在模板的上部部分中的氮化物的弛豫应力状态，模板的上表面10具有优良的表面形态(样品上的因样品制备产生的碎屑不应当被解释为半导体结构的一部分)。
图10的SEM图像示出了已经被根据本发明的一个实施方案的第二氮化物层8过生长的图8的图案化的第一氮化物层2。注意图10中的被包封的空隙7的倾斜的侧壁。
还注意，图9和图10中示出的横截面不一定表明空隙7之间的最短的距离。
实施例
C-面蓝宝石衬底1被用于在竖直流3×2″紧耦合喷淋头(CCS)MOCVD反应器中生长GaN膜。低温形核层，然后在高温(1030℃)下生长3.2μm无掺杂的GaN层被用于在衬底1上生长GaN的第一氮化物层2。这种第一氮化物层2的生长过程将是对于技术人员明显的常规的MOCVD GaN过程。TMG(三甲基镓)和氨(NH3)被用作源气体，而氢气环境被用于进行GaN的生长。反应器压力在第一氮化物层2的生长期间被保持在200托。常规的光刻方法被用于在下面的第一氮化物层2上产生六边形图案。电子束系统被用于将Ni蒸发至被图案化的光致抗蚀剂覆盖的第一氮化物层2上。然后是在超声波浴中的剥离(lift-off)过程。过程中的下一个步骤是通过Ni掩模4开口来蚀刻GaN的第一氮化物层2。这在感应耦合等离子体(ICP)室中进行。蚀刻条件是15sccm的Cl2、2.5sccm的Ar和4豪托的总压力。在蚀刻过程期间RF功率被保持在150W，同时使用450W的ICP功率。在蚀刻GaN之后，HC1∶HNO3(3∶1)的混合物被用于从第一氮化物层2的顶部除去Ni掩模4。标准的清洁程序被用于在将晶片放置回MOCVD反应器中之前清洁结构的表面。样品被使用丙酮、2-丙醇、H2SO4∶H2O2(4∶1)混合物、缓冲的氢氟酸(BHF)和去离子水(DIW)清洁。
下一个步骤涉及GaN的第二氮化物层8在通过如上文描述的方法制备的样品上的生长。相同的前体材料和环境气氛被用于GaN的第二氮化物层8的生长。在该生长过程期间，各种反应器参数，例如温度、V/III比以及压力被改变，如上文描述的，以获得期望的横向或竖直的生长模式。这种第二氮化物层8的生长过程将是对于技术人员明显的常规的MOCVD GaN过程。
扫描电子显微术(SEM)被用于对被蚀刻的结构以及在再生长(即第二氮化物层8的生长)之后形成的空隙7进行纵深分析。这些SEM图像在图8至图10中示出。
除了生长样品的SEM图像外，X射线衍射(XRD)也被用于定量地评价本发明对异质衬底1上的氮化物层的应力状态的影响。XRD结果显示与在蓝宝石衬底1上的具有相似的厚度和TD密度的GaN层相比，在蓝宝石衬底1上的根据本发明实施方案的GaN半导体结构的较窄的衍射峰。本发明的结构的FWHM峰宽对于(302)和(102)不对称ω扫描分别是320.4反正割和291.6反正割。现有技术的GaN层的FWHM峰宽对于(302)和(102)不对称ω扫描分别是414反正割和381反正割。在本发明的结构的情况下，出人意料的窄的峰可以归因于通过图案化第一氮化物层2和在第一氮化物层2的所除去的体积上横向地生长第二氮化物层8而实现的应力弛豫。
对于本领域的技术人员明显的是，本发明的基本思想可以被以多种方式实施。如对于本领域的技术人员清楚的，本发明不限于上文描述的实施例，而是实施方案可以在权利要求的范围内自由地变化。

Claims (11)

1.一种用于降低由第III族金属的氮化物形成在(0001)取向的异质衬底(1)上的半导体结构中的内部机械应力的方法，其特征在于所述方法包括以下步骤：
在所述异质衬底(1)上生长氮化物以形成第一氮化物层(2)，
通过选择性地除去所述第一氮化物层(2)的体积至距所述第一氮化物层(2)的上表面预定的深度来图案化所述第一氮化物层(2)，以提供所述层的在所除去的体积之间的剩余部分中的内部机械应力的弛豫，以及
在所述第一氮化物层(2)上生长另外的氮化物，直到形成连续的第二氮化物层(8)，以产生所述半导体结构内部的在所述第二氮化物层(8)下的、被包封的、源自所除去的体积的空隙(7)。
2.根据权利要求1所述的方法，其特征在于，图案化所述第一氮化物层(2)包括除去所述第一氮化物层(2)的体积，使得所除去的体积的深度H、所除去的体积的沿着平行于所述异质衬底(1)的表面的表面的横截面的特征直径D以及在相邻的所除去的体积之间的间距L满足条件H/(L-D)＞0.2，更优选满足条件H/(L-D)＞0.4，并且最优选满足条件H/(L-D)＞0.6。
3.根据权利要求1-2中任一项所述的方法，其特征在于图案化所述第一氮化物层(2)包括除去所述第一氮化物层(2)的体积，使得所除去的体积的沿着平行于所述异质衬底(1)的表面的表面的横截面被成形为六边形。
4.根据权利要求1-3中任一项所述的方法，其特征在于，所除去的体积的面的取向与纤锌矿晶体结构的低指数晶面实质上一致。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所除去的体积的沿着平行于所述异质衬底(1)的表面的表面的横截面具有至少2.0微米的特征直径D，在相邻的所除去的体积之间的间距L小于10.0微米，并且所除去的体积的深度H大于3.0微米。
6.根据权利要求1-5中任一项所述的方法，其特征在于，在所述第一氮化物层(2)上生长另外的氮化物包括生长所述另外的氮化物，使得生长速率朝向所除去的体积的底部逐渐地降低，以包封源自所除去的体积的所述空隙(7)，使得所述空隙(7)的沿着平行于所述异质衬底(1)的表面的表面的特征横截面直径随深度而增加。
7.一种具有低机械应力的半导体结构，其由第III族金属的氮化物形成在(0001)取向的异质衬底(1)上，其特征在于所述结构包括在所述异质衬底(1)上的第一氮化物层(2)、在所述第一氮化物层(2)上的第二氮化物层(8)，所述第二氮化物层(8)包封所述半导体结构内部的在所述第二氮化物层(8)下的有意产生的空隙(7)，以降低所述半导体结构中的内部机械应力。
8.根据权利要求7所述的结构，其特征在于所述空隙(7)的沿着平行于所述异质衬底(1)的表面的表面的横截面具有至少2.0微米的特征直径DV，并且在相邻的空隙(7)之间的横向间距LV小于10.0微米。
9.根据权利要求7-8中任一项所述的结构，其特征在于所述空隙(7)的沿着平行于所述异质衬底(1)的表面的表面的特征横截面直径随深度而增加。
10.权利要求1所述的方法在降低由第III族金属的氮化物形成的半导体结构中的内部机械应力方面的用途。
11.权利要求7所述的结构在降低由第III族金属的氮化物形成的半导体结构中的内部机械应力方面的用途。
CN2010800400288A 2009-09-10 2010-09-09 用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构 Pending CN102714136A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20095937A FI123319B (fi) 2009-09-10 2009-09-10 Menetelmä sisäisten mekaanisten jännitysten vähentämiseksi puolijohderakenteessa ja puolijohderakenne, jossa on vähän mekaanisia jännityksiä
FI20095937 2009-09-10
PCT/FI2010/050696 WO2011030001A1 (en) 2009-09-10 2010-09-09 A method for reducing internal mechanical stresses in a semiconductor structure and a low mechanical stress semiconductor structure

Publications (1)

Publication Number Publication Date
CN102714136A true CN102714136A (zh) 2012-10-03

Family

ID=41136399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800400288A Pending CN102714136A (zh) 2009-09-10 2010-09-09 用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构

Country Status (9)

Country Link
US (1) US20120241755A1 (zh)
EP (1) EP2476134A4 (zh)
JP (1) JP2013504865A (zh)
KR (1) KR20120099007A (zh)
CN (1) CN102714136A (zh)
FI (1) FI123319B (zh)
RU (1) RU2012112370A (zh)
TW (1) TW201133555A (zh)
WO (1) WO2011030001A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336603A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 复合氧化膜结构
CN105448648A (zh) * 2014-07-30 2016-03-30 北大方正集团有限公司 一种晶片流片方法
CN107093657A (zh) * 2017-05-08 2017-08-25 河北工业大学 一种薄膜腔体型图形衬底及其制备方法
CN110783176A (zh) * 2019-10-30 2020-02-11 广西大学 一种低应力半导体材料制备方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859457B2 (en) * 2008-03-27 2018-01-02 Nitek, Inc. Semiconductor and template for growing semiconductors
CN102427100A (zh) * 2011-11-11 2012-04-25 郭磊 半导体结构及其形成方法
CN103247725B (zh) * 2012-02-08 2016-01-20 郭磊 一种半导体结构及其形成方法
WO2013117153A1 (en) * 2012-02-08 2013-08-15 Lei Guo Semiconductor structure and method for forming same
CN103247724B (zh) * 2012-02-08 2016-04-20 郭磊 一种半导体结构及其形成方法
CN103247516B (zh) * 2012-02-08 2016-04-06 郭磊 一种半导体结构及其形成方法
EP2693462B1 (en) 2012-07-31 2016-06-01 Imec Method for manufacturing semiconductor devices
US9064699B2 (en) 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
WO2015159342A1 (ja) 2014-04-14 2015-10-22 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
WO2015193955A1 (ja) * 2014-06-16 2015-12-23 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
TWI602220B (zh) * 2015-03-04 2017-10-11 國立成功大學 磊晶模具及磊晶方法
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
EP3812487A1 (en) * 2019-10-25 2021-04-28 Xie, Fengjie Non-polar iii-nitride binary and ternary materials, method for obtaining thereof and uses
EP4044216A1 (en) * 2021-02-16 2022-08-17 Siltronic AG Method for testing the stress robustness of a semiconductor substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475820B2 (en) * 2000-06-16 2002-11-05 Sony Corporation Method for growing semiconductor layer and method for fabricating semiconductor light emitting elements
US7087930B2 (en) * 2003-03-28 2006-08-08 Toyodaa Gosei Co., Ltd. Semiconductor light emitting element and method of making same
WO2006130623A2 (en) * 2005-05-31 2006-12-07 The Regents Of The University Of California Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth (sleo)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3436128B2 (ja) * 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3696003B2 (ja) * 1999-09-22 2005-09-14 三洋電機株式会社 窒化物系半導体層の形成方法
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
AU2001241108A1 (en) * 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
US7052979B2 (en) * 2001-02-14 2006-05-30 Toyoda Gosei Co., Ltd. Production method for semiconductor crystal and semiconductor luminous element
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US6709513B2 (en) * 2001-07-04 2004-03-23 Fuji Photo Film Co., Ltd. Substrate including wide low-defect region for use in semiconductor element
JP2003282447A (ja) * 2002-03-20 2003-10-03 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
KR100533910B1 (ko) * 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
KR100818452B1 (ko) * 2006-10-31 2008-04-01 삼성전기주식회사 Ⅲ족 질화물 반도체 박막 제조방법 및 이를 이용한 질화물반도체 소자 제조방법
KR101137911B1 (ko) * 2007-12-18 2012-05-03 삼성코닝정밀소재 주식회사 질화갈륨 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475820B2 (en) * 2000-06-16 2002-11-05 Sony Corporation Method for growing semiconductor layer and method for fabricating semiconductor light emitting elements
US7087930B2 (en) * 2003-03-28 2006-08-08 Toyodaa Gosei Co., Ltd. Semiconductor light emitting element and method of making same
WO2006130623A2 (en) * 2005-05-31 2006-12-07 The Regents Of The University Of California Defect reduction of non-polar and semi-polar iii-nitrides with sidewall lateral epitaxial overgrowth (sleo)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KAZUMASA HIRAMATSU等: "Fabrication and characterization of low defect density GaN", 《JOURNAL OF CRYSTAL GROWTH》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336603A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 复合氧化膜结构
CN105448648A (zh) * 2014-07-30 2016-03-30 北大方正集团有限公司 一种晶片流片方法
CN105448648B (zh) * 2014-07-30 2018-09-25 北大方正集团有限公司 一种晶片流片方法
CN107093657A (zh) * 2017-05-08 2017-08-25 河北工业大学 一种薄膜腔体型图形衬底及其制备方法
CN107093657B (zh) * 2017-05-08 2019-02-22 河北工业大学 一种薄膜腔体型图形衬底及其制备方法
CN110783176A (zh) * 2019-10-30 2020-02-11 广西大学 一种低应力半导体材料制备方法
CN110783176B (zh) * 2019-10-30 2022-07-12 广西大学 一种低应力半导体材料制备方法

Also Published As

Publication number Publication date
FI20095937A0 (fi) 2009-09-10
RU2012112370A (ru) 2013-10-20
WO2011030001A1 (en) 2011-03-17
FI20095937A (fi) 2011-03-11
EP2476134A4 (en) 2014-10-08
KR20120099007A (ko) 2012-09-06
US20120241755A1 (en) 2012-09-27
FI123319B (fi) 2013-02-28
JP2013504865A (ja) 2013-02-07
TW201133555A (en) 2011-10-01
EP2476134A1 (en) 2012-07-18

Similar Documents

Publication Publication Date Title
CN102714136A (zh) 用于降低半导体结构中的内部机械应力的方法以及低机械应力半导体结构
Zhou et al. Application of patterned sapphire substrate for III-nitride light-emitting diodes
US20080163814A1 (en) CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
US8349633B1 (en) Aluminum nitride transitional layer for reducing dislocation density and cracking of AlGaN epitaxial films
US20060270201A1 (en) Nano-air-bridged lateral overgrowth of GaN semiconductor layer
JP2001181096A5 (ja) Iii族窒化物系化合物半導体の製造方法、iii族窒化物系化合物半導体素子及びiii族窒化物系化合物半導体
RU2368030C2 (ru) Полупроводниковая подложка, полупроводниковое устройство и способ получения полупроводниковой подложки
JP7000163B2 (ja) 結晶基板上において、以下の材料：ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びアルミニウム（Ａｌ）のうちの少なくとも１つを用いて得られる窒化物の半極性層を得ることを可能にする方法
JP5051455B2 (ja) エピタキシャル成長用窒化物半導体基板の製造方法
CN104485400A (zh) 一种iii-v族氮化物的外延结构及其生长方法
JP2013214686A (ja) Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法
CN104508840A (zh) 用于制造光电子半导体芯片的方法和光电子半导体芯片
Li et al. Silane controlled three dimensional GaN growth and recovery stages on a cone-shape nanoscale patterned sapphire substrate by MOCVD
Ali et al. Void shape control in GaN re-grown on hexagonally patterned mask-less GaN
Tang et al. Nitride nanocolumns for the development of light-emitting diode
CN109728138B (zh) 氮化铝自支撑衬底及其制备方法
Kidoguchi et al. Improvement of crystalline quality in GaN films by air-bridged lateral epitaxial growth
US7696071B2 (en) Group III nitride based semiconductor and production method therefor
Kim et al. Pretreatment by selective ion-implantation for epitaxial lateral overgrowth of GaN on patterned sapphire substrate
TWI297959B (zh)
Chen et al. AFM application in III-nitride materials and devices
KR101986040B1 (ko) 마스크 패턴 및 질화물계 물질의 선택적 성장을 이용한 광소자 제조 방법
Kong et al. Nonpolar a-GaN epilayers with reduced defect density using patterned r-plane sapphire substrates
JP2001288000A (ja) 半導体薄膜結晶の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1176465

Country of ref document: HK

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121003