TW201320399A - 製造光電氮化合物半導體元件的方法 - Google Patents

製造光電氮化合物半導體元件的方法 Download PDF

Info

Publication number
TW201320399A
TW201320399A TW101134426A TW101134426A TW201320399A TW 201320399 A TW201320399 A TW 201320399A TW 101134426 A TW101134426 A TW 101134426A TW 101134426 A TW101134426 A TW 101134426A TW 201320399 A TW201320399 A TW 201320399A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
gallium nitride
manufacturing
stress
Prior art date
Application number
TW101134426A
Other languages
English (en)
Other versions
TWI501423B (zh
Inventor
Peter Stauss
Philipp Drechsel
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201320399A publication Critical patent/TW201320399A/zh
Application granted granted Critical
Publication of TWI501423B publication Critical patent/TWI501423B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

提供一種製造光電氮化合物半導體元件的方法，其中由含鋁氮化合物半導體所組成之緩衝層(2)係成長於生長基板(1)之矽表面上。接著，成長用於產生壓應力之應力層結構(11)以及具有主動層(9)之作用半導體層序列(12)。此應力層結構(11)包含第一氮化鎵半導體層(4)及第二氮化鎵半導體層(7)，其中遮罩層(5)被嵌入於此第一氮化鎵半導體層(4)，用於產生壓應力之氮化鋁(鎵)中間層(6)係沉積於此第一氮化鎵半導體層(4)及此第二氮化鎵半導體層(7)之間，且該應力層結構(11)不包含任何其他氮化鋁(鎵)中間層(6)。

Description

製造光電氮化合物半導體元件的方法
本發明係關於一種製造光電氮化合物半導體元件於具有矽表面之基板上的方法。
氮化合物半導體經常被使用於LED或雷射二極體，其一般發射於藍色光譜範圍。隨著該半導體材料組成之不同，舉例而言，也有可能發射於紫外光或綠色光譜範圍。由於發光物質的光轉換，短波輻射可被轉換為較長之波長。藉此，可製造混合色光，尤其是白光。因此，以氮化合物半導體為基礎之發光二極體係在LED發光系統中具有重大意義。
在光電元件的製造期間，氮化合物半導體層通常被磊晶成長於生長基板上，該生長基板適應於氮化合物半導體材料之晶格常數與晶體結構。合適的基板材料尤其如藍寶石、氮化鎵或碳化矽。然而，這些基板材料皆相對較貴。
氮化合物半導體在相對較低廉的矽基板上的成長會受到矽和氮化合物半導體材料的熱膨脹係數相對較大之差異所阻礙。尤其當層系統由用於氮化合物半導體成長之成長溫度其係約1000℃冷卻至室溫時，大的張應力會產生於氮化鎵內。
文件DE 10 2006 008 929 A1及WO 2011/039181 A1各描述於矽基板上製造氮化合物半導體元件的方法，從這些文件中已得知為了產生足以抵消矽在冷卻過程所產生的張應力之壓應力，可以在生長基板的矽表面及光電元件的作用層序列之間加入一個層結構。
本發明之目的在於提供更加改良之光電氮化合物半導體元件於具有矽表面之基板上之製造方法，藉由此方法可於作用半導體層序列達成特別小的缺陷密度以達到特別高等的效能。
本目的可藉由根據專利申請範圍第1項之光電氮化合物半導體元件之製造方法所達成，本發明優越的實施例和發展係描述在專利申請範圍之依附項中。
根據本方法之至少一個實施例，首先提供具有矽表面之生長基板，該生長基板尤其可以是矽基板。或者，該生長基板也可以是絕緣體上覆矽(SOI)基板。
根據本方法之至少一個實施例，具有含鋁氮化合物半導體的緩衝層係成長於矽表面上。尤其是，該緩衝層可包含或由氮化鋁所組成。然而，這並不能排除此緩衝層具有更多成分例如像是摻雜物及/或少量的其他III族材料例如銦或鎵。
緩衝層可成長於數個具有相異之成份及/或成長參數(例如成長溫度或成長速率)的子層。在較佳的實施例中，為了防止矽表面在形成氮化矽期間和氮反應而鈍化，在緩衝層的成長期間有些原子層鋁被最初成長作為該緩衝層的第一子層，只有在一些原子層鋁被沉積後氮才會在形成氮化鋁的成長過程中被供應。有利的 是，最初以低成長率成長大約100nm厚且由氮化鋁所製造的第二子層，然後以較高之成長率成長第三子層。另外，或是作為替代方案，也有可能使用比第三子層較低的成長溫度來成長第二子層，已知特別高的層品質係由此法所達成。
在後續步驟中，應力層結構被成長以產生壓應力，此應力層結構具有第一氮化鎵半導體層及第二氮化鎵半導體層。該第二氮化鎵半導體層根據應力層結構之成長方向依循第一氮化鎵半導體層。
在有利的方法中，遮罩層被嵌入於第一氮化鎵半導體層中。尤其是，此遮罩層可以是氮化矽層。此遮罩層係為非封閉層，尤其此遮罩層可以是島狀層，也就是一個層其成長在最初階段微晶還沒共生以形成封閉層之前就被中斷。遮罩層舉例而言平均厚度約為0.2nm到2nm。
第一氮化鎵半導體層有一部份被成長在遮罩層上，舉例而言，第一氮化鎵半導體層係由一方法所製造，其於最初成長第一氮化鎵半導體層之第一子層，接著遮罩層被成長於第一子層上，而接下來第一氮化鎵半導體層的第二子層被成長於遮罩層之上。
在有利的方法中，已知藉由嵌入這一類型的遮罩層進入第一氮化鎵半導體層中，可在應力層結構及後續作用半導體層序列中實現斷層密度(dislocation density)的降低。
在有利的方法中，氮化鋁(鎵)中間層可被設置於該第一氮化鎵半導體層及該第二氮化鎵半導體層之間。較佳地，此中間層通常含有或由氮化鋁所組成。然而，這並不能排除此中間層具有少量的鎵及/或摻雜物。藉由中間層的含鋁氮化合物半導體材料具有 較氮化鎵小的晶格常數的此一優點，壓應力被產生於後續的第二氮化鎵半導體層中。雖然有利的是，由於含鋁緩衝層尤其是氮化鋁緩衝層上的成長，壓應力已於第一氮化鎵半導體層中出現，但這一類型的壓應力可接著在斷層形成所造成的第一氮化鎵半導體層成長期間被減少。氮化鋁中間層在第一氮化鎵半導體層和第二氮化鎵半導體層之間的插入可確保即使在第二半導體層中還是累積有足夠大的壓應力，其於層系統從成長溫度到室溫的降溫期間抵消基板產生的張應力。
在其他的方法步驟中，該光電氮化合物半導體元件之作用半導體層序列係成長於該應力層結構之上。該作用半導體層序列尤其包含光電元件之主動層。該主動層可以是例如輻射發射層或輻射接收層。除了主動層外，該作用半導體層序列可例如在該主動區周邊具有n型半導體區及p型半導體區。
該光電元件之作用半導體層序列係基於氮化合物半導體，在本文中，用語“基於氮化合物半導體”係代表該半導體層序列或至少一層其包含III族氮化合物半導體材料，像是InxAlyGa1-x-yN，其中0≦x≦1，0≦y≦1且x+y≦1。此材料並不一定需要具有根據上式之數學完全吻合的組成。反之，其可具有一個或多個摻雜物及額外成分其基本上不會改變該InxAlyGa1-x-yN之物理特徵性質。然而，為達簡化之目的，上式只包含該晶格(銦、鋁、鎵、氮)之基本成分，即使其可被少量其他物質於某種程度上取代。
除氮化鋁(鎵)中間層之外，該應力層結構有利地不含有任何其他氮化鋁(鎵)中間層。因此，該應力層結構有利地由第一氮化鎵半導體層與其包含之遮罩層、氮化鋁(鎵)中間層與第二氮化鎵 半導體層所組成且較佳地不再含有任何其他層。尤其是，應力層只包含只有一個氮化鋁(鎵)中間層。
已知特別低的斷層密度可被實現在此情況所描述之應力層結構中。另一方面，這是基於藉由嵌入該遮罩層進入第一氮化鎵半導體層中可實現斷層密度的減少之現象。此方法中被減少之斷層密度具有一益處，在半導體材料中累積之壓應力，可在成長方向上被鬆弛至相較於具有較高斷層密度之材料下較不顯著的程度。事實上，已知半導體材料中的斷層會導致壓應力的減少，這代表為了組成該氮化鎵半導體材料中之壓應力數次，照慣例必須要有數個中間層。然而，複數個這樣的中間層可能在該後續層中產生額外的新斷層。由於在此所述之方法未使用其他氮化鋁(鎵)中間層並取而代之的只使用單一個氮化鋁(鎵)中間層，所以特別低的斷層密度可於應力層結構及後續的作用半導體層序列中被實現。
在較佳之實施例中，作用半導體層序列中之斷層密度係小於1×109cm-2。在特別較佳之方法中，作用半導體層序列中的斷層密度係小於5×108cm-2。
在較佳之實施例中，該含鋁緩衝層係摻雜氧，已知緩衝層摻雜氧可達成更加改良的後續層晶體結構以及甚至更低的斷層密度。
由於斷層密度隨該層之厚度增加而降低，因此第一氮化鎵半導體層及/或第二氮化鎵半導體層中的壓應力只相對較慢地鬆弛，可根據此有益之現象將第一氮化鎵半導體層及第二氮化鎵半導體層設計為相對地厚。
在較佳之實施例中，該第一氮化鎵半導體層具有厚度500nm 或更多，尤其較佳是1000nm或更多。舉例而言，第一氮化鎵半導體層之厚度可以是大約1400nm。
該應力層之總厚度較佳是2μm或更多，特別較佳是3μm或更多。
假如第一及/或第二氮化鎵半導體層受到摻雜，相對較低之斷層密度也可以藉由在此所述之方法而有利地達成。較佳地，第一及/或第二氮化鎵半導體層之摻雜濃度不超過1×1019cm-3，更高的摻雜濃度可能導致斷層的增加。
尤其是，第一及/或第二氮化鎵半導體層可以為n型摻雜，舉例而言，為了n型摻雜之目的，矽可作為摻雜物。
根據另一實施例，一個或多個過渡層其包含AlxGa1-xN其中0<x<1被設置於該含鋁緩衝層及該應力層之間。在這(些)過渡層中，鋁含量x較佳地隨成長方向逐漸或持續遞減。
根據有利的實施例，該遮罩層包含氮化矽。該遮罩層之厚度較佳平均小於2nm，例如介於0.2nm和2nm之間。該遮罩層因此較佳只有幾個單層或甚至只有一個單層之厚度。
在較佳之實施例中，該生長基板之矽表面係為(111)平面，由於六角結晶結構之原因，矽結晶之(111)平面尤其適合成長六角氮化合物半導體材料。
在方法之較佳實施例中，該生長基板於作用半導體層序列成長後分離。在此實施例中，該作用半導體層序列係以有利的方式在位於生長基板之相反表面處連接至載體基板。由於該載體基板不需要適合於成長氮化合物半導體材料，故可由基於其他標準之有利方式選擇，尤其是良好的熱及/或電傳導性。而且，在此實施 例中，反射層可於連接該作用半導體層序列至載體基板之前被舖設於該作用半導體層序列以反射輻射，其於該光電氮化合物半導體元件運作期間由載體基板之方向發射出至相對於該載體基板之輻射出口表面。
生長基板分離後，該緩衝層及該應力層結構至少有部份可被移除，例如使用蝕刻方式。在此情況下，該應力層之殘留物其殘留在此光電元件中被設置於該光電元件之輻射出口側上。
1‧‧‧生長基板
2‧‧‧緩衝層
3‧‧‧過渡層
4‧‧‧第一氮化鎵半導體層
4a‧‧‧第一子層
4b‧‧‧第二子層
5‧‧‧遮罩層
6‧‧‧中間層
7‧‧‧第二氮化鎵半導體層
8‧‧‧第一半導體區
9‧‧‧主動層
10‧‧‧第二半導體區
11‧‧‧應力層結構
12‧‧‧作用半導體層序列
13‧‧‧反射層
14‧‧‧連接層
15‧‧‧載體基板
16‧‧‧耦合離開結構
本發明以下將參考示範實施例配合第1至10圖詳細說明，其中：第1至10圖係為藉中間步驟表示製造光電氮化合物半導體元件的方法之示範實施例示意圖。
相似或功能完全相同之元件在各圖示中將以相同的元件符號表示，這些圖繪元件以及元件彼此間之尺寸比例並非按照比例尺所繪製。
在本製造法中，提供生長基板1如第1圖所示其具有矽表面，該生長基板1例如可以是矽晶圓。然而，該生長基板1亦可替代性地使用絕緣體上覆矽(SOI)基板。該生長基板1之矽表面較佳是(111)結晶平面，由於其具有六角對稱性而尤其適合成長氮化合物半導體。相較於由藍寶石、氮化鎵、或碳化矽所組成之基板其通常被用於成長氮化合物半導體材料，生長基板1具有矽表面其優勢為價格相較之下較為低廉。
最初，由含鋁氮化合物半導體材料所組成的緩衝層2被成長 於該生長基板1之矽表面上。較佳地，該緩衝層2含有或由氮化鋁所組成。該緩衝層2較佳具有厚度其介於100nm和300nm之間，例如大約200nm。
緩衝層2可成長於數個具有相異之成份及/或成長參數(例如像是成長溫度或成長速率)的子層(未圖示)。在較佳的實施例中，為了防止矽表面在形成氮化矽期間和氮反應而鈍化，在緩衝層2的成長期間有些原子層鋁被最初成長作為該緩衝層2的第一子層。只有在一些原子層鋁被沉積後氮才會在形成氮化鋁的成長過程中被供應。有利的是，最初以低成長率成長大約100nm厚且由氮化鋁組成的第二子層，然後以較高之成長率成長第三子層。另外，或是作為替代方案，也有可能使用比第三子層較低的成長溫度來成長第二子層。已知特別高的層品質係由此法所達成。
在特別較佳之實施例中，緩衝層2由氧摻雜氮化鋁半導體材料所形成。在AlN：O層中之氧含量較佳介於0.1%及5%(含)之間，特別較佳介於1%及5%(含)之間。已知當此類型的氧摻雜氮鋁緩衝層被使用時，晶體結構品質，尤其是斷層密度的減少，可在後續鋪設的數層中被實現。
在第2圖所示之中間步驟中，由AlxGa1-xN組成之過渡層3係鋪設於該緩衝層2中。過渡層3較佳在成長方向中具有變動的鋁比例x，其中鋁比例隨成長方向而遞減。或者，其也有可能鋪設像是數個過渡層，其中鋁比例x逐層遞減。此一個或多個過渡層3之鋪設係為視需要的中間步驟，在適當情況中其亦可省略。
在第3圖所示之方法步驟中，第一氮化鎵半導體層的第一子層4a被成長於過渡層3之上，或者，若沒有鋪設過渡層3則成長 於緩衝層2之上，該第一子層4a較佳大約100nm至300nm厚。
在成長第一子層4a之後，遮罩層5係鋪設於第一子層4a如第4圖所示。該遮罩層5較佳含有或由氮化矽所組成，遮罩層5較佳具有平均厚度其介於大約0.2nm及大約2nm左右之間。尤其是，此遮罩層可以是島狀層，也就是說，一個層其成長在最初階段生長表面上之微晶還沒共生以形成封閉層之前就被中斷。遮罩層5因此具有多個開口。
在成長遮罩層5後，第一半導體層4之第二子層4b係成長如第5圖所示。該第一子層4a及第二子層4b一起形成第一氮化鎵半導體層4。由於遮罩層5的數個開口，第一氮化鎵半導體層4之第二子層4b至少在局部區域中直接和第一子層4a接觸。將遮罩層5嵌入至第一氮化鎵半導體層4中具有優點係其結晶品質可藉此法被改良，尤其是第一氮化鎵半導體層4的斷層密度可被減低。
當第一氮化鎵半導體層4之總厚度較佳大於500nm，像是大約1300nm時，該第一氮化鎵半導體層4之成長就會被終結，而接下來如第6圖所示，則成長由氮化鋁或氮化鋁鎵所組成之中間層。由於其含有鋁，該中間層6具有較氮化鎵要小之晶格常數，此類型的中間層6因此適合於後續生長層中產生壓應力。該中間層6之含鋁比率越高則此效果就越強。較佳地，此中間層6因此不具有鎵元素並有利地由氮化鋁所組成。
如第7圖所示，在其他方法步驟中，第二氮化鎵半導體層7係成長於中間層6之上，該第一氮化鎵半導體層4具有遮罩層5鑲嵌於其中，該中間層6及第二氮化鎵半導體層7共同形成應力 層結構11。從層序列成長溫度大約1000℃冷卻至室溫期間，該應力層結構11有利地具有壓應力其抵銷生長基板1所產生之張應力。
應力層結構11中的壓應力在一方面可藉由第一氮化鎵半導體層4其已成長於下方之緩衝層2或過渡層3上而達成，緩衝層2或過渡層3各具有較氮化鎵要小的晶格常數。由此方法所累積於該第一氮化鎵半導體層4的壓應力於增加層厚度的成長期間至少稍微受到該半導體材料中的斷層影響而鬆弛。藉由插入第一氮化鎵半導體層4及第二氮化鎵半導體層7之間的中間層6其較佳具有氮化鋁及因此較氮化鎵要小的晶格常數，此壓應力被再次累積。
由於特別低的斷層密度可藉由在此所描述之方法被實現，尤其是藉由將遮罩層插入第一氮化鎵半導體層4及/或緩衝層2之有利的氧摻雜，第一氮化鎵半導體層4及第二氮化鎵半導體層7可被設計為相對地厚，而不會將壓應力鬆弛至明顯程度。該第一氮化鎵半導體層4尤其可具有厚度500nm或更多，例如大約1300nm，且該第二氮化鎵半導體層7可具有厚度1000nm或更多，例如大約1400nm，此應力層結構11之總厚度較佳為2μm或更多。這樣類型的厚度，受壓應力作用之應力層結構11係有利地適合減少該生長基板於冷卻過程中所產生之張應力，使得成長於該應力層結構11上之光電元件的作用半導體層具有高品質，尤其是具有特別低的斷層密度。
應力層結構11之特別的優點係在於只有單一中間層6被包含於其中。以此方式，可降低更多的斷層密度。較佳地，光電元件 之應力層結構11及/或後續作用半導體層序列中，可實現小於1×109cm-2之斷層密度。在特別較佳情況下，該斷層密度甚至可小於5×108cm-2。此情況係利用引入多個中間層而導致斷層密度增加。因此，藉由只使用單一中間層6可降低斷層密度，如在此所述者。
在下一方法步驟中，光電元件之作用半導體層序列12可被成長於先前成長之應力結構層11上，如第8圖所示。該光電元件之作用半導體層序列12係基於氮化合物半導體。
該作用半導體層序列12尤其含有光電元件之主動層9。該主動層尤其可以是輻射發射層或輻射接收層，該主動層9包含例如InxAlyGa1-x-yN，其中0≦x≦1，0≦y≦1且x+y≦1。該主動層可被形成為例如pn過渡區、雙異質結構、單量子阱結構、多量子阱結構。此“量子阱結構”之命名因此包含任何結構，其中電荷載子由於量子侷限之原因經歷其能態之量化(quantisation)。尤其是該命名“量子阱結構”並未包含任何關於量化之維數的細節。因此，其除了包含量子阱之外，量子線、量子點、及這些結構之任何組合亦在其包含範圍中。
而且，該作用半導體層序列12含有第一半導體區8及第二半導體區10，其中該第一半導體區8係例如為n摻雜而第二半導體區10係例如為p摻雜。該第一半導體區8及第二半導體區10皆可各由多個子層所組成。
在一個實施例中，第8圖中之光電元件之層堆疊可以已知本身具有電性接觸(未圖示)的方式設置，以將電流引進至主動層中並因此實現例如輻射之發射。
在較佳實施例中，該光電元件係形成為所謂之薄膜元件。其 如第9圖所示之方式實現，其最初將反射層13鋪設於該作用半導體層序列12面向遠離生長基板1之側上。該反射層13舉例而言可以是銀層。
接下來，在面向遠離生長基板的側上，舉例而言可使用連接層14將該層堆疊連接於載體基板15。該連接層14舉例而言可以是焊層。其他中間層為達簡化之目的並未繪於說明圖中，於此例中該中間層可被包含於反射板13及焊層14之間。這些中間層舉例而言可以是附著力促進層、潤濕層、或擴散阻擋層。
在一有利方法中，該載體基板15不需要適合於磊晶成長氮化合物半導體材料，而因此可由基於其他標準之有利方式選擇，例如像是高電及/或熱傳導性。
在其他的方法步驟中，該生長基板1於層堆疊面向遠離該載體基板15之側上分離，如第10圖所示。該半導體層序列面向原始生長基板之側因此應於完成之光電元件中較佳作為輻射離開表面。和生長基板分離後，該原先鋪設之層堆疊的其他層，尤其像是該緩衝層2、過渡層3、以及/或至少部分之應力層結構11可被移除。此可藉由例如蝕刻之方式進行。舉例而言，在第10圖所示之光電元件中，該生長基板、緩衝層、過渡層、及第一半導體層其具有遮罩層嵌入其中之第一子層皆已被移除並因此不再被包含於完成之光電元件中。在有利方法中，第二子層4b在邊界表面上設有耦合離開(coupling-out)結構16而於現在做為輻射離開表面。
藉由於此所述之方法所製造之光電元件的特徵在於尤其具有特別低的斷層密度，因此有利地提升該光電元件之效率等級。
本發明係非受限於根據諸實施例之敘述，反之本發明涵蓋任 何嶄新特色及亦涵蓋任何特色之組合形式，尤其包含本專利申請內容內特色之任何組合形式，即使該特色或該組合本身無明確於本專利申請範圍或示範實施例中指出。
1‧‧‧生長基板
2‧‧‧緩衝層
3‧‧‧過渡層
4‧‧‧第一氮化鎵半導體層
4a‧‧‧第一子層
4b‧‧‧第二子層
5‧‧‧遮罩層
6‧‧‧中間層
7‧‧‧第二氮化鎵半導體層
8‧‧‧第一半導體區
9‧‧‧主動層
10‧‧‧第二半導體區
11‧‧‧應力層結構
12‧‧‧作用半導體層序列
13‧‧‧反射層
14‧‧‧連接層
15‧‧‧載體基板

Claims (15)

  1. 一種光電氮化合物半導體元件的製造方法，包含下列步驟：提供具有矽表面之生長基板(1)；成長含有含鋁氮化合物半導體之緩衝層(2)於該矽表面上；成長應力層結構(11)以產生壓應力；以及成長具有主動層(9)之作用半導體層序列(12)於該應力層結構(11)上；其中，該應力層結構(11)包含第一氮化鎵半導體層(4)及第二氮化鎵半導體層(7)；遮罩層(5)係嵌入於該第一氮化鎵半導體層(4)；用於產生壓應力之氮化鋁(鎵)中間層(6)係設置於該第一氮化鎵半導體層(4)及該第二氮化鎵半導體層(7)之間；以及該應力層結構(11)不含任何其他氮化鋁(鎵)中間層(6)。
  2. 如申請專利範圍第1項所述之製造方法，其中，該作用半導體層序列(12)中之斷層密度小於1×109 cm-2。
  3. 如申請專利範圍第1項至第2項中任一項所述之製造方法，其中，該作用半導體層序列(12)中之斷層密度小於5×108 cm-2。
  4. 如申請專利範圍第1項至第3項中任一項所述之製造方法，其中，該緩衝層(2)係以氧摻雜。
  5. 如申請專利範圍第1項至第4項中任一項所述之製造方法，其中，該第一氮化鎵半導體層(4)具有500 nm或更多之厚度。
  6. 如申請專利範圍第1項至第5項中任一項所述之製造方法，其中，該第二氮化鎵半導體層(7)具有1000 nm或更多之厚度。
  7. 如申請專利範圍第1項至第6項中任一項所述之製造方法，其中，該應力層結構(11)之總厚度為2μm或更多。
  8. 如申請專利範圍第1項至第7項中任一項所述之製造方法，其中，該第一氮化鎵半導體層(4)及/或該第二氮化鎵半導體層(7)係被摻雜。
  9. 如申請專利範圍第8項所述之製造方法，其中，該第一及/或第二氮化鎵半導體層(4、7)之摻雜濃度不超過1×1019 cm-3。
  10. 如申請專利範圍第1項至第9項中任一項所述之製造方法，其中，至少一個由AlxGa1-xN且0<x<1所組成之過渡層(3)係設置於該緩衝層(2)及該應力層結構(11)之間。
  11. 如申請專利範圍第1項至第10項中任一項所述之製造方法，其中，該遮罩層(5)具有氮化矽。
  12. 如申請專利範圍第1項至第11項中任一項所述之製造方法，其中，該遮罩層(5)具有小於2 nm之平均厚度。
  13. 如申請專利範圍第1項至第12項中任一項所述之製造方法，其中，該矽表面係為(111)平面。
  14. 如申請專利範圍第1項至第13項中任一項所述之製造方法，其中，該生長基板(1)係於該作用半導體層序列(12)成長後分離。
  15. 如申請專利範圍第1項至第14項中任一項所述之製造方法，其中，該作用半導體層序列(12)係在與該生長基板(1)相反之側上連接至載體基板(15)。
TW101134426A 2011-09-30 2012-09-20 製造光電氮化合物半導體元件的方法 TWI501423B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011114665.6A DE102011114665B4 (de) 2011-09-30 2011-09-30 Verfahren zur Herstellung eines optoelektronischen Nitrid-Verbindungshalbleiter-Bauelements

Publications (2)

Publication Number Publication Date
TW201320399A true TW201320399A (zh) 2013-05-16
TWI501423B TWI501423B (zh) 2015-09-21

Family

ID=47044995

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134426A TWI501423B (zh) 2011-09-30 2012-09-20 製造光電氮化合物半導體元件的方法

Country Status (5)

Country Link
US (1) US9184051B2 (zh)
KR (1) KR101963755B1 (zh)
DE (1) DE102011114665B4 (zh)
TW (1) TWI501423B (zh)
WO (1) WO2013045355A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649132A (zh) * 2018-06-26 2020-01-03 晶元光电股份有限公司 半导体基底

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217631B4 (de) 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법
US9660137B2 (en) 2013-06-11 2017-05-23 Osram Opto Semiconductors Gmbh Method for producing a nitride compound semiconductor device
DE102014105303A1 (de) * 2014-04-14 2015-10-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
CN105336579B (zh) * 2015-09-29 2018-07-10 安徽三安光电有限公司 一种半导体元件及其制备方法
US10043903B2 (en) 2015-12-21 2018-08-07 Samsung Electronics Co., Ltd. Semiconductor devices with source/drain stress liner
US10923619B2 (en) 2016-06-01 2021-02-16 Sensor Electronic Technology, Inc. Semiconductor heterostructure with at least one stress control layer
CN106098795A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098796A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
CN106098797A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种二极管用外延片及其制备方法
CN106098747A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 一种肖特基二极管用外延片及其制备方法
CN106098794A (zh) * 2016-06-30 2016-11-09 江苏能华微电子科技发展有限公司 二极管用外延片及其制备方法
DE102018101558A1 (de) 2018-01-24 2019-07-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Nitrid-Verbindungshalbleiter-Bauelements
CN111243946B (zh) * 2020-01-19 2023-04-07 镓特半导体科技（上海）有限公司 半导体结构、自支撑氮化镓层及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
FR2810159B1 (fr) * 2000-06-09 2005-04-08 Centre Nat Rech Scient Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche
DE10034263B4 (de) 2000-07-14 2008-02-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Quasisubstrats
DE10151092B4 (de) 2001-10-13 2012-10-04 Azzurro Semiconductors Ag Verfahren zur Herstellung von planaren und rißfreien Gruppe-III-Nitrid-basierten Lichtemitterstrukturen auf Silizium Substrat
DE10256911B4 (de) * 2002-11-30 2008-02-07 Azzurro Semiconductors Ag Gruppe-III-Nitrid Transistorbauelement auf Siliziumsubstrat
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
DE102004038573A1 (de) 2004-08-06 2006-03-16 Azzurro Semiconductors Ag Verfahren zum epitaktischen Wachstum dicker, rissfreier Gruppe-III-Nitrid Halbleiterschichten mittels metallorganischer Gasphasenepitaxie auf Si oder SIC
DE102006008929A1 (de) 2006-02-23 2007-08-30 Azzurro Semiconductors Ag Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
CN102694087B (zh) * 2006-04-25 2015-02-25 新加坡国立大学 电子器件及其制造方法
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
DE102007020979A1 (de) * 2007-04-27 2008-10-30 Azzurro Semiconductors Ag Nitridhalbleiterbauelement mit Gruppe-III-Nitrid-Schichtstruktur auf einer Gruppe-IV-Substratoberfläche mit höchstens zweizähliger Symmetrie
CN101996922B (zh) * 2009-08-13 2013-09-04 上海丽恒光微电子科技有限公司 Soi晶片及其形成方法
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
DE102010035489A1 (de) 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649132A (zh) * 2018-06-26 2020-01-03 晶元光电股份有限公司 半导体基底
CN110649132B (zh) * 2018-06-26 2022-09-13 晶元光电股份有限公司 半导体基底、半导体元件及半导体元件的制造方法

Also Published As

Publication number Publication date
DE102011114665B4 (de) 2023-09-21
US9184051B2 (en) 2015-11-10
US20140302665A1 (en) 2014-10-09
TWI501423B (zh) 2015-09-21
WO2013045355A1 (de) 2013-04-04
DE102011114665A1 (de) 2013-04-04
KR101963755B1 (ko) 2019-03-29
KR20140080525A (ko) 2014-06-30

Similar Documents

Publication Publication Date Title
TWI501423B (zh) 製造光電氮化合物半導體元件的方法
JP6589987B2 (ja) 窒化物半導体発光素子
US9299880B2 (en) Pseudomorphic electronic and optoelectronic devices having planar contacts
JP5450776B2 (ja) 超格子構造のウェル層及び／又は超格子構造のバリア層を有する発光ダイオード
JP5807015B2 (ja) 発光素子の製造方法
JP5113120B2 (ja) 半導体装置の製造方法およびその構造
TW200402896A (en) Semiconductor light-emitting device
JP5872154B2 (ja) 発光素子及びその製造方法
US9190270B2 (en) Low-defect semiconductor device and method of manufacturing the same
US9246057B2 (en) Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
US8772800B2 (en) Semiconductor light-emitting device
JP2014036231A (ja) 半導体素子の製造方法
KR101199187B1 (ko) 발광 다이오드 및 그 제조방법
JP7447151B2 (ja) パッシベーション層を含む発光ダイオード前駆体
KR100682873B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP6138359B2 (ja) 窒化物系化合物半導体素子を製造する方法
WO2007076730A1 (fr) Dispositif optoelectronique a base de gan et son procede de fabrication
KR101762177B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
TW200541115A (en) Group Ⅲ nitride semiconductor light-emitting device
TWI567877B (zh) Manufacturing method of nitride semiconductor device
US11616164B2 (en) Method for producing a nitride compound semiconductor component
KR100730753B1 (ko) 질화물 반도체 발광 다이오드를 제조하는 방법 및 그것에의해 제조된 발광 다이오드
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子