CN110649132B - 半导体基底、半导体元件及半导体元件的制造方法 - Google Patents

半导体基底、半导体元件及半导体元件的制造方法 Download PDF

Info

Publication number
CN110649132B
CN110649132B CN201810672037.7A CN201810672037A CN110649132B CN 110649132 B CN110649132 B CN 110649132B CN 201810672037 A CN201810672037 A CN 201810672037A CN 110649132 B CN110649132 B CN 110649132B
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
substrate
lattice constant
crystal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810672037.7A
Other languages
English (en)
Other versions
CN110649132A (zh
Inventor
陈孟扬
李荣仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Priority to CN201810672037.7A priority Critical patent/CN110649132B/zh
Publication of CN110649132A publication Critical patent/CN110649132A/zh
Application granted granted Critical
Publication of CN110649132B publication Critical patent/CN110649132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

Abstract

本发明公开一种半导体基底、半导体元件及半导体元件的制造方法。半导体基底包含一第一半导体层以及一第二半导体层，且第二半导体层位于第一半导体层之上。第一半导体层具有一第一晶格常数(L1)，而第二半导体层具有一第二晶格常数(L2)，且第二晶格常数与第一晶格常数的差值(L2‑L1)与第一晶格常数(L1)的比值大于0.036。

Description

半导体基底、半导体元件及半导体元件的制造方法
技术领域
本发明涉及一种半导体基底。
背景技术
发光二极管被广泛地用于固态照明光源。相较于传统的白炽灯泡和荧光灯，发光二极管具有耗电量低以及寿命长等优点，因此发光二极管已逐渐取代传统光源，并且应用于各种领域，如交通号志、背光模块、路灯照明、医疗设备等。
发明内容
本发明提供一种半导体基底，包含一第一半导体层以及一第二半导体层，且第二半导体层位于第一半导体层之上。第一半导体层包含一第一晶格常数L1，而第二半导体层包含一第二晶格常数L2，且第二晶格常数与第一晶格常数的差值(L2-L1)与第一晶格常数L1的比值大于0.036。
本发明也提供一种半导体基底的制造方法，包含以下步骤：提供一成长基板；外延成长一第一半导体层于成长基板之上，其中第一半导体层包含一第一晶格常数L1；以及，外延成长一第二半导体层于第一半导体层之上，其中第二半导体层包含一第二晶格常数L2，且第二晶格常数与第一晶格常数的差值(L2-L1)与第一晶格常数L1的比值大于0.036。
附图说明
图1为本发明一实施例所揭示半导体基底的剖面示意图；
图2为本发明另一实施例所揭示半导体基底的剖面示意图；
图3A至图3E为本发明实施例所揭示的半导体元件的制造流程剖面示意图；
图4为本发明所揭示的半导体元件的剖面示意图；
图5为本发明实施例1所揭示半导体基底(1)的穿透式电子显微镜图谱；
图6为本发明比较例1所揭示半导体基底(2)的穿透式电子显微镜图谱；
图7为本发明比较例1所揭示半导体基底(2)上表面的扫描式电子显微镜图谱；
图8为本发明实施例2所揭示半导体基底(3)上表面的扫描式电子显微镜图谱。
符号说明
10 半导体基底
12 第一半导体层
14、200 第二半导体层
15、17 界面
16、100 成长基板
18 承载基板
19 功能结构
20 粘结层
21 第三半导体层
22 第四半导体层
23 第一电极
24 第二电极
141 第一侧
142 第二侧
C 结晶缺陷
D1、D2 延伸方向
D3 外延方向
T1 第一厚度
T2 第二厚度
TD1、TD2、TD 贯穿式差排
θ1、θ2 夹角
具体实施方式
以下实施例将伴随着附图说明本申请的概念，在附图或说明中，相似或相同的部分是使用相同的标号，并且在附图中，元件的形状或厚度可扩大或缩小。需特别注意的是，图中未绘示或说明书未描述的元件，可以是熟悉此技术的人士所知的形式，且各实施例间为避免赘述而对于相同技术特征描述可能有所省略。
在本发明中，如果没有特别的说明，通式AlGaInP代表(Aly1Ga(1-y1))1-x1Inx1P，其中0≤x1≤1，0≤y1≤1；通式AlAsSb代表AlAs(1-x2)Sbx2，其中0≤x2≤1；通式InGaAsP代表Inx3Ga1-x3As1-y2Py2，其中0≤x3≤1，0≤y2≤1；通式AlGaAsP代表Alx4Ga1-x4As1-y3Py3，其中0≤x4≤1，0≤y3≤1；通式InGaSb代表Inx5Ga1-x5Sb，其中0≤x5≤1。
本发明实施例提供一种半导体基底。根据本发明实施例，请参照图1，半导体基底10可包含一第一半导体层12以及一第二半导体层14，第二半导体层14位于第一半导体层12之上。第一半导体层12包含一第一晶格常数(lattice constant)L1，而第二半导体层14包含一第二晶格常数L2，且第二晶格常数与第一晶格常数的差值(L2-L1)与第一晶格常数L1的比值可大于0.036。换言之，第一半导体层12的第一晶格常数L1与第二半导体层14的第二晶格常数L2之间的关系符合以下公式：
((L2-L1)/L1)×100％>3.6％
根据本发明某些实施例，第二半导体层14的第二晶格常数与第一半导体层12的第一晶格常数的差值(L2-L1)与第一晶格常数L1的比值也可大于0.036并不大于0.2，较佳的，比值介于0.04至0.1之间(两者都含)，又更佳的，介于0.04至0.08之间。换言之，第一半导体层12的第一晶格常数L1与第二半导体层14的第二晶格常数L2之间的关系符合以下公式：
3.6％<((L2-L1)/L1)×100％<20％
本发明所揭示半导体层的晶格常数是指在温度为300k下测量半导体层的X光绕射图谱。在此列举数种半导体材料的晶格常数如表1所示。
表1
Figure GDA0003638201640000041
请继续参阅图1，在本发明所揭示半导体基底10中，第一半导体层12直接与第二半导体层14接触。换言之，第一半导体层12以及第二半导体层14之间并未存在任何其他层将第一半导体层12以及第二半导体层14分隔。再换言之，第一半导体层12以及第二半导体层14之间仅存在单一界面15，并未有两个以上(含)的界面。
根据本发明实施例，第一半导体层12包含一第一晶体结构(crystal structure)，而第二半导体层14包含一第二晶体结构，且第一晶体结构与第二晶体结构相同。换言之，第一半导体层12与第二半导体层14包含相同的晶体结构(crystal structure)。举例而言，第一半导体层12与第二半导体层14可同时包含闪锌矿晶体结构(zincblende crystalstructure)。在此，第一半导体层及第二半导体层的晶体结构可使用任何适合的方式确认，例如X射线绕射分析(XRD)、选区绕射(Selected Area Diffraction，SAD)或收敛束电子绕射(Convergent Beam Electron Diffraction：CBED)。
请继续参阅图1，本发明所揭示的半导体基底，可降低第二半导体层14中贯穿式差排(threading dislocation)TD1、TD2的数目，因此有效降低第二半导体层14中结晶缺陷(crystallographic defect)数目，进而得到较佳外延品质的半导体基底。具体地，本发明所揭示半导体基底于第一半导体层12及第二半导体层14之间的界面15有错位差排(图未示)(misfit dislocation)。贯穿式差排TD1以及贯穿式差排TD2分别具有一延伸方向D1、D2，延伸方向D1、D2与界面15分别具有一夹角θ1、θ2，夹角θ1、θ2介于20至90度之间。具体地，延伸方向D1、D2为贯穿式差排的起始点以及终点此两点的方向。
在一实施例中，本发明所揭示的半导体基底的第二半导体层14的上表面，其平方平均值粗糙度(geometric average roughness，Rq)可小于或等于50nm，较佳的，小于或等于30nm，又更佳的，小于或等于10nm。在一实施例中，平方平均值粗糙度(Rq)的测量范围为1μm×1μm。
根据本发明实施例，第二半导体层14包含一贯穿式差排密度，其小于109个/cm2，较佳的，小于108个/cm2。在此，贯穿式差排密度(即在单位平方公分下贯穿式差排的数目)可通过穿透式电子显微镜(transmission electron microscope、TEM)图谱中所显示的贯穿式差排数目加以计算而得。
根据本发明实施例，第一半导体层12和第二半导体层14可包含三五族半导体材料，较佳的，三五族半导体材料其包含镓(Ga)、铝(Al)、砷(As)、磷(P)、锑(Sb)或铟(In)，又更佳的，三五族半导体材料不包含氮(N)。三五族半导体材料例如为InGaAsP、AlInGaP、InGaSb或AlAsSb。在一实施例中，第一半导体层12的三五族半导体材料包含镓，且第二半导体层14的三五族半导体材料包含铟。在一实施例中，第一半导体层12可包含GaAs，而第二半导体层14可包含InP。在一实施例中，第一半导体层12可包含AlP，而第二半导体层14可包含InP。在一实施例中，第一半导体层12可包含AlaGa(1-a)P(0.45≤a≤0.55)，而第二半导体层14可包含InP。
根据本发明某些实施例，当第一半导体层12包含AlP时，第二半导体层14并未包含GaAs；当第一半导体层12包含AlbGa(1-b)P(其中0.01≤b≤0.99，较佳的0.45≤b≤0.55)时，第二半导体层14并未包含GaAs。
根据本发明实施例，第二半导体层14并未包含GaAs。此外，根据本发明某些实施例，第二半导体层14可包含InP。
仍请参照图1，半导体基底10具有一外延方向D3。第一半导体层12可包含一第一厚度T1，而第二半导体层14可包含一第二厚度T2。根据本发明实施例，第二厚度T2可大于或等于第一厚度T1，较佳的，第二厚度T2大于第一厚度T1，用于降低贯穿式差排窜升到第二半导体层14的上表面的数目。在一实施例中，第一厚度T1可小于或等于500nm(例如介于30nm至500nm之间，两者都含)，而第二厚度T2可大于或等于500nm(例如介于500nm至5μm之间，两者都含)。若第一厚度T1小于30nm或大于500nm时，其较无法达到使第二半导体层14降低贯穿式差排数目的功效，进而无法提升半导体基底的外延品质。在本发明中，厚度的测量方向平行外延方向D3。在本发明中，第一半导体层12的第一厚度T1是第一半导体层12沿着外延方向D3的最大厚度。第二半导体层14的第二厚度T2是第二半导体层14沿着外延方向D3的最大厚度。
根据本发明实施例，第一半导体层12与第二半导体层14可为未故意掺杂的半导体层，其包含的掺杂物的掺杂浓度小于1×1017/cm3。在一实施例中，第一半导体层12与第二半导体层14可为故意掺杂的半导体层。第一半导体层12与第二半导体层14可包含相同的导电性或包含相同的掺杂物。再者，根据本发明实施例，第一半导体层12与第二半导体层14也可具有不同的导电性或包含不同的掺杂物。掺杂物可包含但不限于碳(C)、镁(Mg)、硅(Si)、锌(Zn)或锑(Sb)。掺杂物的掺杂浓度不小于1×1017/cm3，例如介于1×1017/cm3至1×1021/cm3之间(两者都含)，较佳的，介于1×1017/cm3至1×1019/cm3之间(两者都含)。举例而言，第一半导体层12与第二半导体层14可为n型半导体层或p型半导体层。根据本发明某些实施例，第一半导体层12与第二半导体层14可为n型半导体层。
在一实施例中，界面15具有一厚度，其介于5nm至60nm之间。在本发明中，界面15的厚度为沿着外延方向D3的最大厚度。在一实施例中，界面15同时包含第一半导体层12以及第二半导体层14的材料。
根据本发明实施例，请参照图2，本发明所揭示半导体基底10可还包含一成长基板16，第一半导体层12位于成长基板16以及第二半导体层14之间。成长基板16包含一第三晶体结构，而第三晶体结构与第一晶体结构不同。换言之，成长基板16与第一半导体层12包含不同的晶体结构，且成长基板16与第二半导体层14也包含不同的晶体结构。举例而言，第三晶体结构可包含钻石晶体结构(diamond crystal structure)。此外，根据本发明实施例，当第三晶体结构包含钻石晶体结构时，第一晶体结构(及/或第二晶体结构)可包含闪锌矿晶体结构。成长基板16的第三晶体结构可使用任何适合的方式确认，例如X射线绕射分析(XRD)、选区绕射(Selected Area Diffraction，SAD)或收敛束电子绕射(Convergent BeamElectron Diffraction：CBED)。
根据本发明实施例，第一半导体层12与成长基板16晶格匹配(lattice-matched)。换言之，成长基板16可包含一第三晶格常数L3，且第一半导体层12的第一晶格常数L1与成长基板16的第三晶格常数的差值(L1-L3)与第三晶格常数L3的比值可介于-0.005至0.005之间。第一半导体层12的第一晶格常数L1与成长基板16的第三晶格常数(L3)之间的关系可由以下公式表示：-0.5％≤((L1-L3)/L3)×100％≤0.5％
本发明所揭示包含成长基板16、第一半导体层12以及第二半导体层14的半导体基底10，通过和成长基板16的晶格常数匹配但不同晶体结构的第一半导体层12，可降低第二半导体层14中贯穿式差排(threading dislocation)的数目，进而得到较佳外延品质的半导体基底。具体地，本发明所揭示半导体基底10于第一半导体层12及第二半导体层14之间的界面15有错位差排(misfit dislocation)(图未示)。
在一实施例中，本发明所揭示半导体基底的上表面(即第二半导体层14的上表面)，其表面的平方平均值粗糙度(Rq)可小于或等于50nm，较佳的，小于或等于30nm，又更佳的，小于或等于10nm。在一实施例中，平方平均值粗糙度(Rq)的测量范围为1μm×1μm。
根据本发明实施例，成长基板16的材料可包含硅或锗。举例而言，当第一半导体层12包含AlP或AlcGa(1-c)P时(其中0.01≤c≤0.99，较佳的，0.45≤c≤0.55)，且第二半导体层14包含InP时，成长基板16的材料可包含硅；或，当第一半导体层12包含GaAs且当第二半导体层14包含InP时，成长基板16的材料可包含锗。
请继续参阅图2，成长基板16直接与第一半导体层12接触。换言之，成长基板16以及第一半导体层12之间并未存在任何其他层将成长基板16以及第一半导体层12分隔。再换言之，成长基板16以及第一半导体层12之间仅存在单一界面17，并未有两个以上(含)的界面。
本发明还提供一半导体元件。半导体元件包含依前述实施例中所述的半导体基底。半导体元件还包含其他层或是结构形成于半导体基底上。本发明所揭示的半导体元件可为高电子迁移率晶体管(High electron mobility transistor，HEMT)、侦测器、太阳能电池、激光或发光二极管等。在一实施例中，本发明所揭示半导体元件为一发光二极管，半导体元件包含一功能结构，其位于第二半导体层14上。功能结构包含一活性区域。在一实施例中，活性区域可发出一辐射，辐射包含光，光具有一峰值波长(peak wavelength)，峰值波长介于800nm至3000nm之间，较佳的，介于1100nm至1700nm之间。
根据本发明实施例，本发明也提供一种半导体元件的制造方法。图3A至图3E为一系列示意图，用以说明本发明所揭示半导体元件的制造方法。在此，半导体元件的制造方法包含以下步骤。
首先，请参照图3A，提供一成长基板16。接着，请参照图3B，外延成长第一半导体层12于成长基板16之上，第一半导体层12包含一第一晶格常数L1。外延成长的方法包含，但不限于，金属有机化学气相沉积(metal-organic chemical vapor deposition，MOCVD)、氢化物气相外延法(hydride vapor phase epitaxy，HVPE)、分子束外延(molecular beamepitaxy，MBE)或液相外延法(liquid-phase epitaxy，LPE)。
接着，请参照图3C，外延成长第二半导体层14于第一半导体层12之上用于形成半导体基底10，第二半导体层14具有一第二晶格常数L2。在此，第二晶格常数与第一晶格常数的差值(L2-L1)与第一晶格常数L1的比值大于0.036。第二半导体层14包含一第一侧141及一第二侧142，且第一侧141及第二侧142反向设置。第二半导体层14的第二侧142位于第一侧141以及第一半导体层12之间。
请参照图3D，在外延成长第二半导体层14后，在第二半导体层14的第一侧141上形成一功能结构19，当半导体元件为发光二极管时或激光二极管时，功能结构19包含活性区域，当半导体元件为高电子迁移率晶体晶体管时，功能结构19包含通道层。在一实施例中，通道层包含砷化镓(GaAs)。在另一实施例中，通道层包含氮化镓(GaN)。在另一实施例中，通道层实质上由砷化镓(GaAs)所构成。在另一实施例中，通道层实质上由氮化镓(GaN)所构成。
请参照图3D上述半导体元件的制造方法可视需要还包含将一承载基板18接合于第二半导体层14的第一侧141上。承载基板18接合于第二半导体层14的方式包含，但不限于，以一粘结层20将一承载基板18接合于功能结构19。承载基板18的材料包含，但不限于为铜(Cu)、碳化硅(SiC)、钼(Mo)、钨钼合金(MoW)、碳化硅(SiC)氮化铝(AlN)、氧化锌(ZnO)、硅(Si)、铜钨(CuW)、玻璃或氧化铝(Al2O3)。粘结层20包含透明导电氧化物、金属、绝缘氧化物或高分子。透明导电氧化物包含氧化铟锡(ITO)、氧化铟(InO)、氧化锡(SnO)、氧化镉锡(CTO)、氧化锑锡(ATO)、氧化铝锌(AZO)、氧化锌锡(ZTO)、氧化镓锌(GZO)、氧化铟钨(IWO)、氧化锌(ZnO)或氧化铟锌(IZO)。金属包含铟、锡、金、铂、钨、钛、铝、镍或其等的合金。绝缘氧化物包含氧化铝(AlOx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。高分子包含环氧树脂(epoxy)、聚酰亚胺(polyimide)、八氟环丁烷(perfluorocyclobutane)、苯并环丁烯(benzocyclobutene，BCB)或硅氧树脂(silicone)。粘结层20的厚度介于400nm至5000nm之间(两者都含)。
参照图3E，在本实施例中，半导体元件的制造方法可视需要更包含同时移除成长基板16以及第一半导体层12。移除成长基板16以及第一半导体层12的方法包含，但不限于，湿式蚀刻或干式蚀刻。
图4是本发明所揭示的半导体元件的剖面示意图。在本实施例中，本发明所揭示半导体元件为一发光二极管。半导体元件包含如图2所示的半导体基底10。半导体元件还包含一功能结构19，功能结构19包含一活性区域，活性区域包含单异质结构(singleheterostructure；SH)、双异质结构(double heterostructure；DH)、双侧双异质结构(double-side double heterostructure；DDH)、或多层量子阱(MQW)。半导体元件还包含一第三半导体层21以及一第四半导体层22分别位于功能结构19的两侧，第三半导体层21的导电型态与第四半导体层22的导电型态相反。半导体元件还包含一第一电极23以及一第二电极24，第一电极23位于第四半导体层22之上且与第四半导体层22电连接，第二电极24位于第三半导体层21之上且与第三半导体层21电连接。在本实施例中，第一电极23以及第二电极24位于半导体基底10的相同一侧，换言之，第一电极23以及第二电极24都位于第二半导体层14的第一侧141上(图没有141、142)。
在另一实施例中，第一电极23以及第二电极24位于半导体基底10的相反两侧，换言之，第一电极23以及第二电极24分别位于第二半导体层14的第一侧141以及第二侧142上。
本发明的又一实施例是依据前述实施例中的结构的结合或是改变。例如，在一实施例中，图3E所示的半导体元件可包含如图4所示的第一电极23以及第二电极24和/或第三半导体层21以及第四半导体层22。在一实施例中，第一电极23以及第二电极24位于承载基板18的相反两侧。在另一实施例中，第一电极23以及第二电极24位于承载基板18的相同侧。
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举数个实施例及比较例，作详细说明如下：
实施例1
提供一成长基板，成长基板的材料实质上由锗所构成，其包含钻石晶体结构。成长基板的厚度大于150μm，以及成长基板的晶格常数约为
Figure GDA0003638201640000101
接着，于成长基板上外延成长一第一半导体层，其实质上由GaAs所构成且具有闪锌矿晶体结构。第一半导体层12的厚度约为50nm，以及第一半导体层的晶格常数约为
Figure GDA0003638201640000102
接着，在第一半导体层上外延成长第二半导体层，其实质上InP所构成且具有闪锌矿晶体结构，得到本实施例的半导体基底(1)，其中第二半导体层的厚度约为3μm，以及第二半导体层的晶格常数约为
Figure GDA0003638201640000103
在此，第二半导体层与第一半导体层的晶格常数差值与第一半导体层的晶格常数的比值约为0.039。
以穿透式电子显微镜(TEM)观察半导体基底(1)的基底的剖视图，结果如图5所示。
由图5可得知，第一半导体层12位于成长基板16上，第一半导体层12与第二半导体层14之间具有沿着第一半导体层12与第二半导体层14界面15分布的错位差排，而在第二半导体层14内并未观察到明显的贯穿式差排。在本实施例中，界面15的厚度约为50nm。在本实施例中，界面15实质上由InP以及GaAs所构成。
测量半导体基底(1)的InP层的平方平均值粗糙度(Rq)，平方平均值粗糙度(Rq)的测量范围为1μm×1μm，其小于10nm。此外，以半导体基底(1)的穿透式电子显微镜图谱中所显示的贯穿式差排数目换算出第二半导体层中贯穿式差排密度，其小于109/cm2。
比较例1
提供一成长基板，其实质上由GaAs所构成且具有闪锌矿晶体结构，其中成长基板的厚度大于150μm。接着，在成长基板上外延成长一第二半导体层，得到半导体基底(2)，第二半导体层实质上由InP所构成且具有闪锌矿晶体结构，第二半导体层的厚度约为3μm。
以穿透式电子显微镜(TEM)观察半导体基底(2)的剖视图，结果如图6所示。相较于图5，图6中，第二半导体层200位于成长基板100上，第二半导体层200内可观察到大量的贯穿式差排TD。
以扫描式电子显微镜(scanning electron microscope、SEM)观察所得的半导体基底(2)的第二半导体层200的上表面，结果如图7所示。由图7可得知，半导体基底(2)的第二半导体层200的上表面可明显观察到大量的结晶缺陷C，而此结晶缺陷系由大量的贯穿式差排(threading dislocation)所造成。
测量半导体基底(2)的第二半导体层200的平方平均值粗糙度(Rq)，平方平均值粗糙度(Rq)的测量范围为1μm×1μm，其大于50nm。此外，以半导体基底(2)的穿透式电子显微镜图谱中所显示的贯穿式差排数目换算出InP层中贯穿式差排密度，举本比较例为计算的例子，方框圈起的面积约为1μm×1μm，有11个贯穿式差排，故第二半导体层200的贯穿式差排密度大于109/cm2。
实施例2
提供一成长基板，成长基板的材料实质上由硅所构成，其具有钻石晶体结构。成长基板的厚度大于150μm，以及成长基板的晶格常数约为
Figure GDA0003638201640000111
接着，在成长基板上外延成长第一半导体层，第一半导体层实质上由Al0.5Ga0.5P所构成且具有闪锌矿晶体结构。第一半导体的厚度约为50nm，以及第一半导体层的晶格常数约为
Figure GDA0003638201640000112
接着，在第一半导体层上外延成长第二半导体层，其实质上由InP所构成且具有闪锌矿晶体结构，得到半导体基底(3)。第二半导体层的厚度约为3μm，以及第二半导体层的晶格常数约为
Figure GDA0003638201640000113
在此，第二半导体层与第一半导体层两者的晶格常数差值与第一半导体层的晶格常数的比值约为0.071。
以扫描式电子显微镜(scanning electron microscope、SEM)观察所得的半导体基底(3)的上表面，结果如图8所示。与图7相比可得知，半导体基底(3)的上表面的结晶缺陷较不明显，亦即，半导体基底(3)的上表面具有如图7所示的结晶缺陷C的数目明显较少。
测量半导体基底(3)的第二半导体层的表面的平方平均值粗糙度(Rq)，平方平均值粗糙度(Rq)的测量范围为1μm×1μm，其小于10nm。此外，以半导体基底(3)的穿透式电子显微镜图谱中所显示的贯穿式差排数目换算出第一半导体层中贯穿式差排密度其小于109/cm2。
由实施例1、实施例2以及比较例1的结果可得知，本发明使用和成长基板的晶格常数匹配但不同晶体结构的第一半导体层，可在第一半导体层之上外延成长与第一半导体层的材料的晶格常数差异较大的第二半导体层，可降低形成于第二半导体层内的贯穿式差排(threading dislocation)以及减少第二半导体层的表面的平方平均值粗糙度，得到具有较佳外延品质的第二半导体层，进而得到具有较佳外延品质的半导体基底。
本发明的半导体元件可应用于例如为感测器、夜视系统、血氧侦测器等、功率放大器(Power Amplifier)、信息传输、或射频(Radio frequency)元件。例如，当本发明的半导体元件为一包含砷化镓(GaAs)的高电子迁移率晶体晶体管时，其可应用于功率放大器。当本发明的半导体元件为一包含氮化镓(GaN)的高电子迁移率晶体管时，其可应用于射频元件。
上述实施例的特征有利于本技术领域中具有通常知识者理解本发明实施例。本技术领域中具有通常知识者应理解可采用本发明实施例作基础，设计并变化其他制作工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者也应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。

Claims (29)

1.一种半导体基底，其特征在于，包含：
第一半导体层，其中该第一半导体层具有第一晶体结构及第一晶格常数(L1)；
第二半导体层，位于该第一半导体层之上且具有第二晶体结构，其中该第二半导体层具有第二晶格常数(L2)；以及
成长基板，直接接触该第一半导体层且具有第三晶体结构，其中该第一半导体层位于该成长基板以及该第二半导体层之间，且该第三晶体结构与该第一晶体结构不同；
其中该第二晶格常数与该第一晶格常数的差值(L2-L1)与该第一晶格常数(L1)的比值大于0.036，该第一晶体结构与该第二晶体结构相同，且该第一半导体层与该成长基板晶格匹配。
2.如权利要求1所述的半导体基底，其中该第一半导体层与该第二半导体层直接接触。
3.如权利要求1所述的半导体基底，其中该第一半导体层具有第一厚度，且该第一厚度介于30nm至500nm之间。
4.如权利要求3所述的半导体基底，其中该第一晶体结构与该第二晶体结构包含闪锌矿晶体结构。
5.如权利要求1所述的半导体基底，其中该第二晶格常数与该第一晶格常数的差值(L2-L1)与该第一晶格常数(L1)的比值不大于0.2。
6.如权利要求1所述的半导体基底，其中该第三晶体结构包含钻石晶体结构。
7.如权利要求6所述的半导体基底，其中该第一晶体结构包含闪锌矿晶体结构。
8.如权利要求1所述的半导体基底，其中该第一半导体层具有第一厚度，该第二半导体层具有第二厚度，且该第二厚度大于或等于该第一厚度。
9.如权利要求8所述的半导体基底，其中该第二厚度不小于500nm。
10.如权利要求9所述的半导体基底，其中该第二厚度介于500nm至5μm之间。
11.如权利要求1所述的半导体基底，其中该第一半导体层具有一贯穿式差排密度，其小于109/cm2。
12.如权利要求1所述的半导体基底，其中该第二半导体层包含磷化铟(InP)。
13.如权利要求1所述的半导体基底，其中该第一半导体层与该第二半导体层包含三五族半导体材料。
14.如权利要求13所述的半导体基底，其中该三五族半导体材料包含镓、铝、砷、磷、锑或铟。
15.如权利要求13所述的半导体基底，其中该三五族半导体材料不包含氮。
16.如权利要求1所述的半导体基底，其中该第二半导体层具有上表面，且该上表面的平方平均值粗糙度小于或等于50nm。
17.如权利要求14所述的半导体基底，其中该第一半导体层包含镓且该第二半导体层包含铟。
18.一种半导体元件，其特征在于，包含：
如权利要求1至权利要求17中任一所述的半导体基底；以及
功能结构，位于该半导体基底上；
其中，该功能结构包含活性区域或通道层。
19.如权利要求18所述的半导体元件，其中该活性区域发出一辐射。
20.如权利要求19所述的半导体元件，其中该辐射包含峰值波长介于800nm至3000nm之间的光。
21.如权利要求18所述的半导体元件，其中该半导体元件为高电子迁移率晶体管、侦测器、太阳能电池、激光或发光二极管。
22.一种半导体元件的制造方法，其特征在于，包含：
提供成长基板；
外延成长第一半导体层于该成长基板之上，该第一半导体层具有第一晶体结构及第一晶格常数(L1)；
外延成长第二半导体层于该第一半导体层之上，该第二半导体层具有第二晶体结构及第二晶格常数(L2)；以及
移除该成长基板；
其中，该成长基板直接接触该第一半导体层且具有第三晶体结构，该第三晶体结构与该第一晶体结构不同，该第一半导体层与该成长基板晶格匹配，该第一晶体结构与该第二晶体结构相同，且该第二晶格常数与该第一晶格常数的差值(L2-L1)与该第一晶格常数(L1)的比值大于0.036。
23.如权利要求22所述的半导体元件的制造方法，还包含于该第二半导体层上形成功能结构。
24.如权利要求23所述的半导体元件的制造方法，还包含提供承载基板接合于该功能结构。
25.如权利要求24所述的半导体元件的制造方法，其中接合该承载基板于该功能结构后，再移除该成长基板。
26.如权利要求24所述的半导体元件的制造方法，还包含提供粘结层接合该承载基板及该功能结构。
27.如权利要求26所述的半导体元件的制造方法，其中该粘结层包含透明导电氧化物、金属、绝缘氧化物或高分子。
28.如权利要求22所述的半导体元件的制造方法，其中在移除该成长基板后，还包含移除该第一半导体层。
29.如权利要求22所述的半导体元件的制造方法，其中该成长基板可包含硅或锗。
CN201810672037.7A 2018-06-26 2018-06-26 半导体基底、半导体元件及半导体元件的制造方法 Active CN110649132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810672037.7A CN110649132B (zh) 2018-06-26 2018-06-26 半导体基底、半导体元件及半导体元件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810672037.7A CN110649132B (zh) 2018-06-26 2018-06-26 半导体基底、半导体元件及半导体元件的制造方法

Publications (2)

Publication Number Publication Date
CN110649132A CN110649132A (zh) 2020-01-03
CN110649132B true CN110649132B (zh) 2022-09-13

Family

ID=69008754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810672037.7A Active CN110649132B (zh) 2018-06-26 2018-06-26 半导体基底、半导体元件及半导体元件的制造方法

Country Status (1)

Country Link
CN (1) CN110649132B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897316A (zh) * 2005-07-12 2007-01-17 全新光电科技股份有限公司 具有反射层的高亮度发光二极管结构
TW201320399A (zh) * 2011-09-30 2013-05-16 Osram Opto Semiconductors Gmbh 製造光電氮化合物半導體元件的方法
TW201407751A (zh) * 2012-06-15 2014-02-16 Sumitomo Chemical Co 半導體基板、半導體基板之製造方法及複合基板之製造方法
CN104299910A (zh) * 2013-07-15 2015-01-21 格罗方德半导体公司 由杂质离子植入调整的通道半导体合金层成长
CN107230736A (zh) * 2016-03-25 2017-10-03 晶元光电股份有限公司 半导体元件及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897316A (zh) * 2005-07-12 2007-01-17 全新光电科技股份有限公司 具有反射层的高亮度发光二极管结构
TW201320399A (zh) * 2011-09-30 2013-05-16 Osram Opto Semiconductors Gmbh 製造光電氮化合物半導體元件的方法
TW201407751A (zh) * 2012-06-15 2014-02-16 Sumitomo Chemical Co 半導體基板、半導體基板之製造方法及複合基板之製造方法
CN104299910A (zh) * 2013-07-15 2015-01-21 格罗方德半导体公司 由杂质离子植入调整的通道半导体合金层成长
CN107230736A (zh) * 2016-03-25 2017-10-03 晶元光电股份有限公司 半导体元件及其形成方法

Also Published As

Publication number Publication date
CN110649132A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
JP2014099658A (ja) ミスカット基板上に成長した平面型非極性ｍ平面ｉｉｉ族窒化物薄膜
JP2012235091A (ja) ミスカットバルク基板上にエピタキシャルプロセスを行う方法およびシステム
KR101552104B1 (ko) 반도체 발광소자
US20130228791A1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
WO2016076639A9 (ko) 발광 소자 및 그 제조 방법
WO2020255976A1 (ja) 半導体光デバイスの製造方法及び半導体光デバイス
KR101134493B1 (ko) 발광 다이오드 및 이의 제조 방법
JP2015005534A (ja) 縦型発光ダイオードおよび結晶成長方法
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
WO2021102198A1 (en) Indium-gallium-nitride structures and devices
CN110649132B (zh) 半导体基底、半导体元件及半导体元件的制造方法
TWI780167B (zh) 半導體基底以及半導體元件
JP2007073732A (ja) 化合物半導体素子
US9065004B2 (en) Semiconductor light emitting element
CN110473943B (zh) 发光二极管元件、以及发光二极管元件的制造方法
EP3712963B1 (en) Method of making a photoelectrode for solar water splitting
CN111354842A (zh) 半导体元件
US20140264261A1 (en) Light emitting device on metal foam substrate
JP2021072394A (ja) 発光素子及びその製造方法
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
TWI803556B (zh) 半導體疊層、半導體元件及其製造方法
KR20100133157A (ko) 반도체 발광소자 및 이를 제조하는 방법
CN111384152A (zh) 半导体元件
KR20140059522A (ko) 질화갈륨 기판을 포함하는 발광소자 및 이를 포함하는 발광 다이오드 패키지
TW202333390A (zh) 半導體疊層、半導體元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant